JP2017069524A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2017069524A5 JP2017069524A5 JP2015197091A JP2015197091A JP2017069524A5 JP 2017069524 A5 JP2017069524 A5 JP 2017069524A5 JP 2015197091 A JP2015197091 A JP 2015197091A JP 2015197091 A JP2015197091 A JP 2015197091A JP 2017069524 A5 JP2017069524 A5 JP 2017069524A5
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- wiring layer
- semiconductor chip
- chip mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims description 18
- 238000009413 insulation Methods 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 claims 54
- 239000011241 protective layer Substances 0.000 claims 11
- 238000007788 roughening Methods 0.000 claims 6
- 238000004519 manufacturing process Methods 0.000 claims 4
- 238000005530 etching Methods 0.000 claims 1
- 239000000463 material Substances 0.000 claims 1
Description
本配線基板は、半導体チップ搭載面と、前記半導体チップ搭載面の反対面である外部接続面と、を有する配線基板であって、前記半導体チップ搭載面側の最外の配線層となる第１配線層と、前記外部接続面側の最外の配線層となる第２配線層と、前記第１配線層と前記第２配線層との間に形成された絶縁層と、を有し、前記第１配線層は、半導体チップ搭載用パッドと、前記半導体チップ搭載用パッドから延出する第１配線パターンと、を含み、前記第１配線層は単一の金属層からなり、前記絶縁層の前記半導体チップ搭載面側の面から露出する前記第１配線層の第１露出面の粗度は、前記絶縁層の前記外部接続面側の面から露出する前記第２配線層の第２露出面の粗度よりも小さいことを要件とする。
Claims (10)
- 半導体チップ搭載面と、前記半導体チップ搭載面の反対面である外部接続面と、を有する配線基板であって、
前記半導体チップ搭載面側の最外の配線層となる第１配線層と、
前記外部接続面側の最外の配線層となる第２配線層と、
前記第１配線層と前記第２配線層との間に形成された絶縁層と、を有し、
前記第１配線層は、半導体チップ搭載用パッドと、前記半導体チップ搭載用パッドから延出する第１配線パターンと、を含み、
前記第１配線層は単一の金属層からなり、
前記絶縁層の前記半導体チップ搭載面側の面から露出する前記第１配線層の第１露出面の粗度は、前記絶縁層の前記外部接続面側の面から露出する前記第２配線層の第２露出面の粗度よりも小さいことを特徴とする配線基板。 - 前記第１配線層は前記絶縁層に埋め込まれており、
前記第１配線層において、前記第１露出面の粗度は、前記絶縁層に被覆されている面の粗度よりも小さいことを特徴とする請求項１に記載の配線基板。 - 前記第１露出面は、前記絶縁層の前記半導体チップ搭載面側の面と面一であることを特徴とする請求項２に記載の配線基板。
- 前記第２配線層は、第２配線パターンを含み、
前記第１配線パターンのライン／スペースは、前記第２配線パターンのライン／スペースよりも小さいことを特徴とする請求項１乃至３の何れか一項に記載の配線基板。 - 前記第１露出面の粗度は、前記絶縁層の前記半導体チップ搭載面側の面の粗度よりも小さいことを特徴とする請求項１乃至４の何れか一項に記載の配線基板。
- 前記第２配線層の一部は、前記絶縁層の前記外部接続面側の面上に形成されており、
前記第２配線層において、前記第２露出面は、前記絶縁層の前記外部接続面側の面に接する面の反対面、及び側面であることを特徴とする請求項１乃至５の何れか一項に記載の配線基板。 - 前記第１配線層は、第１の部分と、前記第１の部分よりも幅が広い第２の部分と、を備え、
前記第１の部分は、前記第２の部分よりも層厚が薄く形成されていることを特徴とする請求項１乃至６の何れか一項に記載の配線基板。 - 半導体チップ搭載面と、前記半導体チップ搭載面の反対面である外部接続面と、を有する配線基板の製造方法であって、
支持体上に、前記半導体チップ搭載面側の最外の配線層となる第１配線層を形成する工程と、
前記第１配線層の前記支持体側を向く面以外の面に第１の粗化処理を施す工程と、
前記第１配線層を被覆するように、前記支持体上に絶縁層を形成する工程と、
前記絶縁層上に、前記外部接続面側の最外の配線層となる第２配線層を形成する工程と、
前記第２配線層の前記絶縁層と接する面以外の面に第２の粗化処理を施す工程と、
前記支持体を除去する工程と、を有し、
前記第１配線層は単一の金属層からなり、
前記第１配線層の前記支持体側を向く面が、前記絶縁層の前記半導体チップ搭載面側の面から露出する前記第１配線層の第１露出面となり、
前記第２配線層の前記絶縁層と接する面以外の面が、前記絶縁層の前記外部接続面側の面から露出する前記第２配線層の第２露出面となり、
前記第１露出面の粗度は、前記第２露出面の粗度よりも小さいことを特徴とする配線基板の製造方法。 - 前記支持体上に第１配線層を形成する工程は、
前記支持体上に保護層を形成する工程と、
前記保護層上に前記第１配線層を形成する工程と、を含み、
前記保護層と前記第２配線層とは同一材料からなり、
前記保護層を除去する工程を有し、
前記保護層を除去する工程では、エッチングにより、前記保護層を除去すると同時に、前記第２配線層の前記絶縁層と接する面以外の面に前記第２の粗化処理を施すことを特徴とする請求項８に記載の配線基板の製造方法。 - 前記第１の粗化処理を施す工程では、前記第１配線層の前記保護層と接する面以外の面に粗化処理を施すと同時に、前記保護層の表面に粗化処理を施し、
前記保護層を除去する工程では、前記保護層の表面と接していた前記絶縁層の面に、前記保護層の凹凸が転写されることを特徴とする請求項９に記載の配線基板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015197091A JP6632302B2 (ja) | 2015-10-02 | 2015-10-02 | 配線基板及びその製造方法 |
| US15/244,197 US9911695B2 (en) | 2015-10-02 | 2016-08-23 | Wiring board including multiple wiring layers that are different in surface roughness |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015197091A JP6632302B2 (ja) | 2015-10-02 | 2015-10-02 | 配線基板及びその製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2017069524A JP2017069524A (ja) | 2017-04-06 |
| JP2017069524A5 true JP2017069524A5 (ja) | 2018-10-04 |
| JP6632302B2 JP6632302B2 (ja) | 2020-01-22 |
Family
ID=58448046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015197091A Active JP6632302B2 (ja) | 2015-10-02 | 2015-10-02 | 配線基板及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9911695B2 (ja) |
| JP (1) | JP6632302B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2709160B1 (en) * | 2012-09-14 | 2016-03-30 | ATOTECH Deutschland GmbH | Method for metallization of solar cell substrates |
| JP2018006391A (ja) * | 2016-06-28 | 2018-01-11 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP7137292B2 (ja) * | 2019-03-15 | 2022-09-14 | 京セラ株式会社 | 配線基板およびその製造方法 |
| JP2022119418A (ja) * | 2021-02-04 | 2022-08-17 | イビデン株式会社 | 配線基板及び配線基板の製造方法 |
| KR20220154555A (ko) * | 2021-05-13 | 2022-11-22 | 엘지이노텍 주식회사 | 회로기판 및 이를 포함하는 패키지 기판 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4108643B2 (ja) * | 2004-05-12 | 2008-06-25 | 日本電気株式会社 | 配線基板及びそれを用いた半導体パッケージ |
| JP2008091638A (ja) * | 2006-10-02 | 2008-04-17 | Nec Electronics Corp | 電子装置およびその製造方法 |
| JP5203108B2 (ja) * | 2008-09-12 | 2013-06-05 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
| JP5580374B2 (ja) * | 2012-08-23 | 2014-08-27 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
| JP2014229698A (ja) * | 2013-05-21 | 2014-12-08 | イビデン株式会社 | 配線板及び配線板の製造方法 |
| JP6266907B2 (ja) * | 2013-07-03 | 2018-01-24 | 新光電気工業株式会社 | 配線基板及び配線基板の製造方法 |
| JP6131135B2 (ja) | 2013-07-11 | 2017-05-17 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
| JP6220799B2 (ja) * | 2015-02-03 | 2017-10-25 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
-
2015
- 2015-10-02 JP JP2015197091A patent/JP6632302B2/ja active Active
-
2016
- 2016-08-23 US US15/244,197 patent/US9911695B2/en active Active