JP2012146793A5 - - Google Patents

Download PDF

Info

Publication number
JP2012146793A5
JP2012146793A5 JP2011003423A JP2011003423A JP2012146793A5 JP 2012146793 A5 JP2012146793 A5 JP 2012146793A5 JP 2011003423 A JP2011003423 A JP 2011003423A JP 2011003423 A JP2011003423 A JP 2011003423A JP 2012146793 A5 JP2012146793 A5 JP 2012146793A5
Authority
JP
Japan
Prior art keywords
wiring
outermost
layer
support
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011003423A
Other languages
English (en)
Other versions
JP5693977B2 (ja
JP2012146793A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2011003423A priority Critical patent/JP5693977B2/ja
Priority claimed from JP2011003423A external-priority patent/JP5693977B2/ja
Priority to US13/344,864 priority patent/US8797757B2/en
Publication of JP2012146793A publication Critical patent/JP2012146793A/ja
Publication of JP2012146793A5 publication Critical patent/JP2012146793A5/ja
Application granted granted Critical
Publication of JP5693977B2 publication Critical patent/JP5693977B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本配線基板は、複数の絶縁層と複数の配線層とが交互に積層され、一方の側の最外絶縁層から電極パッド及び最外配線層が露出している配線基板であって、前記電極パッドは、前記最外絶縁層を貫通する貫通配線の一方の端部であり、前記貫通配線は、前記一方の端部が他方の端部より小径となる円錐台状であり、前記最外配線層の一部は、前記貫通配線の一方の端部を通って引き回されていることを要件とする。

Claims (13)

  1. 複数の絶縁層と複数の配線層とが交互に積層され、一方の側の最外絶縁層から電極パッド及び最外配線層が露出している配線基板であって、
    前記電極パッドは、前記最外絶縁層を貫通する貫通配線の一方の端部であり、
    前記貫通配線は、前記一方の端部が他方の端部より小径となる円錐台状であり、
    前記最外配線層の一部は、前記貫通配線の一方の端部を通って引き回されていることを特徴とする配線基板。
  2. 前記最外配線層の露出面、及び、前記貫通配線の一方の端部の露出面は、前記最外絶縁層の一方の面から配線基板の内方に後退して位置することを特徴とする請求項1記載の配線基板。
  3. 前記最外配線層の露出面、及び、前記貫通配線の一方の端部の露出面は、前記最外絶縁層の一方の面と面一であることを特徴とする請求項1記載の配線基板。
  4. 前記最外配線層の露出面、及び、前記貫通配線の一方の端部の露出面に、OSP処理による有機膜が形成されていることを特徴とする請求項1乃至3の何れか一項記載の配線基板。
  5. 隣接する前記貫通配線の一方の端部間には、前記最外配線層の一部が引き回されていることを特徴とする請求項1乃至の何れか一項記載の配線基板。
  6. 他方の側には他の電極パッドが露出し、
    前記一方の側から露出する電極パッドは、半導体チップと電気的に接続するための電極パッドであり、
    前記他方の側から露出する電極パッドは、他の基板と電気的に接続するための電極パッドであることを特徴とする請求項1乃至の何れか一項記載の配線基板。
  7. 複数の絶縁層と複数の配線層とが交互に積層され、一方の側の最外絶縁層から電極パッド及び最外配線層が露出している配線基板の製造方法であって、
    支持体の一方の面に前記最外配線層を形成する第1工程と、
    前記最外配線層を覆うように前記支持体の一方の面に前記最外絶縁層を形成する第2工程と、
    前記最外絶縁層に、前記最外絶縁層を貫通し、前記最外配線層の一部を露出する貫通孔を形成する第3工程と、
    前記最外絶縁層上に、前記貫通孔内に充填された貫通配線、及び前記最外絶縁層上に形成された配線パターンを含んで構成される他の配線層を形成する第4工程と、
    前記支持体を除去し、前記最外絶縁層から電極パッドとなる前記貫通配線の端部、及び、前記貫通配線の端部を通って引き回されている前記最外配線層を露出させる第5工程と、を有することを特徴とする配線基板の製造方法。
  8. 前記第5工程の後に、エッチングにより、前記最外配線層の露出面、及び、前記貫通配線の端部の露出面を、前記最外絶縁層の一方の面から配線基板の内方に後退して位置させることを特徴とする請求項7記載の配線基板の製造方法。
  9. 前記第5工程では、前記最外配線層の露出面及び前記貫通配線の端部の露出面と、前記最外絶縁層の前記支持体の除去面とが、面一となることを特徴とする請求項記載の配線基板の製造方法。
  10. 前記最外配線層の露出面、及び、前記貫通配線の端部の露出面に、OSP処理による有機膜を形成することを特徴とする請求項7乃至9の何れか一項記載の配線基板の製造方法。
  11. 前記第3工程では、前記支持体側の開口径が、前記最外絶縁層の内層側の開口径よりも小さくなるように前記貫通孔を形成することを特徴とする請求項7乃至10の何れか一項記載の配線基板の製造方法。
  12. 前記貫通配線及び前記最外配線層と、前記支持体とは異なる材料からなり、
    前記第5工程では、前記支持体を選択的に除去するエッチング液を用いて、前記支持体をエッチングにより除去することを特徴とする請求項乃至11の何れか一項記載の配線基板の製造方法。
  13. 前記第1工程よりも前に、前記支持体の一方の面にエッチング停止層を形成する工程を更に有し、
    前記貫通配線、前記最外配線層、及び前記支持体と、前記エッチング停止層とは異なる材料からなり、
    前記第1工程では、前記支持体の一方の面に前記エッチング停止層を介して前記最外配線層を形成し、
    前記第5工程では、前記支持体を選択的に除去するエッチング液を用いて、前記支持体をエッチングにより除去し、
    前記第5工程の後に、前記エッチング停止層を選択的に除去するエッチング液を用いて、前記エッチング停止層をエッチングにより除去することを特徴とする請求項乃至11の何れか一項記載の配線基板の製造方法。
JP2011003423A 2011-01-11 2011-01-11 配線基板及びその製造方法 Active JP5693977B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011003423A JP5693977B2 (ja) 2011-01-11 2011-01-11 配線基板及びその製造方法
US13/344,864 US8797757B2 (en) 2011-01-11 2012-01-06 Wiring substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011003423A JP5693977B2 (ja) 2011-01-11 2011-01-11 配線基板及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015019117A Division JP6220799B2 (ja) 2015-02-03 2015-02-03 配線基板及びその製造方法

Publications (3)

Publication Number Publication Date
JP2012146793A JP2012146793A (ja) 2012-08-02
JP2012146793A5 true JP2012146793A5 (ja) 2013-12-19
JP5693977B2 JP5693977B2 (ja) 2015-04-01

Family

ID=46454377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011003423A Active JP5693977B2 (ja) 2011-01-11 2011-01-11 配線基板及びその製造方法

Country Status (2)

Country Link
US (1) US8797757B2 (ja)
JP (1) JP5693977B2 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5793849B2 (ja) * 2010-11-02 2015-10-14 大日本印刷株式会社 サスペンション用基板、サスペンション、ヘッド付サスペンション、およびハードディスクドライブ、並びにサスペンション用基板の製造方法
US8698303B2 (en) * 2010-11-23 2014-04-15 Ibiden Co., Ltd. Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
JP5972137B2 (ja) * 2012-10-05 2016-08-17 新光電気工業株式会社 配線基板の製造方法
KR101451502B1 (ko) * 2013-03-05 2014-10-15 삼성전기주식회사 인쇄회로기판
JP6247032B2 (ja) * 2013-07-01 2017-12-13 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
KR101516072B1 (ko) * 2013-07-09 2015-04-29 삼성전기주식회사 반도체 패키지 및 그 제조 방법
JP6287206B2 (ja) * 2013-12-27 2018-03-07 富士通株式会社 配線構造及びその製造方法
WO2015170539A1 (ja) * 2014-05-08 2015-11-12 株式会社村田製作所 樹脂多層基板およびその製造方法
US20150332996A1 (en) * 2014-05-19 2015-11-19 United Microelectronics Corp. Interposer and method of fabricating the same
KR20150136914A (ko) * 2014-05-28 2015-12-08 삼성전기주식회사 인쇄회로기판의 제조방법
US10537123B2 (en) 2015-04-30 2020-01-21 Kraft Foods Group Brands Llc Quillaja-stabilized liquid beverage concentrates and methods of making same
KR101727657B1 (ko) * 2015-08-31 2017-04-26 주식회사 심텍 박형의 인쇄회로기판 및 그 제조 방법
JP6834121B2 (ja) 2015-09-17 2021-02-24 味の素株式会社 配線板の製造方法
US10334728B2 (en) * 2016-02-09 2019-06-25 Advanced Semiconductor Engineering, Inc. Reduced-dimension via-land structure and method of making the same
JP6555417B2 (ja) * 2016-05-19 2019-08-07 株式会社村田製作所 多層基板及び多層基板の製造方法
JP6671256B2 (ja) 2016-07-08 2020-03-25 新光電気工業株式会社 配線基板及びその製造方法
JP6786372B2 (ja) * 2016-12-09 2020-11-18 新光電気工業株式会社 配線基板、配線基板の製造方法
US10373893B2 (en) 2017-06-30 2019-08-06 Intel Corporation Embedded bridge with through-silicon vias
US11101186B2 (en) * 2018-03-16 2021-08-24 Advanced Semiconductor Engineering, Inc. Substrate structure having pad portions
US11640934B2 (en) * 2018-03-30 2023-05-02 Intel Corporation Lithographically defined vertical interconnect access (VIA) in dielectric pockets in a package substrate
CN110783728A (zh) * 2018-11-09 2020-02-11 广州方邦电子股份有限公司 一种柔性连接器及制作方法
US11342256B2 (en) 2019-01-24 2022-05-24 Applied Materials, Inc. Method of fine redistribution interconnect formation for advanced packaging applications
CN115547846A (zh) * 2019-02-21 2022-12-30 奥特斯科技(重庆)有限公司 部件承载件及其制造方法和电气装置
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
IT201900006740A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
US11232951B1 (en) 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
CN115379640A (zh) * 2021-05-17 2022-11-22 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3635219B2 (ja) * 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
JP3976954B2 (ja) * 1999-08-27 2007-09-19 新光電気工業株式会社 多層配線基板の製造方法及び半導体装置
JP2002050876A (ja) * 2000-07-31 2002-02-15 Ngk Spark Plug Co Ltd 基板の製造方法および基板
JP2002299512A (ja) * 2001-03-30 2002-10-11 Nec Corp 半導体装置及びその製造方法
JP2003209366A (ja) * 2002-01-15 2003-07-25 Sony Corp フレキシブル多層配線基板およびその製造方法
JP2005108941A (ja) * 2003-09-29 2005-04-21 Toppan Printing Co Ltd 多層配線板及びその製造方法
JP4547164B2 (ja) 2004-02-27 2010-09-22 日本特殊陶業株式会社 配線基板の製造方法
JP2006059863A (ja) * 2004-08-17 2006-03-02 Cmk Corp パッケージ基板及びその製造方法
US7621041B2 (en) * 2005-07-11 2009-11-24 E. I. Du Pont De Nemours And Company Methods for forming multilayer structures
US7849591B2 (en) * 2005-10-14 2010-12-14 Fujikura Ltd. Method of manufacturing a printed wiring board
JP5183893B2 (ja) * 2006-08-01 2013-04-17 新光電気工業株式会社 配線基板及びその製造方法、及び半導体装置
WO2008053833A1 (fr) * 2006-11-03 2008-05-08 Ibiden Co., Ltd. Tableau de câblage imprimé multicouche
KR20080111701A (ko) 2007-06-19 2008-12-24 삼성전기주식회사 실장기판 및 그 제조방법
US8238114B2 (en) 2007-09-20 2012-08-07 Ibiden Co., Ltd. Printed wiring board and method for manufacturing same
JP2009272512A (ja) * 2008-05-09 2009-11-19 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP4991637B2 (ja) * 2008-06-12 2012-08-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5339928B2 (ja) * 2009-01-15 2013-11-13 新光電気工業株式会社 配線基板及びその製造方法
JP5397744B2 (ja) * 2009-01-23 2014-01-22 日立金属株式会社 多層セラミック基板およびこれを用いた電子部品並びに多層セラミック基板の製造方法

Similar Documents

Publication Publication Date Title
JP2012146793A5 (ja)
JP2009164481A5 (ja)
JP2014056925A5 (ja)
JP2010141018A5 (ja)
JP2010141204A5 (ja)
JP2014154800A5 (ja)
JP2013118255A5 (ja)
JP2015191968A5 (ja) 配線基板及びその製造方法
JP2012134500A5 (ja)
JP2009003434A5 (ja)
JP2013538467A5 (ja)
JP2016063046A5 (ja)
JP2011176279A5 (ja)
JP2015076597A5 (ja)
JP2013069807A5 (ja)
WO2014110450A3 (en) Methods for integrating lead and graphene growth and devices formed therefrom
JP2014013810A5 (ja)
JP2010045134A5 (ja)
JP2013219191A5 (ja)
SG169948A1 (en) Reliable interconnect for semiconductor device
JP2010129899A5 (ja)
JP2014110390A5 (ja)
JP2009081357A5 (ja)
JP2017204510A5 (ja)
JP2010192781A5 (ja)