JP2010141204A5 - - Google Patents

Download PDF

Info

Publication number
JP2010141204A5
JP2010141204A5 JP2008317410A JP2008317410A JP2010141204A5 JP 2010141204 A5 JP2010141204 A5 JP 2010141204A5 JP 2008317410 A JP2008317410 A JP 2008317410A JP 2008317410 A JP2008317410 A JP 2008317410A JP 2010141204 A5 JP2010141204 A5 JP 2010141204A5
Authority
JP
Japan
Prior art keywords
pad
layer
forming
insulating layer
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008317410A
Other languages
English (en)
Other versions
JP2010141204A (ja
JP5026400B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2008317410A priority Critical patent/JP5026400B2/ja
Priority claimed from JP2008317410A external-priority patent/JP5026400B2/ja
Priority to US12/628,281 priority patent/US8067695B2/en
Publication of JP2010141204A publication Critical patent/JP2010141204A/ja
Publication of JP2010141204A5 publication Critical patent/JP2010141204A5/ja
Application granted granted Critical
Publication of JP5026400B2 publication Critical patent/JP5026400B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (7)

  1. 第1の面及び該第1の面と反対側の第2の面を有し、前記第1の面上で電子部品の搭載エリアに対応する箇所に形成されたキャビティを有する最外層の絶縁層と、
    前記最外層の絶縁層の第2の面上に複数の配線層及び絶縁層が交互に積層された多層構造体と、
    前記キャビティの底面に形成され、前記最外層の絶縁層の第1の面と同一面に露出する第1のパッドと、
    前記最外層の絶縁層の第1の面上で前記キャビティの周囲の領域に形成され、前記第1の面と同一面に露出する第2のパッドと、
    前記最外層の絶縁層に形成され、前記第2の面上に位置する配線層と前記第1のパッド及び第2のパッドとをそれぞれ電気的に接続する複数のビア、とを備えたことを特徴とする配線基板。
  2. 第1の面及び該第1の面と反対側の第2の面を有し、前記第1の面上で電子部品の搭載エリアに対応する箇所に形成されたキャビティを有する最外層の絶縁層と、
    前記最外層の絶縁層の第2の面上に複数の配線層及び絶縁層が交互に積層された多層構造体と、
    前記キャビティの底面に形成され、該キャビティの底面から前記最外層の絶縁層の内側に後退した位置に露出する第1のパッドと、
    前記最外層の絶縁層の第1の面上で前記キャビティの周囲の領域に形成され、前記第1の面から露出する第2のパッドと、
    前記最外層の絶縁層に形成され、前記第2の面上に位置する配線層と前記第1のパッド及び第2のパッドとをそれぞれ電気的に接続する複数のビア、とを備えたことを特徴とする配線基板。
  3. 前記第2のパッドの露出面は、前記最外層の絶縁層の第1の面と同一面にあることを特徴とする請求項2に記載の配線基板。
  4. 前記第2のパッドは、前記最外層の絶縁層の第1の面から基板内側に後退した位置に形成されていることを特徴とする請求項2に記載の配線基板。
  5. 支持基材上に、形成すべきキャビティの位置に対応する部分のみが残存するようパターン形成された第1のレジスト層を形成する工程と、
    前記第1のレジスト層をマスクにして前記支持基材を所要量だけ除去し、段差部を有した支持基材を形成する工程と、
    前記第1のレジスト層を除去後、前記支持基材の段差部が形成されている側の面に、該段差部の上の部分及び下の部分に対応する箇所にそれぞれ第1の開口部及び第2の開口部を有するようパターン形成された第2のレジスト層を形成する工程と、
    前記第2のレジスト層の第1、第2の各開口部から露出している前記支持基材上に、それぞれ第1のパッド及び第2のパッドを形成する工程と、
    前記第2のレジスト層を除去後、前記支持基材上に、前記第1、第2の各パッドを覆う絶縁層を形成する工程と、
    前記絶縁層の上面から前記各パッドの一部を露出させる開口を形成する工程と、
    前記絶縁層上に、前記各パッドにそれぞれ接続されるビアを含む配線層を形成する工程と、
    以降、所要の層数となるまで絶縁層と配線層を交互に積層した後、前記支持基材を除去する工程とを含むことを特徴とする配線基板の製造方法。
  6. 前記第1のパッド及び第2のパッドを形成する工程の前に、前記第2のレジスト層から露出する第1の開口部及び第2の開口部の少なくとも一方に、犠牲導体層を形成する工程を含むことを特徴とする請求項5に記載の配線基板の製造方法。
  7. 支持基材上に、形成すべきキャビティの位置に対応する箇所に開口部を有するようパターン形成された第1のレジスト層を形成する工程と、
    前記第1のレジスト層の開口部から露出している前記支持基材上に、犠牲導体層を所要の厚さに形成して、段差部を有した支持基材を形成する工程と、
    前記第1のレジスト層を除去後、前記支持基材の段差部が形成されている側の面に、該段差部の上の部分の犠牲導体層上及び該段差部の下の部分に対応する箇所にそれぞれ第1の開口部及び第2の開口部を有するようパターン形成された第2のレジスト層を形成する工程と、
    前記第2のレジスト層の第1、第2の各開口部から露出している前記犠牲導体層及び前記支持基材上に、それぞれ第1のパッド及び第2のパッドを形成する工程と、
    前記第2のレジスト層を除去後、前記犠牲導体層及び前記支持基材上に、前記第1、第2の各パッドを露出させて絶縁層を形成する工程と、
    前記絶縁層の上面から前記各パッドの一部を露出させる開口を形成する工程と、
    前記絶縁層上に、前記各パッドにそれぞれ接続されるビアを含む配線層を形成する工程と、
    以降、所要の層数となるまで絶縁層と配線層を交互に積層した後、前記支持基材及び前記犠牲導体層を除去する工程とを含むことを特徴とする配線基板の製造方法。
JP2008317410A 2008-12-12 2008-12-12 配線基板及びその製造方法 Active JP5026400B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008317410A JP5026400B2 (ja) 2008-12-12 2008-12-12 配線基板及びその製造方法
US12/628,281 US8067695B2 (en) 2008-12-12 2009-12-01 Wiring board and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008317410A JP5026400B2 (ja) 2008-12-12 2008-12-12 配線基板及びその製造方法

Publications (3)

Publication Number Publication Date
JP2010141204A JP2010141204A (ja) 2010-06-24
JP2010141204A5 true JP2010141204A5 (ja) 2011-10-27
JP5026400B2 JP5026400B2 (ja) 2012-09-12

Family

ID=42239171

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008317410A Active JP5026400B2 (ja) 2008-12-12 2008-12-12 配線基板及びその製造方法

Country Status (2)

Country Link
US (1) US8067695B2 (ja)
JP (1) JP5026400B2 (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101019161B1 (ko) * 2008-12-11 2011-03-04 삼성전기주식회사 패키지 기판
JP5290215B2 (ja) * 2010-02-15 2013-09-18 ルネサスエレクトロニクス株式会社 半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法
US20120152606A1 (en) * 2010-12-16 2012-06-21 Ibiden Co., Ltd. Printed wiring board
US8466559B2 (en) * 2010-12-17 2013-06-18 Intel Corporation Forming die backside coating structures with coreless packages
CN102548253B (zh) * 2010-12-28 2013-11-06 富葵精密组件(深圳)有限公司 多层电路板的制作方法
JP5649490B2 (ja) 2011-03-16 2015-01-07 新光電気工業株式会社 配線基板及びその製造方法
JP5845855B2 (ja) * 2011-11-30 2016-01-20 株式会社ソシオネクスト 半導体装置及び半導体装置の製造方法
JP2014072372A (ja) * 2012-09-28 2014-04-21 Ibiden Co Ltd プリント配線板の製造方法及びプリント配線板
US9275925B2 (en) * 2013-03-12 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved interconnect structure
US9263376B2 (en) * 2013-04-15 2016-02-16 Intel Deutschland Gmbh Chip interposer, semiconductor device, and method for manufacturing a semiconductor device
TW201503777A (zh) * 2013-05-30 2015-01-16 Kyocera Slc Technologies Corp 配線基板
JP2015035496A (ja) * 2013-08-09 2015-02-19 イビデン株式会社 電子部品内蔵配線板の製造方法
KR20150021342A (ko) * 2013-08-20 2015-03-02 삼성전기주식회사 다층인쇄회로기판
US9159670B2 (en) * 2013-08-29 2015-10-13 Qualcomm Incorporated Ultra fine pitch and spacing interconnects for substrate
US9622350B2 (en) * 2013-09-28 2017-04-11 Intel Corporation Method of forming a circuit board
TWI666749B (zh) * 2014-02-19 2019-07-21 矽品精密工業股份有限公司 封裝基板及封裝結構
JP6418757B2 (ja) * 2014-03-03 2018-11-07 新光電気工業株式会社 配線基板及びその製造方法と半導体装置
TW201539596A (zh) * 2014-04-09 2015-10-16 Tong Hsing Electronic Ind Ltd 中介體及其製造方法
US9609751B2 (en) 2014-04-11 2017-03-28 Qualcomm Incorporated Package substrate comprising surface interconnect and cavity comprising electroless fill
TWI504320B (zh) * 2014-06-17 2015-10-11 矽品精密工業股份有限公司 線路結構及其製法
TWI611523B (zh) * 2014-09-05 2018-01-11 矽品精密工業股份有限公司 半導體封裝件之製法
TWI551207B (zh) * 2014-09-12 2016-09-21 矽品精密工業股份有限公司 基板結構及其製法
US20160093567A1 (en) * 2014-09-26 2016-03-31 Qualcomm Incorporated System, apparatus, and method of interconnection in a substrate
JP2016162835A (ja) * 2015-02-27 2016-09-05 イビデン株式会社 多層配線板
KR102340053B1 (ko) * 2015-06-18 2021-12-16 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
CN104966709B (zh) * 2015-07-29 2017-11-03 恒劲科技股份有限公司 封装基板及其制作方法
JP2017084997A (ja) * 2015-10-29 2017-05-18 イビデン株式会社 プリント配線板及びその製造方法
CN107424973B (zh) 2016-05-23 2020-01-21 凤凰先驱股份有限公司 封装基板及其制法
US11355427B2 (en) * 2016-07-01 2022-06-07 Intel Corporation Device, method and system for providing recessed interconnect structures of a substrate
WO2018044326A1 (en) * 2016-09-02 2018-03-08 Intel Corporation An apparatus with embedded fine line space in a cavity, and a method for forming the same
TWI595812B (zh) * 2016-11-30 2017-08-11 欣興電子股份有限公司 線路板結構及其製作方法
US9997442B1 (en) * 2016-12-14 2018-06-12 Advanced Semiconductor Engineering, Inc. Semiconductor device and method of manufacturing the same
JP6789886B2 (ja) * 2017-06-09 2020-11-25 株式会社東芝 電子装置
CN109803481B (zh) * 2017-11-17 2021-07-06 英业达科技有限公司 多层印刷电路板及制作多层印刷电路板的方法
EP3849286A1 (en) * 2020-01-09 2021-07-14 Murata Manufacturing Co., Ltd. Electronic device with differential transmission lines equipped with 3d capacitors supported by a base, and corresponding manufacturing method
KR20220006932A (ko) 2020-07-09 2022-01-18 삼성전자주식회사 인터포저를 포함하는 반도체 패키지 및 반도체 패키지의 제조 방법
US20220069489A1 (en) * 2020-08-28 2022-03-03 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof
KR20220058187A (ko) 2020-10-30 2022-05-09 삼성전기주식회사 인쇄회로기판
KR20220076894A (ko) * 2020-12-01 2022-06-08 삼성전자주식회사 지지 부재를 갖는 반도체 패키지

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281446B1 (en) * 1998-02-16 2001-08-28 Matsushita Electric Industrial Co., Ltd. Multi-layered circuit board and method of manufacturing the same
EP1259103B1 (en) * 2000-02-25 2007-05-30 Ibiden Co., Ltd. Multilayer printed wiring board and method for producing multilayer printed wiring board
JP3709882B2 (ja) * 2003-07-22 2005-10-26 松下電器産業株式会社 回路モジュールとその製造方法
KR100792352B1 (ko) 2006-07-06 2008-01-08 삼성전기주식회사 패키지 온 패키지의 바텀기판 및 그 제조방법
TWI335643B (en) * 2006-11-21 2011-01-01 Unimicron Technology Crop Circuit board structure having embedded semiconductor chip and fabrication method thereof

Similar Documents

Publication Publication Date Title
JP2010141204A5 (ja)
JP2010141018A5 (ja)
JP2011258772A5 (ja)
JP2008282842A5 (ja)
JP2009141121A5 (ja)
JP2011023751A5 (ja)
JP2009224739A5 (ja)
TWI380756B (en) Circuit structure and process thereof
JP2009135162A5 (ja)
JP2007013092A5 (ja)
JP2012134500A5 (ja)
JP2011176279A5 (ja)
JP2010287874A5 (ja)
TW200623318A (en) Method for fabricating a multi-layer circuit board with fine pitch
JP2010165855A5 (ja)
JP2009277916A5 (ja)
JP2009283739A5 (ja)
JP2017516308A5 (ja)
JP2010092943A5 (ja)
JP2009267310A5 (ja)
JP2009194321A5 (ja)
JP2009529244A5 (ja)
JP2010129899A5 (ja)
JP2010192781A5 (ja)
JP2014239187A5 (ja)