JP2010165855A5 - - Google Patents

Download PDF

Info

Publication number
JP2010165855A5
JP2010165855A5 JP2009006894A JP2009006894A JP2010165855A5 JP 2010165855 A5 JP2010165855 A5 JP 2010165855A5 JP 2009006894 A JP2009006894 A JP 2009006894A JP 2009006894 A JP2009006894 A JP 2009006894A JP 2010165855 A5 JP2010165855 A5 JP 2010165855A5
Authority
JP
Japan
Prior art keywords
layer
wiring
wiring board
reinforcing pattern
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009006894A
Other languages
English (en)
Other versions
JP2010165855A (ja
JP5339928B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2009006894A priority Critical patent/JP5339928B2/ja
Priority claimed from JP2009006894A external-priority patent/JP5339928B2/ja
Priority to US12/686,588 priority patent/US8609998B2/en
Publication of JP2010165855A publication Critical patent/JP2010165855A/ja
Publication of JP2010165855A5 publication Critical patent/JP2010165855A5/ja
Application granted granted Critical
Publication of JP5339928B2 publication Critical patent/JP5339928B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

また、これに関連する他の技術として、特許文献2に記載されたコアレス基板の製造方法がある。ここに開示されている方法では、プリプレグ上の配線形成領域に下地層が配置され、この下地層より大きな金属箔が配線形成領域の外周部に接するように、下地層を介して金属箔をプリプレグ上に配置し、加熱・加圧によってプリプレグを硬化させることにより、仮基板を得るとともに、仮基板に金属箔を接着している。さらに、その金属箔上にビルドアップ配線層を形成し、その構造体の下地層の周縁部分を切断することにより、仮基板から金属箔を分離して、当該金属箔上にビルドアップ配線層が形成された配線部材を得るようにしている。また、特許文献3には、絶縁層に配線基板本体の反りを低減する部材を内設した配線基板が開示されている。
特開2000−323613号公報 特開2007−158174号公報 特開2009−123874号公報
上記の従来技術の課題を解決するため、本発明の一形態によれば、複数の配線層が樹脂からなる絶縁層を介在させて積層され、各絶縁層に形成されたビアを介して層間接続された構造を有する配線基板であって、前記配線基板の配線形成領域の周辺領域において当該配線層と同じ面内に補強パターンが設けられていることを特徴とする配線基板が提供される。
また、本発明の他の形態によれば、支持基材上に絶縁層と配線層とを積層する工程と、所要の層数の絶縁層と配線層とを積層後、前記支持基材を除去する工程とを有し、所要の絶縁層上に配線層を形成する際に、前記絶縁層上の配線形成領域の周辺領域に対応する部分に、補強パターンを構成する導体層を形成することを特徴とする配線基板の製造方法が提供される。
本発明の一形態に係る配線基板の構成によれば、配線形成領域の周辺領域(基板端部の近傍)において当該配線層と同じ面内に補強パターンが設けられているので、配線基板の周辺部分が補強され、基板全体として剛性が高められている。つまり、外部からの機械的な応力もしくは衝撃に対して強い構造となっているので、そのような応力等が加わった場合でも、従来技術に見られたような基板端部の「欠け」の発生を抑制することができる。また、基板端部が欠け難い構造となっているので、配線部が露出したりする可能性も低い。

Claims (14)

  1. 複数の配線層が樹脂からなる絶縁層を介在させて積層され、各絶縁層に形成されたビアを介して層間接続された構造を有する配線基板であって、
    前記配線基板の配線形成領域の周辺領域において当該配線層と同じ面内に補強パターンが設けられていることを特徴とする配線基板。
  2. 前記補強パターンは、当該配線層と同じ面内に形成された導体層からなり、平面視したときに断続したリング状の形態で設けられていることを特徴とする請求項1に記載の配線基板。
  3. 前記補強パターンの側面が、絶縁層に被覆されていることを特徴とする請求項2に記載の配線基板。
  4. 前記配線基板の一方の面となる絶縁層に、配線層としてのパッドと、前記補強パターンが設けられており、
    前記パッドの表面と前記補強パターンの表面が、前記一方の面となる絶縁層の表面に露出しており、
    前記パッドの裏面に、内層の配線層につながるビアの端部が接続されていることを特徴とする請求項3に記載の配線基板。
  5. 前記配線基板の一方の面となる絶縁層に、配線層としてのパッドと、前記補強パターンが設けられており、
    前記パッドの表面と前記補強パターンの表面が、前記一方の面となる絶縁層の表面と同一面に露出していることを特徴とする請求項3に記載の配線基板。
  6. 前記配線基板の他方の面となる絶縁層に形成された配線層のパッド部分を露出させてソルダレジスト層が設けられ
    該ソルダレジスト層で覆われた配線層を除いた他の各配線層にそれぞれ対応させて補強パターンが設けられていることを特徴とする請求項4又は5に記載の配線基板。
  7. 前記ソルダレジスト層は、その端部が前記配線基板の周縁部から後退した位置となるよう設けられていることを特徴とする請求項6に記載の配線基板。
  8. 支持基材上に絶縁層と配線層とを積層する工程と、
    所要の層数の絶縁層と配線層とを積層後、前記支持基材を除去する工程とを有し、
    所要の絶縁層上に配線層を形成する際に、前記絶縁層上の配線形成領域の周辺領域に対応する部分に、補強パターンを構成する導体層を形成することを特徴とする配線基板の製造方法。
  9. 前記支持基材上に絶縁層と配線層とを積層する工程は、
    前記支持基材上に、前記配線形成領域及び前記周辺領域に対応する部分にそれぞれ開口部を有するレジスト層を形成する工程と、
    前記レジスト層の各開口部から露出している前記支持基材上に、電解めっきにより、パッドを構成する配線層及び補強パターンを構成する導体層を形成する工程とを含むことを特徴とする請求項8に記載の配線基板の製造方法。
  10. 前記支持基材上に絶縁層と配線層とを積層する工程は、
    絶縁層に下層の配線層を露出させるビアホールを形成する工程と、
    前記ビアホールの内部を含めて前記絶縁層上にシード層を形成する工程と、
    前記シード層上に、該シード層を給電層とする電解めっきを施し、前記ビアホールを充填するビアを含む配線層及び補強パターンを構成する導体層を形成する工程とを含むことを特徴とする請求項9に記載の配線基板の製造方法。
  11. 前記補強パターンを構成する導体層は、平面視したときに断続したリング状に形成されることを特徴とする請求項10に記載の配線基板の製造方法。
  12. 前記補強パターンを構成する導体層は、当該補強パターンの側面が絶縁層に被覆されるよう形成されることを特徴とする請求項11に記載の配線基板の製造方法。
  13. 前記所要の層数の絶縁層と配線層とを積層後、前記支持基材を除去する前に、最外層の配線層のパッド部分を露出させてソルダレジスト層を形成する工程を含み、
    前記補強パターンを構成する導体層は、前記ソルダレジスト層で覆われた配線層を除いた他の各配線層にそれぞれ対応させて形成されることを特徴とする請求項12に記載の配線基板の製造方法。
  14. 前記ソルダレジスト層は、その端部が前記配線基板の周縁部から後退した位置となるよう形成されることを特徴とする請求項13に記載の配線基板の製造方法。
JP2009006894A 2009-01-15 2009-01-15 配線基板及びその製造方法 Active JP5339928B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009006894A JP5339928B2 (ja) 2009-01-15 2009-01-15 配線基板及びその製造方法
US12/686,588 US8609998B2 (en) 2009-01-15 2010-01-13 Wiring board and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009006894A JP5339928B2 (ja) 2009-01-15 2009-01-15 配線基板及びその製造方法

Publications (3)

Publication Number Publication Date
JP2010165855A JP2010165855A (ja) 2010-07-29
JP2010165855A5 true JP2010165855A5 (ja) 2012-02-16
JP5339928B2 JP5339928B2 (ja) 2013-11-13

Family

ID=42318242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009006894A Active JP5339928B2 (ja) 2009-01-15 2009-01-15 配線基板及びその製造方法

Country Status (2)

Country Link
US (1) US8609998B2 (ja)
JP (1) JP5339928B2 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8242593B2 (en) * 2008-01-27 2012-08-14 International Business Machines Corporation Clustered stacked vias for reliable electronic substrates
JP5249173B2 (ja) * 2009-10-30 2013-07-31 新光電気工業株式会社 半導体素子実装配線基板及びその製造方法
JP2011253911A (ja) * 2010-06-01 2011-12-15 Shinko Electric Ind Co Ltd 配線基板
JP5693977B2 (ja) * 2011-01-11 2015-04-01 新光電気工業株式会社 配線基板及びその製造方法
US20120286416A1 (en) * 2011-05-11 2012-11-15 Tessera Research Llc Semiconductor chip package assembly and method for making same
JP2013157585A (ja) * 2012-01-26 2013-08-15 Sanei Kagaku Kk プリント配線基板及び多層プリント配線板、並びにこれらの製造方法
SG11201405931PA (en) * 2012-03-26 2014-10-30 Advanpack Solutions Pte Ltd Multi-layer substrate for semiconductor packaging
US9615447B2 (en) * 2012-07-23 2017-04-04 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic support structure with integral constructional elements
US9177899B2 (en) * 2012-07-31 2015-11-03 Mediatek Inc. Semiconductor package and method for fabricating base for semiconductor package
TWI543311B (zh) * 2012-07-31 2016-07-21 聯發科技股份有限公司 半導體封裝基座的製造方法
US10991669B2 (en) 2012-07-31 2021-04-27 Mediatek Inc. Semiconductor package using flip-chip technology
TWI562295B (en) 2012-07-31 2016-12-11 Mediatek Inc Semiconductor package and method for fabricating base for semiconductor package
JP6107021B2 (ja) * 2012-09-21 2017-04-05 凸版印刷株式会社 配線基板の製造方法
JP6089557B2 (ja) * 2012-10-10 2017-03-08 株式会社村田製作所 電子部品モジュール
US8802504B1 (en) 2013-03-14 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US9299649B2 (en) * 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
CN107170689B (zh) * 2013-06-11 2019-12-31 唐山国芯晶源电子有限公司 芯片封装基板
US9355208B2 (en) * 2013-07-08 2016-05-31 Kla-Tencor Corp. Detecting defects on a wafer
KR20150049084A (ko) * 2013-10-29 2015-05-08 삼성전기주식회사 인쇄회로기판
KR101609268B1 (ko) * 2014-02-10 2016-04-20 삼성전기주식회사 임베디드 기판 및 임베디드 기판의 제조 방법
JP6133227B2 (ja) * 2014-03-27 2017-05-24 新光電気工業株式会社 配線基板及びその製造方法
KR20160010960A (ko) * 2014-07-21 2016-01-29 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP6358431B2 (ja) 2014-08-25 2018-07-18 新光電気工業株式会社 電子部品装置及びその製造方法
TWI551207B (zh) * 2014-09-12 2016-09-21 矽品精密工業股份有限公司 基板結構及其製法
JP5873152B1 (ja) * 2014-09-29 2016-03-01 日本特殊陶業株式会社 配線基板
TWI595810B (zh) * 2015-05-22 2017-08-11 欣興電子股份有限公司 封裝結構及其製作方法
CN109196963B (zh) * 2016-06-17 2020-12-04 株式会社村田制作所 树脂多层基板的制造方法
JP6705567B2 (ja) 2017-11-30 2020-06-03 株式会社村田製作所 多層基板、多層基板の実装構造、多層基板の製造方法、および電子機器の製造方法
KR102055595B1 (ko) * 2017-12-15 2019-12-16 삼성전자주식회사 반도체 패키지
US11393746B2 (en) * 2020-03-19 2022-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Reinforcing package using reinforcing patches

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6210463U (ja) * 1985-07-02 1987-01-22
JPS6210463A (ja) 1985-07-05 1987-01-19 Mikuni Kogyo Co Ltd 混合気供給装置の燃料系
EP1895586A3 (en) 1997-10-17 2013-04-03 Ibiden Co., Ltd. Semiconductor package substrate
JP3126331B2 (ja) * 1997-10-29 2001-01-22 イビデン株式会社 パッケージ基板
JP2000013019A (ja) * 1998-06-23 2000-01-14 Sharp Corp ビルトアップ多層プリント配線板およびその製造方法
JP3635219B2 (ja) 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
JP2001077543A (ja) * 1999-09-03 2001-03-23 Fujitsu Ltd 多層配線基板
US20020043727A1 (en) * 2000-10-13 2002-04-18 Hsiao-Che Wu Bonding pad structure
JP2003124637A (ja) * 2001-10-11 2003-04-25 Toppan Printing Co Ltd 多層配線板
JP4051989B2 (ja) * 2002-04-12 2008-02-27 株式会社デンソー 多層配線基板の製造方法
US7049701B2 (en) * 2003-10-15 2006-05-23 Kabushiki Kaisha Toshiba Semiconductor device using insulating film of low dielectric constant as interlayer insulating film
JP2007059821A (ja) * 2005-08-26 2007-03-08 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP4334005B2 (ja) 2005-12-07 2009-09-16 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
TWI281737B (en) * 2005-12-13 2007-05-21 Via Tech Inc Chip package and coreless package substrate thereof
JP5032187B2 (ja) * 2007-04-17 2012-09-26 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板

Similar Documents

Publication Publication Date Title
JP2010165855A5 (ja)
JP5339928B2 (ja) 配線基板及びその製造方法
JP3914239B2 (ja) 配線基板および配線基板の製造方法
US20130143062A1 (en) Method and support member for manufacturing wiring substrate, and structure member for wiring substrate
JP2005236244A5 (ja)
TWI413475B (zh) 電氣結構製程及電氣結構
KR101323541B1 (ko) 다층 배선기판
TWI463928B (zh) 晶片封裝基板和結構及其製作方法
JP2010135418A (ja) 配線基板及び電子部品装置
US20170372980A1 (en) Method for manufacturing wiring board
JP2011029585A (ja) 半導体パッケージ及びこれの製造方法
JP5527585B2 (ja) 多層配線基板及びその製造方法
US9572250B2 (en) Printed circuit board and method for manufacturing the same
US8284561B2 (en) Embedded component package structure
KR101441236B1 (ko) 배선판의 제조 방법, 배선판 및 비아의 구조
JP2013030603A (ja) 配線基板の製造方法
JP2011199077A (ja) 多層配線基板の製造方法
JP2015170770A (ja) プリント配線板
JP2008282842A5 (ja)
US20160343645A1 (en) Package structure and method for manufacturing the same
JP2010192781A5 (ja)
JP2014086651A (ja) プリント配線板及びプリント配線板の製造方法
KR101905879B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR20120115034A (ko) 인쇄회로기판 및 그의 제조 방법
JP6378616B2 (ja) 電子部品内蔵プリント配線板