KR20120115034A - 인쇄회로기판 및 그의 제조 방법 - Google Patents
인쇄회로기판 및 그의 제조 방법 Download PDFInfo
- Publication number
- KR20120115034A KR20120115034A KR1020110032956A KR20110032956A KR20120115034A KR 20120115034 A KR20120115034 A KR 20120115034A KR 1020110032956 A KR1020110032956 A KR 1020110032956A KR 20110032956 A KR20110032956 A KR 20110032956A KR 20120115034 A KR20120115034 A KR 20120115034A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- pad
- circuit board
- printed circuit
- surface treatment
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
본 발명은 인쇄회로기판에 대한 것으로, 이 기판은 절연층 위에 형성되어 있는 회로패턴 및 패드, 그리고 상기 패드의 상면 및 측면 위에 형성되어 있으며, 상기 절연층 상면으로부터 이격되어 있는 표면처리층을 포함한다. 따라서, 마스크를 형성한 상태에서 패드를 식각한 뒤 표면처리층을 형성함으로써, 씨드층 제거 후의 회로패턴과 패드의 두께의 균일성을 유지할 수 있어 신호 왜곡이 발생하지 않아 신뢰성이 향상된다. 또한, 상기 표면처리층의 테일이 발생하지 않고, 패드의 측면과 접착함으로써 표면처리층과 패드가 3차원으로 접촉하여 접착력이 향상된다.
Description
본 발명은 인쇄회로기판 및 그의 제조 방법에 관한 것이다.
회로 기판은 전기 절연성 기판에 회로 패턴을 포함하는 것으로서, 전자 부품 등을 탑재하기 위한 기판이다.
도 1은 종래의 인쇄회로기판을 도시한 단면도이다.
도 1을 참고하면, 인쇄회로기판(10)의 절연층(1) 상에 회로패턴(2)과 연결되어 패드(3)가 형성된다. 상기 패드(3)는 그에 실장되거나 연결되는 부품의 종류에 따라 다양한 형상으로 될 수 있다.
이러한 패드(3)는 솔더볼이 장착되어 소자와 접착될 수 있으며, 와이어 본딩할 수도 있다.
상기 패드(3)는 일반적으로 절연층(1) 위에 도금을 통하여 회로패턴(2)과 동시에 형성하고, 접착성을 높이기 위하여 표면에 표면처리층(4)이 형성되어 있다.
그러나, 상기 표면처리층(4)을 패드 위에만 형성하기 위하여 포토 공정을 수행하고, 도금 공정에서 사용된 씨드층을 제거하기 위하여 플래시 에칭 등을 수행하면, 표면처리층(4) 하부의 패드(3)의 측면이 식각되어 도 1과 같이 패드(3) 외부로 표면처리층(4)의 테일(tail)(5)이 형성된다. 상기 테일이(5) 발생하면 패드(3)와 상기 표면처리층(4)의 접착성이 약해져 표면처리층(4)이 패드로부터 분리될 수 있다.
또한, 플래시 에칭에서 회로패턴(2)이 씨드층과 동시에 식각됨으로써 회로패턴(2)의 두께와 패드(3)의 두께 차가 발생함으로써 신호 왜곡이 발생할 수 있다.
실시예는 새로운 인쇄회로기판 및 그의 제조 방법을 제공한다.
실시예는 표면처리층의 접착성이 향상되면서 신호왜곡 없고 경제적인 인쇄회로기판 및 그의 제조 방법을 제공한다.
실시예는 절연층 위에 형성되어 있는 회로패턴 및 패드, 그리고 상기 패드의 상면 및 측면 위에 형성되어 있으며, 상기 절연층 상면으로부터 이격되어 있는 표면처리층을 포함하는 인쇄회로기판을 제시한다.
한편, 실시예에 따른 인쇄회로기판의 제조 방법은 절연 기판 위에 씨드층을 형성하는 단계, 상기 씨드층 위에 회로 패턴 및 패드를 형성하는 단계, 상기 패드를 선택적으로 일부 식각하는 단계, 식각된 상기 패드 위에 표면처리층을 형성하는 단계, 그리고 상기 표면처리층을 마스크로 상기 씨드층을 제거하는 단계를 포함한다.
본 발명에 따르면, 마스크를 형성한 상태에서 패드를 식각한 뒤 표면처리층을 형성함으로써, 씨드층 제거 후의 회로패턴과 패드의 두께의 균일성을 유지할 수 있어 신호 왜곡이 발생하지 않아 신뢰성이 향상된다.
또한, 상기 표면처리층의 테일이 발생하지 않고, 패드의 측면과 접착함으로써 표면처리층과 패드가 3차원으로 접촉함으로써 접착력이 향상된다.
도 1은 종래의 인쇄회로기판의 단면도이다.
도 2는 본 발명의 제1 실시예에 따른 인쇄회로기판의 단면도이다.
도 3a 및 도 3b는 도 2의 A 영역의 다양한 실시예를 도시한 것이다.
도 4 내지 도 11은 도 2의 인쇄회로기판을 제조하기 위한 방법을 나타내는 단면도이다.
도 12a 및 도 12b는 도 1과 도 2의 패드의 상면사진이다.
도 13은 본 발명의 제2 실시예에 따른 인쇄회로기판의 단면도이다.
도 14 내지 도 24는 도 13의 인쇄회로기판을 제조하기 위한 방법을 나타내는 단면도이다.
도 2는 본 발명의 제1 실시예에 따른 인쇄회로기판의 단면도이다.
도 3a 및 도 3b는 도 2의 A 영역의 다양한 실시예를 도시한 것이다.
도 4 내지 도 11은 도 2의 인쇄회로기판을 제조하기 위한 방법을 나타내는 단면도이다.
도 12a 및 도 12b는 도 1과 도 2의 패드의 상면사진이다.
도 13은 본 발명의 제2 실시예에 따른 인쇄회로기판의 단면도이다.
도 14 내지 도 24는 도 13의 인쇄회로기판을 제조하기 위한 방법을 나타내는 단면도이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
본 발명은 절연 기판의 패드를 식각하여 금도금 처리함으로써 금도금의 테일이 발생하지 않는 회로 기판을 제공한다.
이하에서는 도 2 내지 도 9를 참고하여 본 발명의 제1 실시예에 따른 방열회로기판을 설명한다.
도 2는 본 발명의 제1 실시예에 따른 인쇄회로기판의 단면도이고, 도 3a 및 도 3b는 도 2의 A 영역의 다양한 실시예를 도시한 것이다.
도 2를 참고하면, 본 발명의 제1 실시예에 따른 인쇄회로기판(100)은 절연 플레이트(110), 상기 절연 플레이트(110) 위에 형성되는 회로 패턴(130)과 연결되어 있는 기저패드(135)를 포함한다.
상기 절연 플레이트(110)는 단일 회로 패턴이 형성되는 인쇄회로기판의 지지기판일 수 있으나, 복수의 적층 구조를 가지는 인쇄회로기판 중 한 회로 패턴(도시하지 않음)이 형성되어 있는 절연층 영역을 의미할 수도 있다.
상기 절연 플레이트(110)가 복수의 적층 구조 중 한 절연층을 의미하는 경우, 상기 절연 플레이트(110)의 상부 또는 하부에 복수의 회로 패턴(도시하지 않음)이 연속적으로 형성될 수 있다.
상기 절연 플레이트(110)는 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 글라스 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.
상기 절연 플레이트(110) 위에 복수의 회로 패턴(130)과 연결되어 있는 복수의 기저패드(135)가 형성되어 있다. 상기 기저패드(135)는 인쇄회로기판(100) 위에 실장되는 소자를 장착하는 범프로서 솔더가 부착되거나 와이어 본딩되는 기저패드(135)를 의미한다.
상기 회로 패턴(130) 및 기저패드(135)는 전도성 물질로 형성되며, 절연 플레이트(110) 상에 도금하여 형성될 수 있다. 상기 회로 패턴(130) 및 기저패드(135)는 구리를 포함하는 합금으로 형성될 수 있으며 표면에 조도가 형성될 수 있다.
상기 회로 패턴은 제1 두께(h1)로 형성되어 있으며, 상기 기저패드(135)는 제2 두께(h2)로 형성된다. 제2 두께(h2)는 제1 두께(h1)와 동일하거나 낮은 두께를 가질 수 있다.
상기 회로 패턴(130) 및 기저패드(135)의 하면에는 씨드층(120)이 형성될 수 있다.
상기 씨드층(120)은 상기 절연 플레이트(110) 위에 동박층을 형성하고, 상기 동박층을 플래시 에칭하거나, 절연 플레이트(110) 위에 무전해 동도금을 수행하여 제3 두께(h3)를 갖도록 형성할 수 있다. 제3 두께(h3)는 5 내지 15nm, 바람직하게는 10nm 일 수 있다.
상기 회로 패턴(130) 및 상기 기저패드(135)는 상기 씨드층(120)을 씨드로 전해도금함으로써 형성할 수 있다.
상기 기저패드(135)는 상면의 면적이 하면의 면적보다 작아 측면이 경사를 갖도록 형성될 수 있으며, 기저패드(135)의 상면 및 측면 위에는 적어도 하나의 표면처리층(140, 145)이 형성될 수 있다.
상기 표면처리층(140, 145)은 금을 포함하는 합금으로 형성되는 금도금층(140)을 포함하며, 상기 금도금층(140)은 상기 기저패드(135)의 상면을 전부 덮으며, 경사진 측면까지 확장되어 덮고 있다.
이때, 상기 기저패드(135) 하부의 씨드층(120)의 측면 위에는 상기 표면처리층(140, 145)이 형성되지 않음으로 상기 표면처리층(140, 145)은 절연 플레이트(110)의 상면으로부터 이격되어 있다.
상기 금도금층(140)과 상기 기저패드(135) 사이에 니켈을 포함하는 니켈도금층(145)이 표면처리층(140, 145)으로 더 형성될 수 있다.
상기 니켈도금층(145)은 상기 금도금층(140)과 기저패드(135)의 구리의 접착성을 높이기 위한 것이다.
상기 표면처리층(140, 145)으로는 니켈합금층/팔라듐합금층/금합금층의 적층 구조를 가질 수 있으며, 이와 달리 기저패드(135)와 금도금층(140) 사이에 유기피막층이 형성될 수도 있다. 상기 표면처리층(140, 145)의 총 두께는 2 내지 5 nm일 수 있으며, 바람직하게는 3nm 이하일 수 있다.
이때, 상기 기저패드(135)의 형태는 도 3a와 같이 하부의 씨드층(120)의 측면이 경사 없이 형성될 수 있으나, 도 3b와 같이 씨드층(120)의 측면이 소정 각도(θ)를 갖도록 경사질 수도 있다.
이때, 표면처리층(140, 145)이 기저패드(135)의 측면 전체를 덮는 것으로 설명하였으나, 이와 달리 측면의 소정 높이까지만 덮고, 측면 하부는 기저패드(135)가 노출될 수 있으며, 기저패드(135)가 노출되고, 도 3b과 같이 씨드층(120)이 경사지는 경우, 노출된 기저패드(135)의 하부도 경사를 가질 수 있다.
상기 절연 플레이트(110) 위에 회로 패턴(130)을 덮으며 솔더 레지스트(도시하지 않음)가 형성될 수 있으며, 솔더 레지스트는 절연 플레이트(110)의 표면을 보호하기 위한 것으로 절연 플레이트(110)의 전면에 형성되며, 노출되어야 하는 기저패드(135) 적층 구조의 상면, 즉, 표면처리층(140, 145)을 개방하며 형성된다.
상기 노출되어 있는 기저패드(135)의 금도금층(140) 위에 솔더가 형성되거나, 와이어가 본딩된다.
이와 같이, 구리를 포함하는 기저패드(135) 위에 금도금층(140)의 표면처리를 수행할 때, 상기 표면처리를 기저패드의 상면 및 측면까지 수행함으로써 표면처리층(140, 145)과 기저패드(135) 사이의 접착력을 향상시킬 수 있다.
이하에서는 도 4 내지 도 11을 참고하여 도 2의 인쇄회로기판(100)을 제조하는 방법을 설명한다.
먼저, 도 4와 같이 절연 플레이트(110) 위에 씨드층을 형성한다.
상기 씨드층(120)은 절연 플레이트 위에 도전층을 적층한 뒤 상기 도전층을 플래시 에칭하여 제3 두께(h3)만큼만 잔류하도록 형성할 수 있다. 절연 플레이트(110)가 절연층인 경우, 절연층과 도전층(126)의 적층 구조는 통상적인 CCL(copper clad laminate)일 수 있다.
한편, 이와 달리 절연 플레이트(110) 위에 구리 합금을 제3 두께(h3)로 무전해도금함으로써 씨드층(120)을 형성할 수도 있다.
다음으로 도 5와 같이, 상기 기저패드(135) 및 회로 패턴(130)이 형성될 영역을 노출하는 제1 마스크 패턴(125)을 형성하고, 도 6과 같이 상기 씨드층(120)으로 전류를 흘림으로써 노출된 영역을 구리 등의 전도성 금속으로 매립하도록 전해도금을 수행한다.
다음으로, 도 7과 같이 상기 회로 패턴(130) 위를 덮으며 기저패드(135)를 노출하는 제2 마스크 패턴(128)을 제1 마스크 패턴(125) 위에 형성한다.
상기 기저패드(135)를 노출하는 상기 제2 마스크 패턴(128)의 개구부(129)는 상기 기저패드(135)보다 큰 면적을 갖도록 형성할 수 있다.
다음으로 도 8과 같이 제2 마스크 패턴(128)에 의해 노출된 기저패드(135)를 에칭한다.
즉, 기저패드(135)의 상면 및 측면이 식각되도록 습식식각을 수행하며, 기저패드(135)와 하부의 씨드층(120)의 총 두께가 제2 두께(h2)를 갖도록 식각한다.
따라서, 도 8과 같이 기저패드(135)는 측면에 경사를 가지며, 이웃한 회로 패턴(130)보다 낮은 두께를 갖는다.
다음으로, 도 9와 같이 식각된 기저패드(135) 위에 니켈도금 및 금도금을 순차적으로 진행하여 표면처리층(140, 145)을 형성한다.
표면처리층(140, 145)의 총 두께는 바람직하게는 3nm이하일 수 있으며, 습식식각에 의해 경사를 가지며 이웃한 제1 마스크 패턴(125)과 이격되는 기저패드(135)의 상면 및 측면에 형성된다.
다음으로 도 10과 같이 제1 및 제2 마스크 패턴(125, 128)을 전부 제거하여 회로 패턴(130)을 노출하고, 상기 씨드층(120)을 제거하기 위한 플래시 에칭을 수행한다.
즉, 표면처리층(140, 145)인 금도금층(140)과 식각선택성을 가지는 식각액을 사용하여 상기 씨드층(120) 하부의 기저 플레이트(110)가 노출될 때까지 식각을 수행한다.
이때, 씨드층(120)과 회로 패턴(130)이 구리를 포함하는 합금으로 형성되는 경우, 씨드층(120)이 식각되는 동안 회로 패턴(130)도 함께 식각되어 회로 패턴(130)은 제1 두께(h1)를 가진다.
따라서, 도 11과 같이 표면처리층(140, 145)이 절연 플레이트(110) 위로부터 이격되어 기저패드(135)의 상면 및 측면에 형성됨으로써 3차원적으로 기저패드(135)와 접착됨으로 접착력이 향상된다.
또한, 기저패드(135)만 식각한 뒤 플래시 에칭에서 회로 패턴(130)만을 식각함으로써 기저패드(135)와 회로 패턴(130)의 높이가 균일하게 유지될 수 있어 신호 노이즈를 방지할 수 있다.
즉, 도 12를 참고하면, 도 12a는 도 2의 인쇄회로기판의 상면도를 촬영한 것이고, 도 1의 인쇄회로기판의 상면도를 촬영한 것이고, 도 12b는 도 1의 인쇄회로기판의 상면도를 촬영한 것이다.
도 12a의 상면도를 참고하면, 패드의 외주에 패드 측면의 경사를 따라 형성되는 금도금층(140)에 의해 다른 색으로 나타내는 띠를 관찰할 수 있으며, 도 12b의 경우 상기 띠가 더욱 넓어 테일이 형성됨을 볼 수 있다.
이하에서는 도 13 내지 도 24를 참고하여 본 발명의 제2 실시예에 따른 인쇄회로기판을 설명한다.
도 13은 본 발명의 제2 실시예에 따른 인쇄회로기판의 단면도이다.
도 13을 참고하면, 본 발명의 인쇄회로기판(200)은 절연 플레이트(210), 상기 절연 플레이트(210) 위에 형성되는 기저회로패턴(220), 상기 기저회로패턴(220)을 덮는 절연층(230), 상기 절연층(230) 위에 형성되는 상부회로패턴(250)을 포함한다.
상기 절연 플레이트(210)는 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 글라스 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.
상기 절연 플레이트(210) 위에 기저회로패턴(220)이 형성되어 있으며, 기저회로패턴(220)의 일부는 상기 절연층(230)에 형성되는 비아(235)를 통하여 상부회로패턴(250)과 연결될 수 있다.
상기 절연층(230)은 에폭시계 절연 수지와 고형 필러를 포함하는 프리프레그를 경화하여 얻을 수 있으며, 상기 기저회로패턴(220)을 덮으며 형성된다.
상기 절연층(230)은 상기 기저회로패턴(220) 중 일부를 노출하는 비아(235)홀을 포함할 수 있으며, 상기 비아홀(231)은 소정의 기울기로 경사질 수 있다.
상기 절연층(230) 위에 상부회로패턴(250) 및 상기 상부회로패턴(250)과 연결되어 있는 복수의 기저패드(255)가 형성되어 있다.
상기 기저패드(255)는 인쇄회로기판(200) 위에 실장되는 소자를 장착하는 범프로서 솔더가 부착되거나 와이어 본딩되는 기저패드(255)를 의미한다.
상기 기저회로패턴(220), 상부회로패턴(250) 및 기저패드(255)는 전도성 물질로 형성되며, 절연 플레이트(210) 또는 절연층(230) 상에 도금하여 형성될 수 있다. 따라서, 상기 상부회로패턴(250) 및 기저패드(255)는 구리를 포함하는 합금으로 형성될 수 있으며 표면에 조도가 형성될 수 있다.
상기 상부회로패턴(250)은 도 2의 인쇄회로기판(200)과 같이 제1 두께(h1)로 형성되어 있으며, 상기 기저패드(255)는 제2 두께(h2)로 형성된다. 제2 두께(h2)는 제1 두께(h1)와 동일하거나 낮은 두께를 가질 수 있다.
상기 상부회로패턴(250) 및 기저패드(255)의 하면에는 씨드층(240)이 형성될 수 있다.
상기 씨드층(240)은 제3 두께(h3)를 갖도록 형성할 수 있다. 제3 두께(h3)는 5 내지 15nm, 바람직하게는 10nm 일 수 있다.
상기 상부회로패턴(250) 및 상기 기저패드(255)는 상기 씨드층(240)을 씨드로 전해도금함으로써 형성할 수 있다.
상기 기저패드(255)는 상면의 면적이 하면의 면적보다 작아 측면이 경사를 갖도록 형성될 수 있으며, 기저패드(255)의 상면 및 측면 위에는 적어도 하나의 표면처리층(260, 265)이 형성될 수 있다.
상기 표면처리층(260, 265)은 금을 포함하는 합금으로 형성되는 금도금층(260)을 포함하며, 상기 금도금층(260)은 상기 기저패드(255)의 상면을 전부 덮으며, 경사진 측면까지 확장되어 덮고 있다.
이때, 상기 기저패드(255) 하부의 씨드층(240)의 측면 위에는 상기 표면처리층(260, 265)이 형성되지 않음으로 상기 표면처리층(260, 265)은 절연 플레이트(210)의 상면으로부터 이격되어 있다.
상기 금도금층(260)과 상기 기저패드(255) 사이에 니켈을 포함하는 니켈도금층(265)이 표면처리층(260, 265)으로 더 형성될 수 있다.
상기 니켈도금층(265)은 상기 금도금층(260)과 기저패드(255)의 구리의 접착성을 높이기 위한 것이다. 상기 표면처리층(260, 265)의 총 두께는 2 내지 5 nm일 수 있으며, 바람직하게는 3nm 이하일 수 있다.
이때, 상기 기저패드(255)의 형태는 도 3a 또는 도 3b와 같을 수 있다.
상기 절연 플레이트(210) 위에 상부회로 패턴(250)을 덮으며 솔더 레지스트(도시하지 않음)가 형성될 수 있으며, 솔더 레지스트는 절연 플레이트(210)의 표면을 보호하기 위한 것으로 절연 플레이트(210)의 전면에 형성되며, 노출되어야 하는 기저패드(255) 적층 구조의 상면, 즉, 표면처리층(260, 265)을 개방하며 형성된다.
상기 노출되어 있는 기저패드(255)의 금도금층(260) 위에 솔더가 형성되거나, 와이어가 본딩된다.
이와 같이, 구리를 포함하는 기저패드(255) 위에 금도금층(260)의 표면처리를 수행할 때, 상기 표면처리를 기저패드(255)의 상면 및 측면까지 형성함으로써 표면처리층(260, 265)과 기저패드(255) 사이의 접착력을 향상시킬 수 있다.
이하에서는 도 14 내지 도 24를 참고하여 도 13의 인쇄회로기판(200)의 제조 방법을 설명한다.
먼저, 도 14와 같이 절연 플레이트(210) 위에 기저회로패턴(220)을 형성한다. 상기 기저회로패턴(220)은 CCL의 동박층을 패터닝하여 형성할 수 있으며, 이와 달리 전해도금을 수해하여 형성할 수도 있다.
상기 기저회로패턴(220) 위에 절연층(230)을 적층하고 압력을 가하여 기저회로패턴(220)을 매립한 뒤, 절연층(230)을 경화하여 도 14의 구조를 형성한다.
다음으로 기저회로패턴(220) 중 절연층(230) 위의 상부회로패턴(250)과 연결되는 회로패턴(220)을 노출하기 위한 비아홀(231)을 형성한다.
상기 비아홀(231)은 YAG레이저 또는 엑시머 레이저를 통하여 형성할 수 있으며, 기계적 가공, 예를 들어 드릴링 또는 펀치 등으로 형성할 수도 있다.
이때, 비아홀(231)은 도 15와 같이 상부의 폭이 하부의 폭보다 넓도록 측면이 경사를 가질 수 있다.
다음으로 도 16과 같이 상기 비아홀(231)을 매립하며 상기 절연층(230) 위에 금속층(245)을 형성한다.
이때, 상기 금속층(245)은 구리를 포함하는 구리합금으로 형성될 수 있으며, 구리 페이스트를 도포함으로써 형성한 후 도 17과 같이 연마기(300)를 통하여 표면을 평탄하게 연마한다.
다음으로 도 18과 같이, 상기 기저패드(255) 및 상부회로패턴(250)이 형성될 영역을 노출하는 제1 마스크 패턴(270)을 형성하고, 도 19와 같이 상기 금속층(245)으로 전류를 흘림으로써 노출된 영역을 구리 등의 전도성 금속으로 매립하도록 전해도금을 수행한다.
다음으로, 도 20과 같이 상기 상부회로패턴(250) 위를 덮으며 기저패드(255)를 노출하는 제2 마스크 패턴(275)을 제1 마스크 패턴(270) 위에 형성한다.
상기 기저패드(255)를 노출하는 상기 제2 마스크 패턴(275)의 개구부는 상기 기저패드(255)보다 큰 면적을 갖도록 형성할 수 있다.
다음으로 도 21과 같이 제2 마스크 패턴(275)에 의해 노출된 기저패드(255)를 에칭한다.
상기 에칭은 기저패드(255)의 상면 및 측면이 식각되도록 습식식각을 수행하며, 기저패드(255)와 하부의 금속층(245)의 총 두께가 제2 두께(h2)를 갖도록 식각한다.
따라서, 도 21과 같이 기저패드(255)는 측면에 경사를 가지며, 이웃한 회로 패턴보다 낮은 두께를 갖는다.
다음으로, 도 22와 같이 식각된 기저패드(255) 위에 니켈도금 및 금도금을 순차적으로 진행하여 표면처리층(260, 265)을 형성한다.
표면처리층(260, 265)의 총 두께는 바람직하게는 3nm이하일 수 있으며, 습식식각에 의해 경사를 가지며 이웃한 제1 마스크 패턴(270)과 이격되는 기저패드(255)의 상면 및 측면에 형성된다.
다음으로 도 23과 같이 제1 및 제2 마스크 패턴(270, 275)을 전부 제거하여 상부회로패턴(250)을 노출하고, 상기 금속층(245)을 제거하기 위한 플래시 에칭을 수행한다.
즉, 표면처리층(260, 265)인 금도금층과 식각선택성을 가지는 식각액을 사용하여 상기 금속층(245) 하부의 절연 플레이트(210)가 노출될 때까지 식각을 수행한다.
이때, 씨드층(240)과 회로 패턴이 구리를 포함하는 합금으로 형성되는 경우, 금속층(245)이 식각되는 동안 회로 패턴도 함께 식각이 진행되어 회로 패턴은 제1 두께(h1)를 가진다.
따라서, 도 24와 같이 표면처리층(260, 265)이 절연 플레이트(210) 위로부터 이격되어 기저패드(255)의 상면 및 측면에 형성됨으로써 3차원에서 접착됨으로 접착력이 향상된다.
또한, 기저패드(255)만 식각한 뒤 플래시 에칭에서 상부회로패턴(250)만을 식각함으로써 기저패드(255)와 상부회로패턴(250)의 높이가 균일하게 유지될 수 있어 신호 노이즈를 방지할 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
인쇄회로기판 100, 200
절연 플레이트 110, 210
회로 패턴 120, 220, 250
패드 125, 255
표면처리층 140, 260
절연 플레이트 110, 210
회로 패턴 120, 220, 250
패드 125, 255
표면처리층 140, 260
Claims (15)
- 절연층 위에 형성되어 있는 회로패턴 및 패드, 그리고
상기 패드의 상면 및 측면 위에 형성되어 있으며, 상기 절연층 상면으로부터 이격되어 있는 표면처리층
을 포함하는 인쇄회로기판. - 제1항에 있어서,
인쇄회로기판은, 상기 회로패턴 및 패드 하부에 도금 씨드층을 더 포함하는 인쇄회로기판. - 제1항에 있어서,
상기 패드는 하면이 상면보다 넓은 면적을 가지며, 측면에 경사를 가지는 인쇄회로기판. - 제1항에 있어서,
상기 표면처리층은 금합금층을 포함하는 인쇄회로기판. - 제4항에 있어서,
상기 표면처리층은 상기 패드와 상기 금합금층 사이에 니켈합금층을 더 포함하는 인쇄회로기판. - 제2항에 있어서,
상기 표면처리층은 상기 씨드층의 두께만큼 상기 절연 플레이트 위에 이격되어 있는 인쇄회로기판. - 절연 기판 위에 씨드층을 형성하는 단계,
상기 씨드층 위에 회로 패턴 및 패드를 형성하는 단계,
상기 패드를 선택적으로 일부 식각하는 단계,
식각된 상기 패드 위에 표면처리층을 형성하는 단계, 그리고
상기 표면처리층을 마스크로 상기 씨드층을 제거하는 단계
를 포함하는 인쇄회로기판의 제조 방법. - 제7항에 있어서,
상기 회로 패턴 및 패드를 형성하는 단계는,
상기 씨드층 위에 제1 마스크 패턴을 형성하는 단계, 그리고
상기 씨드층을 씨드로 전해도금을 수행하여 상기 제1 마스크 패턴에 의해 노출되는 영역을 채우는 단계
를 포함하는 인쇄회로기판의 제조 방법. - 제8항에 있어서,
상기 패드를 식각하는 단계는,
상기 제1 마스크 패턴 위에 상기 패드만을 선택적으로 노출하는 제2 마스크 패턴을 형성하는 단계, 그리고
상기 패드를 습식식각하여 하면이 상면보다 넓은 면적을 갖도록 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법. - 제9항에 있어서,
상기 패드의 습식 식각 단계에서, 상기 패드의 측면이 이웃한 상기 제1 마스크 패턴과 이격되도록 식각하는 인쇄회로기판의 제조 방법. - 제7항에 있어서,
상기 표면처리층은 금합금층을 포함하는 인쇄회로기판의 제조 방법. - 제11항에 있어서,
상기 표면처리층은 상기 패드와 상기 금합금층 사이에 니켈합금층을 더 포함하는 인쇄회로기판의 제조 방법. - 제7항에 있어서,
상기 표면처리층은 상기 씨드층의 두께만큼 상기 절연 플레이트 위에 이격되도록 형성하는 인쇄회로기판의 제조 방법. - 제7항에 있어서,
상기 절연 기판은,
절연 플레이트 위에 기저회로패턴, 그리고
상기 기저회로패턴을 매립하는 절연층을 포함하며,
상기 절연층은 상기 기저회로패턴을 노출하는 비아홀을 포함하는 인쇄회로기판의 제조 방법. - 제14항에 있어서,
상기 씨드층을 형성하는 단계는,
상기 비아홀을 매립하며, 상기 절연층 위에 형성되는 금속층을 연마하여 형성하는 인쇄회로기판의 제조 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110032956A KR101219905B1 (ko) | 2011-04-08 | 2011-04-08 | 인쇄회로기판 및 그의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110032956A KR101219905B1 (ko) | 2011-04-08 | 2011-04-08 | 인쇄회로기판 및 그의 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20120115034A true KR20120115034A (ko) | 2012-10-17 |
KR101219905B1 KR101219905B1 (ko) | 2013-01-09 |
Family
ID=47284050
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020110032956A KR101219905B1 (ko) | 2011-04-08 | 2011-04-08 | 인쇄회로기판 및 그의 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101219905B1 (ko) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150002127A (ko) * | 2013-06-28 | 2015-01-07 | 엘지디스플레이 주식회사 | 인쇄회로기판 |
US9820378B2 (en) | 2015-08-19 | 2017-11-14 | Lg Innotek Co., Ltd. | Printed circuit board and method of manufacturing the same |
KR20210118043A (ko) * | 2015-02-10 | 2021-09-29 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
KR20220154067A (ko) * | 2020-10-30 | 2022-11-21 | 엘지이노텍 주식회사 | 회로기판 |
WO2024043695A1 (ko) * | 2022-08-23 | 2024-02-29 | 엘지이노텍 주식회사 | 회로 기판 및 이를 포함하는 반도체 패키지 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024058641A1 (ko) * | 2022-09-16 | 2024-03-21 | 엘지이노텍 주식회사 | 회로 기판 및 이를 포함하는 반도체 패키지 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5910644A (en) * | 1997-06-11 | 1999-06-08 | International Business Machines Corporation | Universal surface finish for DCA, SMT and pad on pad interconnections |
KR100442519B1 (ko) * | 2002-04-09 | 2004-07-30 | 삼성전기주식회사 | 모듈화 인쇄회로기판의 표면처리용 합금 도금액 |
KR20030095688A (ko) * | 2002-06-14 | 2003-12-24 | 삼성전기주식회사 | 인쇄회로기판 및 이의 도금방법 |
KR20110015991A (ko) * | 2009-08-10 | 2011-02-17 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조 방법 |
-
2011
- 2011-04-08 KR KR1020110032956A patent/KR101219905B1/ko active IP Right Grant
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150002127A (ko) * | 2013-06-28 | 2015-01-07 | 엘지디스플레이 주식회사 | 인쇄회로기판 |
KR20210118043A (ko) * | 2015-02-10 | 2021-09-29 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
US9820378B2 (en) | 2015-08-19 | 2017-11-14 | Lg Innotek Co., Ltd. | Printed circuit board and method of manufacturing the same |
US10912202B2 (en) | 2015-08-19 | 2021-02-02 | Lg Innotek Co., Ltd. | Method of manufacturing printed circuit board |
US11889634B2 (en) | 2015-08-19 | 2024-01-30 | Lg Innotek Co., Ltd. | Printed circuit board and method of manufacturing the same |
KR20220154067A (ko) * | 2020-10-30 | 2022-11-21 | 엘지이노텍 주식회사 | 회로기판 |
WO2024043695A1 (ko) * | 2022-08-23 | 2024-02-29 | 엘지이노텍 주식회사 | 회로 기판 및 이를 포함하는 반도체 패키지 |
Also Published As
Publication number | Publication date |
---|---|
KR101219905B1 (ko) | 2013-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9247644B2 (en) | Wiring board and method for manufacturing the same | |
JP4575071B2 (ja) | 電子部品内蔵基板の製造方法 | |
US9253897B2 (en) | Wiring substrate and method for manufacturing the same | |
JP5997260B2 (ja) | 印刷回路基板及びその製造方法 | |
KR20160002069A (ko) | 인쇄회로기판, 패키지 기판 및 이의 제조 방법 | |
KR101219905B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
US20070069360A1 (en) | Semiconductor package substrate having different thicknesses between wire bonding pad and ball pad and method for fabricating the same | |
US9572250B2 (en) | Printed circuit board and method for manufacturing the same | |
KR20150092881A (ko) | 인쇄회로기판, 패키지 기판 및 이의 제조 방법 | |
JP6691451B2 (ja) | 配線基板及びその製造方法と電子部品装置 | |
JP6092117B2 (ja) | 印刷回路基板及びその製造方法 | |
KR101905879B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
US20150000966A1 (en) | Printed circuit board and method of manufacturing the same | |
KR101199174B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
JP2019121764A (ja) | 配線板およびその製造方法 | |
KR101219929B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
KR101189337B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
KR101305570B1 (ko) | 인쇄회로기판의 제조 방법 | |
KR20130046716A (ko) | 인쇄회로기판 및 그의 제조 방법 | |
KR20150107141A (ko) | 인쇄회로기판 및 그의 제조 방법 | |
KR101231522B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
US11553601B2 (en) | Wiring board and method for manufacturing the same | |
KR20100107936A (ko) | 박형 패키지 기판 제조 방법 | |
KR101283164B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
KR101189330B1 (ko) | 인쇄회로기판 및 그의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20151204 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20161207 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20171205 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20181210 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20191209 Year of fee payment: 8 |