JP2016162835A - 多層配線板 - Google Patents
多層配線板 Download PDFInfo
- Publication number
- JP2016162835A JP2016162835A JP2015038782A JP2015038782A JP2016162835A JP 2016162835 A JP2016162835 A JP 2016162835A JP 2015038782 A JP2015038782 A JP 2015038782A JP 2015038782 A JP2015038782 A JP 2015038782A JP 2016162835 A JP2016162835 A JP 2016162835A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- wiring body
- layer
- wiring
- resin insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229920005989 resin Polymers 0.000 claims abstract description 179
- 239000011347 resin Substances 0.000 claims abstract description 179
- 238000007747 plating Methods 0.000 claims abstract description 43
- 239000004020 conductor Substances 0.000 claims description 557
- 239000000463 material Substances 0.000 claims description 71
- 239000002184 metal Substances 0.000 claims description 36
- 229910052751 metal Inorganic materials 0.000 claims description 36
- 229910000679 solder Inorganic materials 0.000 claims description 27
- 239000004065 semiconductor Substances 0.000 claims description 17
- 238000009713 electroplating Methods 0.000 claims description 12
- 230000009477 glass transition Effects 0.000 claims description 3
- 238000009413 insulation Methods 0.000 abstract description 7
- 238000010030 laminating Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 404
- 239000011888 foil Substances 0.000 description 37
- 238000000034 method Methods 0.000 description 32
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 30
- 239000010953 base metal Substances 0.000 description 29
- 239000011889 copper foil Substances 0.000 description 21
- 239000000758 substrate Substances 0.000 description 21
- 238000004519 manufacturing process Methods 0.000 description 19
- 239000011248 coating agent Substances 0.000 description 15
- 238000000576 coating method Methods 0.000 description 15
- 238000000465 moulding Methods 0.000 description 15
- 238000005530 etching Methods 0.000 description 14
- 230000008569 process Effects 0.000 description 14
- 230000035882 stress Effects 0.000 description 10
- 229910052802 copper Inorganic materials 0.000 description 9
- 239000010949 copper Substances 0.000 description 9
- 230000001681 protective effect Effects 0.000 description 9
- 238000007788 roughening Methods 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 7
- 239000011810 insulating material Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000004593 Epoxy Substances 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 239000011342 resin composition Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 238000003892 spreading Methods 0.000 description 4
- 230000007480 spreading Effects 0.000 description 4
- 238000007772 electroless plating Methods 0.000 description 3
- 238000005304 joining Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 239000012779 reinforcing material Substances 0.000 description 3
- 229920001169 thermoplastic Polymers 0.000 description 3
- 239000004416 thermosoftening plastic Substances 0.000 description 3
- 238000009736 wetting Methods 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000011256 inorganic filler Substances 0.000 description 2
- 229910003475 inorganic filler Inorganic materials 0.000 description 2
- 239000011344 liquid material Substances 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000004898 kneading Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- -1 pressing and heating Substances 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
- H05K3/4658—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern characterized by laminating a prefabricated metal foil pattern, e.g. by transfer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Geometry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】多層配線板の層数の低減ならびに配線板内および外部との接続信頼性の向上。
【解決手段】実施形態の多層配線板１は、樹脂絶縁層１３、２３と、樹脂絶縁層１３、２３の表面に埋め込まれている導体層１１、２１と、導体層１１、２１の表面にめっき膜により形成されている導体ポスト１５、２５とを有する複数の配線体１０、２０が同じ向きに積層されてなる。多層配線板１の一方の最表層を構成する第１配線体１０の導体層１１と他方の最表層を構成する第２配線体２０の導体ポスト２５とが電気的に接続され、導体ポスト２５の端面２５ａが、樹脂絶縁層１３の第１面Ｆ１ａに露出する導体層１１の一面Ｆ１１の第１面Ｆ１ａからの凹みよりも大きく樹脂絶縁層２３の第２面Ｆ２ｂから凹んだ位置で露出し、導体ポスト１５の両側の端部が導体層１１、２１に直接接合されている。
【選択図】図１
【解決手段】実施形態の多層配線板１は、樹脂絶縁層１３、２３と、樹脂絶縁層１３、２３の表面に埋め込まれている導体層１１、２１と、導体層１１、２１の表面にめっき膜により形成されている導体ポスト１５、２５とを有する複数の配線体１０、２０が同じ向きに積層されてなる。多層配線板１の一方の最表層を構成する第１配線体１０の導体層１１と他方の最表層を構成する第２配線体２０の導体ポスト２５とが電気的に接続され、導体ポスト２５の端面２５ａが、樹脂絶縁層１３の第１面Ｆ１ａに露出する導体層１１の一面Ｆ１１の第１面Ｆ１ａからの凹みよりも大きく樹脂絶縁層２３の第２面Ｆ２ｂから凹んだ位置で露出し、導体ポスト１５の両側の端部が導体層１１、２１に直接接合されている。
【選択図】図１
Description
本発明は、樹脂絶縁層と導体層と導体ポストとを有する配線体を複数積層してなる多層配線板に関する。
特許文献１は、複数の片面回路基板を含む多層プリント配線板を開示している。片面回路基板は、コア基板の両面に複数個ずつ接着剤層を介して積層されている。この片面回路基板は、絶縁性基板と、絶縁性基板の一方の面上の金属箔がエッチングによりパターニングされてなる導体回路（導体層）と、絶縁性基板内の貫通孔に充填された導電性ペーストからなる導体ポストとを有している。導体ポストの先端は、絶縁性基板の他方の面から突出している。
特許文献１の多層プリント配線板は、導体ポストと導体層とを有する片面回路基板を含んでいる。片面回路基板はコア基板の両面に積層されている。そのため、導体回路などの配線パターンを有する導体層の層数は偶数となる。そのため、プリント配線板に形成される回路が、たとえば奇数の層数の導体層で形成可能な場合でも、偶数の層数の導体層が形成されると考えられる。必ずしも効率的でない場合があると考えられる。また、導電性ペーストからなる導体ポストと金属箔からなる導体層とが接合されている。そのため、接合後の工程中やプリント配線板の使用中の熱応力などによるストレスで接合面が剥離したり、破断したりすることが考えられる。
また、特許文献１の多層プリント配線板の最表層の導体層は各絶縁性基板の表面上に形成されている。そのため、配線パターンがファインピッチ化すると、半導体素子などの実装部品の接続用のハンダなどが隣接する実装パッド間でショートし易いと考えられる。また、それを避けるためにハンダが十分に供給されず、接続不良が生じ易くなると予想される。また、配線パターンがファインピッチ化すると、エッチング残りによる配線パターン間のショートが生じ易くなると考えられる。また、各配線パターンがその面積が小さくなることに伴って、絶縁性基板との密着性が低下して剥離し易くなると考えられる。
本発明の多層配線板は、第１面および前記第１面と反対側に第２面を有する樹脂絶縁層と、前記第１面に埋め込まれて一面だけを露出する導体層と、前記導体層の前記一面の裏面上にめっき膜により形成されていて前記樹脂絶縁層を貫通して前記第２面に端面を露出する導体ポストとを有する複数の配線体が同じ向きに積層されてなる。そして、多層配線板の一方の最表層を構成する第１配線体が、前記樹脂絶縁層の第１面を多層配線板の外方に向けて形成されており、前記第１配線体の導体層と、前記第１配線体の側と反対側の最表層を構成する第２配線体の導体ポストとが電気的に接続されており、前記第１配線体の導体層の前記一面が前記第１配線体の樹脂絶縁層の第１面よりも凹んだ位置で露出し、前記第２配線体の導体ポストの端面が、前記第１配線体の樹脂絶縁層の第１面からの前記第１配線体の導体層の一面の凹み量よりも大きく前記第２配線体の樹脂絶縁層の第２面から凹んでおり、前記第１配線体の導体ポストの両側の端部が隣接する導体層に直接接合され、前記第２配線体の導体層は隣接する前記複数の配線体のいずれかの導体ポストと直接接合されている。
本発明の実施形態の多層配線板によれば、多層配線板の製造コストが低くなる。また、本発明の実施形態の多層配線板によれば、多層配線板内の接続信頼性が高くなる。また、本発明の実施形態の多層配線板によれば、ハンダなどの接合材の接触などによるショート不良が少なくなる。また、本発明の実施形態の多層配線板によれば、同様の構造の配線体が積層されているので多層配線板の反りが少なくなる。
つぎに、本発明の一実施形態の多層配線板が図面を参照しながら説明される。実施形態の多層配線板１（以下、多層配線板は単に配線板とも称される）は、図１に示されるように、樹脂絶縁層と導体層との積層体からなる複数の配線体（図１に示される例では、第１配線体１０および第２配線体２０）で構成されている。第１および第２配線体１０、２０は、互いに同じ向きに、たとえば、導体層側を同じ方向に向けて積層されている。第１配線体１０は、樹脂絶縁層１３と導体層１１とを有し、多層配線板１の一方の最表層を構成している。樹脂絶縁層１３は、第１面Ｆ１ａおよび第１面Ｆ１ａと反対側に第２面Ｆ１ｂを有している。導体層１１は、樹脂絶縁層１３の第１面Ｆ１ａに埋め込まれて一面Ｆ１１だけを樹脂絶縁層１３の第１面Ｆ１ａに露出している。第１配線体１０は、樹脂絶縁層１３の第１面Ｆ１ａを多層配線板１の外方に向けて形成されている。すなわち、導体層１１が埋め込まれている面が多層配線板１の外方を向いている。また、第１配線体１０は、さらに、導体層１１の一面Ｆ１１の裏面上にめっき膜により形成されている導体ポスト１５を有している。導体ポスト１５は、樹脂絶縁層１３を貫通して第２面Ｆ１ｂに端面１５ａを露出している。第２配線体２０は、樹脂絶縁層２３と導体層２１とを有し、多層配線板１の第１配線体１０側と反対側の最表層を構成している。樹脂絶縁層２３は、第１面Ｆ２ａおよび第１面Ｆ２ａと反対側に第２面Ｆ２ｂを有している。導体層２１は、樹脂絶縁層２３の第１面Ｆ２ａに埋め込まれて一面Ｆ２１だけを樹脂絶縁層２３の第１面Ｆ２ａに露出している。第２配線体２０は、さらに、導体層２１の一面Ｆ２１の裏面上にめっき膜により形成されている導体ポスト２５を有している。導体ポスト２５は、樹脂絶縁層２３を貫通して第２面Ｆ２ｂに端面２５ａを露出している。また、第１配線体１０の導体層１１と、第２配線体２０の導体ポスト２５とは電気的に接続されている。図１に示される例では、第１配線体１０の導体ポスト１５と第２配線体２０の導体層２１とを介して、第１配線体１０の導体層１１と第２配線体２０の導体ポスト２５とが接続されている。多層配線板１の第１配線体１０側の表面には開口部５１ａを有するソルダーレジスト層５１が形成されている。
そして、実施形態では、第１配線体１０の導体層１１の一面Ｆ１１は、第１配線体１０の樹脂絶縁層１３の第１面Ｆ１ａよりも凹んだ位置で露出している。第２配線体２０の導体ポスト２５の端面２５ａは、第２配線体２０の樹脂絶縁層２３の第２面Ｆ２ｂから凹んでいる。樹脂絶縁層２３の第２面Ｆ２ｂからの端面２５ａの凹み量は、樹脂絶縁層１３の第１面Ｆ１ａからの導体層１１の一面Ｆ１１の凹み量よりも大きい。また、第１配線体１０の導体ポスト１５の両側の端部は、隣接する導体層（図１に示される例では導体層１１および導体層２１）に直接接合されている。第２配線体２０の導体層２１は、隣接する配線体の導体ポスト（図１に示される例では第１配線体１０の導体ポスト１５）と直接接合されている。
実施形態の配線板は、図４に示されるように、第１配線体１０と第２配線体２０との間に、少なくとも１つの配線体（図４に示される例では第３配線体３０）を含んでいてもよい。第１配線体１０と第２配線体２０との間に形成される配線体は、第１および第２配線体１０、２０と同様に、樹脂絶縁層と導体層との積層体からなる。第１配線体１０と第２配線体２０との間に形成される配線体は、第１および第２配線体１０、２０と同様に、導体ポストを有している。この導体ポストの両側の端部は、隣接する導体層に直接接合されてよい。
電子部品の高機能化に伴って、プリント配線板にはより大規模で複雑な電気回路を形成することと共に小型化が求められる。また、他の基板などとの接続用の導体パッドの数も増加することが考えられる。そのため多層化が必要になると予想される。コストアップが少なくなるように、各導体層の配線の高密度化などにより層数の増加が抑えられることが好ましい。一方、たとえば、４層の導体層で、所望の電気回路は形成され得るが、他の基板との接続用の導体パッドの配置スペースを確保し難いことがある。また、他の基板などとの接続用の導体パッドにはハンダなどの導電性の接合材料が供給されるため、このような導体パッドは、配線パターンがファインピッチで形成される導体層とは異なる層に設けられることが好ましいことがある。前述の特許文献１に開示のプリント配線板は、コア基板を中心としてその両側に絶縁層と導体層とがそれぞれ積層されている。そのため、そのような接続用の導体パッドを設ける場合は、さらに両側に１層ずつ樹脂絶縁層を介して導体層を形成することが必要となることがある。その場合、プリント配線板のコストが大幅に上昇してしまうと予想される。
実施形態の多層配線板１は、導体層１１、導体層１１上に形成されている導体ポスト１５、および、導体層１１の一面Ｆ１１以外の面と導体ポスト１５の側面を被覆する樹脂絶縁層１３を有する第１配線体１０を一方の表面に備えている。樹脂絶縁層１３の第１面Ｆ１ａに導体層１１が埋め込まれ、第２面Ｆ１ｂに導体ポスト１５の端面１５ａが露出している。さらに、多層配線板１は、第１配線体１０と同様の構造で、導体層２１、導体ポスト２５および樹脂絶縁層２３を有する第２配線体２０を第１配線体１０側と反対側の表面に備えている。そして、第１配線体１０の導体層１１と第２配線体２０の導体ポスト２５とが電気的に接続されている。導体ポスト２５の端面２５ａが、導体層１１の一面Ｆ１１が露出する側と反対側の多層配線板１の表面に露出している。そのため、たとえば、導体層１１、２１内に所望の電気回路が全て形成されれば、その電気回路は、導体ポスト２５の端面２５ａで、他の基板や電子部品と接続され得る。そのため、多層配線板１の層数の増加を抑制できることがある。多層配線板１が低コストで製造されると考えられる。しかも、導体層１１、２１内の配線パターンへのハンダなどの接触による不具合が少ないと考えられる。
また、実施形態の多層配線板１では、導体層と樹脂絶縁層と導体ポストとを有する配線体が、同じ方向に導体層を向けて複数積層されている。たとえば、図１に示される多層配線板１は、第１および第２配線体１０、２０を含んでいる。さらに、実施形態の多層配線板は、図４に示されるように、第１配線体１０と第２配線体２０との間に、１つ、またはそれ以上の任意の数の配線体を有していてもよい。第１配線体１０と第２配線体２０との間の配線体は、第１および第２配線体１０、２０と同様の構造であってよい。従って、形成すべき電気回路の規模に応じて、任意の複数の導体層で、多層配線板が構成され得る。導体層の数は奇数であってよい。そのため、導体層の層数の増加が抑制されることがある。多層配線板の層数が最適化されることがある。その結果、多層配線板のコストが下がることがある。
実施形態の多層配線板１には、同様の構造の第１および第２配線体１０、２０が積層されている。多層配線板１の一方の表層部分を構成する樹脂絶縁層１３と、多層配線板１の他方の表層部分を構成する樹脂絶縁層２３とは、同じ材料で形成され易い。周囲の温度が変化しても実施形態の多層配線板１には反りが生じ難いと考えられる。
また、前述の特許文献１の多層プリント配線板では、銅箔などからなる導体回路の表面上に、導電性ペーストからなる導体ポストが形成される。そして、その導体ポストの先端が、銅箔などからなる他の絶縁性基板やコア基板上の導体回路に接合される。導体ポストは、接着剤層を介して他の基板上の導体回路などに接合されることもある。導電性ペーストは、ペースト状態になるように、金属と他の材料とを混練して形成されている。そのため、導体ポストに応力が加わった際に、接合部の界面が剥離したり、この界面付近で破断したりすることが考えられる。このような応力は、導体ポストの形成後または他の基板との接合後の工程や、プリント配線板の使用中の周囲の温度変化などにより生じると考えられる。このため、プリント配線板内の電気回路の接続に関して十分な信頼性が得られないと予想される。
実施形態の多層配線板では、第１〜第３配線体１０、２０および３０の導体ポスト１５、２５および３５は、それぞれ、導体層１１、２１および３１上にめっき膜により形成される。そのため、導体ポスト１５、２５および３５は、それぞれ、導体層１１、２１および３１と同一の材料、たとえば、銅などで形成され得る。導体ポスト１５、２５および３５は、形成時に各導体層と直接接合される。従って、第１〜第３配線体１０、２０および３０内の導体層と導体ポストとが強固に接合され得る。また、各配線体の導体ポストと他の配線体の導体層とも、同一の材料で形成され得る。各配線体の導体ポストと、隣接する他の配線体の導体層とは、たとえば、他の配線体の導体層の形成時に直接接合され得る。両者の間も強固に接合され得る。そのため、多層配線板の製造工程や使用中に応力が生じても、導体層と導体ポストとの界面に剥離や破断が生じ難くなると考えられる。同一の材料が用いられ得るので、そもそも、界面部分に生じる熱応力が少なくなると考えられる。その結果、実施形態の多層配線板の接続信頼性が向上することがある。
また、前述の特許文献１のプリント配線板では、最表層の絶縁性基板の表面上に、金属箔のパターニングにより導体回路が形成されている。そのため、導体回路内の隣接する配線パターン同士は絶縁材などに遮られることなく対向している。そのため、電子部品などが接続される導体パッド間において、ハンダなどの接合材同士の接触が比較的生じやすいと考えられる。そして、そのようなリスクは、配線パターンのファインピッチ化が進むに伴って高くなると予想される。また、このようなリスクの回避のために接合材の供給量が制限されると、電子部品などとの接合不良が発生し易くなると考えられる。
実施形態では、第１配線体１０の導体層１１が樹脂絶縁層１３の第１面Ｆ１ａに埋め込まれている。さらに、導体層１１の一面Ｆ１１が樹脂絶縁層１３の第１面Ｆ１ａよりも凹んでいる。そのため、たとえば、導体層１１に電子部品などとの接続用の導体パッドが形成される場合、導体パッドに供給される接合材の周囲への濡れ広がりが、樹脂絶縁層１３による壁により防止され得る。接合材同士の接触が抑制されると考えられる。接合材の濡れ広がりの懸念が少なくなるため、本来必要とされる量の接合材が各導体パッドに供給され得る。その結果、実施形態の多層配線板と電子部品などとの接合不良が少なくなることがある。
また、実施形態では、第２配線体２０の樹脂絶縁層２３の第２面Ｆ２ｂよりも導体ポスト２５の端面２５ａが凹んでいる。そのため、たとえば、ハンダなどの接合材が、導体ポスト２５の側面などに濡れ広がることなく端面２５ａに供給され得る。また、接合材が溶融しているときは、導体ポスト２５同士の間の樹脂絶縁層２３が、接合材の流動を阻止する壁になると考えられる。そのため、隣接する導体ポスト２５間での接合材の接触が防止されることがある。導体ポスト２５間の電気的ショートが防止されると考えられる。また、そのように接合材の接触の懸念が少なくなるため、本来必要とされる量の接合材が導体ポスト２５の端面２５ａ上に供給され得ると考えられる。その結果、実施形態の多層配線板と他の配線板などとの接合不良の発生が少なくなると考えられる。
そして、実施形態では、樹脂絶縁層２３の表面Ｆ２ｂからの第２配線体２０の導体ポスト２５の端面２５ａの凹み量は、第１配線体１０の樹脂絶縁層１３の第１面Ｆ１ａからの導体層１１の一面Ｆ１１の凹み量よりも大きい。すなわち、樹脂絶縁層１３の第１面Ｆ１ａから導体層１１の一面Ｆ１１までの距離Ｄ１（図２Ａ参照）よりも、樹脂絶縁層２３の第２面Ｆ２ｂから導体ポスト２５の端面２５ａまでの距離Ｄ２（図２Ａ参照）の方が大きい。たとえば、図示しない半導体素子と導体層１１に設けられる接続パッドとがワイヤボンディングなどにより接続されることがある。そのような場合は、導体層１１の接続面、すなわち一面Ｆ１１上にボンディングに適した材料によるボンディング層（図示せず）がめっき法などにより形成されることがある。このボンディング層の形成時に導体ポスト２５の端面２５ａがマスクされていないと、端面２５ａ上にも導体層１１の一面Ｆ１１と略同じ厚さのめっき膜が形成される。実施形態では、導体ポスト２５の端面２５ａの凹みの方が導体層１１の一面Ｆ１１の凹みよりも大きい。そのため、樹脂絶縁層１３の第１面Ｆ１ａからの凹みが埋まるほど厚いボンディング層が導体層１１の一面Ｆ１１上に形成されても、端面２５ａの凹みはめっき膜で埋められないと考えられる。ハンダなどの供給用のスペースが残り得る。従って、導体ポスト２５の端面２５ａがマスキングされることなく前述のボンディング層が形成され得る。
さらに、前述の特許文献１のプリント配線板では、絶縁性基板の表面上に導体回路が形成されている。そのため、配線パターンのファインピッチ化に伴い電子部品との接続用の導体パッドなどと絶縁性基板との接触面積が小さくなると、絶縁性基板と導体パッドとの接合強度が低下すると予想される。そのため、電子部品との熱膨張率の違いなどによる応力が導体パッドに加わった際に導体パッドが絶縁性基板から剥離し易くなると考えられる。
実施形態の配線板１の第１配線体１０の導体層１１は、配線板１の外方を向いている樹脂絶縁層１３の第１面Ｆ１ａに一面Ｆ１１だけを露出して埋め込まれている。導体層１１は、露出面Ｆ１１の裏側の面だけでなく側面においても樹脂絶縁層１３と接合されている。そのため、電子部品などの接続用の導体パッドが比較的小さい面積で設けられても、導体パッドの剥離などが生じ難いと考えられる。その結果、多層配線板の信頼性が向上することがある。電子部品との接続用の導体パッドがファインピッチで形成され得る。従って、導体層１１の一面Ｆ１１は、半導体素子のようにファインピッチで多数の電極が設けられている電子部品を接続するのに好ましい実装面になり得る。
図１に例示される一実施形態の配線板１を構成している各要素が、以下に順に説明される。導体層１１と導体層２１、樹脂絶縁層１３と樹脂絶縁層２３、ならびに、導体ポスト１５と導体ポスト２５は、それぞれ同様の構造を有している。第１配線体１０と第２配線体２０との間で共通の事項は、各配線体についての符号を列挙して纏めて説明される。
第１配線体１０の導体層１１は、配線板１に形成される電気回路や、実装される電子部品などに応じて、所望の実装パッドや配線パターンにパターニングされている。図１に示される例では、導体層１１には、導体ポスト１５が接続される第１パターン１１ａや、図示しない半導体素子の電極などが接続される第２パターン１１ｂなどの導体パターンが形成されている。導体層１１は、好ましくは、エッチングを用いないで電解めっきだけで形成される。その場合、ファインピッチで配線パターンが形成され得る。導体層１１に形成される配線パターンの最小幅／最小間隔（ラインアンドスペース：Ｌ／Ｓ）は、１５μｍ／１５μｍが例示される。
第２配線体２０の導体層２１は、樹脂絶縁層２３の第１面Ｆ２ａに埋め込まれている。導体層２１は、導電性材料からなる複数の層で構成されてよい（図１では、導体層２１は、単層構造で省略して示されている）。たとえば、図６Ｉに示されるように、導体層２１は、樹脂絶縁層１３の表面上に設けられている金属被膜２１１、および、金属被膜２１１上に形成されるめっき膜２１２からなる２層構造であってよい。金属被膜２１１は、０．０５〜１μｍ程度、めっき膜２１２は、５〜２５μｍ程度の厚さで、それぞれ形成されてよい。導体層２１は、たとえば、５〜２５μｍ程度の厚さに形成される。導体層２１は、図６Ｉに示される金属被膜２１１と樹脂絶縁層１３との間に金属箔（図示せず）を有する３層構造であってもよい。導体層２１が、図示されない金属箔を有する構造にされると、導体層２１と樹脂絶縁層１３との強固な接着が得られることがある。金属箔を有する構造は、無電解めっきなどにより形成される金属被膜２１１との密着性の比較的低い材料を樹脂絶縁層１３に用いる場合に特に有利なことがある。一方、樹脂絶縁層１３が金属被膜２１１との十分な密着性を有する場合は、導体層２１を２層構造とするのが好ましいことがある。金属箔が不要となるため、多層配線板１のコストが安くなると考えられる。
第１配線体１０の樹脂絶縁層１３は、第１面Ｆ１ａに導体層１１を埋め込むように、導体層１１の側面および導体ポスト１５の形成面の露出部分を被覆している。樹脂絶縁層１３は、さらに、導体ポスト１５の側面１５ｂを被覆している。第２配線体２０の樹脂絶縁層２３は、第１面Ｆ２ａに導体層２１を埋め込むように、導体層２１の側面および導体ポスト２５の形成面の露出部分を被覆している。樹脂絶縁層２３は、さらに、導体ポスト２５の側面２５ｂを被覆している。
樹脂絶縁層１３、２３の材料は、ガラス繊維などの補強材を含む樹脂組成物や、好ましくは、補強材のない樹脂組成物から形成される。樹脂組成物としては、好ましくはエポキシ樹脂が用いられる。より好ましくは、シリカなどの無機フィラーが３０〜８０重量％含有されているエポキシ樹脂が用いられる。また、樹脂絶縁層１３、２３の材料は、配線板１の製造時にシート状またはフィルム状で供給されるのに適した樹脂組成物であってよい。或いは、樹脂絶縁層１３、２３の材料は、樹脂絶縁層１３、２３がモールド成形により形成される場合、それに適したモールド成形用の樹脂材料であってよい。樹脂絶縁層１３、２３には、好ましくは、熱膨張率６〜３０ｐｐｍ／℃、弾性率５〜２５ＧＰａ、および、ガラス転移温度１００〜２２０℃の樹脂材料が用いられる。このような特性の樹脂材料が樹脂絶縁層１３、２３の材料に用いられると、たとえば、導体層１１、２１との界面に過大な応力が生じ難いと考えられる。導体層１１上に実装される図示しない半導体素子などとの接合部に過大な応力が生じ難いと考えられる。接合部の破断や、導体層と樹脂絶縁層１３、２３との剥離が生じ難くなると考えられる。しかしながら、樹脂絶縁層１３、２３の特性はこれらに限定されない。前述の範囲外の熱膨張率や弾性率などの特性を有する樹脂材料が使用され得る。樹脂絶縁層１３と樹脂絶縁層２３とは、同じ樹脂材料で形成されてよい。たとえば、導体ポスト１５と導体ポスト２５との、および、導体層１１と導体層２１との材料や構造が殆ど同じであれば、同じ樹脂材料が用いられるのが好ましいことがある。しかしながら、たとえば、導体ポスト１５および導体ポスト２５の材料や配置密度もしくは高さなどに応じて、それぞれに最適な樹脂が選択されてよい。樹脂絶縁層１３と樹脂絶縁層２３とが互いに異なる樹脂材料で形成されてもよい。
第１配線体１０の導体ポスト１５は、導体層１１の一面Ｆ１１側と反対側の表面の一部上にめっき膜により形成されている。同様に、第２配線体２０の導体ポスト２５は、導体層２１の一面Ｆ２１側と反対側の表面の一部上にめっき膜により形成されている。図１に示されるように、導体ポスト１５、２５は、それぞれ、導体層１１、２１の一部の配線パターン上に、円柱もしくは円錐台の形状に形成される。導体ポスト１５、２５の平面形状は円形に限定されない。従って、導体ポスト１５、２５は、円柱以外の柱状体の形状や、円錐台以外の台状体の形状であってよい。実施形態では、導体ポスト１５は、導体層１１の表面上から樹脂絶縁層１３の第２面Ｆ１ｂに向かって延びている。導体ポスト１５の端面１５ａが、樹脂絶縁層１３の第２面Ｆ１ｂにおいて樹脂絶縁層１３から露出している。同様に、導体ポスト２５は、導体層２１の表面上から樹脂絶縁層２３の第２面Ｆ２ｂに向かって延びている。導体ポスト２５の端面２５ａが、樹脂絶縁層２３の第２面Ｆ２ｂにおいて樹脂絶縁層２３から露出している。導体ポスト１５、２５は、たとえば、導体層１１内の導体パターンに接続される図示しない半導体素子の所定の電極と他のプリント配線板などとを電気的に接続する。図示しない半導体素子の電極数に相当する数の導体ポスト１５および導体ポスト２５が設けられてよい。
導体ポスト１５、２５の平面形状は楕円形、正方形、矩形、または、菱形などでもよい。導体ポスト１５、２５が、たとえば電解めっきにより形成される場合は、めっき時のレジスト膜の開口の形状を所望の形状にすることにより、任意の平面形状の導体ポスト１５、２５が形成され得る。
また、導体ポスト１５、２５の側面１５ｂ、２５ｂには粗化処理が施されていてもよい。側面１５ｂ、２５ｂが粗化されることにより所謂アンカー効果が得られ、導体ポスト１５、２５と樹脂絶縁層１３、２３との密着性が向上する。また、導体層１１、２１の側面、および導体層１１、２１の導体ポスト１５、２５の形成面の露出部分にも同様に粗化処理が施されていてもよい。この場合、導体層１１、２１と樹脂絶縁層１３、２３との密着性が向上し得る。
第１配線体１０の導体ポスト１５、および第２配線体２０の導体ポスト２５、ならびに、それらの周辺部分の好ましい寸法の一例が、図２Ａを参照して以下に説明される。第１配線体１０の導体ポスト１５の高さＨ１は、第１配線体１０の導体層１１と第２配線体２０の導体層２１との間の所望の絶縁性を保ち得る高さに設定される。例えば、導体ポスト１５の高さＨ１は、５０〜１５０μｍが例示される。導体ポスト１５の高さＨ１は、これに限定されない。第２配線体２０の導体ポスト２５の高さＨ２は、第２配線体２０の導体層２１と、たとえば、図示しないマザーボードなどとの間の所望の絶縁性を保ち得る高さであれば特に限定されない。たとえば、導体ポスト２５の高さＨ２は、５０〜１５０μｍが例示される。導体ポスト１５、２５がこのような高さに形成されると、第１配線体１０、第２配線体２０、および、たとえばマザーボードの間での熱膨張率の違いなどによる応力が緩和されると考えられる。しかも、マザーボードなどを含めた全体の高さがあまり高くなることもない。
第１配線体１０の導体ポスト１５の幅Ｗ１は、たとえば８０〜３００μｍ、好ましくは１２０μｍとされる。導体ポスト１５の幅は、円形の平面形状の導体ポストの場合、直径を、楕円形の場合、長軸の長さを、多角形の場合、最長の対角線の長さを意味する（導体ポスト２５の幅についても同様である）。導体ポスト１５が形成される導体層１１の導体ランド（第１パターン１１ａ）の幅Ｗ２は、たとえば９０〜３５０μｍ、好ましくは１７０μｍとされる。導体層１１の導体ランドの幅は、円形の平面形状の導体ランドの場合、直径を、楕円形の場合、長軸の長さを、多角形の場合、最長の対角線の長さを意味する（導体層２１の導体ランドの幅についても同様である）。第２配線体２０の導体ポスト２５の幅Ｗ３は、たとえば８０〜３００μｍ、好ましくは２３０μｍとされる。また、導体ポスト２５が形成される導体層２１の導体ランドの幅Ｗ４は、たとえば９０〜３５０μｍ、好ましくは２８０μｍとされる。
また、第１配線体１０の樹脂絶縁層１３の第１面Ｆ１ａから導体層１１の一面Ｆ１１までの距離Ｄ１は、０．１〜５μｍが例示される。距離Ｄ１がこのような長さにされると、前述のように、一面Ｆ１１上に供給されるたとえばハンダなどの接合材の濡れ広がりが防止される。また、後述のように、導体層１１の一面Ｆ１１を樹脂絶縁層１３の第１面Ｆ１ａよりも凹ませるためのエッチングなどの時間があまり長くならない。第２配線体２０の樹脂絶縁層２３の第２面Ｆ２ｂから導体ポスト２５の端面２５ａまでの距離Ｄ２は、３〜１０μｍが例示される。距離Ｄ２がこのような長さにされると、樹脂絶縁層２３の第２面Ｆ２ｂよりも導体ポスト２５の先端部分をエッチングなどにより凹ませるのにあまり長い時間が必要とされない。また、端面２５ａ上にハンダなどの接合材の十分な供給スペースが確保される。これらの各寸法は、それぞれ、前述された範囲を上回る、または下回る大きさであってもよい。図１などには、第１配線体１０の導体ポスト１５の幅が第２配線体２０の導体ポスト２５の幅よりも小さい例が示されている。両者の大小関係はこれに限定されない。たとえば、導体ポスト１５の幅の方が導体ポスト２５の幅より大きくてもよい。
本実施形態の配線板１には、第１配線体１０の導体層１１の一面Ｆ１１および第２配線体２０の導体ポスト２５の端面２５ａの露出面に、表面保護膜（図示せず）が形成されていてもよい。表面保護膜は、酸化などの腐食に対する保護膜の他、たとえばハンダやボンディングワイヤなどとの良好な接合性を得るために形成される膜であってよい。表面保護膜は、導体層１１の一面Ｆ１１および導体ポスト２５の端面２５ａの両方に形成されてもよく、一方だけに形成されてもよい。また、両者に異なる材料からなる表面保護膜が形成されてもよい。
また、前述のように、第２配線体２０の樹脂絶縁層２３の第２面Ｆ２ｂよりも凹んでいる導体ポスト２５の端面２５ａ上に、層状もしくはバンプ状、または他の任意の形状で接合材が供給されていてもよい。
図１および図２Ａに示される例では、第１配線体１０の導体ポスト１５と、第２配線体２０の導体ポスト２５とが、第２配線体２０の導体層２１を介して、配線板１の厚さ方向に積み重なるように形成されている。第１配線体１０の導体層１１と第２配線体２０の導体ポスト２５とが、導体ポスト１５によって接続されている。導体ポスト１５は、配線板１と平行な面への投影像（以下、配線板１と平行な面への投影像は単に投影像とも称される）が、導体ポスト２５の投影像と重なる位置に形成されている。配線板１と平行な面は、樹脂絶縁層１３の第１面Ｆ１ａが例示される。図１および図２Ａに示されるように、導体ポスト１５と導体ポスト２５とが、中心軸を揃えて積み重なるように形成されると、たとえば、導体ポスト１５と導体ポスト２５とを導体層２１内で接続する導体パターンが不要になることがある。また、導体ポスト１５と導体ポスト２５とが、互いの投影像が少なくとも部分的に重なるように形成される場合も、同様に、接続用の導体パターンが不要になることがある。配線板１の平面サイズが小さくなることがある。導体ポスト１５、２５が複数個形成される場合は、その全部が図１などに示されるように積み重ねて形成されてよい。配線板１がより小さくなると考えられる。また、複数の導体ポスト１５、２５の一部だけが図１に示されるように形成されるだけでも、配線板１が小さくなることがある。
しかしながら、第１配線体１０の導体ポスト１５および第２配線体２０の導体ポスト２５の全てが、互いの投影像が重ならない位置に形成されてもよい。そのような導体ポスト１５と導体ポスト２５との位置関係の例が、図２Ｂに示されている。図２Ｂに示される例では、平面視で全く重ならない位置に第１配線体１０の導体ポスト１５と第２配線体２０の導体ポスト２５とが形成されている。両者は導体層２１に形成される接続パターン２１ａで接続されている。このように両者が平面視で重ならない位置に形成されると、第２配線体２０の導体ポスト２５は、第１配線体１０の導体ポスト１５上ではなく、平坦な樹脂絶縁層１３上の導体層２１の表面上に形成される。その結果、導体層２１と強固に接合する接続信頼性の高い導体ポスト２５が得られることがある。
第１配線体１０の導体ポスト１５および第２配線体２０の導体ポスト２５は、配線板１内に形成される電気回路や、実装される電子部品に応じて、導体層１１、２１上の任意の位置にそれぞれ設けられる。図３Ａには、本実施形態の配線板１の第２配線体２０の導体ポスト２５の配置例が、樹脂絶縁層２３の第２面Ｆ２ｂ側から見た状態で示されている。図３Ａに示されるように、導体ポスト２５は、第２配線体２０の導体層２１（図１参照）の表面に沿って、配線板１の一部の領域または全域に、ドットパターン状に複数個設けられてよい。或いは、導体ポスト２５は、配線板１の外周に沿って、１列もしくは複数列で周回するように配置されてもよい。また、導体ポスト２５は、一定間隔で、もしくは適宜間隔を変えて配置されてもよい。導体ポスト２５は、任意の位置に設けられてよい。第１配線体１０の導体ポスト１５も、第１配線体１０の導体層１１の表面に沿って一部の領域もしくは全面にドットパターン状に設けられてよい。或いは、導体ポスト１５は、配線板１の外周に沿って周回するように設けられてもよい。導体ポスト１５は、任意の間隔および数で任意の位置に設けられてよい。
図３Ａに示される配線板１の第１配線体１０の導体層１１の配線パターンの一例が、樹脂絶縁層１３の第１面Ｆ１ａ側から見た状態で図３Ｂに示されている。導体層１１には、第１および第２パターン１１ａ、１１ｂ、ならびに、第１パターン１１ａと第２パターン１１ｂとを接続する配線パターン１１ｄが形成されている。第１パターン１１ａには、図３Ｂに示されている面の反対側の面に導体ポスト１５（図１参照）が接続されている。導体ポスト１５は、第２配線体２０の導体層２１（図１参照）を介して図３Ａに示される導体ポスト２５と接続されている。図３Ａに示される導体ポスト２５と図３Ｂに示される第１パターン１１ａとは、平面上同じ位置にあっても異なる位置にあってもよい。すなわち、導体ポスト１５と導体ポスト２５とが、図２Ａに示されるように積み重なって形成されていてよい。或いは、導体ポスト１５と導体ポスト２５とは、図２Ｂに示されるように、平面上異なる位置に形成されていてもよい。
第２パターン１１ｂは、図３Ｂに示される例では、図示されていない半導体素子が接続される接続パッド１１ｃである。接続パッド１１ｃは、たとえば、ＩＣチップなどの電極と、ハンダバンプなどにより電気的に接続される。図３Ｂには、矩形状の外形の４辺それぞれに電極が配置されている半導体素子と接続される接続パッド１１ｃの例が示されている。図３Ａおよび図３Ｂに示される例では、接続パッド１１ｃの真裏にあたる位置には導体ポスト２５が設けられていない。この場合、接続パッド１１ｃの表面の平坦性が高まり、半導体素子などとの良好な接続が得られることがある。しかしながら、接続パッド１１ｃの真裏の位置に、導体ポスト２５が設けられていてもよい。
図３Ｂに示される例では、接続パッド１１ｃ（第２パターン１１ｂ）と、その周囲に形成されている第１パターン１１ａとは、配線パターン１１ｄにより接続されている。それにより、接続パッド１１ｃに接続される図示されない半導体素子の電極が、第１配線体１０の導体ポスト１５、および、第２配線体２０の導体層２１と導体ポスト２５とを介して、マザーボードなどの他のプリント配線板と電気的に接続される。図３Ａおよび図３Ｂは、導体ポスト２５の配列の一例、および導体層１１に形成される導体パターンの一例を示している。導体ポスト２５、および導体層１１内の導体パターンは、任意の位置、数量および形態で形成されてよい。
図１に示される例では、ソルダーレジスト層５１には、第１パターン１１ａおよび第２パターン１１ｂを露出する開口部５１ａが設けられている。第１および第２パターン１１ａ、１１ｂの外周付近がソルダーレジスト層５１に被覆されている。開口部５１ａは、第１および第２パターン１１ａ、１１ｂの全面が露出するような大きさで設けられてもよい。導体層１１に形成される導体パターンの位置や数量に応じて、さらに、開口部が設けられてよい。また、図示されていないが、第２配線体２０の樹脂絶縁層２３の第２面Ｆ２ｂ上にもソルダーレジスト層が形成されていてよい。その場合、第２面Ｆ２ｂ上のソルダーレジストには、導体ポスト２５の端面２５ａを露出する開口部が形成される。
実施形態の多層配線板は、第１配線体１０と第２配線体２０との間に、さらに、樹脂絶縁層と導体層との積層体からなる１つまたは複数の配線体を含んでいてもよい。図４には、そのような他の実施形態の一例として多層配線板２が示されている。多層配線板２は、第１および第２配線体１０、２０と同様の構造の第３配線体３０を第１配線体１０と第２配線体２０との間に備えている。多層配線板２についての以下の説明では、図１などに示される多層配線板１と同一の構成要素については同じ符号が付され、その詳しい説明は省略される。
図４に示される多層配線板２は、図１に示される多層配線板１と比べると、第１配線体１０と第２配線体２０との間に第３配線体３０が形成されている点が異なっている。第３配線体３０は、第１および第２配線体１０、２０と同様に、樹脂絶縁層３３と導体層３１とが積層されて構成される。樹脂絶縁層３３は、第１面Ｆ３ａおよび第１面Ｆ３ａと反対側に第２面Ｆ３ｂを有している。導体層３１は、樹脂絶縁層３３の第１面Ｆ３ａに埋め込まれ、一面Ｆ３１が樹脂絶縁層３３の第１面Ｆ３ａに露出している。第３配線体３０は、さらに、導体層３１の一面Ｆ３１の裏面上にめっき膜により形成されている導体ポスト３５を含んでいる。導体ポスト３５は、樹脂絶縁層３３を貫通して第２面Ｆ３ｂに端面３５ａを露出している。図４に示される例では、導体ポスト３５の両側の端部は、隣接する導体層３１および第２配線体２０の導体層２１に直接接合されている。第１配線体１０の導体ポスト１５の両側の端部は、隣接する導体層１１および導体層３１と直接接合されている。第１配線体１０の導体層１１と第２配線体２０の導体ポスト２５とは、第１配線体１０の導体ポスト１５、第３配線体３０の導体層３１、導体ポスト３５、および第２配線体２０の導体層２１を介して電気的に接続されている。
図４に示される多層配線板２のように、より多くの配線体を含むことにより、平面サイズを大きくすることなく、より規模が大きく複雑な電気回路を多層配線板２内に形成することが可能となる。図４に示される例では、多層配線板２は、第２配線体２０の導体ポスト２５により他のプリント配線板などと接続され得る。そのため、第１、第２および第３配線体１０、２０、３０内の導体層１１、２１および３１で所望の電気回路が形成されれば、接続用のパッドを設けるためにさらに導体層を備えることが不要となることがある。
実施形態の配線板は、導体層と樹脂絶縁層との積層体からなる、２つ以上の配線体を第１配線体１０と第２配線体２０との間に備えていてもよい。それにより、さらに規模の大きな電気回路が、同じ平面サイズの多層配線板内に形成され得る。第１配線体１０と第２配線体２０との間に設けられる配線体を構成する導体層、樹脂絶縁層、および導体ポストは、それぞれ、前述の第２配線体２０を構成する導体層２１、樹脂絶縁層２３、および導体ポスト２５と同様の材料により形成されてよく、それらと同様の構造を有していてよい。また、第１配線体１０と第２配線体２０との間に設けられる配線体を構成する樹脂絶縁層および導体ポストは、それぞれ、前述の第１配線体１０を構成する樹脂絶縁層１３および導体ポスト１５と同様の材料により形成されてよく、それらと同様の構造を有していてよい。
図４に示される多層配線板２では、第３配線体３０の導体ポスト３５は、第２配線体２０の導体層２１を介して導体ポスト２５と積み重なるように形成されている。第１配線体１０の導体ポスト１５は、第３配線体３０の導体層３１を介して導体ポスト３５と積み重なるように形成されている。第１、第２および第３配線体１０、２０、３０の各導体ポスト１５、２５、３５は、中心軸を揃えて積み重ねられている。積み重ねられた導体ポスト１５および導体ポスト３５により第１配線体１０の導体層１１と第２配線体２０の導体ポスト２５とが接続されている。このように、各配線体の導体ポストが中心軸を揃えて積み重なるように形成されると、実施形態の多層配線板２の平面サイズが小さくなることがある。各配線体の導体ポストがそれぞれ複数個形成される場合は、それらの一部だけが積み重なるように形成されてもよい。或いは、全てが積み重なるように形成されてもよい。多層配線板２のサイズが、いっそう小さくなると考えられる。導体ポスト１５、２５、３５は、互いの中心軸をずらして形成されてもよい。その場合、導体ポスト１５および導体ポスト３５は、投影像において少なくとも部分的に導体ポスト２５と重なる位置に積み重ねられてもよい。その場合も、多層配線板２の平面サイズが小さくなることがある。
導体ポスト１５、２５、３５は、平面視で互いに異なる位置に形成されてもよい。たとえば、導体ポスト１５、２５、３５は、投影像が互いに重ならないように形成されてもよい。図５Ａに示されるように、導体ポスト１５と導体ポスト３５とが同じ中心軸上に積み重なるように形成され、導体ポスト２５は、導体ポスト３５などと平面視で異なる位置に形成されてもよい。この場合、導体ポスト２５と導体ポスト３５とは、第２配線体２０の導体層２１の接続パターン２１ａで接続され得る。図５Ｂに示されるように、導体ポスト３５と導体ポスト２５とが同じ中心軸上に積み重なるように形成され、導体ポスト１５は、導体ポスト３５などと異なる位置に形成されてもよい。導体ポスト１５は、第３配線体３０の導体層３１内の接続パターン３１ａにより導体ポスト３５と接続され得る。図５Ｃに示されるように、導体ポスト１５、２５、３５が全て異なる位置に形成され、導体層２１および導体層３１内の接続パターンによって接続されてもよい。その場合、導体ポスト２５および導体ポスト３５は、平坦な導体層２１や導体層３１の表面上に形成される。これらの導体層との良好な接続信頼性が得られることがある。実施形態の多層配線板２が、さらに多くの配線体を含む場合も、各配線体の導体ポストは任意の位置関係で形成されてよい。
図１に示される一実施形態の多層配線板１の製造方法の一例が、図６Ａ〜６Ｌを参照して説明される。
図６Ａに示されるように、支持板８０、キャリア銅箔８０ａおよびベース金属箔８１が用意される。支持板８０の両面にキャリア銅箔８０ａが積層され、加圧および加熱されて接合される。支持板８０およびキャリア銅箔８０ａとして、銅張積層板が用いられてもよい。キャリア銅箔８０ａ上にベース金属箔８１が接合される。或いは、先にキャリア銅箔８０ａとベース金属箔８１とが接合されてから、キャリア銅箔８０ａが支持板８０と熱圧着されてもよい。キャリア銅箔８０ａとベース金属箔８１との接合方法は特に限定されない。たとえば、キャリア銅箔８０ａとベース金属箔８１は、両者の貼り付け面の略全面において熱可塑性の接着剤（図示せず）により接着される。熱可塑性の接着剤は、リバアルファ（日東電工製のREVALPHA）が例示される。キャリア銅箔８０ａとベース金属箔８１は、外周付近の余白部において、接着剤または超音波接続により接合されてもよい。支持板８０の材料は特に限定されない。支持板８０には、好ましくは、ガラスクロスなどの補強材およびエポキシなどの絶縁性樹脂を含む半硬化状態のプリプレグ材などが用いられる。キャリア銅箔８０ａは、好ましくは１８μｍの厚さの銅箔が用いられる。或いは、銅などからなる金属板が、キャリア銅箔８０ａ付きの支持板８０として用いられてもよい。ベース金属箔８１の材料は、表面上に、導体層１１（図６Ｂ参照）が形成され得るものであれば特に限定されない。好ましくは、導体層１１および導体ポスト１５（図６Ｇ参照）の材料を溶解し得るエッチング液で溶解され得る材料が用いられる。好ましくは、ベース金属箔には、１〜６μｍの厚さの銅箔が用いられる。ニッケル箔などの他の金属箔がベース金属箔８１に用いられてもよい。
図６Ａ〜６Ｊには、支持板８０の両側の面に導体層１１などが形成される製造方法の例が示されている。導体層１１などが支持板８０の両面に２つ同時に形成され得る。支持板８０の一方の面だけに導体層１１などが形成されてもよい。支持板８０の両側に互いに異なる回路パターンの導体層１１などが形成されてもよい。
樹脂絶縁層１３と導体層１１と導体ポスト１５とを有する第１配線体１０（図６Ｇ参照）が形成される。図６Ｂに示されるように、第１パターン１１ａおよび第２パターン１１ｂなどを含む導体層１１が形成される。具体的には、導体層１１の導体パターンが形成される位置に開口を有するめっきレジスト膜（図示せず）がベース金属箔８１の表面に形成される。ベース金属箔８１を一方の電極として電解めっきにより、開口内に導体層１１の導体パターンが形成される。その後、めっきレジスト膜が除去される。図６Ｂに示されるように導体層１１が形成される。このように、電解めっきだけで形成する方法が用いられると、導体層１１はサイドエッチングされない。導体層１１が、１５μｍ／１５μｍ程度のファインピッチのライン／スペースで形成され得る。導体層１１は、好ましくは、５〜２５μｍ程度の厚さに形成される。導体層１１の材料には、好ましくは、銅が用いられる。ニッケルなどが用いられてもよい。
図６Ｃに示されるように、導体層１１の露出面上、および導体層１１に覆われずに露出しているベース金属箔８１上にめっきレジスト膜８５が形成される。めっきレジスト膜８５には、導体ポスト１５が形成される部分に開口８５ａが設けられる。めっきレジスト膜８５は少なくとも５０〜１５０μｍ程度の厚さに形成される。開口８５ａ内に、ベース金属箔８１をシード層として、めっき層１５０が形成される。めっき層１５０は、好ましくは、比較的短い時間で厚いめっき層を形成し得る電解めっきにより形成される。その後、めっきレジスト膜８５が除去される。図６Ｄに示されるように、第１パターン１１ａの表面上に電解めっきによるめっき層からなる導体ポスト１５が形成される。導体ポスト１５は、好ましくは導体層１１および導体層２１（図６Ｉ参照）と同じ材料で形成される。導体ポスト１５は、ニッケルや銅などで形成され、好ましくは銅で形成される。また、導体ポスト１５は、好ましくは５０〜１５０μｍの高さに形成される。導体ポスト１５の高さはこれに限定されない。導体ポスト１５は、導体層１１と導体層２１との接続が必要な任意の位置に形成される。
好ましくは、樹脂絶縁層１３（図６Ｆ参照）との密着性を高めるために、導体ポスト１５の側面１５ｂを少なくとも含む表面、ならびに、導体層１１の側面などの露出面に粗化処理が行われる。粗化処理は、たとえば、ソフトエッチング処理や、黒化（酸化）−還元処理などが例示される。しかしながら、粗化処理はこれらに限定されない。粗化される各面は、好ましくは、算術平均粗さで０．１〜１μｍの表面粗さに処理される。粗化処理が行われる場合は、その前にアニール処理が行われてもよい。
図６Ｅに示されるように、導体ポスト１５上に、シート状またはフィルム状の絶縁材１３ａが積層される。絶縁材１３ａは、支持板８０側に向かって加圧されると共に加熱される。加熱により絶縁材１３ａが軟化し、導体層１１内の各導体パターンの間、および導体ポスト１５同士の間に流れ込み、半硬化状態となる。さらに加熱されることにより絶縁材１３ａが完全に硬化する。図６Ｆに示されるように、樹脂絶縁層１３が形成される。樹脂絶縁層１３は、導体層１１内の各導体パターンの側面を含む導体層１１の露出面、ならびに、導体ポスト１５の側面１５ｂおよび先端部全てを覆っていてよい。シート状の絶縁材などの積層により樹脂絶縁層１３が形成されると、一般的な配線板の製造設備が用いられ得る。多層配線板１が容易に製造されると考えられる。
樹脂絶縁層１３は、金型モールド成形により形成されてもよい。たとえば、導体ポスト１５の粗化処理後、支持板８０上に、キャビティを有するモールド成形用の金型がセットされる。導体層１１および導体ポスト１５を収容しているキャビティ内にモールド成形用樹脂が射出される。キャビティ内に充填されたモールド成形用樹脂が半硬化状態となると、金型が分離される。さらに加熱されることによりモールド成形用樹脂が完全に硬化する。このような方法でも、図６Ｆに示されるように、導体層１１の露出面、ならびに、導体ポスト１５の側面１５ｂおよび先端部を覆う樹脂絶縁層１３が形成され得る。モールド成形による形成方法が用いられる場合は、樹脂絶縁層１３の材料には、好ましくは、金型モールド成形に適した樹脂組成物を含む樹脂材料が用いられる。モールド成形で樹脂絶縁層１３が形成されると、モールド成形により樹脂封止される半導体製品の樹脂材料と同様の材料が使用され易い。配線板と半導体製品との熱膨張率の差が小さくなり易いと考えられる。その結果、配線板と半導体製品との接続部に生じる応力が小さくなることがある。モールド成形により形成される場合、樹脂絶縁層１３の材料には、好ましくは、熱膨張率：６〜３０ｐｐｍ／℃、弾性率：５〜２５ＧＰａ、かつ、ガラス転移温度：１００〜２２０℃のエポキシ樹脂が用いられる。このような特性の樹脂材料が用いられると、成形時に金型内で良好な流動性が得られ易い。また、成形後に半導体製品などの実装部品との接合部に過大な応力が生じ難いと考えられる。
樹脂絶縁層１３の厚さは特に限定されない。樹脂絶縁層１３は、好ましくは、配線板１の薄型化および適度な剛性の確保という観点から、５０〜１５０μｍ程度の厚さに形成される。樹脂絶縁層１３の厚さは導体ポスト１５の高さに応じて任意に設定され得る。樹脂絶縁層１３の形成後、好ましくは、バフ研磨が行われる。樹脂絶縁層１３の形成時に生じたバリが除去される。樹脂絶縁層１３の高さが均一化される。また、樹脂絶縁層１３の高さが所定の設計値に調整される。
図６Ｇに示されるように、樹脂絶縁層１３のベース金属箔８１側と反対側の面が研磨される。この樹脂絶縁層１３の表面は、バフ研磨、または、化学機械研磨（ＣＭＰ：Chemical Mechanical Polishing）などにより、導体ポスト１５の先端が露出するまで研磨される。樹脂絶縁層１３と導体層１１と導体ポスト１５とを含む第１配線体１０ができあがる。
第１配線体１０上に、第２配線体２０（図６Ｊ参照）が形成される。第２配線体２０は、第１配線体１０が形成される工程と略同様の工程を経ることにより形成される。図６Ｈに示されるように、第１配線体１０の樹脂絶縁層１３の表面に、金属被膜２１１が形成される。金属被膜２１１は、前述の第１配線体１０の導体層１１および導体ポスト１５の電解めっきによる形成時にシード層として機能するベース金属箔８１と同様に機能する。すなわち、金属被膜２１１は、第２配線体２０の導体層２１の大部分および導体ポスト２５の例えば電解めっきによる形成時にシード層として機能する。金属被膜２１１は導体層２１の一部を形成し得る。金属被膜２１１は、たとえば、無電解めっき、または、スパッタリングもしくは真空蒸着などにより形成される。金属被膜２１１は、好ましくは、導体層１１および導体ポスト１５と同じ材料で形成される。金属被膜２１１は、好ましくは銅により０．０５〜１μｍ程度の厚さに形成される。
前述の第１配線体１０の導体層１１の形成と同様の方法で、第２配線体２０の導体層２１および導体ポスト２５（図６Ｉ参照）が形成される。すなわち、金属被膜２１１の表面上に、めっきレジスト膜（図示せず）が形成される。このめっきレジスト膜には、導体層２１の導体パターンが形成される位置に開口が設けられる。たとえば、金属被膜２１１をシード層として開口内にめっき膜２１２（図６Ｉ参照）が形成される。その後、図示されないめっきレジスト膜が除去される。
めっき膜２１２上、およびめっき膜２１２から露出している部分の金属被膜２１１上に、導体ポスト２５形成用のレジスト膜（図示せず）が形成される。導体ポスト２５形成用のレジスト膜には、導体ポスト２５の形成部分に開口が設けられる。そして、たとえば金属被膜２１１をシード層として、導体ポスト２５形成用のレジスト膜の開口内に電解めっきにより導体ポスト２５が形成される。その後、導体ポスト２５形成用のレジスト膜が除去される。導体ポスト２５形成用のレジスト膜の除去により露出する部分の金属被膜２１１がエッチングなどにより除去される。図６Ｉに示されるように、所定の導体パターンを有する導体層２１および導体ポスト２５ができあがる。なお、前述のように、金属被膜２１１は０．０５〜１μｍ程度の厚さである。めっき膜２１２などがマスキングされずにエッチングにより金属被膜２１１が除去されても、めっき膜２１２は十分な厚さを保持し得る。
図６Ｉに示される例では、導体層２１は、金属被膜２１１とめっき膜２１２との積層構造を有している。めっき膜２１２は、通常は、金属被膜２１１と同じ材料で形成され、好ましくは銅で形成される。また、めっき膜２１２は、たとえば、５〜２５μｍ程度の厚さに形成される。導体ポスト２５の材料にも好ましくは銅が用いられ、導体ポスト１５と同様に、たとえば、５０〜１５０μｍ程度の高さに形成される。しかしながら、めっき膜２１２および導体ポスト２５は、他の材料で形成されてもよい。めっき膜２１２および導体ポスト２５は、前述の寸法と異なる厚さまたは高さに形成されてもよい。導体ポスト２５の表面および導体層２１の露出面は、好ましくは、導体ポスト１５の表面と同様に粗化される。その場合、粗化処理の前にアニール処理が行われてもよい。
導体層２１の露出面および導体ポスト２５の表面を覆う樹脂絶縁層２３（図６Ｊ参照）が形成される。樹脂絶縁層２３は、図６Ｅおよび図６Ｆを参照して説明された第１配線体１０の樹脂絶縁層１３の形成方法と同様の方法で形成される。樹脂絶縁層２３は、前述のように、金型を用いたモールド成形により形成されてもよい。その後、図６Ｇを参照して説明された方法と同様の方法で、樹脂絶縁層２３の第１配線体１０側と反対側の表面が研磨される。樹脂絶縁層２３の表面は導体ポスト２５の先端が露出するまで研磨される。図６Ｊに示されるように、樹脂絶縁層２３と導体層２１と導体ポスト２５とを有する第２配線体２０ができあがる。
支持板８０およびキャリア銅箔８０ａと、ベース金属箔８１とが分離される。たとえば、図６Ｊに示される工程途上の配線板が加熱される。キャリア銅箔８０ａとベース金属箔８１とを接合している図示しない熱可塑性接着剤が軟化する。その状態でキャリア銅箔８０ａとベース金属箔８１とが引き離される。両者が外周付近の余白部において接合している場合は、接合箇所よりも内周側で、キャリア銅箔８０ａ、ベース金属箔８１、および支持板８０が切断されてもよい。接着剤などによる接合箇所が切除される。それにより、キャリア銅箔８０ａとベース金属箔８１とが分離される。両者が分離された後の状態が、図６Ｋに示されている。図６Ｋには、図６Ｊ中の支持板８０の下面側の配線板だけが示されている。また、金属被膜２１１およびめっき膜２１２は省略され、導体層２１が単層構造で示されている。
ベース金属箔８１が、たとえばエッチングなどにより除去される。好ましくは、ベース金属箔８１、第１配線体１０の導体層１１および第２配線体２０の導体ポスト２５の構成材料のいずれをも溶解し得るエッチング液が用いられる。その場合、樹脂絶縁層２３の第２面Ｆ２ｂに露出する導体ポスト２５の先端部分もベース金属箔８１と共にエッチングされる。ベース金属箔８１が全て除去された後も、エッチングプロセスが継続されてよい。それにより、第１配線体１０の導体層１１の表面がエッチングされる。第２配線体２０の導体ポスト２５の先端部分も引き続きエッチングされる。その結果、図６Ｌに示されるように、第１配線体１０の導体層１１の一面Ｆ１１が樹脂絶縁層１３の第１面Ｆ１ａよりも凹む。第２配線体２０の導体ポスト２５の端面２５ａが樹脂絶縁層２３の第２面Ｆ２ｂよりも凹む。樹脂絶縁層２３の第２面Ｆ２ｂからの導体ポスト２５の端面２５ａの凹みが、樹脂絶縁層１３の第１面Ｆ１ａからの導体層１１の一面Ｆ１１の凹みよりも大きくなる。
ベース金属箔８１と、導体層１１および導体ポスト２５とが、別の材料で構成されている場合は、ベース金属箔８１だけが溶解されるエッチング液が用いられてもよい。その場合、ベース金属箔８１の除去後、導体層１１および導体ポスト２５は、ベース金属箔８１のエッチングとは別途にエッチングされてよい。導体層１１および導体ポスト２５は、それぞれ、樹脂絶縁層１３の第１面Ｆ１ａ、または樹脂絶縁層２３の第２面Ｆ２ｂから所望量だけ凹むようにエッチングされる。
図１に示される配線板１の製造方法では、その後、第１配線体１０の樹脂絶縁層１３の第１面Ｆ１ａ上にソルダーレジスト層５１が形成される。また、図示されていないが、必要により、第２配線体２０の樹脂絶縁層２３の第２面Ｆ２ｂ上にソルダーレジスト層（図示せず）が形成されてもよい。たとえば、感光性のエポキシ材などの層が、第１配線体１０の樹脂絶縁層１３の第１面Ｆ１ａおよび導体層１１の一面Ｆ１１上の全面に形成される。エポキシ材層のソルダーレジスト層５１の形成部分がマスクを通して露光される。露光されない部分のエポキシ材が現像により除去される。第１パターン１１ａおよび第２パターン１１ｂに相当する部分のエポキシ材は現像で除去される。除去された部分が開口５１ａとなる。ソルダーレジスト層５１は、スクリーン印刷などの他の方法で形成されてもよい。ソルダーレジスト層５１の材料は特に限定されない。好ましくは、シリカなどの無機フィラーが４０〜７０重量％含有されたエポキシ樹脂が用いられる。以上の工程を経ることにより、図１に示される実施形態の配線板１が完成する。
図示しない表面保護膜が、第１配線体１０の導体層１１の一面Ｆ１１および第２配線体２０の導体ポスト２５の端面２５ａに形成されてよい。表面保護膜は、たとえば、めっきにより形成される。表面保護膜は、Ｎｉ／Ａｕ、Ｎｉ／Ｐｄ／Ａｕ、またはＳｎなどの複数または単一の金属膜であってよい。液状の材料内への浸漬や液状の材料の吹付けなどにより有機保護膜（ＯＳＰ）が形成されてもよい。
導体ポスト２５の端面２５ａ上に接合材（図示せず）が供給されてもよい。接合材は、導体ポスト２５と外部のマザーボードなどとを接合する。接合材は、層状もしくはバンプ状、または他の任意の形状をなすように供給されてよい。接合材には好ましくはハンダが用いられる。接合材は、ペースト状のハンダを塗布したり、めっき法を用いたり、ボール状のハンダを搭載後に加熱することにより供給され得る。
完成した配線板１には、たとえば、第１配線体１０の第２パターン１１ｂ上に図示しない半導体素子が接続されてよい。また、第２配線体２０の導体ポスト２５が、配線板１を用いる電子機器などのマザーボードなどに接続されてよい。実施形態の多層配線板１は、図示しない他のプリント配線板に接続されてもよい。多層配線板１は、より高多層のプリント配線板の一部となり得る。
図４に示される実施形態の多層配線板２も、図６Ａ〜６Ｌを参照して説明された方法の一部を繰り返すことにより同様に製造され得る。図６Ｇに示される工程までを経ることにより、第１配線体１０が形成される。図６Ｈ〜６Ｊを参照して説明された第２配線体２０の形成方法と同様の方法で、第１配線体１０上に第３配線体３０（図７参照）が形成される。すなわち、導体層３１および導体ポスト３５が、無電解めっきや電解めっきにより、第２配線体２０の導体層２１または導体ポスト２５の形成方法と同様に形成される。樹脂絶縁層３３が、フィルム状の絶縁材の積層、加圧および加熱、或いは樹脂モールド成形により、第２配線体２０の樹脂絶縁層２３と同様に形成される。その後、図６Ｈ〜６Ｊを参照して説明された工程と同様の工程が繰り返されることにより、図７に示されるように、第３配線体３０上に第２配線体２０が形成される。
図６Ｋ〜６Ｌを参照して説明された工程と同様の工程を経ることにより、図４に示される多層配線板２が完成する。図６Ｈ〜６Ｊを参照して説明された工程と同様の工程の適切な繰り返しにより、導体層と樹脂絶縁層との積層体からなる所望の数の配線体を備える多層配線板が製造され得る。
１、２ 多層配線板
１０ 第１配線体
１１ 導体層
１１ａ 第１パターン
１１ｂ 第２パターン
１３ 樹脂絶縁層
１５ 導体ポスト
２０ 第２配線体
２１ 導体層
２１１ 金属被膜
２１２ めっき膜
２３ 樹脂絶縁層
２５ 導体ポスト
２５ａ 導体ポストの端面
３０ 第３配線体
３１ 導体層
３３ 樹脂絶縁層
３５ 導体ポスト
５１ ソルダーレジスト層
８０ 支持板
８０ａ キャリア銅箔
８１ ベース金属箔
８５ めっきレジスト膜
Ｆ１ａ 第１配線体の樹脂絶縁層の第１面
Ｆ１ｂ 第１配線体の樹脂絶縁層の第２面
Ｆ１１ 第１配線体の導体層の一面
Ｆ２ａ 第２配線体の樹脂絶縁層の第１面
Ｆ２ｂ 第２配線体の樹脂絶縁層の第２面
１０ 第１配線体
１１ 導体層
１１ａ 第１パターン
１１ｂ 第２パターン
１３ 樹脂絶縁層
１５ 導体ポスト
２０ 第２配線体
２１ 導体層
２１１ 金属被膜
２１２ めっき膜
２３ 樹脂絶縁層
２５ 導体ポスト
２５ａ 導体ポストの端面
３０ 第３配線体
３１ 導体層
３３ 樹脂絶縁層
３５ 導体ポスト
５１ ソルダーレジスト層
８０ 支持板
８０ａ キャリア銅箔
８１ ベース金属箔
８５ めっきレジスト膜
Ｆ１ａ 第１配線体の樹脂絶縁層の第１面
Ｆ１ｂ 第１配線体の樹脂絶縁層の第２面
Ｆ１１ 第１配線体の導体層の一面
Ｆ２ａ 第２配線体の樹脂絶縁層の第１面
Ｆ２ｂ 第２配線体の樹脂絶縁層の第２面
Claims (13)
- 第１面および前記第１面と反対側に第２面を有する樹脂絶縁層と、前記第１面に埋め込まれて一面だけを露出する導体層と、前記導体層の前記一面の裏面上にめっき膜により形成されていて前記樹脂絶縁層を貫通して前記第２面に端面を露出する導体ポストとを有する複数の配線体が同じ向きに積層されてなる多層配線板であって、
前記多層配線板の一方の最表層を構成する第１配線体が、前記樹脂絶縁層の第１面を前記多層配線板の外方に向けて形成されており、
前記第１配線体の導体層と、前記第１配線体の側と反対側の最表層を構成する第２配線体の導体ポストとが電気的に接続されており、
前記第１配線体の導体層の前記一面が前記第１配線体の樹脂絶縁層の第１面よりも凹んだ位置で露出し、
前記第２配線体の導体ポストの端面が、前記第１配線体の樹脂絶縁層の第１面からの前記第１配線体の導体層の一面の凹み量よりも大きく前記第２配線体の樹脂絶縁層の第２面から凹んでおり、
前記第１配線体の導体ポストの両側の端部が隣接する導体層に直接接合され、前記第２配線体の導体層は隣接する前記複数の配線体のいずれかの導体ポストと直接接合されている。 - 請求項１記載の多層配線板であって、前記第１配線体と前記第２配線体との間に少なくとも１つの第３配線体が積層されており、前記第３配線体内の導体ポストの両側の端部が隣接する導体層に直接接合されている。
- 請求項１記載の多層配線板であって、前記第１配線体の導体層が電解めっき膜からなり、前記第１配線体以外の前記複数の配線体の導体層が電解めっき膜からなる層を少なくとも含む金属層の積層構造を有している。
- 請求項１記載の多層配線板であって、前記複数の配線体それぞれの樹脂絶縁層は、熱膨張率が６〜３０ｐｐｍ／℃、かつ、弾性率が５〜２５ＧＰａ、かつ、ガラス転移温度が１００〜２２０℃の樹脂材料からなる。
- 請求項１記載の多層配線板であって、前記複数の配線体それぞれの樹脂絶縁層が、全て同じ材料で形成されている。
- 請求項１記載の多層配線板であって、前記第１配線体の導体層の露出面上に半導体素子が接続されている。
- 請求項１記載の多層配線板であって、前記第２配線体の導体ポストが、前記第２配線体の導体層の表面に沿ってドットパターン状に複数個形成されている。
- 請求項１記載の多層配線板であって、前記第１配線体の樹脂絶縁層の第１面上にソルダーレジスト層が形成されている。
- 請求項１記載の多層配線板であって、前記第１配線体の導体ポストと前記第２配線体の導体ポストとが、少なくとも前記第２配線体の導体層を介して積み重ねて形成されている。
- 請求項２記載の多層配線板であって、前記第１配線体の導体層と前記第２配線体の導体ポストとが、前記第１配線体の樹脂絶縁層の第１面への投影像において前記第２配線体の導体ポストと少なくとも部分的に重なる位置に積み重ねられている、前記第１配線体の導体ポストおよび少なくとも１つの前記第３配線体の導体ポストにより接続されている。
- 請求項２記載の多層配線板であって、前記第１、第２、および第３配線体の導体ポストの全てが、前記第２配線体の導体層または前記第３配線体の導体層を介して隣接する他の導体ポストと、前記第１配線体の樹脂絶縁層の第１面への投影像において重ならない位置に形成されている。
- 請求項１記載の多層配線板であって、前記各配線体それぞれの導体ポストの高さが５０〜１５０μｍである。
- 請求項１記載の多層配線板であって、前記第２配線体の樹脂絶縁層の第２面からの導体ポストの端面の凹み量が３〜１０μｍであり、前記第１配線体の樹脂絶縁層の第１面からの導体層の前記一面の凹み量が０．１〜５μｍである。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015038782A JP2016162835A (ja) | 2015-02-27 | 2015-02-27 | 多層配線板 |
| US15/052,009 US20160255717A1 (en) | 2015-02-27 | 2016-02-24 | Multilayer wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015038782A JP2016162835A (ja) | 2015-02-27 | 2015-02-27 | 多層配線板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2016162835A true JP2016162835A (ja) | 2016-09-05 |
Family
ID=56799833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015038782A Pending JP2016162835A (ja) | 2015-02-27 | 2015-02-27 | 多層配線板 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20160255717A1 (ja) |
| JP (1) | JP2016162835A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2023518965A (ja) * | 2020-06-17 | 2023-05-09 | 珠海越亜半導体股▲分▼有限公司 | 多層基板及びその製造方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6624545B2 (ja) * | 2015-03-31 | 2019-12-25 | パナソニックＩｐマネジメント株式会社 | 熱硬化性樹脂組成物、金属張積層板、絶縁シート、プリント配線板、プリント配線板の製造方法及びパッケージ基板 |
| JP6766960B2 (ja) * | 2017-05-26 | 2020-10-14 | 株式会社村田製作所 | 多層配線基板、電子機器、及び、多層配線基板の製造方法 |
| WO2018231045A1 (en) * | 2017-06-15 | 2018-12-20 | Jabil Inc. | System, apparatus and method for utilizing surface mount technology on metal substrates |
| CN108156770B (zh) * | 2018-02-07 | 2019-11-29 | 生益电子股份有限公司 | 一种pcb的制作方法和pcb |
| US11359062B1 (en) | 2021-01-20 | 2022-06-14 | Thintronics, Inc. | Polymer compositions and their uses |
| US11596066B1 (en) | 2022-03-22 | 2023-02-28 | Thintronics. Inc. | Materials for printed circuit boards |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6281446B1 (en) * | 1998-02-16 | 2001-08-28 | Matsushita Electric Industrial Co., Ltd. | Multi-layered circuit board and method of manufacturing the same |
| KR100688769B1 (ko) * | 2004-12-30 | 2007-03-02 | 삼성전기주식회사 | 도금에 의한 칩 내장형 인쇄회로기판 및 그 제조 방법 |
| KR101396700B1 (ko) * | 2007-04-03 | 2014-05-16 | 스미토모 베이클리트 컴퍼니 리미티드 | 다층 회로 기판 및 반도체 장치 |
| JP5101169B2 (ja) * | 2007-05-30 | 2012-12-19 | 新光電気工業株式会社 | 配線基板とその製造方法 |
| JP5026400B2 (ja) * | 2008-12-12 | 2012-09-12 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
| US10446335B2 (en) * | 2013-08-08 | 2019-10-15 | Zhuhai Access Semiconductor Co., Ltd. | Polymer frame for a chip, such that the frame comprises at least one via in series with a capacitor |
| CN105720031A (zh) * | 2014-12-03 | 2016-06-29 | 恒劲科技股份有限公司 | 中介基板及其制法 |
-
2015
- 2015-02-27 JP JP2015038782A patent/JP2016162835A/ja active Pending
-
2016
- 2016-02-24 US US15/052,009 patent/US20160255717A1/en not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2023518965A (ja) * | 2020-06-17 | 2023-05-09 | 珠海越亜半導体股▲分▼有限公司 | 多層基板及びその製造方法 |
| JP7450063B2 (ja) | 2020-06-17 | 2024-03-14 | 珠海越亜半導体股▲分▼有限公司 | 多層基板及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20160255717A1 (en) | 2016-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6173781B2 (ja) | 配線基板及び配線基板の製造方法 | |
| JP3961537B2 (ja) | 半導体搭載用配線基板の製造方法、及び半導体パッケージの製造方法 | |
| JP2016162835A (ja) | 多層配線板 | |
| JP5326281B2 (ja) | 半導体搭載用配線基板、その製造方法、及び半導体パッケージ | |
| US8941016B2 (en) | Laminated wiring board and manufacturing method for same | |
| US9167692B2 (en) | Wiring board, semiconductor device, and method of manufacturing wiring board | |
| JP4171499B2 (ja) | 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法 | |
| US9681546B2 (en) | Wiring substrate and semiconductor device | |
| US20100044845A1 (en) | Circuit substrate, an electronic device arrangement and a manufacturing process for the circuit substrate | |
| KR101084924B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP2004343030A (ja) | 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール | |
| TWI505756B (zh) | 印刷電路板及其製造方法 | |
| US9935053B2 (en) | Electronic component integrated substrate | |
| JP2016063130A (ja) | プリント配線板および半導体パッケージ | |
| JP2017034059A (ja) | プリント配線板、半導体パッケージおよびプリント配線板の製造方法 | |
| JP4498378B2 (ja) | 基板およびその製造方法、回路装置およびその製造方法 | |
| KR20120108952A (ko) | 회로 기판의 제조 방법 및 전자 장치의 제조 방법 | |
| JP2015225895A (ja) | プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法 | |
| JP5106197B2 (ja) | 半導体装置およびその製造方法 | |
| JP6423313B2 (ja) | 電子部品内蔵基板及びその製造方法と電子装置 | |
| JP2007317955A (ja) | 部品内蔵回路モジュール基板 | |
| JP4438389B2 (ja) | 半導体装置の製造方法 | |
| JP2007096337A (ja) | 半導体搭載用配線基板、半導体パッケージ、及びその製造方法 | |
| JP2009004813A (ja) | 半導体搭載用配線基板 | |
| JP5880036B2 (ja) | 電子部品内蔵基板及びその製造方法と積層型電子部品内蔵基板 |