JP2023518965A - 多層基板及びその製造方法 - Google Patents
多層基板及びその製造方法 Download PDFInfo
- Publication number
- JP2023518965A JP2023518965A JP2022557811A JP2022557811A JP2023518965A JP 2023518965 A JP2023518965 A JP 2023518965A JP 2022557811 A JP2022557811 A JP 2022557811A JP 2022557811 A JP2022557811 A JP 2022557811A JP 2023518965 A JP2023518965 A JP 2023518965A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- via post
- seed
- laminate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 230000005540 biological transmission Effects 0.000 claims abstract description 13
- 239000002184 metal Substances 0.000 claims description 48
- 229910052751 metal Inorganic materials 0.000 claims description 48
- 229920002120 photoresistant polymer Polymers 0.000 claims description 41
- 229910052802 copper Inorganic materials 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 14
- 229910052759 nickel Inorganic materials 0.000 claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- 229910052804 chromium Inorganic materials 0.000 claims description 5
- 238000009713 electroplating Methods 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 229910052763 palladium Inorganic materials 0.000 claims description 5
- 229910052697 platinum Inorganic materials 0.000 claims description 5
- 229910052715 tantalum Inorganic materials 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000003989 dielectric material Substances 0.000 claims description 4
- 238000012545 processing Methods 0.000 claims description 4
- 230000000977 initiatory effect Effects 0.000 claims description 2
- 230000008054 signal transmission Effects 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 262
- 239000010949 copper Substances 0.000 description 20
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 18
- 239000000853 adhesive Substances 0.000 description 13
- 230000001070 adhesive effect Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 13
- 238000007747 plating Methods 0.000 description 13
- 238000000151 deposition Methods 0.000 description 8
- 239000000126 substance Substances 0.000 description 8
- 239000011889 copper foil Substances 0.000 description 6
- 238000005240 physical vapour deposition Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000005553 drilling Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003365 glass fiber Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 239000007858 starting material Substances 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- 229920002430 Fibre-reinforced plastic Polymers 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011256 inorganic filler Substances 0.000 description 1
- 229910003475 inorganic filler Inorganic materials 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0047—Drilling of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
- H05K3/0076—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the composition of the mask
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
- H05K3/4658—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern characterized by laminating a prefabricated metal foil pattern, e.g. by transfer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09545—Plated through-holes or blind vias without lands
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/061—Lamination of previously made multilayered subassemblies
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0723—Electroplating, e.g. finish plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/167—Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
電源電力、信号伝送以外の共通配線について、第一のビアポストが階段状に接続されるとともに貫通接続を行うことを採用することで、第一のビアポストの間に接続されるパッド(Pad)を省き、パッド(Pad)が配線基板の配線面積を占用することを回避することができ、それによって伝送配線の配線の利用可能な面積を増大させる。
開始層を選択し、前記開始層上に第一の配線パターンを有する第一の配線層を製造する工程S100と、
前記開始層と前記第一の配線層上に第一の貫通孔層を製造する工程S200であって、前記第一の貫通孔層は、第一のビアポストと、第二のビアポストとを含み、前記第一のビアポストは、前記第一の配線パターンの溝内に設けられており、前記第二のビアポストは、前記第一の配線パターン上に設けられている工程S200と、
誘電体材料を前記第一の貫通孔層上に積層して半積層体を得て、前記半積層体を薄化して前記第一のビアポストと前記第二のビアポストの端部を露出させ、少なくとも一つの前記第一のビアポスト又は前記第二のビアポストの端部をアライメントとしてのレジマークとする工程S300と、
前記半積層体を前記開始層から分離する工程S400と、
前記半積層体を新たな開始層として選択し、前記第一の配線層を製造する工程S100と前記レジマークとする工程S300を繰り返して複数の層を形成する工程S500であって、各層の半積層体の前記第一のビアポストは、前の層の半積層体の前記第一のビアポストに階段状に接続され、各層の半積層体の前記第二のビアポストは、次の層の半積層体の前記第一の配線パターンに接続される工程S500と、
最後の層の半積層体の外面に第二の配線パターンを有する第二の配線層を製造する工程S600であって、前記第二の配線パターンは、共通配線と、伝送配線とを含み、最後の層の半積層体の前記第一のビアポストは、前記共通配線に接続され、最後の層の半積層体の前記第二のビアポストは、前記伝送配線に接続される工程S600とを含む。
本発明の実施形態の製造方法は、少なくとも一つの前記第一のビアポスト又は前記第二のビアポストの端部をアライメントとしてのレジマークとし、位置合わせの精度を向上させることができ、各層の半積層体の第一のビアポストは、前の層の半積層体の第一のビアポストに階段状に接続され、各層の半積層体の第二のビアポストは、次の層の半積層体の配線パターンに接続され、多層基板を成形した後、異なる層の間の第一のビアポストは、共通配線に階段状に貫通に接続され、異なる層の第一のビアポストの間に接続されたパッド(Pad)を省くことができ、それによって伝送配線の配線の利用可能な面積を増大させる。
開始層を選択する工程S110と、
前記開始層上に第一のシード層を製造する工程S120と、
前記第一のシード層上に第一のフォトレジスト層を加工する工程S130と、
前記第一のフォトレジスト層を露光及び現像して第一の特徴パターンを形成する工程S140と、
前記第一の特徴パターンに金属を電気めっきして前記第一の配線層を形成する工程S150と、
前記第一のフォトレジスト層を除去する工程S160とを含む。
前記開始層と前記第一の配線層上に第二のフォトレジスト層を加工する工程S210と、
前記第二のフォトレジスト層を露光及び現像して第二の特徴パターンを形成する工程S220と、
前記第二の特徴パターンに金属を電気めっきして前記第一の貫通孔層を形成する工程S230と、
前記第二のフォトレジスト層を除去する工程S240とを含む。
前記開始層上に第一の粘着金属層を製造する工程S121と、
前記第一の粘着金属層上に前記第一のシード層を製造する工程S122とを含む。
本発明の上記及び/又は更なる方面及び利点は、以下の図面を参照しながら実施形態を説明することによって明瞭に且つ理解しやすくなる。
工程S100において、開始層を選択し、開始層上に第一の配線パターンを有する第一の配線層211を製造する。具体的には、工程S100は、以下の工程S110~工程S160を含む。
工程S110において、開始層を選択する。
工程S121において、開始層上に第一の粘着金属層410を製造する。
工程S210において、開始層と第一の配線層211上に第二のフォトレジスト層520を加工する。
工程S511において、図8を参照して、工程S110に従って、開始層から分離した半積層体を新たな開始層として選択する。本実施形態は、片面製造であり、そのため、半積層体の第一の面に第三のフォトレジスト層530を加工する。
工程S610において、図12を参照して、本実施形態では、片面製造を例に説明したため、第一の層の半積層体の表面に第四のフォトレジスト層540を加工した後、最後の層の半積層体の下面に第二の粘着金属層を堆積する。第二の粘着金属層は、物理蒸着又は化学めっきの堆積方法で堆積可能であり、第二の粘着金属層の材料は、Ti、Ta、W、Ni、Cr、Pt、AlとCuのうちの少なくとも一つである。
Claims (10)
- 順で積層された複数の誘電体層(214)と、
先端又は基端の前記誘電体層(214)上に設けられた共通配線(231)と、
対応する前記誘電体層(214)内にそれぞれ嵌め込まれた複数の第一のビアポスト(212)であって、複数の前記第一のビアポスト(212)は、階段状に接続されるとともに前記共通配線(231)に接続される、複数の第一のビアポスト(212)とを含む、ことを特徴とする多層基板。 - 隣り合う層の前記第一のビアポスト(212)の間には、第一のシード層(420)が設けられており、及び/又は前記第一のビアポスト(212)と前記共通配線(231)との間には、第二のシード層(430)が設けられている、ことを特徴とする請求項1に記載の多層基板。
- 前記第一のシード層(420)と前記第二のシード層(430)の材料は、Ni、Au、Cu又はPdのうちの少なくとも一つである、ことを特徴とする請求項2に記載の多層基板。
- 前記第一のシード層(420)と前記誘電体層(214)との間には、第一の粘着金属層が設けられており、及び/又は、前記第二のシード層(430)と前記誘電体層(214)との間には、第二の粘着金属層が設けられている、ことを特徴とする請求項2又は3に記載の多層基板。
- 前記第一の粘着金属層と前記第二の粘着金属層の材料は、Ti、Ta、W、Ni、Cr、Pt、AlとCuのうちの少なくとも一つである、ことを特徴とする請求項4に記載の多層基板。
- X-Y平面内における前記第一のビアポスト(212)の投影形状は、円形又は方形である、ことを特徴とする請求項1に記載の多層基板。
- 開始層を選択し、前記開始層上に第一の配線パターンを有する第一の配線層(211)を製造する工程(S100)と、
前記開始層と前記第一の配線層(211)上に第一の貫通孔層を製造する工程(S200)であって、前記第一の貫通孔層は、第一のビアポスト(212)と、第二のビアポスト(213)とを含み、前記第一のビアポスト(212)は、前記第一の配線パターンの溝内に設けられており、前記第二のビアポスト(213)は、前記第一の配線パターン上に設けられている工程(S200)と、
誘電体材料を前記第一の貫通孔層上に積層して半積層体を得て、前記半積層体を薄化して前記第一のビアポスト(212)と前記第二のビアポスト(213)の端部を露出させ、少なくとも一つの前記第一のビアポスト(212)又は前記第二のビアポスト(213)の端部をアライメントとしてのレジマークとする工程(S300)と、
前記半積層体を前記開始層から分離する工程(S400)と、
前記半積層体を新たな開始層として選択し、前記第一の配線層(211)を製造する工程(S100)と前記レジマークとする工程(S300)を繰り返して複数の層を形成する工程(S500)であって、各層の半積層体の前記第一のビアポスト(212)は、前の層の半積層体の前記第一のビアポスト(212)に階段状に接続され、各層の半積層体の前記第二のビアポスト(213)は、次の層の半積層体の前記第一の配線パターンに接続される工程(S500)と、
最後の層の半積層体の外面に第二の配線パターンを有する第二の配線層を製造する工程(S600)であって、前記第二の配線パターンは、共通配線(231)と、伝送配線(232)とを含み、最後の層の半積層体の前記第一のビアポスト(212)は、前記共通配線(231)に接続され、最後の層の半積層体の前記第二のビアポスト(213)は、前記伝送配線(232)に接続される工程(S600)とを含む、ことを特徴とする多層基板の製造方法。 - 前記第一の配線層(211)を製造する工程(S100)は、具体的には、
開始層を選択する工程(S110)と、
前記開始層上に第一のシード層(420)を製造する工程(S120)と、
前記第一のシード層(420)上に第一のフォトレジスト層(510)を加工する工程(S130)と、
前記第一のフォトレジスト層(510)を露光及び現像して第一の特徴パターンを形成する工程(S140)と、
前記第一の特徴パターンに金属を電気めっきして前記第一の配線層(211)を形成する工程(S150)と、
前記第一のフォトレジスト層(510)を除去する工程(S160)とを含む、ことを特徴とする請求項7に記載の多層基板の製造方法。 - 前記第一の貫通孔層を製造する工程(S200)は、具体的には、
前記開始層と前記第一の配線層(211)上に第二のフォトレジスト層(520)を加工する工程(S210)と、
前記第二のフォトレジスト層(520)を露光及び現像して第二の特徴パターンを形成する工程(S220)と、
前記第二の特徴パターンに金属を電気めっきして前記第一の貫通孔層を形成する工程(S230)と、
前記第二のフォトレジスト層(520)を除去する工程(S240)とを含む、ことを特徴とする請求項7又は8に記載の多層基板の製造方法。 - 前記第一のシード層(420)を製造する工程(S120)は、具体的には、
前記開始層上に第一の粘着金属層(410)を製造する工程(S121)と、
前記第一の粘着金属層(410)上に前記第一のシード層(420)を製造する工程(S122)とを含む、ことを特徴とする請求項8に記載の多層基板の製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010551905.3A CN111741592B (zh) | 2020-06-17 | 2020-06-17 | 多层基板及其制作方法 |
CN202010551905.3 | 2020-06-17 | ||
PCT/CN2020/104572 WO2021253574A1 (zh) | 2020-06-17 | 2020-07-24 | 多层基板及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2023518965A true JP2023518965A (ja) | 2023-05-09 |
JP7450063B2 JP7450063B2 (ja) | 2024-03-14 |
Family
ID=72649525
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022557811A Active JP7450063B2 (ja) | 2020-06-17 | 2020-07-24 | 多層基板及びその製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20230199957A1 (ja) |
JP (1) | JP7450063B2 (ja) |
KR (1) | KR20220142526A (ja) |
CN (1) | CN111741592B (ja) |
TW (1) | TWI743994B (ja) |
WO (1) | WO2021253574A1 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003163323A (ja) * | 2001-11-27 | 2003-06-06 | Sony Corp | 回路モジュール及びその製造方法 |
JP2007520881A (ja) * | 2004-01-14 | 2007-07-26 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 単一のバイアにより固定されたパッドをもつ多層セラミック基板及びこれを形成する方法 |
WO2008111408A1 (ja) * | 2007-03-09 | 2008-09-18 | Murata Manufacturing Co., Ltd. | 多層配線基板及びその製造方法 |
WO2013058351A1 (ja) * | 2011-10-21 | 2013-04-25 | 株式会社村田製作所 | 多層配線基板、プローブカード及び多層配線基板の製造方法 |
JP2016162835A (ja) * | 2015-02-27 | 2016-09-05 | イビデン株式会社 | 多層配線板 |
JP2019102660A (ja) * | 2017-12-04 | 2019-06-24 | 富士通株式会社 | 電子装置及び電子装置の製造方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5231751A (en) * | 1991-10-29 | 1993-08-03 | International Business Machines Corporation | Process for thin film interconnect |
TW512653B (en) * | 1999-11-26 | 2002-12-01 | Ibiden Co Ltd | Multilayer circuit board and semiconductor device |
JP4392157B2 (ja) * | 2001-10-26 | 2009-12-24 | パナソニック電工株式会社 | 配線板用シート材及びその製造方法、並びに多層板及びその製造方法 |
JP2005011883A (ja) * | 2003-06-17 | 2005-01-13 | Shinko Electric Ind Co Ltd | 配線基板、半導体装置および配線基板の製造方法 |
IL171378A (en) * | 2005-10-11 | 2010-11-30 | Dror Hurwitz | Integrated circuit support structures and the fabrication thereof |
US7682972B2 (en) * | 2006-06-01 | 2010-03-23 | Amitec-Advanced Multilayer Interconnect Technoloiges Ltd. | Advanced multilayer coreless support structures and method for their fabrication |
US8686300B2 (en) * | 2008-12-24 | 2014-04-01 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing the same |
US9269593B2 (en) * | 2012-05-29 | 2016-02-23 | Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. | Multilayer electronic structure with integral stepped stacked structures |
US8987602B2 (en) * | 2012-06-14 | 2015-03-24 | Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. | Multilayer electronic support structure with cofabricated metal core |
JP2017152536A (ja) * | 2016-02-24 | 2017-08-31 | イビデン株式会社 | プリント配線板及びその製造方法 |
KR102608521B1 (ko) * | 2016-05-27 | 2023-12-04 | 엘지이노텍 주식회사 | 인쇄회로기판 및 이의 제조 방법 |
TWI713842B (zh) * | 2018-05-10 | 2020-12-21 | 恆勁科技股份有限公司 | 覆晶封裝基板之製法及其結構 |
-
2020
- 2020-06-17 CN CN202010551905.3A patent/CN111741592B/zh active Active
- 2020-07-24 US US17/906,853 patent/US20230199957A1/en active Pending
- 2020-07-24 WO PCT/CN2020/104572 patent/WO2021253574A1/zh active Application Filing
- 2020-07-24 JP JP2022557811A patent/JP7450063B2/ja active Active
- 2020-07-24 KR KR1020227032857A patent/KR20220142526A/ko not_active Application Discontinuation
- 2020-09-16 TW TW109131952A patent/TWI743994B/zh active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003163323A (ja) * | 2001-11-27 | 2003-06-06 | Sony Corp | 回路モジュール及びその製造方法 |
JP2007520881A (ja) * | 2004-01-14 | 2007-07-26 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 単一のバイアにより固定されたパッドをもつ多層セラミック基板及びこれを形成する方法 |
WO2008111408A1 (ja) * | 2007-03-09 | 2008-09-18 | Murata Manufacturing Co., Ltd. | 多層配線基板及びその製造方法 |
WO2013058351A1 (ja) * | 2011-10-21 | 2013-04-25 | 株式会社村田製作所 | 多層配線基板、プローブカード及び多層配線基板の製造方法 |
JP2016162835A (ja) * | 2015-02-27 | 2016-09-05 | イビデン株式会社 | 多層配線板 |
JP2019102660A (ja) * | 2017-12-04 | 2019-06-24 | 富士通株式会社 | 電子装置及び電子装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN111741592A (zh) | 2020-10-02 |
US20230199957A1 (en) | 2023-06-22 |
CN111741592B (zh) | 2021-09-21 |
TWI743994B (zh) | 2021-10-21 |
KR20220142526A (ko) | 2022-10-21 |
JP7450063B2 (ja) | 2024-03-14 |
TW202202017A (zh) | 2022-01-01 |
WO2021253574A1 (zh) | 2021-12-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6079993B2 (ja) | 多層穴を製作するためのプロセス | |
JP3112059B2 (ja) | 薄膜多層配線基板及びその製法 | |
US9269593B2 (en) | Multilayer electronic structure with integral stepped stacked structures | |
KR101385007B1 (ko) | 상이한 치수를 갖는 비아를 구비한 다층 전자 구조체 | |
TWI556702B (zh) | 具有在平面內方向上延伸的一體化通孔的多層電子結構 | |
JP2014239200A (ja) | 新規な終端部およびチップと基板との間の連結部 | |
TWI625994B (zh) | 具有全厚度同軸結構的多層電子結構 | |
JP2014003266A (ja) | 一体的金属コアを備えた多層電子支持構造体 | |
TW201413907A (zh) | 具有新型傳輸線的多層電子結構 | |
JP6264597B2 (ja) | 多層電子支持構造体の層間の位置合わせ | |
JP2023518965A (ja) | 多層基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220922 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230912 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231211 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240227 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240304 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7450063 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |