JP2010287874A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2010287874A5 JP2010287874A5 JP2009263134A JP2009263134A JP2010287874A5 JP 2010287874 A5 JP2010287874 A5 JP 2010287874A5 JP 2009263134 A JP2009263134 A JP 2009263134A JP 2009263134 A JP2009263134 A JP 2009263134A JP 2010287874 A5 JP2010287874 A5 JP 2010287874A5
- Authority
- JP
- Japan
- Prior art keywords
- dielectric layer
- layer
- release film
- auxiliary dielectric
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (8)
- 対向する2つの表面を有する離型膜と、前記離型膜の表面にそれぞれ形成され、前記離型膜を被覆する第1の補助誘電体層と、前記第1の補助誘電体層にそれぞれ形成された金属層とからなり、それらの前記金属層の上に有効領域が定められた基材を用意する工程と、
前記金属層に内部回路層を形成する工程と、
前記の各第1の補助誘電体層及び前記内部回路層の上にビルドアップ構造を形成し、前記の各ビルドアップ構造の最外層の表面に複数の第1の電気接触パッドを有するようにすることで、前記離型膜の2つの表面上に基礎基板を形成する工程と、
前記有効領域以外の部分を除去する工程と、
前記離型膜を除去する工程と、
前記第1の補助誘電体層の上に複数の誘電体層開口を形成することで、前記基礎基板を基板本体として形成し、前記内部回路層の一部が前記の各誘電体層開口に対応して露出されるようにすることで第2の電気接触パッドを構成する工程と、
を備えていることを特徴とするパッケージ基板の製造方法。 - 前記基材の製造方法が、
前記離型膜を用意する工程と、
前記離型膜の対向する2つの表面上に前記第1の補助誘電体層及び前記金属層を順次に設け、前記第1の補助誘電体層の面積を前記離型膜の面積よりも大きくし、前記金属層の面積を前記第1の補助誘電体層の面積よりも大きくするようにする工程と、
前記の各金属層、前記第1の補助誘電体層、及び前記離型膜を圧合する工程と、
を備えていることを特徴とする請求項1に記載のパッケージ基板の製造方法。 - 対向する2つの表面を有する離型膜と、前記離型膜の表面にそれぞれ形成され、前記離型膜を被覆する第1の補助誘電体層と、前記第1の補助誘電体層にそれぞれ形成されたコア板とからなり、前記の各コア板が対向する第1及び第2の表面を有し、前記第1及び第2の表面上に内層回路を有し、前記の各コア板の前記第2の表面が前記第1の補助誘電体層の上に結合され、前記の各コア板の前記第1の表面上に有効領域が定められた基材を用意する工程と、
前記の各コア板の第1の表面上にビルドアップ構造が形成されることで、前記離型膜の2つの表面上に基礎基板が形成され、前記の各ビルドアップ構造の最外層の表面が複数の第1の電気接触パッドを有するようにする工程と、
前記の各有効領域以外の部分を除去する工程と、
前記離型膜を除去する工程と、
前記第1の補助誘電体層の上に複数の誘電体層開口を形成することで、前記基礎基板を基板本体として形成し、前記コア板の前記第2の表面上の前記内層回路が前記の各誘電体層開口に対応して露出されるようにすることで第2の電気接触パッドを構成する工程と、
を備えていることを特徴とするパッケージ基板の製造方法。 - 前記基材の製造方法が、
前記離型膜を用意する工程と、
前記離型膜の対向する2つの表面上に前記第1の補助誘電体層及び前記コア板を順次に設け、前記第1の補助誘電体層の面積を前記離型膜の面積よりも大きくし、前記の各コア板の面積を前記第1の補助誘電体層の面積よりも大きくすることにより、前記の各コア板が前記第1の補助誘電体層を完全に被覆するようにする工程と、
前記の各コア板、前記第1の補助誘電体層、及び前記離型膜を圧合する工程と、
を備えていることを特徴とする請求項3に記載のパッケージ基板の製造方法。 - 前記第1及び第2の表面上の前記内層回路に電気的に接続されるように前記コア板の中に導電貫通孔をさらに有していることを特徴とする請求項3に記載のパッケージ基板の製造方法。
- 前記基材が前記コア板の前記第1の表面上に設けられた第2の補助誘電体層及び前記第2の補助誘電体層の上に設けられた金属層をさらに有していることを特徴とする請求項3に記載のパッケージ基板の製造方法。
- 前記基材の製造方法が、
前記離型膜を用意する工程と、
前記離型膜の対向する2つの表面上に前記第1の補助誘電体層、前記コア板、前記第2の補助誘電体層及び前記金属層を順次に設け、前記第1の補助誘電体層の面積を前記離型膜の面積よりも大きくし、前記の各コア板の面積を前記第1の補助誘電体層の面積よりも大きくし、前記金属層の面積を前記第2の補助誘電体層及び前記コア板の面積よりも大きくすることにより、前記金属層が前記第2の補助誘電体層及び前記コア板を完全に被覆するようにする工程と、
前記の各コア板、前記金属層、前記第1の補助誘電体層、前記第2の補助誘電体層、及び前記離型膜を圧合する工程と、
を備えていることを特徴とする請求項6に記載のパッケージ基板の製造方法。 - 前記金属層に内部回路層が形成されることにより、前記ビルドアップ構造が前記第2の補助誘電体層及び前記内部回路層の上に設けられ、前記内部回路層が前記第2の補助誘電体層における内部導電ビアを有し、前記内層回路に電気的に接続されていることを特徴とする請求項6に記載のパッケージ基板の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW098119494 | 2009-06-11 | ||
TW098119494A TWI365026B (en) | 2009-06-11 | 2009-06-11 | Method for fabricating packaging substrate and base therefor |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010287874A JP2010287874A (ja) | 2010-12-24 |
JP2010287874A5 true JP2010287874A5 (ja) | 2013-01-10 |
JP5390346B2 JP5390346B2 (ja) | 2014-01-15 |
Family
ID=43305372
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009263134A Expired - Fee Related JP5390346B2 (ja) | 2009-06-11 | 2009-11-18 | パッケージ基板の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8168513B2 (ja) |
JP (1) | JP5390346B2 (ja) |
TW (1) | TWI365026B (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102008003971A1 (de) * | 2008-01-11 | 2009-07-16 | Ledon Lighting Jennersdorf Gmbh | Leuchtdiodenanordnung mit Schutzrahmen |
TWI365026B (en) * | 2009-06-11 | 2012-05-21 | Unimicron Technology Corp | Method for fabricating packaging substrate and base therefor |
TWI390692B (zh) | 2009-06-23 | 2013-03-21 | Unimicron Technology Corp | 封裝基板與其製法暨基材 |
KR101216926B1 (ko) * | 2011-07-12 | 2012-12-28 | 삼성전기주식회사 | 캐리어 부재와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법 |
KR101776322B1 (ko) | 2011-09-02 | 2017-09-07 | 엘지이노텍 주식회사 | 칩 패키지 부재 제조 방법 |
TWI442482B (zh) * | 2011-10-17 | 2014-06-21 | Advance Materials Corp | 封裝基板之製法 |
US8685761B2 (en) * | 2012-02-02 | 2014-04-01 | Harris Corporation | Method for making a redistributed electronic device using a transferrable redistribution layer |
JP5955050B2 (ja) * | 2012-03-26 | 2016-07-20 | 京セラ株式会社 | 配線基板の製造方法 |
JP6054080B2 (ja) * | 2012-07-20 | 2016-12-27 | 新光電気工業株式会社 | 支持体及びその製造方法、配線基板の製造方法、電子部品装置の製造方法、配線構造体 |
TWI484600B (zh) * | 2012-08-15 | 2015-05-11 | Unimicron Technology Corp | 無核心封裝基板及其製法 |
CN103681586B (zh) * | 2012-08-30 | 2016-07-06 | 欣兴电子股份有限公司 | 无核心封装基板及其制法 |
CN103681559B (zh) * | 2012-09-25 | 2016-11-09 | 宏启胜精密电子(秦皇岛)有限公司 | 芯片封装基板和结构及其制作方法 |
TWI461135B (zh) * | 2013-03-01 | 2014-11-11 | Nan Ya Printed Circuit Board | 製作電路板之方法 |
CN104254197B (zh) * | 2013-06-27 | 2017-10-27 | 碁鼎科技秦皇岛有限公司 | 电路板及其制作方法 |
TWI474449B (zh) * | 2013-09-27 | 2015-02-21 | Subtron Technology Co Ltd | 封裝載板及其製作方法 |
TWI474450B (zh) * | 2013-09-27 | 2015-02-21 | Subtron Technology Co Ltd | 封裝載板及其製作方法 |
TWI571994B (zh) * | 2015-06-30 | 2017-02-21 | 旭德科技股份有限公司 | 封裝基板及其製作方法 |
KR101672641B1 (ko) * | 2015-07-01 | 2016-11-03 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스 |
JP7172597B2 (ja) * | 2016-08-05 | 2022-11-16 | 三菱瓦斯化学株式会社 | 支持基板、支持基板付積層体及び半導体素子搭載用パッケージ基板の製造方法 |
US11640934B2 (en) * | 2018-03-30 | 2023-05-02 | Intel Corporation | Lithographically defined vertical interconnect access (VIA) in dielectric pockets in a package substrate |
US10624213B1 (en) * | 2018-12-20 | 2020-04-14 | Intel Corporation | Asymmetric electronic substrate and method of manufacture |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW558743B (en) * | 2001-08-22 | 2003-10-21 | Semiconductor Energy Lab | Peeling method and method of manufacturing semiconductor device |
JP3854910B2 (ja) * | 2002-08-21 | 2006-12-06 | 日本特殊陶業株式会社 | 配線基板の製造方法及び配線基板 |
JP2004087701A (ja) * | 2002-08-26 | 2004-03-18 | Nec Toppan Circuit Solutions Toyama Inc | 多層配線構造の製造方法および半導体装置の搭載方法 |
JP4267903B2 (ja) * | 2002-11-29 | 2009-05-27 | 日本特殊陶業株式会社 | 多層配線基板の製造方法 |
JP2004186265A (ja) * | 2002-11-29 | 2004-07-02 | Ngk Spark Plug Co Ltd | 多層配線基板の製造方法 |
JP2004214273A (ja) * | 2002-12-27 | 2004-07-29 | Ngk Spark Plug Co Ltd | 片面積層配線基板の製造方法 |
JP4866268B2 (ja) * | 2007-02-28 | 2012-02-01 | 新光電気工業株式会社 | 配線基板の製造方法及び電子部品装置の製造方法 |
TWI365026B (en) * | 2009-06-11 | 2012-05-21 | Unimicron Technology Corp | Method for fabricating packaging substrate and base therefor |
-
2009
- 2009-06-11 TW TW098119494A patent/TWI365026B/zh active
- 2009-11-18 JP JP2009263134A patent/JP5390346B2/ja not_active Expired - Fee Related
-
2010
- 2010-05-14 US US12/780,439 patent/US8168513B2/en not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010287874A5 (ja) | ||
JP2011009686A5 (ja) | ||
JP5390346B2 (ja) | パッケージ基板の製造方法 | |
TWI413475B (zh) | 電氣結構製程及電氣結構 | |
JP2011258772A5 (ja) | ||
JP2014056925A5 (ja) | ||
JP2011040702A5 (ja) | ||
JP2010141204A5 (ja) | ||
JP2009267310A5 (ja) | ||
JP2012134500A5 (ja) | ||
JP2011187800A5 (ja) | ||
JP2011003758A5 (ja) | ||
TW200731897A (en) | Method for fabricating circuit board with conductive structure | |
JP2011176279A5 (ja) | ||
JP2009252859A5 (ja) | ||
JP2010219121A5 (ja) | 半導体装置及びその製造方法、電子装置 | |
JP2009176791A5 (ja) | ||
TW200944072A (en) | Method for manufacturing a substrate having embedded component therein | |
JP2010092943A5 (ja) | ||
JP2007194663A5 (ja) | ||
TW200820865A (en) | Circuit board structure having embedded compacitor and fabrication method thereof | |
JP2010087221A5 (ja) | ||
JP2011187863A5 (ja) | ||
JP2009105311A5 (ja) | ||
CN105448856B (zh) | 芯片封装结构、制作方法及芯片封装基板 |