JP2011003758A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2011003758A5 JP2011003758A5 JP2009146016A JP2009146016A JP2011003758A5 JP 2011003758 A5 JP2011003758 A5 JP 2011003758A5 JP 2009146016 A JP2009146016 A JP 2009146016A JP 2009146016 A JP2009146016 A JP 2009146016A JP 2011003758 A5 JP2011003758 A5 JP 2011003758A5
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- forming
- wiring pattern
- reinforcing plate
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Description
本発明の一観点によれば、貫通部と、該貫通部の周囲に形成された貫通孔と、該貫通孔の一方の端部側に配置された第1の面とを有する補強板と、
半導体基板及び該半導体基板の表面側に形成された半導体集積回路を有し、前記補強板と略等しい厚さとされたチップ本体と、前記半導体集積回路の上面に設けられ、前記半導体集積回路と電気的に接続されると共に、接続面を有した複数の電極パッドとを備え、前記チップ本体の電極パッド形成面と前記補強板の第1の面とが略面一となるように、前記貫通部に収容された半導体チップと、
複数の前記電極パッドの接続面に設けられた内部接続端子と、
前記貫通孔に設けられた貫通電極と、
前記半導体チップ、該半導体チップと前記補強板との隙間、前記補強板の第1の面、及び該補強板の第1の面の反対側に位置する前記補強板の第2の面に設けられ、前記半導体チップを封止する樹脂部材と、
前記補強板の第1の面側に配置された部分の前記樹脂部材に設けられ、前記貫通電極の一方の端面及び前記内部接続端子の端面と接続された第1の配線パターンと、
前記補強板の第2の面側に配置された部分の前記樹脂部材に設けられ、前記貫通電極の他方の端面と接続された第2の配線パターンと、を備え、
前記補強板の材料は、前記半導体基板と同じ材料であることを特徴とする半導体装が提供される。
半導体基板及び該半導体基板の表面側に形成された半導体集積回路を有し、前記補強板と略等しい厚さとされたチップ本体と、前記半導体集積回路の上面に設けられ、前記半導体集積回路と電気的に接続されると共に、接続面を有した複数の電極パッドとを備え、前記チップ本体の電極パッド形成面と前記補強板の第1の面とが略面一となるように、前記貫通部に収容された半導体チップと、
複数の前記電極パッドの接続面に設けられた内部接続端子と、
前記貫通孔に設けられた貫通電極と、
前記半導体チップ、該半導体チップと前記補強板との隙間、前記補強板の第1の面、及び該補強板の第1の面の反対側に位置する前記補強板の第2の面に設けられ、前記半導体チップを封止する樹脂部材と、
前記補強板の第1の面側に配置された部分の前記樹脂部材に設けられ、前記貫通電極の一方の端面及び前記内部接続端子の端面と接続された第1の配線パターンと、
前記補強板の第2の面側に配置された部分の前記樹脂部材に設けられ、前記貫通電極の他方の端面と接続された第2の配線パターンと、を備え、
前記補強板の材料は、前記半導体基板と同じ材料であることを特徴とする半導体装が提供される。
また、請求項1ないし4のうち、いずれか1項記載の半導体装置の製造方法であって、
前記チップ本体と略等しい厚さで、かつ前記半導体基板と同じ材料により構成され、複数の半導体装置形成領域を有し、複数の前記補強板の母材となる基材を準備する基材準備工程と、
前記基材に、前記貫通部及び前記貫通孔を同時に形成する貫通部及び貫通孔形成工程と、
前記貫通孔に前記貫通電極を形成する貫通電極形成工程と、
前記基材の下面に、前記貫通部の下端を塞ぐように、半硬化状態とされた第1の絶縁樹脂層を貼り付ける第1の絶縁樹脂層貼付工程と、
半硬化状態とされ、前記貫通部により露出された部分の前記第1の絶縁樹脂層の上面と前記チップ本体の背面とを接触させることで、前記貫通部に、前記内部接続端子が形成された前記半導体チップを収容する半導体チップ収容工程と、
前記半導体チップ収容工程後に、押圧板の平坦な面に半硬化状態とされた第2の絶縁樹脂層を配置し、次いで、複数の前記内部接続端子と接触するまで前記押圧板を押圧して、半硬化状態とされた前記第2の絶縁樹脂層を前記基材の上面、前記チップ本体の電極パッド形成面、及び複数の前記内部接続端子の側面に貼り付けることで、半硬化状態とされた前記第2の絶縁樹脂層により前記貫通部の上端を塞ぐ、第2の絶縁樹脂層貼付工程と、
前記第2の絶縁樹脂層貼付工程後に、前記押圧板を押圧した状態で前記第1及び第2の絶縁樹脂層を加熱して、半硬化状態とされた前記第1及び第2の絶縁樹脂層を完全に硬化させることにより、完全に硬化した前記第1及び第2の絶縁樹脂層により構成された前記樹脂部材を形成する樹脂硬化工程と、
前記基材の上面側に形成された部分の前記樹脂部材に、前記貫通電極の一方の端面を露出する第1の開口部を形成すると共に、前記基材の下面側に形成された部分の前記樹脂部材に、前記貫通電極の他方の端面を露出する第2の開口部を形成する第1及び第2の開口部形成工程と、
前記基材の上面側に形成された部分の前記樹脂部材の上面、前記内部接続端子の端面、及び前記第1の開口部に、前記第1の配線パターンを形成すると共に、前記基材の下面側に形成された部分の前記樹脂部材の下面及び前記第2の開口部に、前記第2の配線パターンを形成する配線パターン形成工程と、
前記配線パターン形成工程後に、前記基材を切断することで複数の補強板を形成する切断工程と、を含んでもよい。
前記チップ本体と略等しい厚さで、かつ前記半導体基板と同じ材料により構成され、複数の半導体装置形成領域を有し、複数の前記補強板の母材となる基材を準備する基材準備工程と、
前記基材に、前記貫通部及び前記貫通孔を同時に形成する貫通部及び貫通孔形成工程と、
前記貫通孔に前記貫通電極を形成する貫通電極形成工程と、
前記基材の下面に、前記貫通部の下端を塞ぐように、半硬化状態とされた第1の絶縁樹脂層を貼り付ける第1の絶縁樹脂層貼付工程と、
半硬化状態とされ、前記貫通部により露出された部分の前記第1の絶縁樹脂層の上面と前記チップ本体の背面とを接触させることで、前記貫通部に、前記内部接続端子が形成された前記半導体チップを収容する半導体チップ収容工程と、
前記半導体チップ収容工程後に、押圧板の平坦な面に半硬化状態とされた第2の絶縁樹脂層を配置し、次いで、複数の前記内部接続端子と接触するまで前記押圧板を押圧して、半硬化状態とされた前記第2の絶縁樹脂層を前記基材の上面、前記チップ本体の電極パッド形成面、及び複数の前記内部接続端子の側面に貼り付けることで、半硬化状態とされた前記第2の絶縁樹脂層により前記貫通部の上端を塞ぐ、第2の絶縁樹脂層貼付工程と、
前記第2の絶縁樹脂層貼付工程後に、前記押圧板を押圧した状態で前記第1及び第2の絶縁樹脂層を加熱して、半硬化状態とされた前記第1及び第2の絶縁樹脂層を完全に硬化させることにより、完全に硬化した前記第1及び第2の絶縁樹脂層により構成された前記樹脂部材を形成する樹脂硬化工程と、
前記基材の上面側に形成された部分の前記樹脂部材に、前記貫通電極の一方の端面を露出する第1の開口部を形成すると共に、前記基材の下面側に形成された部分の前記樹脂部材に、前記貫通電極の他方の端面を露出する第2の開口部を形成する第1及び第2の開口部形成工程と、
前記基材の上面側に形成された部分の前記樹脂部材の上面、前記内部接続端子の端面、及び前記第1の開口部に、前記第1の配線パターンを形成すると共に、前記基材の下面側に形成された部分の前記樹脂部材の下面及び前記第2の開口部に、前記第2の配線パターンを形成する配線パターン形成工程と、
前記配線パターン形成工程後に、前記基材を切断することで複数の補強板を形成する切断工程と、を含んでもよい。
Claims (7)
- 貫通部と、該貫通部の周囲に形成された貫通孔と、該貫通孔の一方の端部側に配置された第1の面とを有する補強板と、
半導体基板及び該半導体基板の表面側に形成された半導体集積回路を有し、前記補強板と略等しい厚さとされたチップ本体と、前記半導体集積回路の上面に設けられ、前記半導体集積回路と電気的に接続されると共に、接続面を有した複数の電極パッドとを備え、前記チップ本体の電極パッド形成面と前記補強板の第1の面とが略面一となるように、前記貫通部に収容された半導体チップと、
複数の前記電極パッドの接続面に設けられた内部接続端子と、
前記貫通孔に設けられた貫通電極と、
前記半導体チップ、該半導体チップと前記補強板との隙間、前記補強板の第1の面、及び該補強板の第1の面の反対側に位置する前記補強板の第2の面に設けられ、前記半導体チップを封止する樹脂部材と、
前記補強板の第1の面側に配置された部分の前記樹脂部材に設けられ、前記貫通電極の一方の端面及び前記内部接続端子の端面と接続された第1の配線パターンと、
前記補強板の第2の面側に配置された部分の前記樹脂部材に設けられ、前記貫通電極の他方の端面と接続された第2の配線パターンと、を備え、
前記補強板の材料は、前記半導体基板と同じ材料であることを特徴とする半導体装置。 - 前記貫通孔の側面には絶縁膜が設けられ、
前記貫通電極は、前記絶縁膜を介して、前記貫通孔に設けられている請求項1記載の半導体装置。 - 前記補強板の第1の面側に配置された部分の前記樹脂部材に積層され、前記第1の配線パターンを覆う第1の絶縁層と、
前記樹脂部材と接触する前記第1の絶縁層の第1の面の反対側に位置する前記前記第1の絶縁層の第2の面に設けられた第1の外部接続用パッドと、
前記第1の配線パターンと前記第1の外部接続用パッドとの間に位置する部分の前記第1の絶縁層を貫通すると共に、前記第1の配線パターン及び前記第1の外部接続用パッドと接続された第1のビアと、
前記補強板の第2の面側に配置された部分の前記樹脂部材に積層され、前記第2の配線パターンを覆う第2の絶縁層と、
前記樹脂部材と接触する前記第2の絶縁層の第1の面の反対側に位置する前記前記第2の絶縁層の第2の面に設けられた第2の外部接続用パッドと、
前記第2の配線パターンと前記第2の外部接続用パッドとの間に位置する部分の前記第2の絶縁層を貫通すると共に、前記第2の配線パターン及び前記第2の外部接続用パッドと接続された第2のビアと、を備えたことを特徴とする請求項1又は2記載の半導体装置。 - 前記半導体基板及び前記補強板の材料は、シリコンであることを特徴とする請求項1ないし3のうち、いずれか1項記載の半導体装置。
- 請求項1ないし4のうち、いずれか1項記載の半導体装置の製造方法であって、
前記チップ本体と略等しい厚さで、かつ前記半導体基板と同じ材料により構成され、複数の半導体装置形成領域を有し、複数の前記補強板の母材となる基材を準備する基材準備工程と、
前記基材に、前記貫通部及び前記貫通孔を同時に形成する貫通部及び貫通孔形成工程と、
前記貫通孔に前記貫通電極を形成する貫通電極形成工程と、
前記基材の下面に、前記貫通部の下端を塞ぐように、半硬化状態とされた第1の絶縁樹脂層を貼り付ける第1の絶縁樹脂層貼付工程と、
半硬化状態とされ、前記貫通部により露出された部分の前記第1の絶縁樹脂層の上面と前記チップ本体の背面とを接触させることで、前記貫通部に、前記内部接続端子が形成された前記半導体チップを収容する半導体チップ収容工程と、
前記半導体チップ収容工程後に、押圧板の平坦な面に半硬化状態とされた第2の絶縁樹脂層を配置し、次いで、複数の前記内部接続端子と接触するまで前記押圧板を押圧して、半硬化状態とされた前記第2の絶縁樹脂層を前記基材の上面、前記チップ本体の電極パッド形成面、及び複数の前記内部接続端子の側面に貼り付けることで、半硬化状態とされた前記第2の絶縁樹脂層により前記貫通部の上端を塞ぐ、第2の絶縁樹脂層貼付工程と、
前記第2の絶縁樹脂層貼付工程後に、前記押圧板を押圧した状態で前記第1及び第2の絶縁樹脂層を加熱して、半硬化状態とされた前記第1及び第2の絶縁樹脂層を完全に硬化させることにより、完全に硬化した前記第1及び第2の絶縁樹脂層により構成された前記樹脂部材を形成する樹脂硬化工程と、
前記基材の上面側に形成された部分の前記樹脂部材に、前記貫通電極の一方の端面を露出する第1の開口部を形成すると共に、前記基材の下面側に形成された部分の前記樹脂部材に、前記貫通電極の他方の端面を露出する第2の開口部を形成する第1及び第2の開口部形成工程と、
前記基材の上面側に形成された部分の前記樹脂部材の上面、前記内部接続端子の端面、及び前記第1の開口部に、前記第1の配線パターンを形成すると共に、前記基材の下面側に形成された部分の前記樹脂部材の下面及び前記第2の開口部に、前記第2の配線パターンを形成する配線パターン形成工程と、
前記配線パターン形成工程後に、前記基材を切断することで複数の補強板を形成する切断工程と、を含むことを特徴とする半導体装置の製造方法。 - 前記貫通部及び貫通孔形成工程と前記貫通電極形成工程との間に、前記貫通孔の側面に絶縁膜を形成する絶縁膜形成工程を設け、
前記貫通電極形成工程では、前記絶縁膜が形成された前記貫通孔に前記貫通電極を形成する請求項5記載の半導体装置の製造方法。 - 前記配線パターン形成工程と前記切断工程との間に、
前記基材の上面側に配置された部分の前記樹脂部材の上面に積層され、前記第1の配線パターンを露出する第3の開口部を有する第1の絶縁層を形成すると共に、前記基材の下面側に配置された部分の前記樹脂部材の下面に積層され、前記第2の配線パターンを露出する第4の開口部を有する第2の絶縁層を形成する絶縁層形成工程と、
前記絶縁層形成工程後に、前記第1のビア及び前記第2のビアと、前記第1の外部接続用パッド及び前記第2の外部接続用パッドとを同時に形成するビア及び外部接続用パッド形成工程と、を設けたことを特徴とする請求項5又は6記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009146016A JP5280945B2 (ja) | 2009-06-19 | 2009-06-19 | 半導体装置及びその製造方法 |
US12/793,732 US8564116B2 (en) | 2009-06-19 | 2010-06-04 | Semiconductor device with reinforcement plate and method of forming same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009146016A JP5280945B2 (ja) | 2009-06-19 | 2009-06-19 | 半導体装置及びその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011003758A JP2011003758A (ja) | 2011-01-06 |
JP2011003758A5 true JP2011003758A5 (ja) | 2012-07-19 |
JP5280945B2 JP5280945B2 (ja) | 2013-09-04 |
Family
ID=43353547
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009146016A Active JP5280945B2 (ja) | 2009-06-19 | 2009-06-19 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8564116B2 (ja) |
JP (1) | JP5280945B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5644242B2 (ja) * | 2009-09-09 | 2014-12-24 | 大日本印刷株式会社 | 貫通電極基板及びその製造方法 |
JP2012134270A (ja) * | 2010-12-21 | 2012-07-12 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2013004576A (ja) * | 2011-06-13 | 2013-01-07 | Shinko Electric Ind Co Ltd | 半導体装置 |
JP5357241B2 (ja) * | 2011-08-10 | 2013-12-04 | 新光電気工業株式会社 | 半導体装置及び半導体装置の製造方法 |
US8780576B2 (en) * | 2011-09-14 | 2014-07-15 | Invensas Corporation | Low CTE interposer |
JP6062254B2 (ja) * | 2013-01-15 | 2017-01-18 | 株式会社ディスコ | ウエーハの加工方法 |
US9685414B2 (en) | 2013-06-26 | 2017-06-20 | Intel Corporation | Package assembly for embedded die and associated techniques and configurations |
KR101862004B1 (ko) * | 2016-02-24 | 2018-05-29 | 주식회사 에스에프에이반도체 | 임베디드 몰드형 코어리스 기판 제조방법 |
KR101870157B1 (ko) * | 2016-11-28 | 2018-06-25 | 주식회사 네패스 | 절연 프레임을 이용하여 제조된 반도체 패키지 및 이의 제조방법 |
KR20190075647A (ko) * | 2017-12-21 | 2019-07-01 | 삼성전자주식회사 | 팬-아웃 반도체 패키지 |
KR20210111003A (ko) * | 2020-03-02 | 2021-09-10 | 삼성전자주식회사 | 반도체 패키지 |
WO2024047872A1 (ja) * | 2022-09-02 | 2024-03-07 | 株式会社レゾナック | 電子部品装置を製造する方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6020629A (en) * | 1998-06-05 | 2000-02-01 | Micron Technology, Inc. | Stacked semiconductor package and method of fabrication |
JP3792445B2 (ja) * | 1999-03-30 | 2006-07-05 | 日本特殊陶業株式会社 | コンデンサ付属配線基板 |
US6271469B1 (en) * | 1999-11-12 | 2001-08-07 | Intel Corporation | Direct build-up layer on an encapsulated die package |
JP4361670B2 (ja) * | 2000-08-02 | 2009-11-11 | 富士通マイクロエレクトロニクス株式会社 | 半導体素子積層体、半導体素子積層体の製造方法、及び半導体装置 |
JP3861669B2 (ja) * | 2001-11-22 | 2006-12-20 | ソニー株式会社 | マルチチップ回路モジュールの製造方法 |
JP4418907B2 (ja) | 2003-07-30 | 2010-02-24 | 学校法人東京電機大学 | 限流器 |
JP4214969B2 (ja) * | 2004-08-16 | 2009-01-28 | 沖電気工業株式会社 | 半導体装置の製造方法 |
US8101868B2 (en) * | 2005-10-14 | 2012-01-24 | Ibiden Co., Ltd. | Multilayered printed circuit board and method for manufacturing the same |
KR100851072B1 (ko) * | 2007-03-02 | 2008-08-12 | 삼성전기주식회사 | 전자 패키지 및 그 제조방법 |
TWI328423B (en) * | 2007-09-14 | 2010-08-01 | Unimicron Technology Corp | Circuit board structure having heat-dissipating structure |
-
2009
- 2009-06-19 JP JP2009146016A patent/JP5280945B2/ja active Active
-
2010
- 2010-06-04 US US12/793,732 patent/US8564116B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011003758A5 (ja) | ||
CN105027691B (zh) | 印刷电路板及其制造方法 | |
JP2010287874A5 (ja) | ||
JP2010245259A5 (ja) | ||
US8564116B2 (en) | Semiconductor device with reinforcement plate and method of forming same | |
JP2011258772A5 (ja) | ||
US8211754B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2009176791A5 (ja) | ||
JP2009130104A5 (ja) | ||
JP2010251395A5 (ja) | ||
JP2011009686A5 (ja) | ||
JP5289832B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2010186847A5 (ja) | ||
JP2010219121A5 (ja) | 半導体装置及びその製造方法、電子装置 | |
JP2008305937A5 (ja) | ||
JP2014049477A5 (ja) | ||
JP2010087221A5 (ja) | ||
US20130234330A1 (en) | Semiconductor Packages and Methods of Formation Thereof | |
JP2014239187A5 (ja) | ||
JP2008084959A5 (ja) | ||
JP2010118589A5 (ja) | 電子部品内蔵配線基板の製造方法、電子部品内蔵配線基板及び半導体装置 | |
TW201208013A (en) | Semiconductor package and manufacturing method thereof | |
US20180337131A1 (en) | Circuit board incorporating semiconductor ic and manufacturing method thereof | |
JP2009076497A5 (ja) | ||
TW201401459A (zh) | 半導體裝置之製造方法及半導體裝置 |