JP2009252859A5 - - Google Patents

Claims (5)

1. 半導体素子と、
   前記半導体素子と一体化された態様で設けられた積層配線層と、
   前記積層配線層上で前記半導体素子を囲むように配置され、剛性を有した材料から形成されたフレームと、
   前記半導体素子の側面と前記フレームの上面及び内側側面とを覆い、前記半導体素子の電極端子が形成されている側と反対側の面を露出させて形成された封止樹脂とを備え、
   前記積層配線層は、前記半導体素子の電極端子を前記半導体素子が搭載されている側と反対側の面に設けられた外部接続端子接合用パッド部に電気的に接続する所要の数の配線層が絶縁層を介在させて積層され、前記半導体素子の電極端子が形成されている側の面に直接形成された絶縁層と、該絶縁層に設けられた開口部を充填して前記半導体素子の電極端子に直接接続された配線層とを有することを特徴とする半導体装置。
2. 剛性を有した材料からなり、かつ所要の大きさの開口部が形成された板状のフレームをテープ状の基材に貼り付けたものを用意する工程と、
   前記テープ状の基材上の、前記フレーム内の開口部に対応する部分に、半導体素子をフェースダウン実装の態様で搭載する工程と、
   前記半導体素子の側面と前記フレームの上面及び内側側面とを覆い、かつ、前記半導体素子の電極端子が形成されている側と反対側の面を露出させるように封止樹脂で封止する工程と、
   前記テープ状の基材を除去する工程と、
   所要の数の配線層を絶縁層を介在させて積層する工程であって、前記半導体素子の電極端子が形成されている側の面に直接絶縁層を形成し、該絶縁層に開口部を形成後、該開口部を充填して前記半導体素子の電極端子に直接接続される配線層を形成する工程を含み、該配線層を介して前記半導体素子の電極端子が、前記半導体素子が搭載されている側と反対側の面に設けられる外部接続端子接合用パッド部に電気的に接続されるように各配線層を積層する工程と、
   前記外部接続端子接合用パッド部が露出するように保護膜を形成する工程とを含むことを特徴とする半導体装置の製造方法。
3. 前記開口部が形成された板状のフレームをテープ状の基材に貼り付けたものを用意する工程において、前記開口部がフレーム毎に複数個配列されたものを前記テープ状の基材に貼り付けたものを用意し、
   前記半導体素子を搭載する工程において、前記テープ状の基材上の、前記フレーム内の複数個の開口部に対応する部分にそれぞれ半導体素子を搭載し、
   前記保護膜を形成する工程の後に、
   前記外部接続端子接合用パッド部に外部接続端子を接合する工程と、
   １個の半導体素子及びこれに対応するフレームを含むデバイスの単位に分割する工程とを含むことを特徴とする請求項２に記載の半導体装置の製造方法。
4. 前記開口部がフレーム毎に複数個配列されたものを前記テープ状の基材に貼り付けたものを用意する工程において、前記テープ状の基材の、前記フレームが貼り付けられている側と反対側の面に、あらかじめ薄膜配線プロセスを用いてアライメントパターンが形成された基材を配置し、
   前記フレーム内の複数個の開口部に対応する部分にそれぞれ半導体素子を搭載する工程において、前記アライメントパターンを読み取りそのパターン位置に合わせて当該半導体素子を搭載し、
   前記テープ状の基材を除去する工程において、前記アライメントパターンが形成された基材も併せて除去することを特徴とする請求項３に記載の半導体装置の製造方法。
5. 前記封止樹脂で封止する工程において、モールディング用の金型を用いて熱とプレスによる圧縮成形を行うことにより樹脂封止を行うことを特徴とする請求項２に記載の半導体装置の製造方法。