WO2023149133A1 - 半導体パッケージ及び半導体装置 - Google Patents

半導体パッケージ及び半導体装置 Download PDF

Info

Publication number
WO2023149133A1
WO2023149133A1 PCT/JP2022/047802 JP2022047802W WO2023149133A1 WO 2023149133 A1 WO2023149133 A1 WO 2023149133A1 JP 2022047802 W JP2022047802 W JP 2022047802W WO 2023149133 A1 WO2023149133 A1 WO 2023149133A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor package
organic substrate
metal plate
semiconductor chip
semiconductor
Prior art date
Application number
PCT/JP2022/047802
Other languages
English (en)
French (fr)
Inventor
正樹 高橋
広明 藤田
伸治 島岡
裕一 乃万
Original Assignee
株式会社レゾナック
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社レゾナック filed Critical 株式会社レゾナック
Publication of WO2023149133A1 publication Critical patent/WO2023149133A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks

Definitions

  • This embodiment relates to a semiconductor package and a semiconductor device.
  • a semiconductor package is constructed by mounting a semiconductor chip made of an inorganic compound such as silicon on an organic substrate containing resin or the like. may occur. Warpage of the semiconductor package is desirably suppressed because it is a factor that lowers the reliability of connection to a motherboard or the like.
  • a method of reducing the thermal expansion of the organic substrate is effective as a method of suppressing warping of the semiconductor package.
  • By reducing the thermal expansion of the organic substrate it is possible to reduce the difference in thermal expansion coefficient between the semiconductor chip and the organic substrate, thereby suppressing the occurrence of stress that causes warpage when subjected to thermal history.
  • heat dissipation members are used to improve the heat dissipation of semiconductor chips (see Patent Document 1, for example).
  • the heat dissipating member is usually made of a metal with excellent thermal conductivity, and may serve as a reinforcing member for correcting warping of the semiconductor package while improving the heat dissipating property.
  • heat radiation reinforcing member such a member provided for the purpose of heat radiation and reinforcement may be referred to as a "heat radiation reinforcing member".
  • the object of the present embodiment is to provide a semiconductor package in which the amount of change in warpage due to temperature is suppressed, and a semiconductor device having the semiconductor package.
  • the present embodiment relates to the following [1] to [13].
  • an organic substrate having a circuit; a semiconductor chip mounted on a portion of one surface of the organic substrate and electrically connected to the circuit; a metal plate that is bonded to at least a part of a region on one surface of the organic substrate where the semiconductor chip is not mounted and is not electrically connected to the circuit;
  • a semiconductor package wherein the average coefficient of thermal expansion at 30 to 260°C of the metal forming the metal plate is 3 to 15 ppm/°C.
  • the semiconductor package according to [12] The semiconductor package according to [11] above, wherein the shape of the metal plate in a plan view is a rectangular frame shape.
  • a semiconductor device comprising the semiconductor package according to any one of [1] to [12] above, and a motherboard on which the package is mounted.
  • FIG. 10 is a schematic plan view for explaining an analysis region of warpage of a semiconductor package in an example.
  • a numerical range indicated using “to” indicates a range including the numerical values before and after “to” as the minimum and maximum values, respectively.
  • the notation of a numerical range “X to Y” means a numerical range that is greater than or equal to X and less than or equal to Y.
  • the description "X or more” in this specification means X and a numerical value exceeding X.
  • the description “Y or less” in this specification means Y and a numerical value less than Y.
  • the lower and upper limits of any numerical range recited herein are optionally combined with the lower or upper limits of other numerical ranges, respectively. In the numerical ranges described herein, the lower or upper limit of the numerical range may be replaced with the values shown in the examples.
  • rectangle is intended to include complete rectangles and substantially rectangles.
  • substantially rectangular includes, for example, a rectangle having at least part of its sides curved, a rectangle having a corner portion with an R, and the like.
  • the semiconductor package of this embodiment is an organic substrate having circuitry; a semiconductor chip mounted on a portion of one surface of the organic substrate and electrically connected to the circuit; a metal plate that is bonded to at least a part of a region on one surface of the organic substrate where the semiconductor chip is not mounted and is not electrically connected to the circuit;
  • the metal forming the metal plate has an average thermal expansion coefficient of 3 to 15 ppm/°C at 30 to 260°C.
  • the semiconductor package of the present embodiment is such that the amount of change in warpage due to temperature is suppressed is not clear, it is presumed as follows.
  • the coefficient of thermal expansion of the organic substrate must be brought close to the coefficient of thermal expansion of the semiconductor chip.
  • the effect on the overall shape of the organic substrate is large.
  • a higher level of low thermal expansion is required.
  • a metal plate made of a metal having an average thermal expansion coefficient of 3 to 15 ppm/°C at 30 to 260°C is used as a heat radiation reinforcing member.
  • the average coefficient of thermal expansion of the metal plate is close to the coefficient of thermal expansion of the organic substrate, and the generation of stress due to the difference in coefficient of thermal expansion between the metal plate and the organic substrate can be suppressed.
  • the metal plate is adhered to the region where the semiconductor chip is not mounted, it is possible to suppress the generation of stress due to the difference in thermal expansion coefficient between the semiconductor chip and the metal plate or its adhesive.
  • FIG. 1(a) is a schematic plan view of a semiconductor package 10 that is one aspect of the present embodiment
  • FIG. 1(b) is a semiconductor package 10 corresponding to the AA cross section of FIG. 1(a).
  • 1 is a schematic diagram in a cross-sectional view of FIG.
  • FIG. 2 is the same as the schematic view of the semiconductor package 10 in cross section shown in FIG.
  • the semiconductor package 10 has an organic substrate 1 having a circuit, a semiconductor chip 2 and a metal plate 3 .
  • the organic substrate 1 having a circuit (hereinafter also simply referred to as "organic substrate 1") is a substrate having a circuit and an insulating layer containing an organic component.
  • the insulating layer for example, one or more selected from the group consisting of a prepreg obtained by impregnating a fiber base material with a thermosetting resin composition, and a resin film formed using a thermosetting resin composition. and an insulating layer that is a cured product of.
  • a circuit is formed on one or both surfaces of a core layer formed by curing one prepreg or a laminate of two or more prepregs, the core layer or One or both surfaces of the core layer on which the circuit is formed may have a buildup layer in which an insulating layer, which is a cured product of a prepreg or a resin film, and a circuit are alternately formed.
  • the organic substrate 1 may be a coreless substrate that does not have a core layer and is composed of buildup layers.
  • the core layer includes, for example, copper-clad laminates manufactured by Showa Denko Materials Co., Ltd. under the trade names “MCL-E-679FG”, “MCL-E-700G (R)”, “MCL-E-705G”, “MCL-E-795G” or the like may be used, and the prepreg may be formed by hot pressing.
  • the prepreg used to form the core layer include trade names "GEA-679FG”, “GEA-700G (R)", “GEA-705G”, and "GEA-795G” manufactured by Showa Denko Materials Co., Ltd. mentioned.
  • prepregs or resin films used for forming the buildup layer for example, prepregs manufactured by Showa Denko Materials Co., Ltd.
  • the average thermal expansion coefficient in the plane direction of 30 to 260 ° C. of the insulating layer of the organic substrate 1 is preferably 3 to 16 ppm / ° C., from the viewpoint of suppressing warpage due to the difference in thermal expansion coefficient from that of the semiconductor chip. It is more preferably 4 to 15 ppm/°C, still more preferably 5 to 14 ppm/°C, even more preferably 6 to 12 ppm/°C, and may be 7 to 9 ppm/°C.
  • the average thermal expansion coefficient of the insulating layer can be measured by the method described in Examples.
  • the organic substrate 1 may have via holes, through holes, etc., as required.
  • Via holes, through holes, and the like can be formed by, for example, drilling holes in the insulating layer using a drill, laser, plasma, or the like.
  • the circuit of the organic substrate 1 may be a metal foil laminated on an insulating layer processed into a circuit, or may be a circuit formed by a plating method.
  • the plating method includes, for example, an electroless plating method, an electrolytic plating method, and the like.
  • metals for plating include copper, gold, silver, nickel, platinum, molybdenum, ruthenium, aluminum, tungsten, iron, titanium, chromium, and alloys containing at least one of these metal elements. .
  • copper is preferred.
  • a method for forming a circuit for example, a known method such as a subtractive method, a full additive method, a semi-additive method (SAP: SemiAdditive Process), a modified semi-additive method (m-SAP: modified Semi-Additive Process) is used. be able to.
  • SAP SemiAdditive Process
  • m-SAP modified Semi-Additive Process
  • the organic substrate 1 may have a solder resist layer as the outermost layer, if necessary.
  • the solder resist layer can be formed, for example, by applying a solder resist, which is a photosensitive resin composition, onto the insulating layer and the circuit, and exposing and developing the solder resist.
  • a solder resist which is a photosensitive resin composition
  • Examples of the solder resist include trade names "SR7300” and "SR-F” manufactured by Showa Denko Materials Co., Ltd.
  • the thickness of the solder resist layer is not particularly limited, it is preferably 5 to 40 ⁇ m, more preferably 7 to 30 ⁇ m, still more preferably 10 to 25 ⁇ m from the viewpoint of reliability and thickness reduction.
  • the organic substrate 1 has electrodes (not shown) for electrically connecting the semiconductor chip 2 and the circuit on the surface on which the semiconductor chip 2 is mounted. Further, electrodes (not shown) for electrically connecting the circuit of the organic substrate 1 and the motherboard are provided on the surface of the organic substrate 1 opposite to the surface on which the semiconductor chip 2 is mounted. These electrodes are formed, for example, from the same metal as the metal for plating.
  • the thickness of the organic substrate 1 is not particularly limited, it is preferably 0.1 to 5 mm, more preferably 0.3 to 3 mm, and still more preferably 0.5 to 2 mm from the viewpoint of workability and ease of handling. be. Note that the thickness of the organic substrate 1 does not include the thickness of the electrodes formed on the surface.
  • the outer shape of the organic substrate 1 in plan view is rectangular.
  • the length of the four sides of the organic substrate 1, which has a rectangular outer shape in plan view is not particularly limited. More preferably, it is 50 mm or more.
  • the length of the four sides of the organic substrate 1, which has a rectangular outer shape in plan view is not particularly limited, but from the viewpoint of increasing the size of the semiconductor package, each side may be 150 mm or less, or 120 mm or less. 100 mm or less, or 70 mm or less.
  • the outer shape of the organic substrate, which has a rectangular outer shape in plan view may be square or rectangular, but is preferably square.
  • the outer shape of the organic substrate of the semiconductor package of the present embodiment in plan view is not limited to a rectangle. It may have any shape depending on its function or the like.
  • the area of the organic substrate 1 in a plan view is not particularly limited, it is preferably 900 mm 2 or more, more preferably 1,600 mm 2 or more, and still more preferably 2,500 mm 2 from the viewpoint of multifunctionality and large size of the semiconductor package. That's it.
  • the area of the organic substrate 1 in a plan view is not particularly limited. 000 mm 2 or less, or 4,900 mm 2 or less.
  • the semiconductor chip 2 is mounted on one surface of the organic substrate 1 and electrically connected to the circuit of the organic substrate 1 .
  • the term "semiconductor chip” means a semiconductor piece formed by cutting a wafer on which an integrated circuit composed of circuit elements such as transistors, resistors, and capacitors is formed.
  • Examples of the material of the semiconductor chip 2 include elemental semiconductors composed of the same type of element such as silicon and germanium; compound semiconductors such as gallium arsenide, gallium phosphide, indium phosphide, and silicon carbide; and the like.
  • Bumps are formed on the circuit formation surface of the semiconductor chip 2 for connection with the electrodes of the substrate.
  • bumps include solder balls, copper post bumps with solder on the tip, gold stud bumps, and the like.
  • solder material alloy solder of tin, silver, copper, or the like is preferable from the viewpoint of connection reliability and environmental protection.
  • SnAgCu-based, SnCu-based, SnAg-based, SnAgCuBi-based, SnZnBi-based, and SnAgInBi-based lead-free solders are preferred.
  • the height of the bump is not particularly limited, it is, for example, 10 to 300 ⁇ m.
  • the gap at the junction between the semiconductor chip 2 and the organic substrate 1 may be sealed with a liquid sealing material from the viewpoint of reliability.
  • the shape of the semiconductor chip 2 in plan view is rectangular.
  • the shape of a semiconductor chip that is rectangular in plan view may be square or rectangular, but is preferably square.
  • the shape of the semiconductor chip included in the semiconductor package of the present embodiment in a plan view is not limited to a rectangle, and may have a shape other than a rectangle depending on the desired function or the like.
  • the length of the four sides of the semiconductor chip 2, which has a rectangular shape in plan view, is determined according to the desired function and the like. 12 to 60 mm, 15 to 50 mm, 18 to 40 mm, or 20 to 30 mm.
  • the thickness of the semiconductor chip 2 is determined according to the desired function, and may be, for example, 0.1 to 5 mm, 0.3 to 3 mm, or 0.5 to 1 mm. There may be. Note that the thickness of the semiconductor chip 2 does not include the thickness of the bumps.
  • the semiconductor package 10 only one semiconductor chip 2 is mounted on one surface of the organic substrate 1, but the semiconductor package of the present embodiment is not limited to this configuration, and the organic Two or more semiconductor chips may be mounted on one surface of the substrate.
  • the semiconductor package of this embodiment two or more semiconductor chips are mounted in the opening 4 of the metal plate 3 of the semiconductor package 10 shown in FIGS. There may be.
  • the semiconductor chip 2 is exposed on the organic substrate 1, but the semiconductor chip included in the semiconductor package of this embodiment is partly or entirely semiconductor-sealed depending on the desired function. It may be sealed with a material.
  • the semiconductor chip 2 is mounted in the center of the organic substrate 1, but in the semiconductor package of this embodiment, the semiconductor chip is mounted in a position other than the center of the organic substrate according to desired functions. may have been
  • the metal plate 3 is adhered to a portion of the one surface of the organic substrate 1 where the semiconductor chip 2 is not mounted, and is not electrically connected to the circuit of the organic substrate 1 .
  • the metal plate 3 is a metal plate made of a metal having an average coefficient of thermal expansion of 3 to 15 ppm/°C at 30 to 260°C. Since the metal plate 3 is made of metal, it is excellent in heat dissipation, and serves to improve the heat dissipation of the semiconductor package and to correct the warpage of the semiconductor package 10 by its rigidity. Furthermore, since the difference in thermal expansion coefficient between the metal plate 3 and the organic substrate 1 is reduced, a semiconductor package having the metal plate 3 has a suppressed variation in warpage due to temperature.
  • the average thermal expansion coefficient at 30 to 260° C. of the metal constituting the metal plate 3 is 3 to 15 ppm/° C., preferably 4 to 15 ppm/° C., from the viewpoint of better suppressing the variation in warpage due to temperature. , more preferably 5 to 14 ppm/°C, still more preferably 6 to 13 ppm/°C, and may be 6 to 9 ppm/°C.
  • the average thermal expansion coefficient of metal at 30 to 260° C. can be measured by the method described in Examples.
  • Average thermal expansion coefficient] is preferably -5 to 10 ppm/°C, more preferably -4 to 5 ppm/°C, and still more preferably -3 to 4 ppm/ °C, more preferably -2 to 3 ppm/°C, particularly preferably -1 to 2 ppm/°C.
  • the metal constituting the metal plate 3 is preferably a copper alloy or stainless steel from the viewpoint of better suppressing the amount of change in warpage due to temperature, and an alloy of copper and tungsten, an alloy of copper and molybdenum, and stainless steel.
  • an alloy of copper and tungsten is more preferable.
  • the content of tungsten in the alloy of copper and tungsten is not particularly limited, but from the viewpoint of better suppressing the amount of change in warpage due to temperature and from the viewpoint of heat dissipation, it is preferably 65 to 90% by mass, more preferably. is 70 to 87% by mass, more preferably 75 to 85% by mass.
  • the total content of copper and tungsten in the alloy of copper and tungsten is not particularly limited, but from the viewpoint of better suppressing the amount of change in warpage due to temperature, it is preferably 95 to 100% by mass, more preferably 97% by mass. to 100% by mass, more preferably 99 to 100% by mass, and particularly preferably 99.9 to 100% by mass.
  • the content of molybdenum in the alloy of copper and molybdenum is not particularly limited, but is preferably 20 to 60% by mass, more preferably 20 to 60% by mass, from the viewpoint of better suppressing the amount of change in warpage due to temperature and from the viewpoint of heat dissipation. is 25 to 55% by mass, more preferably 30 to 50% by mass.
  • the total content of copper and molybdenum in the alloy of copper and molybdenum is not particularly limited, but from the viewpoint of better suppressing the amount of change in warpage due to temperature, it is preferably 95 to 100% by mass, more preferably 97% by mass. to 100% by mass, more preferably 99 to 100% by mass, and particularly preferably 99.9 to 100% by mass.
  • the content of chromium in the stainless steel is not particularly limited, it is preferably 10 to 25% by mass, more preferably 12 to 22% by mass, and even more preferably 12 to 22% by mass, from the viewpoint of better suppressing the amount of change in warpage due to temperature. is 16 to 18% by mass.
  • the content of iron in the stainless steel is not particularly limited, but is preferably 70 to 90% by mass, more preferably 74 to 88% by mass, and even more preferably 74 to 88% by mass, from the viewpoint of better suppressing the amount of change in warpage due to temperature. is 77 to 86% by weight, particularly preferably 80 to 85% by weight.
  • the Young's modulus of the metal forming the metal plate 3 is not particularly limited, it is preferably 150 GPa or more, more preferably 160 GPa or more, still more preferably 180 GPa or more, from the viewpoint of better suppressing the amount of change in warpage due to temperature. More preferably 200 GPa or more, particularly preferably 250 GPa or more.
  • the upper limit of the Young's modulus of the metal constituting the metal plate 3 is not particularly limited, but from the viewpoint of workability and availability, it may be 1,000 GPa or less, 600 GPa or less, or 400 GPa or less. There may be.
  • the Young's modulus of a metal can be measured by the method described in Examples.
  • the thermal conductivity of the metal forming the metal plate 3 is not particularly limited, but from the viewpoint of heat dissipation, it is preferably 20 W/m ⁇ K or more, more preferably 100 W/m ⁇ K or more, and further preferably 150 W/m ⁇ K or more. K or more, more preferably 170 W/m ⁇ K or more, particularly preferably 190 W/m ⁇ K or more.
  • the thermal conductivity of the metal forming the metal plate 3 is not particularly limited, but from the viewpoint of availability, it may be 500 W/mK or less, or 400 W/mK or less. , 300 W/m ⁇ K or less.
  • the thermal conductivity of metals can be measured by the method described in Examples.
  • the thickness of the metal plate 3 is not particularly limited. 5 mm, more preferably 1.5 to 2.5 mm.
  • the metal plate 3 may be subjected to surface treatment such as plating for purposes such as rust prevention, if necessary.
  • the outline of the metal plate 3 included in the semiconductor package 10 is rectangular in plan view.
  • the length of the four sides of the metal plate 3, which has a rectangular outer shape in plan view, is determined according to the size of the organic substrate, the desired function, and the like. , 30-150 mm, 40-120 mm, 45-100 ⁇ m, or 50-70 mm.
  • the outer shape of the metal plate, which has a rectangular outer shape in plan view may be square or rectangular, but is preferably square.
  • the outer shape of the metal plate of the semiconductor package of the present embodiment in plan view is not limited to a rectangle. It may have any shape depending on its function or the like.
  • the metal plate 3 of the semiconductor package 10 has an opening 4 in plan view.
  • the metal plate has an opening in plan view, and at least one surface of the organic substrate exposed from the opening is A mode in which a semiconductor chip is partially mounted is preferable.
  • the semiconductor chip 2 is mounted in the opening 4 in plan view, and as a result, the metal plate 3 is formed so as to continuously surround the semiconductor chip 2 .
  • the metal plate is formed so as to continuously surround the semiconductor chip in plan view, like the semiconductor package 10, from the viewpoint of better suppressing the amount of change in warpage due to temperature. It is preferable that However, depending on the desired function, the metal plate may not surround the semiconductor chip continuously.
  • the shape of the opening 4 of the metal plate 3 in plan view is rectangular.
  • the length of the four sides of the opening 4, which has a rectangular shape in plan view, is determined according to the size of the semiconductor chip, the desired function, etc. , 27-90 mm, 28-85 mm, 30-80 mm, 33-59 mm, 35-55 mm, 40-50 mm There may be.
  • the shape of the opening, which is rectangular in plan view may be square or rectangular, but is preferably square.
  • the shape of the opening in plan view is not limited to a rectangle, and may have any shape depending on the desired function.
  • the edge of the semiconductor chip 2 and the edge of the opening 4 of the metal plate 3 have a substantially constant gap.
  • the semiconductor chip 2 is mounted in the center of the opening 4 of the metal plate 3 .
  • the distance between the edge of the semiconductor chip 2 and the edge of the opening 4 of the metal plate 3 is determined according to the desired function, but for example, it may be 1 to 17 mm. It may be 5 to 13 mm, 8 to 12 mm, or 9 to 10 mm.
  • the edge of the semiconductor chip and the edge of the opening of the metal plate having the opening need not always have a constant distance, and may be spaced depending on the desired function. , intervals of different sizes may be provided, or an aspect in which there is substantially no interval may be employed.
  • the outer shape of the metal plate 3 and the shape of the opening 4 of the metal plate 3 are both rectangular in plan view, so that the shape of the metal plate 3 in plan view is a rectangular frame.
  • the sides forming the outer shape of the metal plate 3 and the corresponding sides forming the edge of the opening 4 are parallel to each other, and the width of the four sides forming the rectangular frame (distance b in FIG. 2) is It is preferably constant.
  • the width of the four sides (distance b in FIG. 2) forming the rectangle of the metal plate 3, which has a rectangular frame shape in a plan view, is determined according to the desired function and the like, and is, for example, 1 to 20 mm.
  • the widths of the four sides forming the rectangle of the metal plate do not necessarily need to have constant intervals. , may have different widths.
  • the ratio of the area where the metal plate 3 is adhered to the total area (100%) where the semiconductor chip 2 is not mounted on one side of the organic substrate 1 in plan view is the amount of change in warpage due to temperature. From the viewpoint of better suppression, preferably 8 to 98%, more preferably 15 to 90%, still more preferably 30 to 80%, even more preferably 40 to 75%, and 50 to 60% good too.
  • the organic substrate 1 and the metal plate 3 have the same outer shape in plan view, and the positions of the end portions of both outer shapes match in plan view. From the viewpoint of enhancing the function as a heat dissipation reinforcing member, it is preferable that the positions of the ends of the organic substrate and the metal plate are aligned in plan view, and the end of the organic substrate or within 5 mm or 2 mm from the end in plan view. It is more preferable that the metal plate is adhered toward the inner surface of the organic substrate from a position within the starting point, and all edges of the organic substrate or positions within 5 mm or 2 mm from all edges in plan view It is more preferable that the metal plate is adhered toward the inner surface side of the organic substrate from the starting point.
  • the shape, adhesion position, area, etc. of the metal plate in plan view are not limited to the above examples, and can be adjusted as appropriate according to the desired function.
  • the semiconductor package 10 can be manufactured by mounting a semiconductor chip 2 on an organic substrate 1 and bonding a metal plate 3 to the organic substrate 1 . Either the timing of mounting the semiconductor chip 2 on the organic substrate 1 or the timing of bonding the metal plate 3 to the organic substrate 1 may come first. It is preferable that the timing of mounting the semiconductor chip 2 on the substrate comes first.
  • a method for mounting the semiconductor chip 2 on the organic substrate 1 is not particularly limited, and a conventionally known method can be adopted. Specifically, for example, after aligning the semiconductor chip 2 and the electrodes of the organic substrate 1, they are temporarily fixed, and a reflow method and a TCB (Thermal Compression Bonding) method of heating to a temperature equal to or higher than the melting temperature of the solder constituting the bumps are used. etc. can be applied.
  • the temperature in the reflow method is not particularly limited as long as it is equal to or higher than the melting temperature of the solder.
  • the temperature in the TCB method is not particularly limited as long as it is equal to or higher than the melting temperature of the solder.
  • the semiconductor chip 2 may be attached to the organic substrate 1 using a die bonding material, a connection film such as an anisotropic conductive film, a connection paste such as a non-conductive paste, or the like.
  • the gap between the semiconductor chip 2 and the organic substrate 1 may be sealed using a liquid sealing material.
  • a part or the entire surface of the semiconductor chip 2 may be sealed with a semiconductor sealing material.
  • Conventionally known liquid sealing materials and semiconductor sealing materials can be used.
  • thermosetting adhesive As a method for adhering the metal plate 3 to the organic substrate 1, it is preferable to use an adhesive.
  • a thermosetting adhesive is preferable from the viewpoint of heat resistance.
  • the thermosetting adhesive for example, trade names "KE-1867”, “KE-1285 (A/B)", and "X-32-3126” manufactured by Shin-Etsu Chemical Co., Ltd. can be used. .
  • the adhesive is applied to the adhesive surface of the metal plate 3 to the organic substrate 1, the surface coated with the adhesive is laminated on the organic substrate 1, and the adhesive used is The metal plate 3 can be bonded onto the organic substrate 1 by heating under suitable conditions.
  • the semiconductor device of this embodiment is a semiconductor device having the semiconductor package of this embodiment and a motherboard on which it is mounted.
  • the semiconductor package can be mounted on the motherboard by, for example, a method of joining electrode pads formed on the semiconductor package to the motherboard by reflow.
  • the semiconductor package of the present embodiment since the amount of warp change due to temperature is suppressed, the amount of warp at room temperature and the amount of warp at the reflow temperature when mounted on the motherboard can be kept low. Therefore, the semiconductor device of this embodiment has excellent connection reliability.
  • Thermal conductivity was measured by a laser flash method based on JIS R 1611 (2010), using a test piece formed from the metal forming the metal plate 3 as a measurement sample.
  • Examples 1-4 A semiconductor package having the structure shown in FIGS. 1A and 1B was manufactured by the following procedure. Using the insulating layer of the insulating layer forming material shown in Table 1 as a core layer, a build-up material (manufactured by Ajinomoto Co., Inc., trade name “GX92”, thickness 30 ⁇ m) (hereinafter also referred to as “Bu”), copper foil (thickness 18 ⁇ m or 12 ⁇ m) and a solder resist (manufactured by Showa Denko Materials Co., Ltd., trade name “SR-7300”) (hereinafter also referred to as “SR”), an organic substrate 1 having the following structure (in plan view A rectangular outer shape of 60 mm ⁇ 60 mm and a thickness of 1.6 mm (hereinafter also referred to as “organic substrate 1 (A)”) was prepared.
  • a build-up material manufactured by Ajinomoto Co., Inc., trade name “GX92”, thickness 30 ⁇ m
  • Bu copper foil
  • semiconductor chip 2 (A) a semiconductor chip 2 made of silicon (rectangular shape of 25 mm ⁇ 25 mm in plan view, thickness 0.725 mm) (hereinafter referred to as “semiconductor chip 2 (A) ”) were joined by the TCB method to obtain a semiconductor chip mounting board.
  • the gap between the semiconductor chip 2 (A) and the organic substrate 1 (A) was sealed using a liquid sealing material (Showa Denko Materials Co., Ltd., trade name "CEL-C-3730 series").
  • 1(a) and 1(b) has an opening 4 (a rectangle of 44 mm x 44 mm in plan view) and is made of the material shown in Table 1 (outer shape in plan view).
  • a rectangle of 60 mm ⁇ 60 mm and a thickness of 2.5 mm (hereinafter also referred to as “metal plate 3 (A)”) was prepared.
  • the metal plate 3 (A) has a rectangular frame shape in plan view, and the width of the sides (distance b in FIG. 2) forming the rectangle is 8 mm.
  • a metal plate 3 (A) is placed on a region on which the semiconductor chip 2 (A) is not mounted among the surfaces of the semiconductor chip mounting substrate on which the semiconductor chip 2 (A) is mounted. was positioned in the center of the opening 4, and the end of the metal plate 3(A) was aligned with the end of the organic substrate 1(A) in plan view. At this time, the distance (distance a in FIG.
  • the metal plate 3 (A) uses a thermosetting silicone adhesive (manufactured by Shin-Etsu Chemical Co., Ltd., trade name “KE-1867”) as an adhesive and heats and cures it at 125 ° C. for 2 hours. , was adhered to the organic substrate 1 (A).
  • a thermosetting silicone adhesive manufactured by Shin-Etsu Chemical Co., Ltd., trade name “KE-1867”
  • Comparative Examples 1-4 A semiconductor package was manufactured in the same manner as in Examples 1 to 4, using the insulating layer forming material and metal plate 3 of the types shown in Table 1.
  • Comparative Examples 5-8 A semiconductor package was manufactured in the same manner as in Examples 1 to 4 using the insulating layer forming materials shown in Table 1 without using the metal plate 3 .
  • Examples 5-8 Using the insulating layer of the insulating layer forming material shown in Table 2 as a core layer, the organic substrate 1 having the following structure (rectangular shape of 100 mm ⁇ 100 mm in plan view, thickness 1.6 mm) (hereinafter referred to as “organic substrate 1 ( B)”) was produced. The same build-up material, copper foil and solder resist as in Example 1 were used.
  • a semiconductor chip 2 made of silicon (rectangular shape of 50 mm ⁇ 50 mm in plan view, thickness 0.725 mm) (hereinafter referred to as “semiconductor chip 2 (B) ”) was joined by a reflow method to obtain a semiconductor chip mounting substrate.
  • the gap between the semiconductor chip 2 (B) and the organic substrate 1 (B) was sealed using the same liquid sealing material as in the first embodiment.
  • 1(a) and 1(b) has an opening 4 (a rectangle of 68 mm ⁇ 68 mm in plan view) and is made of the material shown in Table 2 (outer shape in plan view).
  • a rectangle of 100 mm ⁇ 100 mm and a thickness of 2.5 mm (only SUS430 has a thickness of 2.0 mm) (hereinafter also referred to as “metal plate 3 (B)”) was prepared.
  • the metal plate 3 (B) has a rectangular frame shape in plan view, and the width of the sides (distance b in FIG. 2) forming the rectangle is 16 mm.
  • a metal plate 3 (B) is placed on a region on which the semiconductor chip 2 (B) is not mounted among the surfaces of the semiconductor chip mounting board on which the semiconductor chip 2 (B) is mounted. was positioned in the center of the opening 4, and the end of the metal plate 3(B) was aligned with the end of the organic substrate 1(B) in plan view.
  • the distance between the edge of the semiconductor chip 2 (B) and the edge of the opening 4 (distance a in FIG. 2) is 9.0 mm.
  • the metal plate 3 (B) was adhered to the organic substrate 1 (B) using the same adhesive and under the same conditions as in Example 1.
  • Comparative Examples 9 and 10 A semiconductor package was manufactured in the same manner as in Examples 5 to 8, using the insulating layer forming material and metal plate 3 of the types shown in Table 2.
  • Comparative Examples 11 and 12 A semiconductor package was manufactured in the same manner as in Examples 5 to 8 using the insulating layer forming materials shown in Table 2 without using the metal plate 3 .
  • the warpage of the semiconductor package was measured by a shadow moire method using a warpage measuring device having a heating mechanism, manufactured by Acrometrix, under the trade name of "Thermoray AXP". Specifically, the semiconductor package produced in each example was heated from 25°C to 260°C or 245°C, and the three-dimensional shape of the semiconductor package was obtained at 30°C, 260°C or 245°C. The obtained three-dimensional shape is divided into a "semiconductor chip non-mounting region" where no semiconductor chip is mounted, indicated by the hatched portion in FIG. 3A, and a semiconductor chip indicated by the hatched portion in FIG. 3B.
  • the absolute value of the difference between the amount of warpage at 30°C and the amount of warpage at 260°C or 245°C is calculated as the amount of change in warpage. bottom.
  • the amount of warpage in each region is determined by setting the lowest position as a reference height (0 ⁇ m) if the region to be analyzed exhibits upwardly convex warpage. The maximum distance from the reference height in the region was taken as a positive warpage amount.
  • ⁇ Metal plate> Cu/W: alloy of copper and tungsten (copper content is 20% by mass, tungsten content is 80% by mass), Young's modulus 330 GPa, thermal conductivity 200 W/m K ⁇ Cu: Pure copper, Young's modulus 120 GPa, thermal conductivity 394 W/m ⁇ K Cu/Mo: an alloy of copper and molybdenum (copper content of 60% by mass and molybdenum content of 40% by mass), Young's modulus of 170 GPa, thermal conductivity of 275 W/m K ⁇ SUS430: Ferritic stainless steel, which is a component described in JIS G 4303 (2012), Young's modulus 200 GPa, thermal conductivity 30 W / m K
  • the semiconductor packages of Examples 1 to 4 of the present embodiment can reduce the amount of warp change in the semiconductor chip non-mounting region compared to the semiconductor packages of Comparative Examples 1 to 8. I understand. Also, it can be seen that the semiconductor packages of Examples 1 to 4 of the present embodiment do not have a large effect on the amount of warp change in the semiconductor chip mounting area. Similarly, from the results shown in Table 2, the semiconductor packages of Examples 5 to 8 of the present embodiment can reduce the amount of warp change in the semiconductor chip non-mounting region compared to the semiconductor packages of Comparative Examples 9 to 12. I know there is.
  • the semiconductor package of the present embodiment is suitable for use in electronic components including large organic substrates, in particular, because the amount of change in warpage due to temperature is suppressed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

回路を有する有機基板と、前記有機基板の一方の面の一部に搭載され、前記回路と電気的に接続された半導体チップと、前記有機基板の一方の面のうち、前記半導体チップが搭載されていない領域の少なくとも一部に接着され、前記回路と電気的に接続されていない金属板と、を有し、前記金属板を構成する金属の３０～２６０℃の平均熱膨張率が、３～１５ｐｐｍ／℃である、半導体パッケージに関する。

Description

半導体パッケージ及び半導体装置
　本実施形態は、半導体パッケージ及び半導体装置に関する。
　近年、コンピューター等の電子機器では、使用する信号の高速化及び大容量化が進み、これらの電子機器に使用される半導体パッケージの高集積化及び高機能化も進んでいる。
　半導体パッケージは、シリコン等の無機化合物からなる半導体チップを、樹脂等を含む有機基板上に搭載して構成されるため、半導体チップと有機基板との熱膨張率の差に起因する応力によって反りが発生する場合がある。半導体パッケージの反りは、マザーボード等への接続信頼性を低下させる要因になるため、抑制されることが望ましい。
　半導体パッケージの反りを抑制する方法として、有機基板を低熱膨張化させる方法が有効である。有機基板を低熱膨張化させることによって、半導体チップと有機基板との熱膨張率の差を小さくし、熱履歴を受ける際の反りの原因になる応力の発生を抑制することが可能である。
　また、半導体チップの多機能化に伴い、半導体チップの放熱性を高めるための放熱部材が用いられている（例えば、特許文献１を参照）。放熱部材は、通常、熱伝導性に優れる金属から構成され、放熱性を高めると同時に、半導体パッケージの反りを矯正するための補強部材としての役割を担う場合もある。なお、以下の説明において、このような放熱及び補強を目的に設けられた部材を「放熱補強部材」と称する場合がある。
特開２０１７－１２６６６８号公報
　ところで、近年、半導体チップの多機能化に伴い、半導体チップを搭載する有機基板は大きくなりつつある。本発明者等の検討によると、特に、大きい有機基板の表面の一部に半導体チップを搭載した場合、室温における半導体パッケージの反り量と、半導体パッケージをマザーボードに搭載する際のリフロー温度における反り量との差が大きくなることが判明した。このような温度による反りの変化量の増大は、半導体パッケージの接続信頼性を低下させる要因になるが、従来の方法によっては十分に抑制することが困難であった。
　本実施形態は、このような現状に鑑み、温度による反りの変化量が抑制された半導体パッケージ、該半導体パッケージを有する半導体装置を提供することを課題とする。
　本発明者等は、上記課題を解決するために鋭意研究を重ねた結果、下記の本実施形態によって、上記課題を解決できることを見出した。
　すなわち、本実施形態は、下記［１］～［１３］に関するものである。
［１］回路を有する有機基板と、
　前記有機基板の一方の面の一部に搭載され、前記回路と電気的に接続された半導体チップと、
　前記有機基板の一方の面のうち、前記半導体チップが搭載されていない領域の少なくとも一部に接着され、前記回路と電気的に接続されていない金属板と、を有し、
　前記金属板を構成する金属の３０～２６０℃の平均熱膨張率が、３～１５ｐｐｍ／℃である、半導体パッケージ。
［２］前記金属板を構成する金属が、銅とタングステンとの合金、銅とモリブデンとの合金及びステンレス鋼からなる群から選択される１種以上である、上記［１］に記載の半導体パッケージ。
［３］前記銅とタングステンとの合金中におけるタングステンの含有量が、６５～９０質量％である、上記［２］に記載の半導体パッケージ。
［４］前記銅とモリブデンとの合金中におけるモリブデンの含有量が、２０～６０質量％である、上記［２］又は［３］に記載の半導体パッケージ。
［５］前記ステンレス鋼中におけるクロムの含有量が、１０～２５質量％である、上記［２］～［４］のいずれかに記載の半導体パッケージ。
［６］前記金属板を構成する金属のヤング率が、１５０ＧＰａ以上である、上記［１］～［５］のいずれかに記載の半導体パッケージ。
［７］前記金属板を構成する金属の熱伝導率が、２０Ｗ／ｍ・Ｋ以上である、上記［１］～［６］のいずれかに記載の半導体パッケージ。
［８］前記金属板の厚さが、０．５～５ｍｍである、上記［１］～［７］のいずれかに記載の半導体パッケージ。
［９］前記有機基板の平面視における面積が、９００ｍｍ２以上である、上記［１］～［８］のいずれかに記載の半導体パッケージ。
［１０］前記有機基板の平面視における外形が矩形であって、該外形が矩形である有機基板の４辺の長さが、各々、３０ｍｍ以上である、上記［１］～［９］のいずれかに記載の半導体パッケージ。
［１１］前記金属板が平面視で開口部を有し、該開口部から露出する前記有機基板の一方の面の少なくとも一部に前記半導体チップが搭載された、上記［１］～［１０］のいずれかに記載の半導体パッケージ。
［１２］前記金属板の平面視における形状が、矩形の枠状である、上記［１１］に記載の半導体パッケージ。
［１３］上記［１］～［１２］のいずれかに記載の半導体パッケージと、これを搭載したマザーボードと、を有する半導体装置。
　本実施形態によると、温度による反りの変化量が抑制された半導体パッケージ、該半導体パッケージを有する半導体装置を提供することができる。
本実施形態の半導体パッケージの一例を示す平面視における模式図（ａ）及び断面視における模式図（ｂ）である。 本実施形態の半導体パッケージの一例を示す断面視における模式図である。 実施例における半導体パッケージの反りの解析領域を説明するための平面視における模式図である。
　本明細書において、「～」を用いて示された数値範囲は、「～」の前後に記載される数値をそれぞれ最小値及び最大値として含む範囲を示す。
　例えば、数値範囲「Ｘ～Ｙ」（Ｘ、Ｙは実数）という表記は、Ｘ以上、Ｙ以下である数値範囲を意味する。そして、本明細書における「Ｘ以上」という記載は、Ｘ及びＸを超える数値を意味する。また、本明細書における「Ｙ以下」という記載は、Ｙ及びＹ未満の数値を意味する。
　本明細書中に記載されている数値範囲の下限値及び上限値は、それぞれ他の数値範囲の下限値又は上限値と任意に組み合わせられる。
　本明細書中に記載されている数値範囲において、その数値範囲の下限値又は上限値は、実施例に示されている値に置き換えてもよい。
　本明細書において「矩形」とは、完全な矩形及び略矩形を包含する意である。「略矩形」とは、例えば、辺の少なくとも一部に曲線を含む矩形、Ｒが付いた角部分を有する矩形等が含まれる。
　本明細書に記載されている作用機序は推測であって、本実施形態の効果を奏する機序を限定するものではない。
　本明細書の記載事項を任意に組み合わせた態様も本実施形態に含まれる。
［半導体パッケージ］
　本実施形態の半導体パッケージは、
　回路を有する有機基板と、
　前記有機基板の一方の面の一部に搭載され、前記回路と電気的に接続された半導体チップと、
　前記有機基板の一方の面のうち、前記半導体チップが搭載されていない領域の少なくとも一部に接着され、前記回路と電気的に接続されていない金属板と、を有し、
　前記金属板を構成する金属の３０～２６０℃の平均熱膨張率が、３～１５ｐｐｍ／℃である、半導体パッケージである。
　本実施形態の半導体パッケージが、温度による反りの変化量が抑制されたものとなる理由は定かでは無いが、以下のように推測される。
　半導体パッケージの反りを抑制するためには、有機基板の熱膨張率を半導体チップの熱膨張率に近づける必要がある。特に、大きい有機基板の表面の一部に半導体チップを搭載する場合、半導体チップを搭載した領域の反りが比較的小さかったとしても、有機基板全体の形状に及ぼす影響は大きくなるため、有機基板に対して、より高いレベルの低熱膨張化が求められる。しかしながら、上記した放熱補強部材を有機基板に接着する場合、有機基板を低熱膨張化したときに、半導体チップを搭載していない領域において、有機基板と放熱補強部材との熱膨張率の差に起因して、半導体パッケージ全体の温度による反りの変化量が大きくなるという問題が生じた。更には、放熱補強部材を半導体チップの表面上にも設けると、半導体チップと放熱補強部材又はその接着剤との熱膨張率の差に起因する応力が発生し、温度による反りの変化量のコントロールはより一層困難になる。
　一方、本実施形態の半導体パッケージは、３０～２６０℃の平均熱膨張率が３～１５ｐｐｍ／℃である金属によって構成される金属板を放熱補強部材として用いる。該金属板の平均熱膨張率は有機基板の熱膨張率と近く、金属板と有機基板との熱膨張率の差に起因する応力の発生を抑制することができる。更に、金属板は半導体チップが搭載されていない領域に接着されているため、半導体チップと金属板又はその接着剤との熱膨張率の差に起因する応力の発生も抑制することができる。これによって、半導体チップを搭載した領域の温度による反りの変化量に対する影響を抑制しながら、半導体チップを搭載していない領域の温度による反りの変化量を効果的に抑制できたものと推測される。
　以下、図面を参照しながら本実施形態について説明する。
　なお、本明細書の説明で用いる図は、便宜上、要部となる部分を拡大したり、簡略化して示している。そのため、各構成要素の寸法比率、数等は実際と同じであるとは限らない。
　図１（ａ）は、本実施形態の一態様である半導体パッケージ１０の平面視における模式図であり、図１（ｂ）は、図１（ａ）のＡ－Ａ断面に対応する半導体パッケージ１０の断面視における模式図である。また、図２は、図１（ｂ）に示す半導体パッケージ１０の断面視における模式図と同一であるが、各距離を説明するための符号を付したものである。
　半導体パッケージ１０は、回路を有する有機基板１と、半導体チップ２と、金属板３と、を有する。
＜回路を有する有機基板１＞
　回路を有する有機基板１（以下、単に「有機基板１」ともいう）は、回路と、有機成分を含む絶縁層と、を有する基板である。
　絶縁層としては、例えば、熱硬化性樹脂組成物を繊維基材に含浸して得られるプリプレグ、及び熱硬化性樹脂組成物を用いて形成される樹脂フィルムからなる群から選択される１種以上の硬化物である絶縁層等が挙げられる。
　有機基板１の構成としては、例えば、プリプレグ１枚又はプリプレグ２枚以上を積層したものを硬化させることによって形成されたコア層の一方又は両方の面に回路が形成されたもの、上記コア層又は上記回路が形成されたコア層の一方又は両方の面に、プリプレグ又は樹脂フィルムの硬化物である絶縁層と回路とが交互に層形成されたビルドアップ層を有するもの等が挙げられる。また、有機基板１は、コア層を有さず、ビルドアップ層からなるコアレス基板であってもよい。
　コア層には、例えば、昭和電工マテリアルズ株式会社製の銅張積層板である商品名「ＭＣＬ―Ｅ－６７９ＦＧ」、「ＭＣＬ―Ｅ－７００Ｇ（Ｒ）」、「ＭＣＬ―Ｅ－７０５Ｇ」、「ＭＣＬ―Ｅ－７９５Ｇ」等を用いてもよく、プリプレグを加熱加圧プレスにより形成してもよい。コア層の形成に用いられるプリプレグとしては、例えば、昭和電工マテリアルズ株式会社製の商品名「ＧＥＡ－６７９ＦＧ」「ＧＥＡ－７００Ｇ（Ｒ）」、「ＧＥＡ－７０５Ｇ」、「ＧＥＡ－７９５Ｇ」等が挙げられる。
　ビルドアップ層の形成に用いられるプリプレグ又は樹脂フィルムとしては、例えば、プリプレグとして、昭和電工マテリアルズ株式会社製の商品名「ＧＥＡ－６７９シリーズ」、「ＧＥＡ－７００Ｇ（Ｒ）」、「ＧＥＡ－７０５Ｇ」、「ＧＥＡ－７９５Ｇ」、「ＧＥＡ－７８Ｇ」、「ＧＨ－１００」、「ＧＨ－２００」、「ＡＳ－４００ＨＳ」、「ＧＷＡ－９００Ｇ」、「ＧＷ－９１０Ｇ」等が挙げられ、樹脂フィルムとしては、味の素ファインテクノ株式会社製のＡＢＦ（味の素ビルドアップフィルム）シリーズ、「ＧＸ９２」、「ＧＸ－Ｔ３１」等が挙げられる。
　これらのプリプレグ及び樹脂フィルムは、各々について、１種を単独で用いてもよく、２種以上を組み合わせて用いてもよい。
　有機基板１が有する絶縁層の３０～２６０℃の面方向における平均熱膨張率は、半導体チップとの熱膨張率の差に起因する反りを抑制するという観点から、好ましくは３～１６ｐｐｍ／℃、より好ましくは４～１５ｐｐｍ／℃、さらに好ましくは５～１４ｐｐｍ／℃、よりさらに好ましくは６～１２ｐｐｍ／℃であり、７～９ｐｐｍ／℃であってもよい。
　絶縁層の平均熱膨張率は、実施例に記載の方法によって測定することができる。
　有機基板１は、必要に応じて、ビアホール、スルーホール等を有していてもよい。
　ビアホール、スルーホール等は、例えば、ドリル、レーザー、プラズマ等を用いて絶縁層に穴あけを行うことで形成することができる。
　有機基板１が有する回路は、絶縁層に積層した金属箔を回路加工したものであってもよく、めっき法によって回路を形成したものであってもよい。
　めっき法としては、例えば、無電解めっき法、電解めっき法等が挙げられる。
　めっき用の金属としては、例えば、銅、金、銀、ニッケル、白金、モリブデン、ルテニウム、アルミニウム、タングステン、鉄、チタン、クロム、これらの金属元素のうちの少なくとも１種を含む合金等が挙げられる。これらの中でも、銅が好ましい。
　回路を形成する方法としては、例えば、サブトラクティブ法、フルアディティブ法、セミアディティブ法（ＳＡＰ：ＳｅｍｉＡｄｄｉｔｉｖｅ　Ｐｒｏｃｅｓｓ）、モディファイドセミアディティブ法（ｍ－ＳＡＰ：ｍｏｄｉｆｉｅｄ　Ｓｅｍｉ　Ａｄｄｉｔｉｖｅ　Ｐｒｏｃｅｓｓ）等の公知の方法を利用することができる。
　有機基板１は、必要に応じて、最外層にソルダーレジスト層を有していてもよい。
　ソルダーレジスト層は、例えば、感光性樹脂組成物であるソルダーレジストを絶縁層及び回路上に塗布及び露光現像する方法によって形成することができる。
　ソルダーレジストとしては、例えば、昭和電工マテリアルズ株式会社製の商品名「ＳＲ７３００」、「ＳＲ－Ｆ」等が挙げられる。
　ソルダーレジスト層の厚さは、特に限定されないが、信頼性及び薄型化の観点から、好ましくは５～４０μｍ、より好ましくは７～３０μｍ、さらに好ましくは１０～２５μｍである。
　有機基板１は、半導体チップ２が搭載される側の面に、半導体チップ２と回路とを電気的に接続するための電極（図示せず）を有する。
　また、有機基板１の半導体チップ２が搭載される側の面とは反対側の面には、有機基板１の回路とマザーボードとを電気的に接続するための電極（図示せず）を有する。
　これらの電極は、例えば、上記めっき用の金属と同じものから形成される。
　有機基板１の厚さは、特に限定されないが、加工性及び取り扱いの容易性の観点から、好ましくは０．１～５ｍｍ、より好ましくは０．３～３ｍｍ、さらに好ましくは０．５～２ｍｍである。
　なお、有機基板１の厚さには、表面に形成された電極の厚さは含めないものとする。
　有機基板１の平面視における外形は矩形である。
　平面視における外形が矩形である有機基板１の４辺の長さは、特に限定されないが、半導体パッケージの多機能化及び大型化の観点から、各々、好ましくは３０ｍｍ以上、より好ましくは４０ｍｍ以上、さらに好ましくは５０ｍｍ以上である。また、平面視における外形が矩形である有機基板１の４辺の長さは、特に限定されないが、半導体パッケージの大型化の観点から、各々、１５０ｍｍ以下であってもよく、１２０ｍｍ以下であってもよく、１００ｍｍ以下であってもよく、７０ｍｍ以下であってもよい。
　平面視における外形が矩形である有機基板の外形は、正方形であってもよく、長方形であってもよいが、正方形であることが好ましい。
　本実施形態の半導体パッケージが有する有機基板の平面視における外形は矩形に限定されず、例えば、矩形の側縁に凹凸を有する形状、側縁の一部が切り欠かれている形状等、所望する機能等に応じて如何なる形状を有していてもよい。
　有機基板１の平面視における面積は、特に限定されないが、半導体パッケージの多機能化及び大型化の観点から、好ましくは９００ｍｍ２以上、より好ましくは１，６００ｍｍ２以上、さらに好ましくは２，５００ｍｍ２以上である。また、有機基板１の平面視における面積は、特に限定されないが、半導体パッケージの大型化の観点から、２２，５００ｍｍ２以下であってもよく、１４，４００ｍｍ２以下であってもよく、１０，０００ｍｍ２以下であってもよく、４，９００ｍｍ２以下であってもよい。
＜半導体チップ２＞
　半導体チップ２は、有機基板１の一方の面に搭載され、有機基板１が有する回路に電気的に接続されている。
　なお、本実施形態において、半導体チップとは、トランジスタ、抵抗、コンデンサー等の回路素子から構成される集積回路が表面に形成されたウエハを切断して形成した半導体片を意味する。
　半導体チップ２の材質としては、例えば、シリコン、ゲルマニウム等の同一種類の元素から構成される元素半導体；ガリウムヒ素、ガリウムリン、インジウムリン、炭化珪素等の化合物半導体；などが挙げられる。
　半導体チップ２の回路形成面には、基板の電極と接続するためのバンプが形成されている。
　バンプとしては、例えば、はんだボール、銅ポストの先にはんだを配したバンプ、金スタッドバンプ等が挙げられる。
　はんだの材質としては、錫、銀、銅等の合金はんだが、接続信頼性及び環境保全の観点から好ましい。具体的には、ＳｎＡｇＣｕ系、ＳｎＣｕ系、ＳｎＡｇ系、ＳｎＡｇＣｕＢｉ系、ＳｎＺｎＢｉ系、ＳｎＡｇＩｎＢｉ系等の鉛フリーはんだが好ましく挙げられる。
　バンプの高さは、特に限定されないが、例えば、１０～３００μｍである。
　半導体チップ２と有機基板１との接合部分における間隙は、信頼性の観点から、液状封止材によって封止されていてもよい。
　半導体チップ２の平面視における形状は矩形である。
　平面視における形状が矩形である半導体チップの形状は、正方形であってもよく、長方形であってもよいが、正方形であることが好ましい。
　本実施形態の半導体パッケージが有する半導体チップの平面視における形状は矩形に限定されず、所望する機能等に応じて矩形以外の形状を有するものであってもよい。
　平面視における形状が矩形である半導体チップ２の４辺の長さは、所望する機能等に応じて決定されるが、例えば、各々、５～１００ｍｍであってもよく、１０～８０ｍｍであってもよく、１２～６０ｍｍであってもよく、１５～５０ｍｍであってもよく、１８～４０ｍｍであってもよく、２０～３０ｍｍであってもよい。
　半導体チップ２の厚さは、所望する機能等に応じて決定されるが、例えば、０．１～５ｍｍであってもよく、０．３～３ｍｍであってもよく、０．５～１ｍｍであってもよい。
　なお、半導体チップ２の厚さには、バンプの厚さは含めないものとする。
　半導体パッケージ１０において、半導体チップ２は、有機基板１の一方の面に１個のみ搭載されているが、本実施形態の半導体パッケージは、当該構成に限定されず、所望する性能に応じて、有機基板の一方の面に２個以上の半導体チップが搭載されていてもよい。例えば、本実施形態の半導体パッケージは、図１（ａ）及び（ｂ）に示される半導体パッケージ１０が有する金属板３の開口部４内に、２個以上の半導体チップが搭載されている態様であってもよい。
　半導体パッケージ１０において、半導体チップ２は、有機基板１上で露出しているが、本実施形態の半導体パッケージが有する半導体チップは、所望する機能等に応じて、その一部又は全面を半導体封止材によって封止されていてもよい。
　半導体パッケージ１０において、半導体チップ２は、有機基板１の中央に搭載されているが、本実施形態の半導体パッケージは、所望する機能等に応じて、有機基板の中央以外の位置に半導体チップが搭載されていてもよい。
＜金属板３＞
　金属板３は、有機基板１の一方の面のうち、半導体チップ２が搭載されていない領域の一部に接着され、有機基板１が有する回路と電気的に接続されていないものである。
　金属板３は、３０～２６０℃の平均熱膨張率が、３～１５ｐｐｍ／℃である金属から構成される金属板である。
　金属板３は、金属製であるため放熱性に優れ、半導体パッケージの放熱性を高めると共に、その剛性によって半導体パッケージ１０の反りを矯正する役割を担う。さらに、金属板３は、有機基板１との熱膨張率の差が低減されているため、金属板３を有する半導体パッケージは、温度による反りの変化量が抑制されたものとなる。
　金属板３を構成する金属の３０～２６０℃の平均熱膨張率は、温度による反りの変化量をより良好に抑制するという観点から、３～１５ｐｐｍ／℃であり、好ましくは４～１５ｐｐｍ／℃、より好ましくは５～１４ｐｐｍ／℃、さらに好ましくは６～１３ｐｐｍ／℃であり、６～９ｐｐｍ／℃であってもよい。
　金属の３０～２６０℃の平均熱膨張率は、実施例に記載の方法によって測定することができる。
　金属板３を構成する金属の３０～２６０℃の平均熱膨張率と、有機基板１の３０～２６０℃の面方向における平均熱膨張率との差〔金属の平均熱膨張率－有機基板１の平均熱膨張率〕は、温度による反りの変化量をより良好に抑制するという観点から、好ましくは－５～１０ｐｐｍ／℃、より好ましくは－４～５ｐｐｍ／℃、さらに好ましくは－３～４ｐｐｍ／℃、よりさらに好ましくは－２～３ｐｐｍ／℃、特に好ましくは－１～２ｐｐｍ／℃である。
　金属板３を構成する金属は、温度による反りの変化量をより良好に抑制するという観点から、銅合金、ステンレス鋼が好ましく、銅とタングステンとの合金、銅とモリブデンとの合金及びステンレス鋼からなる群から選択される１種以上が好ましく、銅とタングステンとの合金がより好ましい。
　銅とタングステンとの合金中におけるタングステンの含有量は、特に限定されないが、温度による反りの変化量をより良好に抑制するという観点及び放熱性の観点から、好ましくは６５～９０質量％、より好ましくは７０～８７質量％、さらに好ましくは７５～８５質量％である。
　銅とタングステンとの合金中における銅及びタングステンの合計含有量は、特に限定されないが、温度による反りの変化量をより良好に抑制するという観点から、好ましくは９５～１００質量％、より好ましくは９７～１００質量％、さらに好ましくは９９～１００質量％、特に好ましくは９９．９～１００質量％である。
　銅とモリブデンとの合金中におけるモリブデンの含有量は、特に限定されないが、温度による反りの変化量をより良好に抑制するという観点及び放熱性の観点から、好ましくは２０～６０質量％、より好ましくは２５～５５質量％、さらに好ましくは３０～５０質量％である。
　銅とモリブデンとの合金中における銅及びモリブデンの合計含有量は、特に限定されないが、温度による反りの変化量をより良好に抑制するという観点から、好ましくは９５～１００質量％、より好ましくは９７～１００質量％、さらに好ましくは９９～１００質量％、特に好ましくは９９．９～１００質量％である。
　ステンレス鋼中におけるクロムの含有量は、特に限定されないが、温度による反りの変化量をより良好に抑制するという観点から、好ましくは１０～２５質量％、より好ましくは１２～２２質量％、さらに好ましくは１６～１８質量％である。
　ステンレス鋼中における鉄の含有量は、特に限定されないが、温度による反りの変化量をより良好に抑制するという観点から、好ましくは７０～９０質量％、より好ましくは７４～８８質量％、さらに好ましくは７７～８６質量％、特に好ましくは８０～８５質量％である。
　金属板３を構成する金属のヤング率は、特に限定されないが、温度による反りの変化量をより良好に抑制するという観点から、好ましくは１５０ＧＰａ以上、より好ましくは１６０ＧＰａ以上、さらに好ましくは１８０ＧＰａ以上、よりさらに好ましくは２００ＧＰａ以上、特に好ましくは２５０ＧＰａ以上である。金属板３を構成する金属のヤング率の上限は、特に限定されないが、加工性及び入手容易性の観点から、１，０００ＧＰａ以下であってもよく、６００ＧＰａ以下であってもよく、４００ＧＰａ以下であってもよい。
　金属のヤング率は、実施例に記載の方法によって測定することができる。
　金属板３を構成する金属の熱伝導率は、特に限定されないが、放熱性の観点から、好ましくは２０Ｗ／ｍ・Ｋ以上、より好ましくは１００Ｗ／ｍ・Ｋ以上、さらに好ましくは１５０Ｗ／ｍ・Ｋ以上、よりさらに好ましくは１７０Ｗ／ｍ・Ｋ以上、特に好ましくは１９０Ｗ／ｍ・Ｋ以上である。また、金属板３を構成する金属の熱伝導率は、特に限定されないが、入手容易性の観点から、５００Ｗ／ｍ・Ｋ以下であってもよく、４００Ｗ／ｍ・Ｋ以下であってもよく、３００Ｗ／ｍ・Ｋ以下であってもよい。
　金属の熱伝導率は、実施例に記載の方法によって測定することができる。
　金属板３の厚さは、特に限定されないが、温度による反りの変化量をより良好に抑制するという観点、及び軽量性の観点から、好ましくは０．５～５ｍｍ、より好ましくは１～３．５ｍｍ、さらに好ましくは１．５～２．５ｍｍである。
　金属板３は、必要に応じて、防錆等を目的としためっき等の表面処理をされたものであってもよい。
　半導体パッケージ１０が有する金属板３の平面視における外形は矩形である。
　平面視における外形が矩形である金属板３の４辺の長さは、有機基板の大きさ、所望する機能等に応じて決定されるが、有機基板の面内に収まる範囲において、例えば、各々、３０～１５０ｍｍであってもよく、４０～１２０ｍｍであってもよく、４５～１００μｍであってもよく、５０～７０ｍｍであってもよい。
　平面視における外形が矩形である金属板の外形は、正方形であってもよく、長方形であってもよいが、正方形であることが好ましい。
　本実施形態の半導体パッケージが有する金属板の平面視における外形は矩形に限定されず、例えば、矩形の側縁に凹凸を有する形状、側縁の一部が切り欠かれている形状等、所望する機能等に応じて如何なる形状を有していてもよい。
　半導体パッケージ１０が有する金属板３は、平面視で開口部４を有している。
　本実施形態の半導体パッケージは、温度による反りの変化量をより良好に抑制するという観点から、金属板が平面視で開口部を有し、該開口部から露出する有機基板の一方の面の少なくとも一部に半導体チップが搭載されている態様が好ましい。
　半導体パッケージ１０において、半導体チップ２は、平面視で開口部４内に搭載されており、その結果、金属板３は、半導体チップ２の周囲を連続的に囲うように形成されている。
　本実施形態の半導体パッケージは、温度による反りの変化量をより良好に抑制するという観点から、半導体パッケージ１０のように、平面視において、金属板は半導体チップの周囲を連続的に囲うように形成されていることが好ましい。但し、所望する機能等に応じて、金属板は、半導体チップの周囲を連続的に囲っていないものであってもよい。
　金属板３が有する開口部４の平面視における形状は矩形である。
　平面視における形状が矩形である開口部４の４辺の長さは、半導体チップの大きさ、所望する機能等に応じて決定されるが、半導体チップが開口部に収まる範囲において、例えば、各々、２７～９０ｍｍであってもよく、２８～８５ｍｍであってもよく、３０～８０ｍｍであってもよく、３３～５９ｍｍであってもよく、３５～５５ｍｍであってもよく、４０～５０ｍｍであってもよい。
　平面視における形状が矩形である開口部の形状は、正方形であってもよく、長方形であってもよいが、正方形であることが好ましい。
　平面視における開口部の形状は矩形に限定されず、所望する機能等に応じて如何なる形状を有していてもよい。
　半導体パッケージ１０において、半導体チップ２の端部と、金属板３の開口部４の縁とは、略一定の間隔を有している。換言すると、半導体チップ２は、金属板３が有する開口部４の中央に搭載されている。半導体チップ２の端部と、金属板３の開口部４の縁との間隔（図２の距離ａ）は、所望する機能等に応じて決定されるが、例えば、１～１７ｍｍであってもよく、５～１３ｍｍであってもよく、８～１２ｍｍであってもよく、９～１０ｍｍであってもよい。
　但し、本実施形態の半導体パッケージにおいて、半導体チップの端部と開口部を有する金属板の開口部の縁とは、必ずしも一定の間隔を有している必要はなく、所望する機能等に応じて、異なる大きさの間隔を設けてもよく、実質的に間隔が存在しない態様であってもよい。
　上記の通り、金属板３の外形と金属板３が有する開口部４の形状はいずれも平面視で矩形であり、これによって、金属板３の平面視における形状は、矩形の枠状になっている。金属板３の外形を構成する辺と、これに対応する開口部４の縁を構成する辺は、各々平行であり、矩形の枠状を構成する４辺の幅（図２の距離ｂ）は一定であることが好ましい。
　平面視で矩形の枠状である金属板３の、矩形を構成する４辺の幅（図２の距離ｂ）は、所望する機能等に応じて決定されるが、例えば、各々、１～２０ｍｍであってもよく、２～１９ｍｍであってもよく、３～１８ｍｍであってもよく、４～１７ｍｍであってもよく、５～１４ｍｍであってもよく、６～１０ｍｍであってもよい。
　本実施形態の半導体パッケージにおいて、平面視で矩形の枠状である金属板の矩形を構成する４辺の幅は、必ずしも一定の間隔を有している必要はなく、所望する機能等に応じて、異なる幅を有するものであってもよい。
　平面視において有機基板１の一方の面のうち、半導体チップ２が搭載されていない全面積（１００％）に対して、金属板３が接着される面積の割合は、温度による反りの変化量をより良好に抑制するという観点から、好ましくは８～９８％、より好ましくは１５～９０％、さらに好ましくは３０～８０％、よりさらに好ましくは４０～７５％であり、５０～６０％であってもよい。
　半導体パッケージ１０において、有機基板１と金属板３とは、平面視で同一の外形を有し、かつ、平面視で両者の外形の端部の位置は一致している。
　放熱補強部材としての機能を高めるという観点から、平面視で有機基板と金属板の端部の位置は一致している態様が好ましく、平面視で有機基板の端部又は端部から５ｍｍ以内若しくは２ｍｍ以内の位置を起点として、有機基板の内面側に向かって金属板が接着されている態様がより好ましく、平面視で有機基板の全ての端部又は全ての端部から５ｍｍ以内若しくは２ｍｍ以内の位置を起点として、有機基板の内面側に向かって金属板が接着されている態様がさらに好ましい。
　金属板の平面視における形状、接着位置、面積等は、上記の例に限定されず、所望する機能等に応じて、適宜調整することができる。
＜半導体パッケージの製造方法＞
　次に、本実施形態の半導体パッケージの製造方法を、半導体パッケージ１０を例に説明する。
　半導体パッケージ１０は、有機基板１上に半導体チップ２を搭載し、金属板３を有機基板１に接着する方法によって製造することができる。
　なお、有機基板１上に半導体チップ２を搭載する時期と、金属板３を有機基板１上に接着する時期は、いずれが先であってもよいが、生産性の観点から、有機基板１上に半導体チップ２を搭載する時期が先であることが好ましい。
　有機基板１上に半導体チップ２を搭載する方法としては、特に限定されず、従来公知の方法を採用することができる。具体的には、例えば、半導体チップ２と有機基板１の電極とを位置合わせした後、仮固定して、バンプを構成するはんだの溶融温度以上に加熱するリフロー工法、ＴＣＢ（Ｔｈｅｒｍａｌ　Ｃｏｍｐｒｅｓｓｉｏｎ　Ｂｏｎｄｉｎｇ）工法等を適用することができる。リフロー工法における温度は、はんだの溶融温度以上であれば特に制限はないが、例えば、２２０～２８０℃の範囲である。また、ＴＣＢ工法における温度は、はんだの溶融温度以上であれば特に制限はないが、例えば、２８０～３３０℃の範囲である。
　また、必要に応じて、ダイボンド材、異方性導電フィルム等の接続フィルム；非導電性ペースト等の接続ペーストなどを用いて、半導体チップ２を有機基板１に貼り付けてもよい。
　その後、半導体チップ２と有機基板１との間隙は、液状封止材を用いて封止してもよい。また、半導体チップ２の表面の一部又は全面は、半導体封止材を用いて封止してもよい。液状封止材及び半導体封止材は、従来公知のものを使用することができる。
　金属板３を有機基板１に接着する方法としては、接着剤を用いることが好ましい。
　金属板３を接着するための接着剤としては、耐熱性の観点から、熱硬化性を有する接着剤が好ましい。熱硬化性の接着剤としては、例えば、信越化学工業株式会社製の商品名「ＫＥ―１８６７」、「ＫＥ―１２８５（Ａ／Ｂ）」、「Ｘ－３２－３１２６」等を用いることができる。
　熱硬化性の接着剤を用いる場合、金属板３の有機基板１に対する接着面に対して接着剤を塗布し、該接着剤を塗布した面を有機基板１上に積層し、使用した接着剤に適した条件で加熱することによって、有機基板１上に金属板３を接着することができる。
［半導体装置］
　本実施形態の半導体装置は、本実施形態の半導体パッケージと、これを搭載したマザーボードと、を有する半導体装置である。
　マザーボードへの半導体パッケージの搭載は、例えば、リフローによって半導体パッケージに形成された電極パッドをマザーボード上に接合する方法によって行うことができる。
　本実施形態の半導体パッケージは、温度による反りの変化量が抑制されたものであるため、室温における反り量と、マザーボードに搭載する際のリフロー温度における反り量との変化量が低く抑えられる。そのため、本実施形態の半導体装置は、接続信頼性に優れたものとなる。
　以下、実施例を挙げて、本実施形態を具体的に説明する。ただし、本実施形態は以下の実施例に限定されるものではない。
［金属の平均熱膨張率の測定方法］
　各例で用いた金属板３を測定サンプルとして、シャドウモアレ装置（アクロメトリックス社製、商品名「サーモレイＡＸＰ」）のオプション機能であるＤＩＣ（Ｄｉｇｉｔａｌ　Ｉｍａｇｅ　Ｃｏｒｒｅｌａｔｉｏｎ）法を用いて表面変位測定を行った。評価サンプルを前記装置に搭載後、平均昇温速度１５℃／分の測定条件にて連続して２回測定した。２回目の測定における３０℃から２６０℃までの熱膨張率の平均値を金属の平均熱膨張率の値とした。
［有機基板１の面方向における平均熱膨張率の測定方法］
　各例で用いた有機基板１を測定サンプルとして、シャドウモアレ装置（アクロメトリックス社製、商品名「サーモレイＡＸＰ」）のオプション機能であるＤＩＣ（Ｄｉｇｉｔａｌ　Ｉｍａｇｅ　Ｃｏｒｒｅｌａｔｉｏｎ）法を用いて表面変位測定を行った。評価サンプルを面方向における熱膨張率を測定できるように前記装置に装着後、平均昇温速度２２℃／分の測定条件にて連続して２回測定した。２回目の測定における３０℃から２６０℃までの熱膨張率の平均値を有機基板１の面方向における平均熱膨張率の値とした。
［金属のヤング率の測定方法］
　金属板３を構成する金属を測定サンプルとして、ＪＩＳ　Ｚ　２２４１（２０１１）に準拠する引張試験を行い、得られた応力歪曲線から、弾性範囲における直線部の傾きを求め、この値をヤング率とした。
［金属の熱伝導率の測定方法］
　金属板３を構成する金属から形成した試験片を測定サンプルとして、ＪＩＳ　Ｒ　１６１１（２０１０）に準拠するレーザーフラッシュ法によって熱伝導率を測定した。
［半導体パッケージの製造］
実施例１～４
　下記に示す手順で、図１（ａ）及び（ｂ）の構造を有する半導体パッケージを製造した。
　表１に示す絶縁層形成材料の絶縁層をコア層として、ビルドアップ材（味の素株式会社製、商品名「ＧＸ９２」、厚さ３０μｍ）（以下、「Ｂｕ」ともいう）、銅箔（厚さ１８μｍ又は１２μｍ）、及びソルダーレジスト（昭和電工マテリアルズ株式会社製、商品名「ＳＲ－７３００」）（以下、「ＳＲ」ともいう）を用いて、次の構造を有する有機基板１（平面視で外形が６０ｍｍ×６０ｍｍの矩形、厚さ１．６ｍｍ）（以下、「有機基板１（Ａ）」ともいう）を作製した。
　ＳＲ（１５μｍ）／銅箔（１８μｍ）／Ｂｕ（３０μｍ）／Ｂｕ（３０μｍ）／銅箔（１８μｍ）／Ｂｕ（３０μｍ）／Ｂｕ（３０μｍ）／銅箔（１８μｍ）／Ｂｕ（３０μｍ）／Ｂｕ（３０μｍ）／銅箔（１２μｍ）／コア層（８００～９００μｍ）／銅箔（１２μｍ）／Ｂｕ（３０μｍ）／Ｂｕ（３０μｍ）／銅箔（１８μｍ）／Ｂｕ（３０μｍ）／Ｂｕ（３０μｍ）／銅箔（１８μｍ）／Ｂｕ（３０μｍ）／Ｂｕ（３０μｍ）／銅箔（１８μｍ）／ＳＲ（１５μｍ）
　なお、上記括弧内の厚さは、積層前の各層の厚さを意味する。
　次いで、有機基板１（Ａ）の一方の面の中央に、シリコン製の半導体チップ２（平面視で外形が２５ｍｍ×２５ｍｍの矩形、厚さ０．７２５ｍｍ）（以下、「半導体チップ２（Ａ）」ともいう）の回路面側に設けられたバンプをＴＣＢ工法により接合して、半導体チップ搭載基板を得た。なお、半導体チップ２（Ａ）と有機基板１（Ａ）との間隙は、液状封止材（昭和電工マテリアルズ株式会社、商品名「ＣＥＬ－Ｃ－３７３０シリーズ」）を用いて封止した。
　また、図１（ａ）及び（ｂ）に示される金属板３として、開口部４（平面視で４４ｍｍ×４４ｍｍの矩形）を有し、表１に示す材質の金属板３（平面視で外形が６０ｍｍ×６０ｍｍの矩形、厚さ２．５ｍｍ）（以下、「金属板３（Ａ）」ともいう）を準備した。金属板３（Ａ）は、平面視で矩形の枠状であり、矩形を構成する辺の幅（図２の距離ｂ）は８ｍｍである。
　上記の半導体チップ搭載基板の半導体チップ２（Ａ）が搭載された面のうち、半導体チップ２（Ａ）が搭載されていない領域上に、金属板３（Ａ）を、半導体チップ２（Ａ）が開口部４の中央に位置し、平面視で、金属板３（Ａ）の端部の位置と有機基板１（Ａ）の端部の位置とが一致するようにして接着させた。このとき、半導体チップ２（Ａ）の端部と、開口部４（Ａ）の縁との距離（図２の距離ａ）は、９．５ｍｍである。
　なお、金属板３（Ａ）は、熱硬化性のシリコーン系接着剤（信越化学工業株式会社製、商品名「ＫＥ―１８６７」）を接着剤として用い、１２５℃で２時間加熱硬化させることによって、有機基板１（Ａ）に接着させた。
比較例１～４
　絶縁層形成材料及び金属板３の種類を表１に示すものを使用して、実施例１～４と同様にして、半導体パッケージを製造した。
比較例５～８
　金属板３を使用せずに、絶縁層形成材料の種類を表１に示すものを使用して、実施例１～４と同様にして、半導体パッケージを製造した。
実施例５～８
　表２に示す絶縁層形成材料の絶縁層をコア層として、次の構造を有する有機基板１（平面視で外形が１００ｍｍ×１００ｍｍの矩形、厚さ１．６ｍｍ）（以下、「有機基板１（Ｂ）」ともいう）を作製した。ビルドアップ材、銅箔及びソルダーレジストの種類は実施例１と同じものを使用した。
　ＳＲ（１５μｍ）／銅箔（１８μｍ）／Ｂｕ（３０μｍ）／Ｂｕ（３０μｍ）／銅箔（１８μｍ）／Ｂｕ（３０μｍ）／Ｂｕ（３０μｍ）／銅箔（１８μｍ）／Ｂｕ（３０μｍ）／Ｂｕ（３０μｍ）／銅箔（１８μｍ）／Ｂｕ（３０μｍ）／Ｂｕ（３０μｍ）／銅箔（１２μｍ）／コア層（１４００～１５００μｍ）／銅箔（１２μｍ）／Ｂｕ（３０μｍ）／Ｂｕ（３０μｍ）／銅箔（１８μｍ）／Ｂｕ（３０μｍ）／Ｂｕ（３０μｍ）／銅箔（１８μｍ）／Ｂｕ（３０μｍ）／Ｂｕ（３０μｍ）／銅箔（１８μｍ）／Ｂｕ（３０μｍ）／Ｂｕ（３０μｍ）／銅箔（１８μｍ）／ＳＲ（１５μｍ）
　次いで、有機基板１（Ｂ）の一方の面の中央に、シリコン製の半導体チップ２（平面視で外形が５０ｍｍ×５０ｍｍの矩形、厚さ０．７２５ｍｍ）（以下、「半導体チップ２（Ｂ）」ともいう）の回路面側に設けられたバンプをリフロー工法により接合して、半導体チップ搭載基板を得た。なお、半導体チップ２（Ｂ）と有機基板１（Ｂ）との間隙は、実施例１と同じ液状封止材を用いて封止した。
　また、図１（ａ）及び（ｂ）に示される金属板３として、開口部４（平面視で６８ｍｍ×６８ｍｍの矩形）を有し、表２に示す材質の金属板３（平面視で外形が１００ｍｍ×１００ｍｍの矩形、厚さ２．５ｍｍ、但し、ＳＵＳ４３０のみ厚さ２．０ｍｍ）（以下、「金属板３（Ｂ）」ともいう）を準備した。金属板３（Ｂ）は、平面視で矩形の枠状であり、矩形を構成する辺の幅（図２の距離ｂ）は１６ｍｍである。
　上記の半導体チップ搭載基板の半導体チップ２（Ｂ）が搭載された面のうち、半導体チップ２（Ｂ）が搭載されていない領域上に、金属板３（Ｂ）を、半導体チップ２（Ｂ）が開口部４の中央に位置し、平面視で、金属板３（Ｂ）の端部の位置と有機基板１（Ｂ）の端部の位置とが一致するようにして接着させた。このとき、半導体チップ２（Ｂ）の端部と、開口部４の縁との距離（図２の距離ａ）は、９．０ｍｍである。なお、金属板３（Ｂ）は、実施例１と同じ接着剤及び条件によって、有機基板１（Ｂ）に接着させた。
比較例９及び１０
　絶縁層形成材料及び金属板３の種類を表２に示すものを使用して、実施例５～８と同様にして、半導体パッケージを製造した。
比較例１１及び１２
　金属板３を使用せずに、絶縁層形成材料の種類を表２に示すものを使用して、実施例５～８と同様にして、半導体パッケージを製造した。
［反り量の測定］
　半導体パッケージの反りは、加熱機構を備えた反り測定装置アクロメトリックス社製、商品名「サーモレイＡＸＰ」を用いてシャドウモアレ法によって測定した。具体的には、各例で作製した半導体パッケージを２５℃から２６０℃又は２４５℃まで昇温させて、３０℃と２６０℃又は２４５℃において、半導体パッケージの三次元形状を取得した。
　得られた三次元形状は、図３（ａ）の斜線部分で表される半導体チップが搭載されていない「半導体チップ非搭載領域」と、図３（ｂ）の斜線部分で表される半導体チップが搭載されている「半導体チップ搭載領域」とに分けて解析を行い、各々の領域で、３０℃における反り量と２６０℃又は２４５℃における反り量との差の絶対値を反り変化量として算出した。
　各領域における反り量は、半導体チップが搭載されている面を上とした時、解析する領域が、上に凸の反りを呈している場合、最も低い位置を基準高さ（０μｍ）として、その領域において基準高さから最も離間した距離を正の値の反り量とした。一方、解析する領域が、下に凸の反りを呈している場合、最も高い位置を基準高さ（０μｍ）として、その領域において基準高さから最も離間した距離を負の値の反り量とした。結果を表１及び表２に示す。
Figure JPOXMLDOC01-appb-T000001
Figure JPOXMLDOC01-appb-T000002
　表１及び表２に記載の絶縁層形成材料及び金属板の種類の詳細は以下の通りである。
＜絶縁層形成材料＞
・７０５Ｇ：昭和電工マテリアルズ株式会社製の銅張積層板である商品名「ＭＣＬ－Ｅ－７０５Ｇ」
・７９５Ｇ：昭和電工マテリアルズ株式会社製の銅張積層板である商品名「ＭＣＬ－Ｅ－７９５Ｇ」
・７０５ＧＬＨ：昭和電工マテリアルズ株式会社製の銅張積層板である商品名「ＭＣＬ－Ｅ－７０５Ｇ（ＬＨ）」
・７９５ＧＬＨ：昭和電工マテリアルズ株式会社製の銅張積層板である商品名「ＭＣＬ－Ｅ－７９５Ｇ（ＬＨ）」
＜金属板＞
・Ｃｕ／Ｗ：銅とタングステンとの合金（銅の含有量が２０質量％、タングステンの含有量が８０質量％）、ヤング率３３０ＧＰａ、熱伝導率２００Ｗ／ｍ・Ｋ
・Ｃｕ：純銅、ヤング率１２０ＧＰａ、熱伝導率３９４Ｗ／ｍ・Ｋ
・Ｃｕ／Ｍｏ：銅とモリブデンとの合金（銅の含有量が６０質量％、モリブデンの含有量が４０質量％）、ヤング率１７０ＧＰａ、熱伝導率２７５Ｗ／ｍ・Ｋ
・ＳＵＳ４３０：ＪＩＳ　Ｇ　４３０３（２０１２）に記載の成分である、フェライト系ステンレス鋼、ヤング率２００ＧＰａ、熱伝導率３０Ｗ／ｍ・Ｋ
　表１に示した結果から、本実施形態の実施例１～４の半導体パッケージは、比較例１～８の半導体パッケージと比べると、半導体チップ非搭載領域の反り変化量を低減できていることが分かる。また、本実施形態の実施例１～４の半導体パッケージは、半導体チップ搭載領域の反り変化量に対して大きな影響を及ぼしていないことが分かる。同様に、表２に示した結果から、本実施形態の実施例５～８の半導体パッケージは、比較例９～１２の半導体パッケージと比べると、半導体チップ非搭載領域の反り変化量を低減できていることが分かる。
　本実施形態の半導体パッケージは、温度による反りの変化量が抑制されているため、特に大型の有機基板を含む電子部品用途に好適である。
　１　回路を有する有機基板
　２　半導体チップ
　３　金属板
　４　開口部
　１０　半導体パッケージ
　ａ，ｂ　距離

 

Claims (13)

  1. 　回路を有する有機基板と、
    　前記有機基板の一方の面の一部に搭載され、前記回路と電気的に接続された半導体チップと、
    　前記有機基板の一方の面のうち、前記半導体チップが搭載されていない領域の少なくとも一部に接着され、前記回路と電気的に接続されていない金属板と、を有し、
    　前記金属板を構成する金属の３０～２６０℃の平均熱膨張率が、３～１５ｐｐｍ／℃である、半導体パッケージ。
  2. 　前記金属板を構成する金属が、銅とタングステンとの合金、銅とモリブデンとの合金及びステンレス鋼からなる群から選択される１種以上である、請求項１に記載の半導体パッケージ。
  3. 　前記銅とタングステンとの合金中におけるタングステンの含有量が、６５～９０質量％である、請求項２に記載の半導体パッケージ。
  4. 　前記銅とモリブデンとの合金中におけるモリブデンの含有量が、２０～６０質量％である、請求項２に記載の半導体パッケージ。
  5. 　前記ステンレス鋼中におけるクロムの含有量が、１０～２５質量％である、請求項２に記載の半導体パッケージ。
  6. 　前記金属板を構成する金属のヤング率が、１５０ＧＰａ以上である、請求項１～５のいずれか１項に記載の半導体パッケージ。
  7. 　前記金属板を構成する金属の熱伝導率が、２０Ｗ／ｍ・Ｋ以上である、請求項１～５のいずれか１項に記載の半導体パッケージ。
  8. 　前記金属板の厚さが、０．５～５ｍｍである、請求項１～５のいずれか１項に記載の半導体パッケージ。
  9. 　前記有機基板の平面視における面積が、９００ｍｍ２以上である、請求項１～５のいずれか１項に記載の半導体パッケージ。
  10. 　前記有機基板の平面視における外形が矩形であって、該外形が矩形である有機基板の４辺の長さが、各々、３０ｍｍ以上である、請求項１～５のいずれか１項に記載の半導体パッケージ。
  11. 　前記金属板が平面視で開口部を有し、該開口部から露出する前記有機基板の一方の面の少なくとも一部に前記半導体チップが搭載された、請求項１～５のいずれか１項に記載の半導体パッケージ。
  12. 　前記金属板の平面視における形状が、矩形の枠状である、請求項１１に記載の半導体パッケージ。
  13. 　請求項１～５のいずれか１項に記載の半導体パッケージと、これを搭載したマザーボードと、を有する半導体装置。

     
PCT/JP2022/047802 2022-02-02 2022-12-26 半導体パッケージ及び半導体装置 WO2023149133A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-015094 2022-02-02
JP2022015094 2022-02-02

Publications (1)

Publication Number Publication Date
WO2023149133A1 true WO2023149133A1 (ja) 2023-08-10

Family

ID=87552272

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/047802 WO2023149133A1 (ja) 2022-02-02 2022-12-26 半導体パッケージ及び半導体装置

Country Status (2)

Country Link
TW (1) TW202333314A (ja)
WO (1) WO2023149133A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005217003A (ja) * 2004-01-28 2005-08-11 Kyocera Corp 半導体素子収納用パッケージ
JP2005302922A (ja) * 2004-04-09 2005-10-27 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
WO2008056499A1 (en) * 2006-11-06 2008-05-15 Nec Corporation Semiconductor device and method for manufacturing same
JP2009252859A (ja) * 2008-04-03 2009-10-29 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2010103338A (ja) * 2008-10-24 2010-05-06 Nec Electronics Corp 半導体装置、及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005217003A (ja) * 2004-01-28 2005-08-11 Kyocera Corp 半導体素子収納用パッケージ
JP2005302922A (ja) * 2004-04-09 2005-10-27 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
WO2008056499A1 (en) * 2006-11-06 2008-05-15 Nec Corporation Semiconductor device and method for manufacturing same
JP2009252859A (ja) * 2008-04-03 2009-10-29 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2010103338A (ja) * 2008-10-24 2010-05-06 Nec Electronics Corp 半導体装置、及びその製造方法

Also Published As

Publication number Publication date
TW202333314A (zh) 2023-08-16

Similar Documents

Publication Publication Date Title
US7138709B2 (en) Microelectronic package array
US6949404B1 (en) Flip chip package with warpage control
KR101906883B1 (ko) 배선 기판 및 그 제조 방법
JP4661787B2 (ja) 配線基板とその製造方法
US20150380356A1 (en) Embedded semiconductor device package and method of manufacturing thereof
US9185799B2 (en) Printed wiring board
US8115316B2 (en) Packaging board, semiconductor module, and portable apparatus
JP2007110120A (ja) コア層のない基板及びその製造方法
JP2009032823A (ja) 電子部品内蔵基板及びその製造方法
US8742553B2 (en) Printed wiring board
EP0981268A1 (en) Circuit board with an electronic component mounted thereon and multi-layer board
JP2004056127A (ja) 電子パッケージおよびその形成方法
JP2003068804A (ja) 電子部品実装用基板
JP2004274035A (ja) 電子部品内蔵モジュールとその製造方法
JP2007067386A (ja) 二元化された内層構造を有する印刷回路基板
WO2023149133A1 (ja) 半導体パッケージ及び半導体装置
JP2010283300A (ja) 突起電極付き配線基板及び突起電極付き配線基板の製造方法
JP2003229509A (ja) 多層プリント配線板
US20210013155A1 (en) Multi-metal package stiffener
JP2007027255A (ja) 半導体実装基板及びその製造方法
JP2008098202A (ja) 多層配線基板、多層配線基板構造体
JP5120304B2 (ja) スティフナー付きプリント配線板および放熱板付き半導体パッケージの製造方法
JPH063821B2 (ja) 両面保護コート型ｔａｂ用テープキャリア
WO2023127725A1 (ja) スティフナ付き配線基板
JP2002164475A (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22925035

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2023578423

Country of ref document: JP

Kind code of ref document: A