JP2007067386A - 二元化された内層構造を有する印刷回路基板 - Google Patents
二元化された内層構造を有する印刷回路基板 Download PDFInfo
- Publication number
- JP2007067386A JP2007067386A JP2006210684A JP2006210684A JP2007067386A JP 2007067386 A JP2007067386 A JP 2007067386A JP 2006210684 A JP2006210684 A JP 2006210684A JP 2006210684 A JP2006210684 A JP 2006210684A JP 2007067386 A JP2007067386 A JP 2007067386A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- printed circuit
- peripheral portion
- layer
- circuit pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/147—Semiconductor insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09354—Ground conductor along edge of main surface
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【課題】
絶縁体によって形成されたコア層、コア層の上部に形成されて回路パターンの形成された中心部および中心部を取り囲んで強度の高い物質によって形成された周辺部を含む回路パターン層、回路パターン層の上部に形成された絶縁層、絶縁層の上部に形成されたソルダーレジストを含む印刷回路基板の反りを抑制する。
【解決手段】
二元化された内層構造を有する印刷回路基板において、内層構造の縁をよく反らない物質により形成し、印刷回路基板の頂点(vertex)にて角部をラウンドの形状とする。
【選択図】図3
絶縁体によって形成されたコア層、コア層の上部に形成されて回路パターンの形成された中心部および中心部を取り囲んで強度の高い物質によって形成された周辺部を含む回路パターン層、回路パターン層の上部に形成された絶縁層、絶縁層の上部に形成されたソルダーレジストを含む印刷回路基板の反りを抑制する。
【解決手段】
二元化された内層構造を有する印刷回路基板において、内層構造の縁をよく反らない物質により形成し、印刷回路基板の頂点(vertex)にて角部をラウンドの形状とする。
【選択図】図3
Description
本発明は、基板に関するもので、特に印刷回路基板およびその製造方法に関する。
印刷回路基板とは、フリップチップボンディングまたは、ワイヤボンディングなどによって半導体チップが実装されるシリコーン基板を指称するし、以下ではCPU、 グラフィックカードなどに一般的に適用されるフリップチップボールグリッドアレイ(FCB:Flip Chip Ball Grid Array、以下、「フリップチップBGA」とする)基板を中心に説明する。
従来の端子枠(lead frame)にチップを附着して、チップの接続点(pad)と端子を接続線(bonding wire)によって連結した後、樹脂により密封して形成するパッケージは、大きさが大きくて重いし、実装に必要な配線の長さも長くなければならなかった。このような問題を解決するために、エポキシやセラミック基板にチップを附着して丸いソルダーボール(solder ball)を端子として用いるフリップチップBGAパッケージが開発された。フリップチップBGA基板は、製造工程中に加えられる熱によって反り(Warpage)が発生するが、反りの程度が大きいとチップの実装のできない不良が発生する。また、反りの検査にパスしたフリップチップBGA基板であってもチップの実装の際発生する高い熱によって反りが発生し、このような反りが大きいとチップと基板が取れてしまう不良の問題が発生することになる。
薄板(Ultra thin)化される最近フリップチップBGAの傾向をリードするためには、コア層の厚さを0.1mm、0.2mmのように超薄板化しなければならないが、コア層の厚さが薄板化されることに応じて増加される反りの問題を解決することができないと薄板フリップチップBGAを開発することはできない。
フリップチップBGAの薄板化のために剛性度(Stiffness)が非常に高いコア層素材を開発する方法を考えられるが、コア層の剛性度のみを増加させることで反りの問題を解決できることではない。その理由は、ポリマー(polymer)の非線形挙動特性、 すなわち、任意の温度にて任意の方向および模様に反る現象のためにフリップチップBGAの角部が撓む現象であるから反りを減らすのに限界があるからである。また、鉄(Steel)のように剛性度が非常に高い素材を用いると絶縁材との密着力が弱くて剥離現象が発生することもあり、費用も増加する短所がある。
図1は、従来技術による印刷回路基板のうちFCBの定常状態の斜視図であり、 図2は、従来技術による反り現象の発生した印刷回路基板のうちFCBの斜視図である。
図1を参照すれば、フリップチップBGAの表面にチップが実装されている。また、図2を参照すれば、チップが実装された中心部より、縁、角部が高く撓んだ状態が示されている。
一般的なFCB基板の形状は、図1のように四角(Rectangular)形状に製作されているし、多層基板の場合コア層を中心として上下対称的に金属(例えば、銅)パターンが均等に形成されている。現在、コア層の厚さは0.8mmが一般的に使用されている。しかし、最近、高機能、薄板、小型化の技術発展によって薄板フリップチップBGA(UTFCB:Ultra Thin Flip Chip BGA、以下 「薄板フリップチップBGA」とする)も薄板化される趨勢である。既存のフリップチップBGA基板は、製造工程中に加えられる熱によってチップの反対面に凹(Concave)形状が発生する。しかし、薄板フリップチップBGAのためにコア層の厚さを0.4mm以下に減らすと図2のように角部の撓む形状で熱変形が増加する。このような熱変形は、薄板フリップチップBGAを薄板化するのに大きい障害になっている。
したがって、反りが大幅に減った薄板フリップチップBGA開発のためには剛性度が増加されたコア層素材の開発とともに内層の構造を変更する必要性が要求されている。
本発明は、印刷回路基板の内層構造を二元化(dual)して任意の方向に発生する反りを抑制することができる二元化された内層構造を有する印刷回路基板を提供する。すなわち、 印刷回路基板の内層構造において、縁をよく反らない物質によって形成し、印刷回路基板の頂点(vertex)においては角部がラウンド形状を有して任意の方向に発生する反りを抑制することができる二元化された内層構造を有する印刷回路基板を提供する。
また、 本発明は0.1mm、0.2mmのコア層の厚さを有する薄板フリップチップBGA(UTFCB、Ultra Thin Flip Chip BGA)基板の内層構造を変更することにより、基板から発生する反りを抑制することができる二元化された内層構造を有する印刷回路基板を提供する。
また、本発明は、別の工程を要しないし、印刷回路基板の内層構造を二元化して反りの程度を減少させることができるので、反りの程度を減少させるための追加的な工程に伴う時間および費用が減少できる二元化された内層構造を有する印刷回路基板を提供する。
本発明の一実施形態によれば、絶縁体によって形成されたコア層、コア層の上部に形成されて回路パターンの形成された中心部および中心部を取り囲んでいて強度の高い物質によって形成された周辺部を含む回路パターン層、回路パターン層の上部に形成された絶縁層、絶縁層の上部に形成されたソルダーレジストを含む反りを抑制するための印刷回路基板を提示することができる。
ここで、回路パターン層および絶縁層は、コア層を中心として複数が積層されることができる。
ここで、周辺部は金属によって形成されることができるし、特に、銅によって形成されることができる。
上記周辺部の角部はラウンド型に形成されることができる。
ここで、絶縁層は、周辺部と接する絶縁層の部分が周辺部と同じ材質によって形成されることができる。
ここで、周辺部は、上記中心部の外周で中心部を取り囲んで形成されることができる。
本発明の別の実施形態によれば、(a)絶縁体を用いてコア層を形成する段階、 (b)コア層の上部に、回路パターンの形成された中心部および中心部を取り囲んで上記回路パターンに用いられた物質と同じ強度またはその以上の強度を有する物質によって形成される周辺部を含む回路パターン層を形成する段階、(c)回路パターン層の上部に絶縁層を形成する段階、(d)絶縁層の上部にソルダーレジストを形成する段階を含む反りを抑制するための印刷回路基板の製造方法を提示することができる。
ここで、段階(b)および段階(c)は、予め設定された回数分交互に遂行することができる。
ここで、周辺部は、金属によって形成されることができるし、特に銅によって形成されることもできる。
ここで、周辺部の角部はラウンド型に形成されることができる。
ここで、上記段階(c)で、絶縁層は、周辺部と接する絶縁層の部分が周辺部と同じ材質によって形成されることができる。
ここで、周辺部は、中心部の外周で中心部を取り囲んで形成されることができる。
ここで、周辺部の幅は0.1mmまたは0.2mmでありうる。
ここで、印刷回路基板はフリップチップBGAでありうる。
上述したように本発明による二元化された内層構造を有する印刷回路基板は、印刷回路基板の内層構造を二元化して任意の方向に発生する反りを抑制することができる効果がある。すなわち、本発明によれば、印刷回路基板の内層構造において縁をよく反らない物質によって形成し、印刷回路基板の頂点(vertex)での角部がラウンド形状を有して任意の方向に発生する反りを抑制することができる効果がある。
また、本発明による二元化された内層構造を有する印刷回路基板は、0.1mm、0.2mmのコア層の厚さを有する薄板フリップチップBGA(UTFCB、 Ultra Thin Flip Chip BGA)基板の内層構造を変更することで基板から発生する反りを抑制することができる効果がある。
また、本発明による二元化された内層構造を有する印刷回路基板は、別途の工程を要しないし、印刷回路基板の内層構造を二元化して反りの程度を減少させることができるので、反りの程度を減少させるための追加的な工程に伴う時間および費用が減少されることができる効果がある。
以下、本発明による二元化された内層構造を有する印刷回路基板の好ましい実施例を添付図面を参照して詳しく説明するが、添付図面を参照して説明することにおいて、 図面符号にかかわらず同一の構成要素は同じ参照符号を付与してこれに対する重複される説明は略する。また、本発明の好ましい実施例を詳しく説明するのに先立って、一般的な基板の製造方法およびフリップチップBGAパッケージの製造方法に対して先に説明する。ここでは、多層基板の製造方法を中心として説明するが、本発明が多層基板の製造方法に限られることではない。
先ず、印刷回路基板を製造するためには、コア層の外部に内部回路のパターンを形成する。ここで、製品仕様に相応しい内層原資材を切断し、ドライフィルム(dry film)および作業用フィルム(working film)を用いてあらかじめ設定された内部回路のパターンを形成する。ここで、 内部層をスクラビング(scrubbing、 整面)して、内層写真印刷膜を塗布し、内層露光/現像の工程が遂行されることができる。
以後、回路パターンの形成された内層を外層と接着させる前に、接着力強化処理をする工程(Brown(Black)Oxide)を遂行する。すなわち、化学的な方法を用いて銅箔の表面を酸化させ表面に粗度を強化して積層での接着がよくなるように表面処理をする工程を遂行する。以後、 内層基板とプリプレグ(prepreg)を積層することで、予備積層および積層工程を遂行する。
以後、積層された内層基板とプリプレグを真空加圧(vacuum press)する。ここで、真空加圧の代わりに高温で一定した期間圧力をかけるホットプレス(hot press)および高温の作業を遂行した基板に対してクールプレス(cool press)をすることもできる。
パネルの角部などにレジンおよび銅箔などを整えるトリミング(trimming) 工程を遂行し、ドリリング(drilling) 工程のために基準点、すなわち、 内層回路上の基準点(target guide mark)にホールを加工するX-Rayターゲットドリル工程を遂行する。
以後、基板の各層間電気伝導のためにホール加工をするドリル工程を遂行する。ここで、ドリル工程は、CNC(Computer Numerical Control)方式で基板上に必要なホールを加工する工程になりうる。
以後、外層(outer layer)に対して、回路パターンを形成するドライフィルムと作業用フィルムを塗布し、所定の強さと時間の間に光を照射して外層露光作業を遂行し、照射されなかった部分を現像するエッチング工程を遂行する。外層検査およびスケール測定の後、ソルダーレジスト露光フィルムを設計および製造する。以後、ブラシ研磨のように、ソルダーレジストインクが基板とよく密着されるように同壁面に粗度を形成させるなどのソルダーレジスト工程の前処理工程を遂行する。以後、ソルダーレジストを塗布し、前段階で相応しく設計されたソルダーレジスト露光フィルムを用いてソルダーレジスト露光工程を遂行した後、ソルダーレジストインクをとり除く現像工程を遂行し、表面処理、電気/最終検査を含む多様な後工程が遂行される。
また、一般のフリップチップBGAパッケージの製造工程は次のとおりである。
(a)半導体チップにアルミニウムパッドを形成して保護層で覆う。(b)スパッタリング(sputtering) 工程を用いて金属層を形成しパッドと接続させる。(c)パッド部位だけ開かれるようにフォトレジストによって塗布する。(d)フォトレジストの開かれたパッド部位に鉛メッキをする。(e)覆われたフォトレジストをとり除く。(f)鉛メッキされた以外の領域の金属箔をエッチングによってとり除く。(g)熱を加えて鉛メッキを丸く加工する。(h)このような方法によって製作されたバンプチップをフリップチップBGA 基板に接合する。接合方法は、リフロー(reflow)装置に入れた後、基板を高温で加熱して鉛メッキをとかしてフリップチップBGA基板の接触パッドとチップのパッドとを接続させる。そして、アンダーフィル(underfill)の工程によって樹脂を上記フリップチップBGAの基板と上記チップの間に充填する。
図3は、本発明の好ましい実施例による内層構造の二元化された印刷回路基板の平面図である。図3を参照すれば、本発明による二元化された印刷回路基板は、半導体チップ310、中心部320、周辺部330および角部340およびラウンド(round)型である角部350を含む。
ここで、印刷回路基板は、フリップチップBGA基板、BOC(Board On Chip)、CSP(Chip Scale Package)またはUTFCB(Ultra Thin Flexible Circuit Board)などに用いられる基板でありうる。またこのような印刷回路基板は、断層基板、両面基板および多層基板の中のある一つであることができる。ここで、 印刷回路基板は4層、6層、8層およびその以上の多層に形成されることもできる。
半導体チップ310は、基板にフリップチップボンディングによって接続されている。相互接続技術においては、導電性金属線を用いるワイヤボンディング(wire bonding)と、テープ配線基板を用いるタブ(TAB:Tape Automated Bonding)、 および導電性材質のバンプを用いて半導体チップを基板に直接実装するフリップチップボンディング(Flip Chip Bonding)など、多様な技術が知られている。その中で、フリップチップボンディングは、高速化と高密度化および、小型化などにおいて他の相互接続技術と比べるとその効果が優れて、最近の半導体チップパッケージの製造によく適用されている実情である。一般的にフリップチップボンディング用半導体チップとその実装構造は次のとおりである。
フリップチップボンディングに用いられる半導体チップ310は、電極パッドと接続されて導電性材質のバンプ、例えばボールの形態のソルダーバンプの形成された構造である。半導体基板の上部には、外部との電気的連結のためにアルミニウムまたは銅材質の電極パッドが形成されていて、その電極パッドが露出されるようにしペッシベーション層(passivation layer)が覆われている。ソルダーバンプは、露出された電極パッドの上部に形成されるが、ソルダーバンプと電極パッドとの間には多層のバンプ下部金属層(UBM:Under Barrier Metallurgy)が形成される。
バンプ下部金属層は電極パッド上に形成されて、ソルダーバンプのソルダー成分が電極パッドと半導体基板へ浸透されないように阻む拡散防止の役目をする障壁金属層(barrier metal layer)と、その障壁金属層上に形成されてソルダーバンプがよく接合されるようにするソルダーウエッティング層(solder wetting layer) などを含むことができる。
このフリップチップボンディング用半導体チップ310は、印刷回路基板のサブストレートに設けられている基板接触パッドとソルダーバンプが接合されて、電気的な連結および物理的な結合をすることになる。一般的に半導体チップ310と印刷回路基板の間にはアンダーフィル樹脂(underfill resin)が満たされて、接合部分が外部環境から保護されるようにして相互連結に対する信頼性が向上されるようにする。
中心部320は、一般的な印刷回路基板に形成される回路パターンが形成される。すなわち、半導体チップ310が電気的に繋がれることができるように予め設定された回路パターンが印刷回路基板に形成される。
周辺部330は、特定の素材によって形成されて互いに繋がれながら中心部320を取り囲む。ここで、周辺部330が互いに繋がれる同一材質からなるので従来技術による撓む現象が減ることができる。ここで、周辺部330が、中心部320に形成された回路金属と同じ材質である場合、印刷回路基板の製造工程のうち回路パターンを形成する工程にて同時に周辺部330を形成することができる。例えば、中心部320に形成された回路パターンが銅(Cu)によって形成された場合周辺部330も銅(Cu)によって形成させることができるし、この場合、回路パターンの製造工程と同じ工程で周辺部330が形成されることができるので、別途の工程の必要がない。ここで、周辺部330の幅は、基板の全体の大きさおよび厚さに相応しく決まることができるし、好ましくは0.1mm、0.2mm程度である。
角部340は、周辺部330に形成された辺と辺の合う頂点である。ここで、角部340が中心部320と合う部分350はラウンド(round)型になることができる。角部340がラウンド形状の場合には全体的な印刷回路基板の反りの現象が減ることができる長所がある。すなわち、印刷回路基板の反りの現象は一般的に、半導体チップ310を中心として放射型に形成されるので、中心部320を最大限丸く形成すれば、全体的に印刷回路基板の反りの程度が減少され得る。したがって、角部340がラウンド形状の場合には印刷回路基板の反りの程度が減少され得る。ここで、角部340の幅、ラウンド型の曲率等は基板の全体の大きさおよび厚さに相応しく決まることができるし、好ましくは、角部340の幅は0.1mm、0.2mm程度に成り得る。
図4は、本発明の好ましい実施例による内層構造の二元化された印刷回路基板の中心部320の断面図である。図4を参照すれば、本発明による印刷回路基板は、コア層410、第1回路パターン層420、第1回路パターン425、第1絶縁層430、第2回路パターン層440、第2回路パターン445、第2絶縁層450、第3回路パターン層460、第3回路パターン465およびソルダーレジスト470を含むことができる。
第1回路パターン層420は第1回路パターン425を含んでおり、第2回路パターン層440は第2回路パターン445を含んで、第3回路パターン層460は第3回路パターン465を含む。切断線(k)-(k‘)による断面図は、図3での中心部320を示す。コア層410を中心として対称的に回路パターンが形成されていて、 図4を参照すれば、全体印刷回路基板は6層で構成されるが、本発明がこれに限定されることではない。
ここで、全体的な印刷回路基板は、回路パターンが形成された層が絶縁層と交互に積層された中心部と、特定の素材によって形成されて互いに繋がれながら中心部320を取り囲んで形成された層と絶縁層が交互に積層された周辺部330とを含む。また、それぞれの回路パターン層は、一般的に回路パターンが形成された中心部と、中心部を取り囲みながら同一材質によって連続的に形成された周辺部とを含む。ここで、それぞれの回路パターン層に形成された周辺部は、印刷回路基板の端である縁に形成されることもできるし、または中心部が多くの部分に形成される場合それぞれの中心部を取り囲んで形成されることもできる。すなわち、半導体チップが群を成して形成されて印刷回路基板に実装される場合、それぞれの群が一つの中心部を形成することができる。この場合、それぞれの中心部の反りの程度を改善するために、それぞれの中心部を取り囲む周辺部が多数形成されることもできる。
図5は、本発明の好ましい実施例による内層構造の二元化された印刷回路基板の周辺部330の断面図である。図5を参照すれば、本発明による印刷回路基板は、コア層510、第1回路パターン層の周辺部520、第1絶縁層530、第2回路パターン層の周辺部540、第2絶縁層550、第3回路パターン層の周辺部560およびソルダーレジスト570を含むことができる。
本発明による印刷回路基板の周辺部330は、従来技術による別途の回路パターンが形成された層を含まなく、中心部を取り囲みながら連続的に形成される回路パターン層の周辺部を含む。それぞれの回路パターン層の周辺部520と540と560は、剛性が高くてよく反らない材質からなることができ、特に、回路を形成する金属である銅によって形成されることもできる。すなわち、一般的に回路パターンに用いられる金属である銅によって周辺部520と540と560が形成される場合、製造工程が容易くなり、反る程度を大きく改善するためには回路パターンに使用される金属よりさらに大きい強度を有する物質によって周辺部520と540と560を形成することもできる。ここで、剛性が高くてよく反らない物質としては、酸化アルミニウム系列、 炭化チタン系列、 超硬合金(炭化タングステン)などがある。
また、他の実施例によれば、本発明による印刷回路基板の周辺部330はすべての層が同じ材質によって製造されることもできる。例えば、絶縁層530および550を回路パターン層の周辺部520および540および560と同じ材質によって形成して印刷回路基板の撓む性質を抑制することができる。これのためには、周辺部330を形成する別途の工程が追加されるかインクジェットを用いて印刷回路基板を形成する場合、それぞれの層を製造する工程で同時に周辺部330を形成することもできる。
以上で、二元化された内層構造を有する印刷回路基板を一般的に示す断面図を説明したが、以下では、添付図面を参照して、本発明による二元化された内層構造を有する印刷回路基板を具体的な実験例を基準として説明する。以下で説明される実験例は、シミュレーションアプリケーションであるMSC/MARCによって具現された。
図6は、本発明の好ましい第1実施例による内層構造の二元化された印刷回路基板の変形量分布の比較例であり、図7は、本発明の好ましい第2実施例による内層構造の二元化された印刷回路基板の変形量分布の比較例である。ここで、 第1実施例に用いられたコア層の厚さは0.1mmであり、第2実施例に用いられたコア層の厚さは0.2mmである。ここで、撓む方向はZ方向に特定された。
0.8mm厚さのCoreを用いたフリップチップBGAでは、角部の撓む現象が微々たる物であったが、コア層の厚さを0.4mm以下に減らすと角部で基板の撓む現象が発生して反り(Warpage)の量が増加した。
本発明では、反りの抑制効果を確認するために175°から25°に感温される状態でシミュレーションを遂行して形状効果を検証した。図6を参照すれば、 基準となるフリップチップBGAは、大きさが37.5×37.5mmであり、 コア層の厚さは0.1mmであって、6層構造を有する。従来技術によるフリップチップBGA基板(a)および本発明によるフリップチップBGA基板(b)が図示される。0.1mmコア層の厚さの内層Cuパターンに応じて発生した反りの分布が図示されて、FCB 縁部の内層をすべてCuで製作すれば反りの発生量が急激に減少したことが分かる。すなわち、反りの数値をよく見れば、従来技術によるフリップチップBGA基板(a)は、−2.058e−001mmから1.237e−001mmまで反っている。これにかえって、本発明によるフリップチップ BGA 基板(b)は、−2.261e−001mmから4.170e−001mmまで反っている。したがって、本発明によるフリップチップBGA基板(b)は、従来技術によるフリップチップBGA基板(a)と比べて反りの程度の減った効果がある。
図7を参照すれば、0.2mmcoreの厚さの内層Cuパターンに応じて発生した反りの分布が図示されている。従来技術によるフリップチップBGA 基板(a)および本発明によるフリップチップBGA基板(b)が図示される。ここで、反りの数値をよく見ると、従来技術によるフリップチップBGA基板(a)は −1.820e−001mmから2.274e−001mm まで反っている。これにかえって、本発明によるフリップチップ BGA 基板(b)は−2.247e−001mmから−1.193e−013mmまで反っている。したがって、本発明によるフリップチップBGA基板(b)は従来技術によるフリップチップBGA基板(a)と比べて反りの程度の減った効果がある。
図8は、本発明の好ましい実施例による内層構造の二元化された印刷回路基板の変形量の改善図である。すなわち、図8は、内層構造の縁をすべてCuによって製作した特許モデルから発生した反りの量を既存内層構造(Cuパターン)を有するモデルと比べた図面であって、コアの厚さが0.1mmであり内層構造(Cuパターン)は既存と同じFCBを基準として相対比較した。左側グラフはコア層の厚さが0.1mmの場合のことであり、右側グラフはコア層の厚さが0.2mmの場合のことである。
図8を参照すれば、コア層の厚さが0.1mmの場合従来技術によるフリップチップBGA基板の相対的な反り(warpage)程度を1とすると、本発明によるフリップチップBGA基板の相対的な反り(warpage)程度は約0.4程度である。したがって本発明によれば、コア層の厚さが0.1mmに薄板化された場合、反りの程度は約125%が減少される。
また、コア層の厚さが0.2mmの場合、従来技術によるフリップチップBGA基板の相対的な反りの程度を0.3とすると、本発明によるフリップチップBGA基板の相対的な反りの程度は約0.15程度である。したがって、本発明によれば、コア層の厚さが0.2mmに薄板化された場合、反りの程度は約82%が減少される。
本発明は、上記実施例に限定されないし、本発明の思想内で当分野の通常の知識を持った者によって多くの変形が可能である。
上記では、本発明の好ましい実施例を参照して説明したが、当該技術分野で通常の知識を持った者であれば、下記の特許請求範囲に記載された本発明およびその均等物の思想および領域から脱しない範囲内で、本発明を多様に修正および変更させることができるのは理解できるだろう。
310 半導体チップ
320 中心部
330 周辺部
340 角部
350 ラウンド(round)型の角部
320 中心部
330 周辺部
340 角部
350 ラウンド(round)型の角部
Claims (18)
- 絶縁体によって形成されたコア層、
前記コア層の上部に形成されて、回路パターンの形成された中心部および前記中心部を取り囲んで前記回路パターンに用いられた物質と同じ強度またはその以上の強度を有する物質によって形成された周辺部を含む回路パターン層、
前記回路パターン層の上部に形成される絶縁層、及び
前記絶縁層の上部に形成されるソルダーレジストを含む反りを抑制するための印刷回路基板。 - 前記回路パターン層および絶縁層は、前記コア層を中心として複数積層されたことを特徴とする請求項1に記載の反りを抑制するための印刷回路基板。
- 前記周辺部は、金属によって形成されたことを特徴とする請求項1に記載の反りを抑制するための印刷回路基板。
- 前記周辺部は、銅によって形成されたことを特徴とする請求項1に記載の反りを抑制するための印刷回路基板。
- 前記周辺部の角部は、ラウンド型に形成されたことを特徴とする請求項1に記載の反りを抑制するための印刷回路基板。
- 前記絶縁層は、前記周辺部と接する絶縁体の部分が前記周辺部と同じ材質によって形成されることを特徴とする請求項1に記載の反りを抑制するための印刷回路基板。
- 前記周辺部は、前記中心部の外周で前記中心部を取り囲むことを特徴とする請求項1に記載の反りを抑制するための印刷回路基板。
- 前記周辺部の幅は、0.1mmまたは0.2mmであることを特徴とする請求項1に記載の印刷回路基板。
- 前記印刷回路基板は、フリップチップBGAであることを特徴とする請求項1に記載の印刷回路基板。
- (a)絶縁体を用いてコア層を形成する段階、
(b)前記コア層の上部に、回路パターンの形成された中心部および前記中心部を取り囲んで前記回路パターンに用いられた物質と同じ強度またはその以上の強度を有する物質によって形成された周辺部を含む回路パターン層を形成する段階、
(c)前記回路パターン層の上部に絶縁層を形成する段階、および
(d)前記絶縁層の上部にソルダーレジストを形成する段階を含む反りを抑制するための印刷回路基板の製造方法。 - 前記段階(b)および段階(c)は、あらかじめ設定された回数分交互に遂行することを特徴とする請求項10に記載の反りを抑制するための印刷回路基板の製造方法。
- 前記周辺部は、金属によって形成されたことを特徴とする請求項10に記載の反りを抑制するための印刷回路基板の製造方法。
- 前記周辺部は、銅によって形成されたことを特徴とする請求項10に記載の反りを抑制するための印刷回路基板製造方法。
- 前記周辺部の角部は、ラウンド型に形成されたことを特徴とする請求項10に記載の反りを抑制するための印刷回路基板の製造方法。
- 前記段階(c)で、
前記絶縁層は、前記周辺部と接触された絶縁層の部分が前記周辺部と同じ材質によって形成されたことを特徴とする請求項10に記載の反りを抑制するための印刷回路基板の製造方法。 - 前記周辺部は、前記中心部の外周で前記中心部を取り囲むことを特徴とする請求項10に記載の反りを抑制するための印刷回路基板の製造方法。
- 前記周辺部の幅は、0.1mmまたは0.2mmであることを特徴とする請求項10に記載の印刷回路基板の製造方法。
- 前記印刷回路基板は、フリップチップBGAであることを特徴とする請求項10に記載の印刷回路基板の製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050079187A KR100643928B1 (ko) | 2005-08-29 | 2005-08-29 | 이원화된 내층 구조를 가진 인쇄회로기판 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007067386A true JP2007067386A (ja) | 2007-03-15 |
Family
ID=37654073
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006210684A Pending JP2007067386A (ja) | 2005-08-29 | 2006-08-02 | 二元化された内層構造を有する印刷回路基板 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20070045821A1 (ja) |
JP (1) | JP2007067386A (ja) |
KR (1) | KR100643928B1 (ja) |
CN (1) | CN1968564A (ja) |
TW (1) | TWI310296B (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100717909B1 (ko) * | 2006-02-24 | 2007-05-14 | 삼성전기주식회사 | 니켈층을 포함하는 기판 및 이의 제조방법 |
TWI367555B (en) * | 2007-03-21 | 2012-07-01 | Advanced Semiconductor Eng | Conversion substrate for leadframe and the method for making the same |
JP5453962B2 (ja) | 2009-07-07 | 2014-03-26 | 富士通株式会社 | 半導体装置、半導体装置の製造方法および電子機器 |
KR102041501B1 (ko) * | 2013-09-13 | 2019-11-06 | 삼성전자 주식회사 | 연배열 인쇄회로기판, 그의 불량 단품 인쇄회로기판의 교체 방법 및 이를 이용한 전자 장치의 제조 방법 |
US10199337B2 (en) | 2015-05-11 | 2019-02-05 | Samsung Electro-Mechanics Co., Ltd. | Electronic component package and method of manufacturing the same |
US9984979B2 (en) | 2015-05-11 | 2018-05-29 | Samsung Electro-Mechanics Co., Ltd. | Fan-out semiconductor package and method of manufacturing the same |
CN107632255B (zh) * | 2017-10-16 | 2021-03-09 | Oppo广东移动通信有限公司 | 测试治具板 |
CN113795093B (zh) * | 2021-08-31 | 2023-08-04 | 江门市众阳电路科技有限公司 | 一种pcb阴阳铜板的生产方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10107449A (ja) | 1996-09-27 | 1998-04-24 | Ibiden Co Ltd | 多層プリント配線板の製造方法 |
JP3921756B2 (ja) * | 1997-10-06 | 2007-05-30 | 株式会社デンソー | プリント基板およびその製造方法 |
JP4357792B2 (ja) | 2002-04-11 | 2009-11-04 | パナソニック株式会社 | プリント配線板の製造方法 |
JP2005019965A (ja) | 2003-06-02 | 2005-01-20 | Showa Denko Kk | フレキシブル配線板およびフレックスリジッド配線板 |
-
2005
- 2005-08-29 KR KR1020050079187A patent/KR100643928B1/ko not_active IP Right Cessation
-
2006
- 2006-06-23 TW TW095122835A patent/TWI310296B/zh not_active IP Right Cessation
- 2006-07-21 CN CNA2006100992178A patent/CN1968564A/zh active Pending
- 2006-08-02 JP JP2006210684A patent/JP2007067386A/ja active Pending
- 2006-08-23 US US11/508,306 patent/US20070045821A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
KR100643928B1 (ko) | 2006-11-10 |
TWI310296B (en) | 2009-05-21 |
CN1968564A (zh) | 2007-05-23 |
US20070045821A1 (en) | 2007-03-01 |
TW200709744A (en) | 2007-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3925809B2 (ja) | 半導体装置およびその製造方法 | |
US9230919B2 (en) | Rigid wave pattern design on chip carrier substrate and printed circuit board for semiconductor and electronic sub-system packaging | |
JP2007067386A (ja) | 二元化された内層構造を有する印刷回路基板 | |
US20030197285A1 (en) | High density substrate for the packaging of integrated circuits | |
JP2004335641A (ja) | 半導体素子内蔵基板の製造方法 | |
JP2006173232A (ja) | 半導体装置およびその製造方法 | |
JP2007221118A (ja) | キャビティの形成されたパッケージオンパッケージ及びその製造方法 | |
JP2007116155A (ja) | 受動素子を内蔵した基板及びその製造方法 | |
JP2005175263A (ja) | 半導体装置の製造方法、半導体装置、電子機器 | |
JP2001015650A (ja) | ボールグリッドアレイパッケージとその製造方法 | |
JP6100489B2 (ja) | 半導体装置の製造方法 | |
JP4648277B2 (ja) | キャビティを備えた基板の製造方法 | |
JP4384157B2 (ja) | キャビティを備えた基板の製造方法 | |
KR100677184B1 (ko) | 캐비티가 형성된 기판 제조 방법 | |
US10134665B2 (en) | Semiconductor device | |
JP2002043467A (ja) | 半導体パッケージ用基板とその製造方法およびその基板を用いた半導体パッケージ並びに半導体パッケージの製造方法 | |
KR100709158B1 (ko) | 반도체 장치 및 그 제조방법 | |
WO2020090601A1 (ja) | 半導体パッケージ用配線基板及び半導体パッケージ用配線基板の製造方法 | |
Appelt | Advanced substrates: A materials and processing perspective | |
JP3918803B2 (ja) | 半導体装置用基板及びその製造方法 | |
JP2008288481A (ja) | 半導体装置およびその製造方法 | |
JPH088293A (ja) | 電子部品の接続構造およびその接続方法 | |
JP4605176B2 (ja) | 半導体搭載基板及び半導体パッケージの製造方法並びに半導体パッケージ | |
JP2020004926A (ja) | 配線基板及び配線基板の製造方法 | |
JP2002164475A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080507 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080806 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081104 |