TWI310296B - Printed circuit board with dual type inner structure and method for forming same - Google Patents
Printed circuit board with dual type inner structure and method for forming same Download PDFInfo
- Publication number
- TWI310296B TWI310296B TW095122835A TW95122835A TWI310296B TW I310296 B TWI310296 B TW I310296B TW 095122835 A TW095122835 A TW 095122835A TW 95122835 A TW95122835 A TW 95122835A TW I310296 B TWI310296 B TW I310296B
- Authority
- TW
- Taiwan
- Prior art keywords
- edge
- circuit board
- printed circuit
- layer
- circuit pattern
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/147—Semiconductor insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09354—Ground conductor along edge of main surface
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Description
1310296 九、發明說明: 【發明所屬之技術領域】 本發明係有關於一種基板,特別是有關於 路板與其製造方法。 【先前技術】 一印刷電路板係指一梦基板,其中—半導 覆晶接合(flip chip bonding)或打線接合(wire 被安裝在該矽基板上。以下,將描述一種覆晶球 chip BGA)技術,其通常是被應用在cpu與顯元 在一傳統方法中,一晶片係被黏附至一導 在以樹脂封裝之前,烊墊與晶片之終端經由一 接。此種封裝係大且重,並且打線是耗時的。| 裝被發展出以來解決此問題,其係藉由黏附一 氧樹脂或陶瓷基板且使用一圓形焊球作為終端 基板因為在製程當中施加熱而具有勉曲,並且 重的話’無法安裝晶片的缺失是無法避免的》 —覆晶B G A基板通過了翹曲測試,在安裝晶片 高熱會造成翹曲,且一大的翹曲會致使晶片與 缺失。 對於最新的漸增地超薄之覆晶BGA基板來 厚度必須薄至0 · 1毫米或〇 · 2毫米。此核心厚 超薄覆晶B GA之發展,除非可以解決翹曲問題 可以預料得到的是,必須發展出一極剛硬 一種印刷電
體晶片藉由 bonding)而 格陣列(flip i卡。 線架,並且 接合線來連 I晶BGA封 晶片至一環 。覆晶BGA 若翹曲很嚴 再者,雖然 期間產生的 基板分離之 L說,核心之 度將會抑制 〇 的核心材料 5 1310296 以使覆晶B G A更薄’但是僅增加核心之剛硬性無法解決翹 曲問題,這是因為一覆晶BGA之角落會由於聚合物的非線 性行為而仍然會彎曲,亦即在一特定溫度下的特定方向與 形狀之翹曲現象。此外,使用一極剛硬之材料(例如鋼)會 降低對絕緣材料之黏附性,有可能造成分離,並且會增加 成本。
第1圖為根據習知技術之一印刷電路板之正常F C B的 立體圖,並且第2圖為根據習知技術之一印刷電路板之翹 曲FCB的立體圖。 請參閱第1圖,晶片被安裝在覆晶BGA之表面上。第 2圖繪示該覆晶B G A之邊緣與角落比中心彎曲更多,其中 該晶片是被安裝在中心上。 FCB基板通常具有一矩形形狀,如第1圖所示。在一 多層次基板之情況中,一金屬(例如銅)圖案係在核心層之 上與之下對稱地被均勻分佈。現今,核心之最一般的厚度 為0.8毫米。然而,隨著能使核心變得更薄與更小之技術 發展,超薄的覆晶 BGA(ulta thin flip chip BGA,UTFCB) 也變得更薄。傳統的覆晶BGA基板在晶片之相對側上變成 一凹面的形狀,這是因為在製程當中所施加之熱所致。當 核心厚度減為0.4毫米以製造UTFCB時,熱變形會惡化而 使角落捲繞,如第 2圖所示。此種熱變形會抑制 UTFCB 無法變為更薄。 因此,為了發展出一幾乎不翹曲之UTFCB,發展一具 有強化的剛硬性之核心材料與變更内結構乃是當務之急。 6 1310296 【發明内容】
本發明提供一種具有雙重型式内結構之印刷電路板, 其藉由在印刷電路板中建構一雙重型式内結構而抑制在特 定方向之翹曲。換言之,藉由以一幾乎不翹曲的材料形成 印刷電路板之内結構的邊緣,與藉由使印刷電路板之頂點 的邊緣為圓形形狀,以提供一可以抑制在特定方向翹曲之 具有雙重型式内結構之印刷電路板。 再者,本發明提供一具有雙重型式内結構之印刷電路 板,其藉由變更一具有核心厚度0.1毫米與0.2毫米之超 薄覆晶BGA基材的内結構,以抑制基板翹曲。 又,本發明提供一具有雙重型式内結構之印刷電路 板,其不需要一分離的製程以減少翹曲,藉由使内結構為 一雙重型式,藉此減少用以減少翹曲之額外製程的時間與 成本。 本發明之一態樣的特徵為一用以抑制翹曲之印刷電路 板。該印刷電路板具有一核心層、一電路圖案層、一絕緣 層與一防焊油墨。該核心層由一絕緣材料來形成。該電路 圖案層形成在該核心層之頂部,該電路圖案層具有一中心 區域與一邊緣。一電路圖案形成在該中心區域中。該邊緣 圍繞該中心區域,該邊緣由一特定剛硬性之材料所形成, 該剛硬性係相同於或高於一使用在該電路圖案中之材料的 剛硬性。該絕緣層形成在該電路圖案層之頂部。 在此,該核心層係與複數個該電路圖案層及該絕緣層 7 1310296 堆疊。 在此,該邊緣可以由金屬所形成,特別地該邊緣可以 由銅所形成。 該邊緣之角落可以為一圓形形狀。 該絕緣層接觸於該邊緣之部分可以由與該邊緣相同之 材料來形成。 該邊緣係在該中心區域之外緣圍繞該中心區域。
本發明之另一態樣的特徵為一用以形成一印刷電路板 以抑制翹曲之方法。該方法至少包含下列步驟:(a)使用一 絕緣材料來形成一核心層;(b)形成一電路圖案層,該電路 圖案層形成在該核心層之頂部,該電路圖案層包含一中心 區域與一邊緣,一電路圖案形成在該中心區域中,該邊緣 圍繞該中心區域,該邊緣由一剛硬性之材料所形成,該剛 硬性係相同於或高於一使用在該電路圖案中之材料的剛硬 性;(c)形成一絕緣層,該絕緣層形成在該電路圖案層之頂 部;以及(d)形成一防焊油墨,該防焊油墨形成在該絕緣層 之頂部。 在此,步驟(b)與(c)可以被重複一預定次數。 在此,該邊緣可以由金屬所形成,特別地該邊緣可以 由銅所形成。 該邊緣之角落可以為一圓形形狀。 在步驟(c)中,該絕緣層接觸於該邊緣之部分可以由與 該邊緣相同之材料來形成。 該邊緣係在該中心區域之外緣圍繞該中心區域。 8 1310296
在此該邊緣之寬度可以為0.1毫米或0.2毫米。 該印刷電路板可以為一覆晶BGA。 【實施方式】 請參照附圖,以下將描述一具有雙重型式内結構6 刷電路板之較佳實施例。在附圖中,相同的標號係指 的構件,並且相同構件之適當敘述將不會被重複。在 地描述本發明之較佳實施例之前,一通用基板與一 B G A之製造方法將被分別地描述。雖然一多層次基板 造方法將會被描述,本發明並不被限制在用以製造一 次基板之方法。 為了製造印刷電路板,一内部電路圖案係被形成 心層外面。在此,一預定之内部電路圖案係藉由切割 足產品規格的内層次材料且使用一乾膜層及一工作膜 被形成。在此,該内層次可以被擦洗,該内層次乾膜 以可以被疊壓,並且該内曝光/顯影製程可以被執行。 接著,在黏附内層次至外層次之前,其中一電路 被形成在該内層次上,一製程(例如棕化(或黑化)氧化 係被執行以增強黏附性。也就是說,銅箔片之表面係 學氧化以增強表面亮光性,使得可以固定地完成堆 附。然後,預堆疊與堆疊製程藉由堆疊内基板與黏 (prepreg)而被執行。 之後,堆疊之内基板與黏合月係被真空壓製。在 於一高溫下熱壓製一預定時段且冷壓製該已熱壓製的 i印 相同 詳細 覆晶 之製 多層 在核 一滿 層而 層可 圖案 製程) 被化 疊黏 合片 此, 基板 9
1310296 是有可能的,而不真空壓製。 一修整製程係被執行以修整面板之角落上的樹脂與 箔片,並且X射線標靶鑽孔製程係被執行以在内層次電 之一標靶導引標記上鑽出一孔洞。 然後,鑽出一孔洞之一鑽孔製程以用於基板層次之 的電性傳導係被執行。在此,該鑽孔製程可以為一電腦 值控制(computer numerical control, CNC)方法,其在基 上鑽出需要的孔洞。 之後,外層次與一乾膜層及一工作膜層被疊壓,以 成一電路圖案,並且以一預定強度被輻射一預定時段, 及未被輻射區域係在一蝕刻製程中被顯影。在測試外層 與測量尺寸之後,一防焊曝光膜層係被設計且被製造。 著,防焊製程係藉由使鋼表面粗糙而被處理,使得防焊 墨可以更佳地黏附至基板。在此,預處理製程可以為一 洗拋光製程(brush polishing process)。之後,防焊油墨 疊壓,一防焊油墨曝光製程係藉由使用防焊曝光膜層而 執行(其中該防焊曝光膜層係在先前製程中被適合地 計),且一移除防焊油墨之顯影製程係被執行。此外,各 各樣的後處理製程(包括表面處理與電性/最終測試)係 執行。 一覆晶BGA封裝之製程大致上如下所述: (a) —鋁焊墊係被形成在一半導體晶片上,接著一保 層次被覆蓋在該半導體晶片上。(b)使用一濺鍍製程, 金屬層次被形成且該金屬層次接觸至該焊墊。(c)金屬 銅 路 間 數 板 形 以 次 接 油 刷 被 被 •i-A. δ又 式 被 護 層 10 1310296 次與光阻劑被叠壓’使得僅有焊墊區域被暴露出。(d)鉛 被鑛覆在暴露出光阻劑之焊墊區域上。(e)光阻劑被移除。 (〇被鍍覆有鉛區域之其他區域上的金屬箔片係被蝕刻開。 (g)被鑛覆之錯係被加熱且被處理成為圓形。(h)經由上述 製程被製造之凸塊晶片係被耦接至—覆晶BGA基板。對於 耦接方法,基板在其於一高溫下被加熱之前被插入一重流 裝置,使得被鍍覆之鉛被熔化以耦接覆晶B GA基板之接觸 焊塾與晶片之焊墊。接著,經由填底製程(underfiU process) ’樹脂被填充在上述覆晶基板與上述晶片之 間。 第3圖為根據本發明一較佳實施例之一具有雙重型式 内結構的印刷電路板之俯視圖。請參閱第3圖,根據本發 明之一具有雙重型式内結構的印刷電路板包含一半導體晶 片310、一中心區域320、一邊緣330、一角落340、與一 圓形型式角落350。 在此’印刷電路板可以為一覆晶B G A基板或一用在晶 片上板(board on chip,B0C) ' 晶片尺寸封裝(chip scale package,CSP)、或超薄彈性電路板(u〖tra thin flexible circuit board, UTFCB)之基板。印刷電路板可以為單一層 次基板、雙層次基板、與多層次基板之任一者。在此,印 刷電路板可以被形成為4層次、6層次、8層次、或更高數 目之層次。 半導體晶片310藉由覆晶接合而接觸於基板。各式各 樣的接觸技術是已知的’包括有使用導電金屬線之打線接 11 1310296 合、使用捲帶電路基板之捲帶式自動接合(tape automated bonding,TAB)、與使用一導電材料凸塊之覆晶接合以直接 地安裝一半導體晶片於—基板上。在這些接觸技術中,覆 晶接合因為其相對於其他接觸技術係相當快速、高密度與 小尺寸,因此最近係被廣泛地使用在製造半導體晶片封裝 上。大體上來說’用於覆晶接合之半導體晶片與其結構係 如下所述: 用在覆晶接合之半導體晶片310具有一結構,其中一 導電材料凸塊(例如一球型焊錫凸塊)係藉由接觸於一電性 焊墊而被形成。在半導體基板之頂部,一鋁或鋼材料之電 性焊墊係被形成以用於與外界電性接觸。電性焊塾係被暴 露出,且被一護層所覆蓋住。焊錫凸塊係被形成在所暴露 的電性焊墊之頂部’且多層次阻障物下冶金(under ban*ia metallurgy, UBM)係被形成在焊錫凸塊與電性焊塾之間。 形成在電性焊塑上之UBM可以包括一阻障金屬層與 一焊錫潤濕層,其中該阻障金屬層係作用以避免擴散而使 得焊錫凸塊之焊錫成分不會滲入電性焊墊與半導體基板 中,該阻障金屬層係被形成在金屬層上以有助於焊錫凸塊 進行較佳接觸。 用在覆晶接合之半導體晶片31〇係藉由將焊錫凸塊與 基板接觸烊墊結合而被電性連接且被實體地耦接,其係被 製備在印刷電路板之基板上。大體上,填底樹脂係被填充 在半導體晶片3 1 0與印刷電路板之間,以保護被結合之區 域不受外界影響,而改善了介連接之可靠性。 12 1310296 中心區域3 2 0具有一電路圖案,典型地係被形成在一 印刷電路板上。換言之,一預定之電路圖案係被形成在印 刷電路板上,使得半導體晶片3 1 0可以被電性連接。
由特定材料所形成之邊緣 3 3 0係被連接在中心區域 320之整個圓周。在此,因為邊緣係由一連接的相同材料 所形成,因此可以減少習知技術之翹•曲。在邊緣3 3 0是由 與形成在中心 3 2 0上電路金屬之相同材料所形成之情況 中,其可以在於印刷電路板製程中形成電路圖案之製程期 間同時地被形成。例如,若形成在中心3 2 0之電路圖案由 銅所形成,邊緣3 3 0能夠以銅來形成(在此情況中,邊緣 330可以在相同於電路圖案形成製程之製程中被形成),藉 此消除一不同製程之需要。在此,邊緣330之寬度可以根 據基板之整體尺寸與厚度而被決定,較佳者為〇·1毫米或 0.2毫米。 角落340為邊緣330所形成的側邊之接觸之處。在此, 角落340接觸於中心區域320之處的區域350可以為圓 形。當角落3 4 0為圓形時,則可以減少整體印刷電路板之 翹曲。亦即,因為印刷電路板之翹曲通常源自於半導體晶 片3 1 0,盡可能地使中心區域3 2 0為圓形係可以減少整體 印刷電路板之翹曲。因此,在角落340為圓形之情況中, 印刷電路板之翹曲量可以被減少。在此,角落3 4 0之寬度 與圓形形狀之彎曲性係可以根據基板之整體尺寸與厚度而 被決定,較佳者為0.1毫米或0.2毫米。 第4圖為根據本發明一較佳實施例之一具有雙重型式 13 1310296 内結構之印刷電路板的中心3 2 0的戴面圖。請參閱第4圖’ 根據本發明之印刷電路圖案包含一核心層 4 1 0、第一電路 圖案層420、第一電路圖案425、第一絕緣層430、第二電 路圖案層44 0、第二電路圖案445、第二絕緣層450、第三 電路圖案層460、第三電路圖案465與一防焊油墨470。
第一電路圖案層420具有第一電路圖案425,第二電 路圖案層440具有第二電路圖案445,且第三電路圖案層 460具有第三電路圖案465。沿著Κ-Κ’線之截面指示出第 3圖之中心區域3 2 0。電路圖案係圍繞著核心層4 1 0而被對 稱地形成。雖然整個印刷電路板包含有6層(如第4圖所 示),層次之數目係不受限於本發明所顯示者。 在此,整個印刷電路板包括有中心區域 3 2 0與邊緣 3 3 0,其中電路圖案層係與絕緣層交錯地被堆疊在該中心區 域3 2 0中,圍繞中心區域3 2 0周圍之層次係與絕緣層被交 錯地堆疊在該邊緣330中。此外,每一電路圖案層包括一 中心區域與一邊緣,其中一電路圖案通常被形成在該中心 區域中,一相同之材料係連續地被形成在該邊緣中而圍繞 中心區域。在此,形成在每一電路圖案層上之邊緣係可以 被形成在外緣上(其中該外緣為印刷電路板之邊界),或 者,若中心區域是被形成在不同位置中,則邊緣可以藉由 圍繞每一中心區域而被形成。也就是說,若半導體晶片被 形成為一群組而被安裝在一印刷電路板中,則每一群組可 以形成一中心區域。在此情況中,複數個邊緣可以被形成 而圍繞每一中心區域,以改善每一中心區域之想曲。 14 1310296 第5圖顯示根據本發明一較佳實施例之一具有雙重型 式内結構之印刷電路板的邊緣3 3 0的截面圖。請參閱第5 圖,根據本發明之印刷電路板包含一核心層 5 1 0、第一電 路圖案層邊緣520、第一絕緣層530、第二電路圖案層邊緣 540、第二絕緣層550、第三電路圖案層邊緣560與一防焊 油墨5 7 0。
根據本發明之一印刷電路板的邊緣3 3 0不具有習知技 術之一層次(其中一分離的電路圖案係被形成在該層次 中),但是具有一電路圖案層邊緣,其中該電路圖案層邊緣 係被連續地形成而圍繞中心區域。每一電路圖案之邊緣 5 2 0、5 4 0、5 6 0可以為一高剛硬性且幾乎不翹曲之材料, 更特定地可以為銅,銅為形成電路之金屬。換言之,在邊 緣520、540、560是由銅所形成之情況中(其中銅一般是被 用來形成電路圖案),形成製程會比較簡單。再者,若希望 可以改善更多翹曲的話,邊緣能夠以一比用在金屬圖案之 金屬更剛硬的材料來形成。在此,對於一較剛硬的材料(其 因此產生較少麵曲)而言,可以使用一氧化銘金屬、一石炭化 鈦金屬或一·硬金屬(碳化鶴)金屬。 在另一實施例中,根據本發明之一印刷電路板之邊緣 330可以使所有層次由相同材料來形成。例如,絕緣層 530、550可以由與電路圖案層之邊緣520、540、560相同 的材料來形成,以避免印刷電路板之翹曲。為此目的,若 一分離的形成邊緣330之製程被增添或一噴墨被用來形成 印刷電路板的話,在形成每一層次時,邊緣3 3 0可以同時 15
1310296 地被形成。 載至目前,大致上顯示出一具有雙 刷電路板的截面圖已經被描述。以下, 之一具有雙重型式内結構之印刷電路 果。下述該些測試結果係經由模擬應用 來獲得。 第6圖係比較一習知技術印刷電路 一實施例之一具有雙重型式内結構之印 形分佈。第7圖係比較一習知技術印刷 明第二實施例之一具有雙重型式内結構 的變形分佈。在此,用在第一實施例中 毫米,且用在第二實施例中之核心厚度 之方向係被標示為z軸。 使用〇 · 8毫米厚度核心之覆晶B GA 但是減少核心厚度至〇. 1毫米會造成一 而增加了勉曲量。 為了觀察翹曲抑制效果,模擬係在 至25度而被實施。請參閱第6圖,底線| X37.5毫米之尺寸,0.1毫米之核心厚度 根據習知技術之一覆晶BGA基板係被羅 且根據本發明之一覆晶B G A基板係被薄 示出被核心厚度〇. 1毫米之内銅圖案所 且可以推論出僅以銅製造 FCB外緣之 鍾曲。也就是,請參閱翹曲之數值,第 重型式内結構之印 將描述根據本發明 泛的實際上測試結 軟體 MSC/MARC 板與根據本發明第 刷電路板之間的變 電路板與根據本發 之印刷.電路板之間 之核心厚度為 〇 · 1 為0.2毫米。翹曲 的角落捲繞極小, 顯著的角落捲繞, 溫度自1 7 5度下降 ί晶BGA具有37.5 ,以及6層結構。 i示在第6(a)圖,並 I示在第6(b)圖。顯 產生的勉曲分佈, 内層顯著地減少了 6(a)圖中習知技術 16 1310296 之覆晶BGA基板係自-2.05 8e_QQ1毫米被翹曲至1.237毫 米。另一方面,第6(b)圖中本發明之覆晶BGA基板係自 -2.261e_GQ1毫米被翹曲至4.170e·001毫米。如比較所顯示 者,第6(b)圖中本發明之覆晶BGA基板係比第6(a)圖中習 知技術之覆晶B G A基板翹曲更少》
請參閱第7圖,第7圖係繪示核心厚度0 · 2毫米之内 核心圖案所產生的翹曲分佈。根據習知技術之一覆晶B G A 基板係被顯示在第7(a)圖,並且根據本發明之一覆晶BGA 基板係被顯示在第7(b)圖。請參閱翹曲之數值,第7(a)圖 中習知技術之覆晶BGA基板係自-1.820e4Q1毫米被翹曲至 2.274e-G()1毫米。另一方面,第7(b)圖中本發明之覆晶BGA 基板係自-2·247e_Gt)1毫米被翹曲至-1.1936^13毫米。如比 較所顯示者’第7(b)圖中本發明之覆晶BGA基板係比第 7(a)圖中習知技術之覆晶BGA基板翹曲更少。 第8圖顯示一作圖,其繪示在一習知技術印刷電路板 與一根據本發明較佳實施例之一具有雙重型式内結構之印 刷電路板之間的變形改善。也就是,第8圖係比較本發明 之一實施例(其中内結構之外緣係由銅所形成)與一具有傳 統内結構(銅圖案)之模型之間的組曲。該比較係依據 0 _ 1 宅米核心厚度與一具有傳統内結構(銅圖案)之FCB。圖中 左側之長條係為0.1毫米之核心厚度,而右側之長條係為 0.2毫未之核心厚度。 請參閱第8圖,在〇.丨毫米之核心厚度的情況中,當 根據習知技術之覆晶BGA基板的翹曲被設定為1時,根據 17 1310296 本發明之覆晶B G A基板的翹曲為約Ο . 4。因此,根據本發 明,當核心變成〇. 1毫米薄時,翹曲係減少約1 2 5 %。 此外,在0.2毫米之核心厚度的情況中,當根據習知 技術之覆晶B GA基板的翹曲被設定為0 · 3時,根據本發明 之覆晶B G A基板的翹曲為約0 · 1 5。因此,根據本發明, 當核心變成〇. 2毫米薄時,翹曲係減少約8 2 %。
本發明不受限於前述實施例,並且對於熟習本發明相 關技藝之人士,許多變更在本發明之精神與範圍内是可行 的。 由前述說明,根據本發明之具有雙重型式内結構之印 刷電路板可以藉由在印刷電路板中建構一雙重型式内結構 而抑制在特定方向之翹曲。換言之,本發明可以藉由以一 幾乎不翹曲的材料形成印刷電路板之内結構的邊緣,與藉 由使印刷電路板之頂點的邊緣為圓形形狀,以抑制在特定 方向之麵曲。 再者,根據本發明之具有雙重型式内結構之印刷電路 板可以藉由變更一具有核心厚度0.1毫米與0.2毫米之超 薄覆晶B G A基材的内結構’以抑制基板魅曲。 又,根據本發明之具有雙重型式内結構之印刷電路板 不需要一分離的製程以減少翹曲,藉由使内結構為一雙重 型式,藉此減少用以減少翹曲之額外製程的時間與成本。 雖然本發明之較佳實施例已經於前述說明被敘述,相 關技藝之人士應當瞭解的是,本發明可以在不脫離其精神 與範圍及等效物下,進行修正與變更。 18 1310296 【圖式簡單說明】 本發明之該些特徵、其他特徵、態樣與優點可以藉由 參照前述說明、隨附申請專利範圍與附圖而能被更加詳細 地瞭解,其中: 第1圖顯示根據習知技術之一印刷電路板之F C B的立 體圖。
第2圖為根據習知技術之一印刷電路板之翹曲F C B的 立體圖。 第3圖為根據本發明一較佳實施例之一具有雙重型式 内結構的印刷電路板之俯視圖。 第4圖為根據本發明一較佳實施例之一具有雙重型式 内結構之印刷電路板的中心的截面圖。 第5圖顯示根據本發明一較佳實施例之一具有雙重型 式内結構之印刷電路板的邊緣的截面圖。 第6圖係比較一習知技術印刷電路板與根據本發明第 一實施例之一具有雙重型式内結構之印刷電路板之間的變 形分佈。 第7圖係比較一習知技術印刷電路板與根據本發明第 二實施例之一具有雙重型式内結構之印刷電路板之間的變 形分佈。 第8圖顯示一作圖,其繪示在一習知技術印刷電路板 與一根據本發明較佳實施例之一具有雙重型式内結構之印 刷電路板之間的變形改善。 19 1310296
【主要元件符號說明】 3 10 半 導 體 晶 片 320 中 心 區 域 330 邊 緣 340 角 落 350 圓 形 型 式 角 落 410 核 心 層 420 第 一 電 路 圖 案 層 425 第 一 電 路 圖 案 430 第 一 絕 緣 層 440 第 二 電 路 圖 案層 445 第 二 電 路 圖 案 450 第 二 絕 緣 層 460 第 三 電 路 圖 案 層 465 第 三 電 路 圖 案 470 防 焊 油 墨 5 10 核 心 層 520 第 一 電 路 圖 案 層 邊 緣 530 第 一 絕 緣 層 540 第 二 電 路 圖 案 層 邊 緣 550 第 二 絕 緣 層 560 第 三 電 路 圖 案 層 邊 緣 570 防 焊 油 墨
20
Claims (1)
1310296 十、申請專利範圍: 1 · 一種用以抑制翹曲之印刷電路板,至少包含: 一核心層,該核心層由一絕緣材料來形成;
一電路圖案層,該電路圖案層形成在該核心層之頂 部,該電路圖案層包含一中心區域與一邊緣,一電路圖案 形成在該中心區域中,該邊緣圍繞該中心區域,該邊緣由 一特定剛硬性之材料所形成,該剛硬性係相同於或高於一 使用在該電路圖案中之材料的剛硬性; 一絕緣層,該絕緣層形成在該電路圖案層之頂部; 以及 一防焊油墨,該防焊油墨形成在該絕緣層之頂部。 2 ·如申請專利範圍第1項所述之印刷電路板,其中該核心 層係與複數個該電路圖案層及該絕緣層堆疊。 3 ·如申請專利範圍第1項所述之印刷電路板,其中該邊緣 係由金屬所形成。 4.如申請專利範圍第1項所述之印刷電路板,其中該邊緣 係由銅所形成。 5 ·如申請專利範圍第1項所述之印刷電路板,其中該邊緣 之角落為一圓形形狀。 21 1310296 6.如申請專利範圍第1項所述之印刷電路板,其中該絕緣 層接觸於該邊緣之部分係由與該邊緣相同之材料來形成。 7.如申請專利範圍第1項所述之印刷電路板,其中該邊緣 係在該中心區域之外緣圍繞該中心區域。
8.如申請專利範圍第1項所述之印刷電路板,其中該邊緣 之寬度為0.1毫米或0.2毫米。 9 ·如申請專利範圍第1項所述之印刷電路板,其中該印刷 電路板為一覆晶BGA。 1 0. —種用以形成一印刷電路板以抑制翹曲之方法,該方 法至少包含下列步驟: (a) 使用一絕緣材料來形成一核心層; (b) 形成一電路圖案層,該電路圖案層形成在該核心 層之頂部,該電路圖案層包含一中心區域與一邊緣,一電 路圖案形成在該中心區域中,該邊緣圍繞該中心區域,該 邊緣由一特定剛硬性之材料所形成,該剛硬性係相同於或 高於一使用在該電路圖案中之材料的剛硬性; (c) 形成一絕緣層,該絕緣層形成在該電路圖案層之 頂部;以及 22 1310296 (d)形成一防焊油墨,該防焊油墨形成在該絕緣層之 頂部。 11.如申請專利範圍第10項所述之方法,其中步驟(b)與(c) 係被重複一預定次數。
1 2 ·如申請專利範圍第1 0項所述之方法,其中該邊緣係由 金屬所形成。 1 3 .如申請專利範圍第1 0項所述之方法,其中該邊緣係由 銅所形成。 1 4.如申請專利範圍第1 0項所述之方法,其中該邊緣之角 落為一圓形形狀。 1 5 .如申請專利範圍第1 0項所述之方法,其中在步驟(c) 中,該絕緣層接觸於該邊緣之部分係由與該邊緣相同之材 料來形成。 1 6.如申請專利範圍第1 0項所述之方法,其中該邊緣係在 該中心區域之外緣圍繞該中心區域。 1 7.如申請專利範圍第1 0項所述之方法,其中該邊緣之寬 23 1310296
度為0.1毫米或0.2毫米。 1 8 .如申請專利範圍第1 0項所述之方法,其中該印刷電路 板為一覆晶BGA。 24
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050079187A KR100643928B1 (ko) | 2005-08-29 | 2005-08-29 | 이원화된 내층 구조를 가진 인쇄회로기판 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200709744A TW200709744A (en) | 2007-03-01 |
TWI310296B true TWI310296B (en) | 2009-05-21 |
Family
ID=37654073
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW095122835A TWI310296B (en) | 2005-08-29 | 2006-06-23 | Printed circuit board with dual type inner structure and method for forming same |
Country Status (5)
Country | Link |
---|---|
US (1) | US20070045821A1 (zh) |
JP (1) | JP2007067386A (zh) |
KR (1) | KR100643928B1 (zh) |
CN (1) | CN1968564A (zh) |
TW (1) | TWI310296B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100717909B1 (ko) * | 2006-02-24 | 2007-05-14 | 삼성전기주식회사 | 니켈층을 포함하는 기판 및 이의 제조방법 |
TWI367555B (en) * | 2007-03-21 | 2012-07-01 | Advanced Semiconductor Eng | Conversion substrate for leadframe and the method for making the same |
JP5453962B2 (ja) | 2009-07-07 | 2014-03-26 | 富士通株式会社 | 半導体装置、半導体装置の製造方法および電子機器 |
KR102041501B1 (ko) * | 2013-09-13 | 2019-11-06 | 삼성전자 주식회사 | 연배열 인쇄회로기판, 그의 불량 단품 인쇄회로기판의 교체 방법 및 이를 이용한 전자 장치의 제조 방법 |
US10199337B2 (en) | 2015-05-11 | 2019-02-05 | Samsung Electro-Mechanics Co., Ltd. | Electronic component package and method of manufacturing the same |
US9984979B2 (en) | 2015-05-11 | 2018-05-29 | Samsung Electro-Mechanics Co., Ltd. | Fan-out semiconductor package and method of manufacturing the same |
CN107632255B (zh) * | 2017-10-16 | 2021-03-09 | Oppo广东移动通信有限公司 | 测试治具板 |
CN113795093B (zh) * | 2021-08-31 | 2023-08-04 | 江门市众阳电路科技有限公司 | 一种pcb阴阳铜板的生产方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10107449A (ja) | 1996-09-27 | 1998-04-24 | Ibiden Co Ltd | 多層プリント配線板の製造方法 |
JP3921756B2 (ja) * | 1997-10-06 | 2007-05-30 | 株式会社デンソー | プリント基板およびその製造方法 |
JP4357792B2 (ja) | 2002-04-11 | 2009-11-04 | パナソニック株式会社 | プリント配線板の製造方法 |
JP2005019965A (ja) | 2003-06-02 | 2005-01-20 | Showa Denko Kk | フレキシブル配線板およびフレックスリジッド配線板 |
-
2005
- 2005-08-29 KR KR1020050079187A patent/KR100643928B1/ko not_active IP Right Cessation
-
2006
- 2006-06-23 TW TW095122835A patent/TWI310296B/zh not_active IP Right Cessation
- 2006-07-21 CN CNA2006100992178A patent/CN1968564A/zh active Pending
- 2006-08-02 JP JP2006210684A patent/JP2007067386A/ja active Pending
- 2006-08-23 US US11/508,306 patent/US20070045821A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
KR100643928B1 (ko) | 2006-11-10 |
CN1968564A (zh) | 2007-05-23 |
US20070045821A1 (en) | 2007-03-01 |
TW200709744A (en) | 2007-03-01 |
JP2007067386A (ja) | 2007-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI310296B (en) | Printed circuit board with dual type inner structure and method for forming same | |
EP2654388B1 (en) | Semiconductor package, semiconductor apparatus and method for manufacturing semiconductor package | |
JP3776867B2 (ja) | 印刷回路基板のボンディングパッド及びその形成方法 | |
TWI411052B (zh) | 撓性板上覆晶應用之可撓性電路基板 | |
EP0907204A2 (en) | Chip size package semiconductor device and method of forming the same | |
US20100255634A1 (en) | Manufacturing method of bottom substrate of package | |
JP2003051568A (ja) | 半導体装置 | |
KR20090042717A (ko) | 실리콘 인터포저 및 이를 결합한 반도체 장치 패키지와 반도체 장치 | |
TWM512216U (zh) | 半導體基板結構與半導體封裝結構 | |
TWI397358B (zh) | 打線基板及其製作方法 | |
US7459796B2 (en) | BGA-type multilayer circuit wiring board | |
JP2001210744A (ja) | 回路基板 | |
KR101959864B1 (ko) | 리세스 깊이 조절이 가능한 초박형 인쇄회로기판 및 그 제조 방법 | |
TW201208510A (en) | Circuit board with anchored underfill | |
WO2022117042A1 (zh) | 一种印刷电路板的制作方法及印刷电路板 | |
WO2020090601A1 (ja) | 半導体パッケージ用配線基板及び半導体パッケージ用配線基板の製造方法 | |
JP4015787B2 (ja) | 半導体装置の製造方法 | |
JP2008109138A (ja) | 積層チップパッケージ及び該パッケージの製造方法 | |
JP2008016630A (ja) | プリント配線板およびその製造方法 | |
JP7347440B2 (ja) | 半導体パッケージ用配線基板の製造方法 | |
JP2008288481A (ja) | 半導体装置およびその製造方法 | |
JP2007299887A (ja) | 半導体集積回路素子搭載用基板および半導体装置 | |
JP2023550986A (ja) | 半導体ダイを実装するための基板の反りの制御 | |
JP2005183868A (ja) | 半導体装置およびその実装構造 | |
JP2011086873A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |