CN1968564A - 具有双型内部结构的印刷电路板 - Google Patents

具有双型内部结构的印刷电路板 Download PDF

Info

Publication number
CN1968564A
CN1968564A CNA2006100992178A CN200610099217A CN1968564A CN 1968564 A CN1968564 A CN 1968564A CN A2006100992178 A CNA2006100992178 A CN A2006100992178A CN 200610099217 A CN200610099217 A CN 200610099217A CN 1968564 A CN1968564 A CN 1968564A
Authority
CN
China
Prior art keywords
circuit board
printed circuit
pcb
edge
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006100992178A
Other languages
English (en)
Inventor
曹承铉
金韩
郑淳五
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN1968564A publication Critical patent/CN1968564A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09354—Ground conductor along edge of main surface
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明公开了一种用于抑制热翘曲的印刷电路板。印刷电路板包括：芯板层，芯板层由绝缘材料形成；电路布线层，电路布线层形成于芯板层的上部，电路布线层包括中心区和边缘，在中心区中形成电路布线，边缘围绕中心区并由特定硬度的材料制成布线；绝缘层，绝缘层形成于电路布线层的上部；以及阻焊剂，阻焊剂形成于绝缘层的上部。根据本发明的具有双型内部结构的印刷电路板通过其内部结构，即边框由很难翘曲的材料制成以及其中边框在顶点处为圆形，而具有抑制热翘曲的效果。

Description

具有双型内部结构的印刷电路板
技术领域
本发明涉及一种基板，更具体而言，涉及一种印刷电路板及其方法。
背景技术
印刷电路板是指使用倒装芯片焊接(Flip Chip Bonding)或引线结合法(wiring bonding)将半导体芯片安装于其上的硅基板。下面将描述倒装芯片球栅阵列(以下称之为“倒装芯片BGA”)，其通常用于CPU和图形卡。
在常规方法中，将芯片附着至引线框，在用树脂密封之前，用结合引线将焊盘与芯片的接线端连接。这种封装必然庞大且笨重，而且连线必然很长。人们开发出倒装芯片BGA封装，通过将芯片附着至环氧树脂基板或陶瓷基板，并采用圆形焊球作为接线端，以解决该问题。由于制作过程中施加了热，导致倒装芯片BGA基板具有热翘曲，并且如果热翘曲很大，就不可避免地导致不能安装芯片的缺陷。另外，即使倒装芯片BGA基板通过了热翘曲测试，安装芯片过程中产生的高温也会导致热翘曲，而且较大的热翘曲导致了芯片与基板分离的缺陷。
因为近来倒装芯片BGA基板已经变得越来越超薄，所以芯板(core)的厚度薄至0.1mm或0.2mm。除非解决了热翘曲问题，否则这种厚度的芯板厚度将限制超薄倒装芯片BGA的发展。
为了使倒装芯片BGA更薄，可以设计一种高刚度(stiff)的芯板材料，但仅提高芯板刚度并不能解决热翘曲问题，因为由于聚合体的非线性性状，即在特定温度下向特定方向和形状翘曲的现象，导致倒装芯片BGA的角部仍然会翘曲。此外，使用高刚度材料，例如钢，降低了绝缘材料的附着性，可能导致分离和成本增加。
图1示出了根据现有技术的印刷电路板的正常FCB的立体图，而图2示出了根据现有技术的印刷电路板的翘曲FCB的立体图。
参照图1，在倒装芯片BGA的表面上安装有芯片。图2示出了倒装芯片BGA的边缘和角部向上卷曲高于中心，芯片安装于该中心。
如图1所示，FCB基板通常为矩形。当为多层基板时，在板芯层的对称上方和下方均匀地分布有金属(例如，铜)布线。当前，芯板的最常见厚度是0.8mm。然而，随着技术的发展，将允许芯板更薄更小，而超薄倒装芯片BGA(下文中称之为“UTFCB”)还将变得更薄。由于制造过程中施加的热，导致常规倒装芯片BGA基板在芯片对侧位置变成凹形。如图2所示，当将板芯厚度减少至0.4mm以制作UTFCB时，热变形增大，以致使角部卷曲。这种热变形限制了UTFCB变得更薄。
因此，为了开发热翘曲较小的UTFCB，需要开发一种具有显著提高的硬度和改变了内部结构的芯板材料。
发明内容
本发明提供了一种具有双型(dual type)内部结构的印刷电路板，通过在印刷电路板中构建双型内部结构，能够抑制特定方向的热翘曲。换句话说，通过使印刷电路板的内部结构的边缘用几乎不翘曲的材料形成，以及通过使印刷电路板的顶点边缘为圆形，而提供了一种具有能够抑制特定方向的热翘曲的双型结构的印刷电路板。
此外，本发明提供了一种具有双型内部结构的印刷电路板，通过改变芯板厚度为0.1mm和0.2mm的超薄倒装芯片BGA基板的内部结构，而能够抑制该基板的热翘曲。
此外，本发明提供了一种具有双型内部结构的印刷电路板，通过使内部结构为双型，而不要求单独的工艺来减少热翘曲，从而减少了用于减少热翘曲的额外工艺的时间和成本。
本发明的一个方面给出了一种用于抑制热翘曲的印刷电路板。该印刷电路板包括：芯板层、电路布线层、绝缘层、以及阻焊剂；芯板层由绝缘材料形成；电路布线层形成于芯板层的上部，包括中心区和边缘，在中心区中形成电路布线，边缘围绕中心区，边缘由特定硬度的材料制成，其硬度等于或高于电路布线中所用的材料的硬度；绝缘层形成于电路布线层的上部；阻焊剂形成于绝缘层的上部。
此处，芯板层可与多个电路布线层和绝缘层相堆叠。
此处，边缘可由金属制成，特别地，边缘可由铜制成。
此处，边缘的角部可以是圆形的。
绝缘层与边缘形成接触的部分可由与边缘相同的材料制成。
边缘可在中心区边框周围围绕中心区。
本发明的另一方面给出了一种用于抑制热翘曲的印刷电路板的形成方法。该方法包括以下步骤：(a)使用绝缘材料形成芯板层；(b)形成电路布线层，电路布线层形成于芯板层的上部，电路布线层包括中心区和边缘，在中心区中形成电路布线，边缘围绕中心区，边缘由特定硬度的材料制成，其硬度等于或高于电路布线中所用的材料的硬度；(c)形成绝缘层，绝缘层形成于电路布线层的上部；以及(d)形成阻焊剂，阻焊剂形成于绝缘层的上部。
此处，步骤(b)和(c)可重复执行预定次数。
此处，边缘可由金属制成，特别地，边缘可由铜制成。
此处，边缘的角部可以是圆形的。
在上述步骤(c)中，绝缘层与边缘形成接触的部分可由与边缘相同的材料制成。
边缘可在中心区边框周围围绕中心区。
此处，边缘的宽度可为0.1mm或0.2mm。
此处，印刷电路板可以是倒装芯片BGA。
附图说明
通过以下描述、所附权利要求、以及附图，将更好地理解本发明的这些以及其它特征、方面、和优点，其中：
图1示出了根据现有技术的印刷电路板的FCB的立体图；
图2示出了根据现有技术的印刷电路板的翘曲FCB的立体图；
图3示出了根据本发明的一个优选实施例的具有双型内部结构的印刷电路板的俯视图；
图4是根据本发明的一个优选实施例的具有双型内部结构的印刷电路板的中心的剖视图；
图5示出了根据本发明的一个优选实施例的具有双型内部结构的印刷电路板的边缘的剖视图；
图6比较了现有技术的印刷电路板与根据本发明第一实施例的具有双型内部结构的印刷电路板之间的变形分布；
图7比较了现有技术的印刷电路板与根据本发明第二实施例的具有双型内部结构的印刷电路板之间的变形分布；以及
图8示出了现有技术的印刷电路板与根据本发明的一个优选实施例的具有双型内部结构的印刷电路板之间的变形改善的条形图。
具体实施方式
下面将参照附图来描述根据本发明的具有双型内部结构的印刷电路板的优选实施例。参照附图，在所有附图中，对于相同的部件采用相同的标号，并且不再重复对相同部件的有关描述。在详细描述本发明的优选实施例之前，将分别描述常规基板和倒装芯片BGA的制造方法。尽管将描述的是多层基板的制造方法，但本发明并不局限于多层基板的制造方法。
为了制造印刷电路板，在芯板层(core layer)外面形成内部电路布线。此处，通过切割内部层材料以满足产品规格，并通过使用干膜和工作膜，来形成预定内部电路布线。此处，可擦洗内部层，可将内部层干膜层压，并且可执行内部曝光/显影工艺。
然后，在将内部层附着至外部层之前，在其上面形成电路布线，执行改善该附着的工艺，例如棕色(或黑色)氧化物处理。即，将铜箔的表面进行化学氧化以改善表面亮度，从而确保堆叠附着性。然后，通过堆叠内部基板和聚酯胶片(prepreg)来执行预堆叠与堆叠工艺。
然后，将堆叠的内部基板和聚酯胶片进行真空压制。此处，可以在高温下热压预定长时间并冷压该热压过的基板，来代替真空压制。
执行修整工艺，以修整该制程板角部上的树脂和铜箔，然后执行X射线目标钻孔工艺(X-ray target drill process)，以在内部层电路上的目标引导标记处钻孔。
然后，执行钻孔的钻孔工艺，该孔用于基板层之间的导电。此处，钻孔工艺可以是CNC(数控加工)方法，该方法在基板上钻出必要的孔。
然后，将外部层与干膜及工作膜层压，以形成电路布线，然后用预定亮度照射外部层预定长时间，并且在蚀刻工艺中将所有未照射的区域显影。在测试外部层和测量尺寸之后，设计并制作阻焊曝光膜(solder resist exposure film)。然后，通过使铜表面粗糙进行阻焊工艺预处理，从而使阻焊墨(solder resist ink)更好地附着至基板。此处，预处理工艺可以是刷光工艺(brush polishing process)。然后，层压阻焊剂，使用阻焊曝光膜执行阻焊曝光工艺，该阻焊曝光膜是在早先的工艺中适当地设计的，然后执行显影工艺，在显影工艺中除去阻焊墨。此外，执行各种后处理工艺，包括表面处理和电测试/最终测试。
倒装芯片BGA封装的制造过程通常包括以下步骤：
(a)在半导体芯片上形成铝焊盘，然后在上面覆盖保护层。(b)使用喷溅工艺，形成金属层，并使其接触焊盘。(c)用阻光剂层压金属层，从而仅露出焊盘区域。(d)在焊盘区域上阻光剂露出的地方镀上引线。(e)除去阻光剂。(f)将镀引线区域以外的区域上的金属箔蚀刻掉。(g)加热并处理所镀引线，以使其变圆。(h)将通过上述工艺制造的隆起焊盘芯片耦合至倒装芯片BGA基板。就该耦合方法来说，在以高温加热基板之前，将该基板插入回流装置中，从而熔化所镀引线，以将倒装芯片BGA基板的接触焊盘与芯片的焊盘耦合。然后，通过底部填封工艺，将树脂填入上述倒装芯片BGA基板与上述芯片之间。
图3是根据本发明的一个优选实施例的具有双型内部结构的印刷电路板的俯视图。参照图3，根据本发明的具有双型内部结构的印刷电路板包括：半导体芯片310、中心区320、边缘330、角部340、以及圆角350。
此处，该印刷电路板可以是倒装芯片BGA基板，或用于BOC(芯片附着板)、CSP(芯片比例封装、Chip Scale Package)、或UTFCB(超薄柔性印刷电路板)中的基板。该印刷电路板可以是单层基板、双层基板、和多层基板中的任意一种。此处，印刷电路板可以形成为4层、6层、8层、或更多层。
通过倒装芯片焊接，半导体芯片310与基板相接触。已知有各种接触技术，包括采用金属导线的引线结合法、采用带状电路基板的TAB(自动带结合)、和采用导电材料隆起焊盘(conductivematerial bump)以将半导体芯片直接安装于基板上的倒装芯片结合。
其中，由于倒装芯片结合与其他接触技术相比而言，具有较高的速度、较高的密集度和较小的尺寸，所以近来，在半导体芯片封装的制造中广泛采用倒装芯片结合。通常，用于倒装芯片结合的半导体芯片及其结构如下：
用于倒装芯片结合中的半导体芯片310的结构为：通过与导电焊盘接触，形成导电材料隆起焊盘，例如球形焊料隆起焊盘。在半导体基板的上部，形成铝或铜材料的电焊盘，用于与外部的连接。将电焊盘露出，并覆盖以钝化层。在露出的电焊盘的上部形成焊料隆起焊盘，在焊料隆起焊盘与电焊盘之间形成多层UBM(underbarrier metallurgy，底部屏障冶金)。
形成于电焊盘上的UBM可以包括屏障金属层，其作用在于防止扩散，从而防止焊料隆起焊盘的焊料成分保持渗透入电焊盘与半导体基板；以及焊料润湿层，形成于金属层上方，以帮助焊料隆起焊盘更好地接触。
通过将焊料隆起焊盘与制备于印刷电路板的基板上的基板接触焊盘结合，将用于倒装芯片结合的半导体芯片310电连接和物理耦合。通常，将底部填封树脂填入半导体芯片310与印刷电路板之间，以将结合区域与外界隔离，提高互连的可靠性。
中心区320具有通常形成于印刷电路板上的电路布线。换句话说，在印刷电路板上形成预定电路布线，从而能够电连接半导体芯片310。
将特定材料制成的边缘330连接中心区320的整个周边。此处，由于边缘330是由相连的、相同的材料制成，所以可减少现有技术的热翘曲。当边缘330由与中心区320上形成的电路金属相同的材料制成时，该边缘可在印刷电路板制造过程中与形成电路布线的过程同时形成。例如，如果形成于中心区320中的电路布线由铜制成，则可用铜形成边缘330，其中，可在与电路布线形成工艺相同的工艺中形成边缘330，从而免去了单独工艺的需要。此处，可根据基板的整个尺寸和厚度确定边缘330的宽度，优选地为0.1mm或0.2mm。
角部340是边缘330形成的侧边相交之处。此处，角部340与中心区320相遇的区域350可以是圆形。当角部340是圆形时，可减少整个印刷电路板的热翘曲。即，由于印刷电路板的热翘曲通常源自半导体芯片310，使中心区320尽可能地圆，可减少整个印刷电路板的热翘曲。因此，当角部340是圆角时，可减少印刷电路板的热翘曲量。此处，角部340的宽度和圆形曲率可根据基板的整个尺寸和厚度来确定，优选地为0.1mm至0.2mm。
图4是根据本发明的一个优选实施例的具有双型内部结构的印刷电路板的中心320的剖视图。参照图4，根据本发明的印刷电路布线可包括：芯板层410、第一电路布线层420、第一电路布线425、第一绝缘层430、第二电路布线层440、第二电路布线445、第二绝缘层450、第三电路布线层460、第三电路布线465，以及阻焊剂470。
第一电路布线层420具有第一电路布线425，第二电路布线层440具有第二电路布线445，而第三电路布线层460具有第三电路布线465。沿(k)-(k′)线的剖视图示出了图3中所示的中心区320。围绕芯板层410对称地形成电路布线。如图4所示，尽管整个印刷电路板由6层构成，但显然，在本发明中，层数并不局限于图中所示。
此处，整个印刷电路板包括：中心区320，在中心区中，电路布线层与绝缘层交替地堆叠；以及边缘330，在边缘中，围绕中心区320的层与绝缘层交替地堆叠，边缘互相连接并由特殊材料构成。此外，每个电路布线层包括：中心区，其中通常形成有电路布线；以及边缘，其中用同样的材料连续地围绕中心区而形成。此处，形成于每个电路布线层上的边缘可形成于边框(rim)上，该边框是印刷电路板的边界，或者如果中心区形成于不同的位置，则边缘可围绕每个中心区而形成。即，如果半导体芯片成组的安装于印刷电路板中的一组芯片而形成，则每组可形成中心区。这样，可形成多个边缘围绕各个中心区，以改善各个中心区的热翘曲。
图5示出了根据本发明的一个优选实施例的具有双型内部结构的印刷电路板的边缘330的剖视图。参照图5，根据本发明的印刷电路板可包括：芯板层510、第一电路布线层边缘520、第一绝缘层530、第二电路布线层边缘540、第二绝缘层550、第三电路布线层边缘560，以及阻焊剂570。
根据本发明的印刷电路板的边缘330不具有形成单独电路布线的现有技术的层，而是使其电路布线层的边缘围绕中心区而连续形成。每个电路布线的边缘520、540、560可以是高硬度且低热翘曲的材料，更具体地说可以是铜，即形成电路的金属。换句话说，当边缘520、540、560由通常用于形成电路布线的铜制成时，可使形成工艺更容易。此外，如果要求热翘曲显著地改善，则边缘可用比电路布线中所用的金属更硬的材料形成。此处，由于更硬，所以导致更少的热翘曲，可以使用例如氧化铝、碳化钛、或硬质合金(碳化钨)材料。
在另一实施例中，根据本发明的印刷电路板的边缘330可使其所有层由相同材料制成。例如，绝缘层530、550可用与电路布线层的边缘520、540、560相同的材料形成，以防止印刷电路板的热翘曲。因此，如果增加形成边缘330的单独工艺，则可在形成每层的同时形成边缘330，或者可用喷墨形成印刷电路板。
以上，已经描述了主要显示具有双型内部结构的印刷电路板的剖视图。下面，将描述根据本发明的具有双型内部结构的印刷电路板的实际测试结果。通过仿真应用MSC/MARC已经获得了下面将要描述的测试结果。
图6比较了现有技术的印刷电路板与根据本发明第一实施例的具有双型内部结构的印刷电路板之间的变形分布。图7比较了现有技术的印刷电路板与根据本发明第二实施例的具有双型内部结构的印刷电路板之间的变形分布。此处，第一实施例中所用的芯板厚度为0.1mm，而第二实施例中所用的芯板厚度为0.2mm。指定热翘曲方向为z轴。
使用0.8mm芯板厚度的倒装芯片BGA的角部卷曲较微小，但芯板厚度减小至0.4mm则导致显著的角部卷曲，增大了热翘曲量。
为了观测热翘曲抑制效果，在温度从175度降低至25度时执行该仿真。参照图6，原始倒装芯片BGA尺寸为37.5×37.5mm，芯板厚度为0.1mm，且为6层结构。(a)所示为根据现有技术的倒装芯片BGA基板，而(b)所示为根据本发明的倒装芯片BGA基板。图示出了0.1mm芯板厚度的内部铜布线所产生的热翘曲的分布，并可推导出只具有铜的FCB边框的内部层显著地减少了热翘曲。即，参考热翘曲的数值，现有技术的倒装芯片BGA基板(a)的热翘曲为-2.058e-001mm至1.237mm。另一方面，本发明的倒装芯片BGA基板(b)的热翘曲为-2.261e-001mm至4.170e-001mm。该比较显示出，本发明的倒装芯片BGA基板(b)比现有技术的倒装芯片BGA基板(a)热翘曲得少些。
参照图7，示出了0.2mm芯板厚度的内部芯板布线所产生的热翘曲的分布。(a)所示为根据现有技术的倒装芯片BGA基板，而(b)所示为根据本发明的倒装芯片BGA基板。参考热翘曲的数值，现有技术的倒装芯片BGA基板(a)的热翘曲为-1.820e-001mm至2.274e-001mm。另一方面，本发明的倒装芯片BGA基板(b)的热翘曲为-2.247e-001mm至-1.193e-013mm。该比较显示出，本发明的倒装芯片BGA基板(b)比现有技术的倒装芯片BGA基板(a)热翘曲得少些。
图8示出了现有技术的印刷电路板与根据本发明的一个优选实施例的具有双型内部结构的印刷电路板之间的变形改善的条形图。
即，图8比较了内部结构的边框由铜制成的本发明的一个实施例与具有常规内部结构(铜布线)的模型之间的热翘曲。该比较基于0.1mm芯板厚度以及具有常规内部结构(铜布线)的FCB。条形图左边的条柱对应0.1mm芯板厚度，而右边的条柱对应0.2mm芯板厚度。
参照图8，在0.1mm芯板厚度的情况下，当根据现有技术的倒装芯片BGA基板的热翘曲设为1时，根据本发明的倒装芯片BGA基板的热翘曲约为0.4。因此，根据本发明，当芯板薄至0.1mm时，热翘曲减小约125％。
此外，在0.2mm芯板厚度的情况下，当根据现有技术的倒装芯片BGA基板的热翘曲设为0.3时，根据本发明的倒装芯片BGA基板的热翘曲约为0.15。因此，根据本发明，当芯板薄至0.2mm时，热翘曲减小约82％。
对于本领域技术人员来说，本发明并不局限于上述实施例，在本发明的精神和范围内可以有各种改变。
由上所述，根据本发明的具有双型内部结构的印刷电路板通过在印刷电路板中构建双型内部结构，而能够抑制特定方向的热翘曲。换句话说，本发明通过用很难热翘曲的材料形成印刷电路板的内部结构的边缘，并通过使印刷电路板的顶点边缘为圆形，而能够抑制特定方向的热翘曲。
此外，根据本发明的具有双型内部结构的印刷电路板通过改变芯板厚度为0.1mm和0.2mm的超薄倒装芯片BGA基板的内部结构，而能够抑制该基板的热翘曲。
此外，根据本发明的具有双型内部结构的印刷电路板通过使内部结构为双型，而不要求单独的工艺来减少热翘曲，从而减少了用于减少热翘曲的额外工艺的时间和成本。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的权利要求范围之内。

Claims (18)

1.一种用于抑制热翘曲的印刷电路板，所述印刷电路板包括：
芯板层，所述芯板层由绝缘材料形成；
电路布线层，所述电路布线层形成于所述芯板层的上部，所述电路布线层包括中心区和边缘，在所述中心区中形成电路布线，所述边缘围绕所述中心区，所述边缘由特定硬度的材料制成，所述硬度等于或高于所述电路布线中所用的材料的硬度；
绝缘层，所述绝缘层形成于所述电路布线层的上部；以及
阻焊剂，所述阻焊剂形成于所述绝缘层的上部。
2.根据权利要求1所述的印刷电路板，其中，所述芯板层与多个所述电路布线层和绝缘层相堆叠。
3.根据权利要求1所述的印刷电路板，其中，所述边缘由金属制成。
4.根据权利要求1所述的印刷电路板，其中，所述边缘由铜制成。
5.根据权利要求1所述的印刷电路板，其中，所述边缘的角部是圆形的。
6.根据权利要求1所述的印刷电路板，其中，所述绝缘层与所述边缘形成接触的部分由与所述边缘相同的材料制成。
7.根据权利要求1所述的印刷电路板，其中，所述边缘在所述中心区边框周围围绕所述中心区。
8.根据权利要求1所述的印刷电路板，其中，所述边缘的宽度为0.1mm.或0.2mm。
9.根据权利要求1所述的印刷电路板，其中，所述印刷电路板是倒装芯片球栅阵列。
10.一种用于抑制热翘曲的印刷电路板的形成方法，所述方法包括以下步骤：
(a)使用绝缘材料形成芯板层；
(b)形成电路布线层，所述电路布线层形成于所述芯板层的上部，所述电路布线层包括中心区和边缘，在所述中心区中形成电路布线，所述边缘围绕所述中心区，所述边缘由特定硬度的材料制成，所述硬度等于或高于所述电路布线中所用的材料的硬度；
(c)形成绝缘层，所述绝缘层形成于所述电路布线层的上部；以及
(d)形成阻焊剂，所述阻焊剂形成于所述绝缘层的上部。
11.根据权利要求10所述的方法，其中，所述步骤(b)和(c)重复执行预定次数。
12.根据权利要求10所述的方法，其中，所述边缘由金属制成。
13.根据权利要求10所述的方法，其中，所述边缘由铜制成。
14.根据权利要求10所述的方法，其中，所述边缘的角部是圆形的。
15.根据权利要求10所述的方法，其中，在所述步骤(c)中，所述绝缘层与所述边缘形成接触的部分由与所述边缘相同的材料制成。
16.根据权利要求10所述的方法，其中，所述边缘在所述中心区边框周围围绕所述中心区。
17.根据权利要求10所述的方法，其中，所述边缘的宽度为0.1mm或0.2mm。
18.根据权利要求10所述的方法，其中，所述印刷电路板是倒装芯片球栅阵列。
CNA2006100992178A 2005-08-29 2006-07-21 具有双型内部结构的印刷电路板 Pending CN1968564A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050079187 2005-08-29
KR1020050079187A KR100643928B1 (ko) 2005-08-29 2005-08-29 이원화된 내층 구조를 가진 인쇄회로기판

Publications (1)

Publication Number Publication Date
CN1968564A true CN1968564A (zh) 2007-05-23

Family

ID=37654073

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006100992178A Pending CN1968564A (zh) 2005-08-29 2006-07-21 具有双型内部结构的印刷电路板

Country Status (5)

Country Link
US (1) US20070045821A1 (zh)
JP (1) JP2007067386A (zh)
KR (1) KR100643928B1 (zh)
CN (1) CN1968564A (zh)
TW (1) TWI310296B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104470205A (zh) * 2013-09-13 2015-03-25 三星电子株式会社 阵列印刷电路板、替换单印刷电路板的方法和制造方法
CN107632255A (zh) * 2017-10-16 2018-01-26 广东欧珀移动通信有限公司 测试治具板
CN113795093A (zh) * 2021-08-31 2021-12-14 江门市众阳电路科技有限公司 一种pcb阴阳铜板的生产方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100717909B1 (ko) * 2006-02-24 2007-05-14 삼성전기주식회사 니켈층을 포함하는 기판 및 이의 제조방법
TWI367555B (en) * 2007-03-21 2012-07-01 Advanced Semiconductor Eng Conversion substrate for leadframe and the method for making the same
JP5453962B2 (ja) 2009-07-07 2014-03-26 富士通株式会社 半導体装置、半導体装置の製造方法および電子機器
US9984979B2 (en) 2015-05-11 2018-05-29 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package and method of manufacturing the same
US10199337B2 (en) 2015-05-11 2019-02-05 Samsung Electro-Mechanics Co., Ltd. Electronic component package and method of manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10107449A (ja) 1996-09-27 1998-04-24 Ibiden Co Ltd 多層プリント配線板の製造方法
JP3921756B2 (ja) * 1997-10-06 2007-05-30 株式会社デンソー プリント基板およびその製造方法
JP4357792B2 (ja) 2002-04-11 2009-11-04 パナソニック株式会社 プリント配線板の製造方法
JP2005019965A (ja) 2003-06-02 2005-01-20 Showa Denko Kk フレキシブル配線板およびフレックスリジッド配線板

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104470205A (zh) * 2013-09-13 2015-03-25 三星电子株式会社 阵列印刷电路板、替换单印刷电路板的方法和制造方法
CN104470205B (zh) * 2013-09-13 2018-10-02 三星电子株式会社 阵列印刷电路板、替换单印刷电路板的方法和制造方法
CN107632255A (zh) * 2017-10-16 2018-01-26 广东欧珀移动通信有限公司 测试治具板
CN113795093A (zh) * 2021-08-31 2021-12-14 江门市众阳电路科技有限公司 一种pcb阴阳铜板的生产方法
CN113795093B (zh) * 2021-08-31 2023-08-04 江门市众阳电路科技有限公司 一种pcb阴阳铜板的生产方法

Also Published As

Publication number Publication date
TW200709744A (en) 2007-03-01
TWI310296B (en) 2009-05-21
US20070045821A1 (en) 2007-03-01
KR100643928B1 (ko) 2006-11-10
JP2007067386A (ja) 2007-03-15

Similar Documents

Publication Publication Date Title
CN1968564A (zh) 具有双型内部结构的印刷电路板
US8410584B2 (en) Semiconductor device packages with electromagnetic interference shielding
CN1159956C (zh) 装有芯片封装的电路基板的端电极及其制造方法
JP4772844B2 (ja) ウエハレベルパッケージ及びその製造方法
CN1091301C (zh) 半导体器件
CN1702853A (zh) 半导体装置及其制造方法
US6429512B1 (en) Ball grid array integrated circuit package with palladium coated heat-dissipation device
CN1241815A (zh) 芯片尺寸封装及其制造方法
CN1155067C (zh) 半导体器件的生产方法
CN101436559A (zh) 半导体元件的制造方法
US20120049385A1 (en) Wafer level chip scale package having an enhanced heat exchange efficiency with an emf shield and a method for fabricating the same
CN1494227A (zh) 用作电子标签的输入装置
TW201232673A (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
CN1497717A (zh) 电路装置及其制造方法
CN106601627A (zh) 先封后蚀电镀铜柱导通三维封装结构的工艺方法
JP6534602B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
CN103681516B (zh) 制造半导体装置的方法
CN1956158A (zh) 焊料凸块的制造方法、中间结构
CN1186807C (zh) 电路装置的制造方法
CN104396008B (zh) 半导体封装衬底、使用半导体封装衬底的封装系统及用于制造封装系统的方法
CN1914720A (zh) 具有接触支撑层的半导体封装以及制造该封装的方法
CN106531645A (zh) 先封后蚀贴装金属导通三维封装结构的工艺方法
CN1509134A (zh) 电路装置、电路模块及电路装置的制造方法
CN100514612C (zh) 半导体封装用印刷电路板的窗口加工方法
JP3833136B2 (ja) 半導体構造およびボンディング方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication