JP6885331B2 - 半導体装置およびその製造方法、並びに電子機器 - Google Patents

半導体装置およびその製造方法、並びに電子機器 Download PDF

Info

Publication number
JP6885331B2
JP6885331B2 JP2017529550A JP2017529550A JP6885331B2 JP 6885331 B2 JP6885331 B2 JP 6885331B2 JP 2017529550 A JP2017529550 A JP 2017529550A JP 2017529550 A JP2017529550 A JP 2017529550A JP 6885331 B2 JP6885331 B2 JP 6885331B2
Authority
JP
Japan
Prior art keywords
image sensor
wiring layer
glass substrate
main surface
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017529550A
Other languages
English (en)
Other versions
JPWO2017014072A1 (ja
Inventor
晋 宝玉
晋 宝玉
俊 御手洗
俊 御手洗
周作 柳川
周作 柳川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Sony Group Corp
Original Assignee
Sony Corp
Sony Group Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp, Sony Group Corp filed Critical Sony Corp
Publication of JPWO2017014072A1 publication Critical patent/JPWO2017014072A1/ja
Application granted granted Critical
Publication of JP6885331B2 publication Critical patent/JP6885331B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14618Containers
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B7/00Mountings, adjusting means, or light-tight connections, for optical elements
    • G02B7/02Mountings, adjusting means, or light-tight connections, for optical elements for lenses
    • G02B7/021Mountings, adjusting means, or light-tight connections, for optical elements for lenses for more than one lens
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B7/00Mountings, adjusting means, or light-tight connections, for optical elements
    • G02B7/02Mountings, adjusting means, or light-tight connections, for optical elements for lenses
    • G02B7/04Mountings, adjusting means, or light-tight connections, for optical elements for lenses with mechanism for focusing or varying magnification
    • G02B7/09Mountings, adjusting means, or light-tight connections, for optical elements for lenses with mechanism for focusing or varying magnification adapted for automatic focusing or varying magnification
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92Specific sequence of method steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1462Coatings
    • H01L27/14621Colour filter arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1462Coatings
    • H01L27/14623Optical shielding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14625Optical elements or arrangements associated with the device
    • H01L27/14627Microlenses
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14636Interconnect structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers
    • H01L27/14645Colour imagers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/57Mechanical or electrical details of cameras or camera modules specially adapted for being embedded in other devices
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03BAPPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
    • G03B13/00Viewfinders; Focusing aids for cameras; Means for focusing for cameras; Autofocus systems for cameras
    • G03B13/32Means for focusing
    • G03B13/34Power focusing
    • G03B13/36Autofocus systems
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141Disposition
    • H01L2224/1412Layout
    • H01L2224/1413Square or rectangular array
    • H01L2224/14134Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/14135Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141Disposition
    • H01L2224/1418Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73259Bump and HDI connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73267Layer and HDI connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81191Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909Post-treatment of the bump connector or bonding area
    • H01L2224/81951Forming additional members, e.g. for reinforcing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92222Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92224Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a build-up interconnect
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92222Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15151Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1532Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本技術は、半導体装置およびその製造方法、並びに電子機器に関し、特に、イメージセンサのI/O数の増加に対応可能なイメージセンサパッケージを提供することができるようにする半導体装置およびその製造方法、並びに電子機器に関する。
半導体微細加工技術を応用したCCDやCMOSイメージセンサ等の撮像素子は、レンズ構造体を装着することでカメラモジュールとして、デジタルカメラや携帯電話等の電子機器に搭載される。このカメラモジュールを小型・軽量化するため、イメージセンサチップ(半導体素子)をガラス基板に搭載したイメージセンサパッケージが提案されている。
例えば、特許文献1には、センサチップ表面(受光面側)にある受光部の外縁に、電気的な入出力(I/O)を行うための金属バンプが形成され、個片化されたセンサチップをガラス基板に受光面を向けてフリップチップ実装するタイプの表面照射型CMOSイメージセンサパッケージが提案されている。
また、特許文献2には、表面照射型CMOSイメージセンサのCSP(Chip Size Package)が開示されている。このイメージセンサCSPは、初めに、ガラス基板ウェハと、センサが形成された半導体基板ウェハとが、センサ受光部を挟み込むようにして、接着層を介してWafer to Waferで貼り合わされる。そして、薄肉化と配線形成を経て、個片化されることにより、イメージセンサCSPが完成する。
特許第4664372号公報 特許第4693827号公報
しかしながら、特許文献1に開示のイメージセンサパッケージでは、電気的な入出力を行う金属バンプを受光部の外縁に形成する必要があるため、I/O数(入出力の数)が制限され、チップ面積も大きくなる。
また、特許文献2に開示のイメージセンサCSPでは、個片化後のパッケージサイズはイメージセンサのチップサイズと同じである。電気的な入出力を行う金属バンプなどはセンサチップの裏面に配置する必要があるが、センサチップの裏面に配置できるI/O数は、構造上、大きく制限される。
本技術は、このような状況に鑑みてなされたものであり、イメージセンサのI/O数の増加に対応可能なイメージセンサパッケージを提供することができるようにするものである。
本技術の第1の側面の半導体装置は、半導体基板に光電変換素子が形成されたイメージセンサと、前記イメージセンサの第1の主面側に配置されたガラス基板と、複数の金属配線層と、その間に形成された絶縁層とを含み、前記イメージセンサの前記第1の主面と反対側の第2の主面側に形成された第1配線層と、複数の金属配線層と、その間に形成された絶縁層とを含み、前記イメージセンサの第1の主面と前記ガラス基板との間に挿入された第2配線層と、前記イメージセンサの信号を外部に出力する外部端子とを備え、前記第1配線層の最下層の金属配線は、前記イメージセンサの内部から外周部へ拡がるように形成されて前記外部端子と接続され、前記第2配線層は、平面視で前記イメージセンサの受光部より外側に配置され、前記第2配線層の少なくとも1つの金属配線層は、前記イメージセンサの前記第1の主面上の周縁部で前記イメージセンサと電気的に接続されている。
本技術の第1の側面の半導体装置の製造方法は、半導体基板に光電変換素子が形成されたイメージセンサの第1の主面側にガラス基板を配置し、前記イメージセンサの前記第1の主面と反対側の第2の主面側に、複数の金属配線層と、その間に形成された絶縁層とを含む第1配線層を形成し、前記イメージセンサの第1の主面と前記ガラス基板との間に、複数の金属配線層と、その間に形成された絶縁層とを含む第2配線層を形成し、前記イメージセンサの信号を外部に出力する外部端子を形成し、前記第2配線層は、平面視で前記イメージセンサの受光部より外側に配置され、前記第2配線層の少なくとも1つの金属配線層は、前記イメージセンサの前記第1の主面上の周縁部で前記イメージセンサと電気的に接続され、前記第1配線層の最下層の金属配線層は、前記イメージセンサの内部から外周部へ拡がるように形成されて前記外部端子と接続される
本技術の第1の側面の電子機器は、半導体基板に光電変換素子が形成されたイメージセンサと、前記イメージセンサの第1の主面側に配置されたガラス基板と、複数の金属配線層と、その間に形成された絶縁層とを含み、前記イメージセンサの前記第1の主面と反対側の第2の主面側に形成された第1配線層と、複数の金属配線層と、その間に形成された絶縁層とを含み、前記イメージセンサの第1の主面と前記ガラス基板との間に挿入された第2配線層と、前記イメージセンサの信号を外部に出力する外部端子とを備え、前記第1配線層の最下層の金属配線は、前記イメージセンサの内部から外周部へ拡がるように形成されて前記外部端子と接続され、前記第2配線層は、平面視で前記イメージセンサの受光部より外側に配置され、前記第2配線層の少なくとも1つの金属配線層は、前記イメージセンサの前記第1の主面上の周縁部で前記イメージセンサと電気的に接続されている半導体装置を備える。
本技術の第1の側面においては、半導体基板に光電変換素子が形成されたイメージセンサの第1の主面側にガラス基板が配置され、前記イメージセンサの前記第1の主面と反対側の第2の主面側に、複数の金属配線層と、その間に形成された絶縁層とを含む第1配線層が形成され、前記イメージセンサの第1の主面と前記ガラス基板との間に、複数の金属配線層と、その間に形成された絶縁層とを含む第2配線層が挿入され、前記イメージセンサの信号を外部に出力する外部端子が形成される。前記第2配線層は、平面視で前記イメージセンサの受光部より外側に配置され、前記第2配線層の少なくとも1つの金属配線層は、前記イメージセンサの前記第1の主面上の周縁部で前記イメージセンサと電気的に接続され、前記第1配線層の最下層の金属配線層は、前記イメージセンサの内部から外周部へ拡がるように形成されて前記外部端子と接続される
半導体装置及び電子機器は、独立した装置であっても良いし、他の装置に組み込まれるモジュールであっても良い。
本技術の第1及び第2の側面によれば、イメージセンサのI/O数の増加に対応可能なイメージセンサパッケージを提供することができる。
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
本技術を適用した半導体装置の第1の実施の形態としてのイメージセンサパッケージの断面図である。 図1のイメージセンサパッケージの平面図である。 第1の実施の形態のイメージセンサパッケージの製造方法について説明する図である。 第1の実施の形態の第1変形例を示す断面図である。 第1の実施の形態の第2変形例を示す断面図である。 本技術を適用した半導体装置の第2の実施の形態としてのイメージセンサパッケージの断面図である。 第2の実施の形態のイメージセンサパッケージの製造方法について説明する図である。 本技術を適用した半導体装置の第3の実施の形態としてのイメージセンサパッケージの断面図である。 第3の実施の形態のイメージセンサパッケージの製造方法について説明する図である。 本技術を適用した半導体装置の第4の実施の形態としてのイメージセンサパッケージの断面図である。 第4の実施の形態のイメージセンサの平面図である。 第4の実施の形態のイメージセンサパッケージの製造方法について説明する図である。 第4の実施の形態の第1変形例を示す断面図である。 第4の実施の形態の第2変形例を示す断面図である。 第4の実施の形態の第2変形例のイメージセンサの平面図である。 第4の実施の形態の第3変形例を示す断面図である。 本技術を適用した半導体装置の第5の実施の形態としてのイメージセンサパッケージの断面図である。 第5の実施の形態のイメージセンサパッケージの製造方法について説明する図である。 本技術を適用した半導体装置の第6の実施の形態としてのイメージセンサパッケージの断面図である。 第6の実施の形態のイメージセンサパッケージの製造方法について説明する図である。 第6の実施の形態の変形例を示す断面図である。 本技術を適用した半導体装置の第7の実施の形態としてのイメージセンサパッケージの断面図である。 第7の実施の形態のイメージセンサパッケージの製造方法について説明する図である。 本技術を適用した半導体装置の第8の実施の形態としてのイメージセンサパッケージの断面図である。 第8の実施の形態のイメージセンサパッケージの製造方法について説明する図である。 第8の実施の形態の第1変形例を示す断面図である。 第8の実施の形態の第2変形例を示す断面図である。 マルチチップモジュール構造としたイメージセンサパッケージの断面図である。 カメラモジュールの構成例を示す断面図である。 複眼カメラモジュールの第1構成例を示す断面図である。 複眼カメラモジュールの第2構成例を示す断面図である。 複眼カメラモジュールの第3構成例を示す断面図である。 複眼カメラモジュールの第4構成例を示す断面図である。 複眼カメラモジュールの第5構成例を示す断面図である。 複眼カメラモジュールの第6構成例を示す断面図である。 本技術を適用した電子機器としての撮像装置の構成例を示すブロック図である。 イメージセンサの使用例を説明する図である。
以下、本技術を実施するための形態(以下、実施の形態という)について説明する。なお、説明は以下の順序で行う。
1.イメージセンサパッケージの第1の実施の形態
2.イメージセンサパッケージの第2の実施の形態
3.イメージセンサパッケージの第3の実施の形態
4.イメージセンサパッケージの第4の実施の形態
5.イメージセンサパッケージの第5の実施の形態
6.イメージセンサパッケージの第6の実施の形態
7.イメージセンサパッケージの第7の実施の形態
8.イメージセンサパッケージの第8の実施の形態
9.マルチチップモジュール構成例
10.カメラモジュール構成例
11.複眼カメラモジュール構成例
12.電子機器への適用例
<1.第1の実施の形態>
<1.1 第1の実施の形態の構造図>
図1は、本技術を適用した半導体装置の第1の実施の形態としての、イメージセンサパッケージの断面図を示している。
図1のイメージセンサパッケージ1は、シリコン基板等の半導体基板(不図示)にフォトダイオード(光電変換素子)、トランジスタ等の半導体素子が形成されたイメージセンサ11を含んで構成される。イメージセンサ11は、例えば、裏面照射型のCMOS(Complementary Metal Oxide Semiconductor)イメージセンサなどである。
図1においてイメージセンサ11の光入射面側となる第1の主面12側には、オンチップレンズ21が形成されている。オンチップレンズ21の上方には、可視光の透過率が高い光透過性部材22が配置され、この光透過性部材22を介してガラス基板23が配置されている。光透過性部材22には、その屈折率が、例えば、0.5乃至3.0程度の材料を用いることができるが、ガラス基板23の屈折率に近い屈折率であればさらに好ましい。
光透過性部材22とガラス基板23により、イメージセンサ11の受光部を埃やダストなどから保護することができる。ここで、イメージセンサ11の受光部とは、例えば、フォトダイオード、カラーフィルタ、オンチップレンズなどの、光が入射(通過)される部分である。
イメージセンサ11の側面には、被覆部24が配置され、被覆部24とイメージセンサ11の上側に、ガラス基板23が配置されている。被覆部24は、例えば、可視光から近赤外までの光の透過率が10%以下の遮光性を有する樹脂材料(以下、単に遮光材料という。)で形成することができる。あるいはまた、被覆部24は、熱伝導率が0.5W/m・K以上の高熱伝導性を有する樹脂材料(以下、放熱材料という。)で形成することができる。
ガラス基板23には、ガラス基板23から発生するα線がイメージセンサ11の受光部に入射することを防止するアクリルなどの膜(図示せず)や、入射光の赤外成分を除去する赤外線カットフィルタ(図示せず)、入射光の反射を防止する光学膜(図示せず)などが形成されても良い。
イメージセンサ11の下側となる第2の主面13側には、再配線層31(RDL:Re-distribution Layer)が形成されている。この再配線層31も、被覆部24とイメージセンサ11とからなる平面領域に対応して形成されている。イメージセンサ11の第2の主面13と被覆部24の面とは平坦な面となっており、再配線層31が形成しやすくなっている。
なお、以下では、イメージセンサ11の下側となる第2の主面13側を、イメージセンサ11の背面とも称する。
再配線層31は、複数の金属配線層32とその間に形成された絶縁層33とからなる。各金属配線層32どうしは、絶縁層33に形成された貫通孔(不図示)によって接続されている。複数の金属配線層32のうち、最下層の金属配線層32は、外部端子34と接続されている。外部端子34は、電気信号の入力若しくは出力、または、電力の供給を受けるための端子であり、例えば、金属バンプで構成される。
イメージセンサ11のフォトダイオードで受光されることにより生成された電荷は、半導体基板に形成された内部回路からTSV(Through Silicon Via:シリコン貫通電極)35を経由して、金属配線層32へ伝送され、外部端子34から、電気信号として出力される。
このイメージセンサパッケージ1は、図29を参照して後述するように、レンズ構造体173等とともに組み立てられ、カメラモジュール151を構成する。
図2は、図1のイメージセンサパッケージ1を、外部端子34側からみた平面図である。
図1において最下層となる金属配線層32は、図2に示されるように、イメージセンサ11の領域内に形成された電極部14から、外周部へ拡がるように形成され、イメージセンサパッケージ1の外部端子34に接続されている。このように金属配線層32を外周部へ拡がるFan-out配線として外部端子34と接続することにより、外部端子34は、被覆部24の平面領域も含む、イメージセンサ11の平面領域よりも大きな領域に配置することができる。
よって、第1の実施の形態のイメージセンサパッケージ1によれば、イメージセンサ11のI/O数の増加に対応して、より多くの外部端子34を設けることができる。
また、イメージセンサ11の側面が被覆部24で覆われているので、イメージセンサ11の側面を保護することができる。
<1.2 第1の実施の形態の製造方法>
次に、図3を参照して、第1の実施の形態のイメージセンサパッケージ1の製造方法(第1の製造方法)について説明する。
初めに、半導体ウェハから個片化されたイメージセンサ11が用意される。そして、図3のAに示されるように、個片化されたイメージセンサ11がガラス基板23上に搭載される。具体的には、ガラス基板23上に光透過性部材22を、例えば塗布により形成し、その光透過性部材22の上に、個片化されたイメージセンサ11が、受光面をガラス基板23に向けるようにして、Pick and Placeで配列し、接着される。
ガラス基板23は、例えば、ウェハもしくはパネルの形態の、ホウケイ酸ガラス、石英ガラス、ソーダ石灰ガラス等で構成される。
次に、図3のBに示されるように、ガラス基板23のイメージセンサ11が搭載された面が、所定の被覆材料を用いて、印刷法や塗布法、ラミネート法やモールド法などによって被覆(モールド)され、被覆部24が形成される。被覆材料としては、例えば、半導体パッケージ用途の一般的なエポキシ系モールド材料などの絶縁性材料を用いることができる。
続いて、図3のCに示されるように、被覆部24が形成された面を、機械研削や化学機械研磨(Chemical Mechanical Polishing:CMP)等により研削することで、イメージセンサ11の第2の主面13が露出される。この研削は、イメージセンサ11の薄肉化を兼ねても良い。
イメージセンサ11の第2の主面13には、デバイス回路が存在しないため、研削精度はあまり高くなくても良い。研削により、被覆部24とイメージセンサ11の第2の主面13とを平坦にすることができ、TSV35(図3では不図示)を均一に露出させることができる。これにより、イメージセンサ11のTSV35と金属配線層32との接続を精度よく加工することができる。
次に、図3のDに示されるように、金属配線層32と絶縁層33を含む再配線層31、及び、外部端子34が形成される。金属配線層32には、例えば、Al, Al-Cu, Al-Si, Al-Nd, Cu, Au, Agなどが用いられる。絶縁層33には、例えば、ポリイミドやエポキシなどのポリマー、SiOxやSiNxなどの無機材料が用いられる。外部端子34と接続される金属配線層32のパッド部分には、Ni/AuやNi/Pd/Auなどの積層バリアが形成されるのが好ましい。金属配線層32と絶縁層33は、例えば、スパッタ法、CVD法、蒸着法、めっき法、印刷法等により形成することができる。外部端子34は、例えば、印刷法、蒸着法、めっき法などによって形成される金属バンプとすることができるが、金属配線層32のパッド部分をそのまま露出させた構造としてもよい。
最後に、図3のEに示されるように、ブレードもしくはレーザーなどを活用したダイシング等により個片化を行うことで、図1に示した第1の実施の形態のイメージセンサパッケージ1が完成する。
第1の製造方法では、ガラス基板23上に、イメージセンサ11が配列され、その後、再配線層31や外部端子34が形成される。一般に、ガラス基板は、熱や湿気に対する寸法安定性が高く、反りに強い。ガラス基板上への配線技術は、TFT(Thin Film Transistor)などの分野でも利用されている。第1の製造方法のように、ガラス基板23上に配線加工を行うことで、再配線層31の線幅と線間距離(Line/Space)それぞれが10μ以下となるような非常に微細な配線加工を実現することができる。
<1.3 第1の実施の形態の第1変形例>
図4は、第1の実施の形態の第1変形例を示すイメージセンサパッケージ1の断面図である。
図4に示される第1の実施の形態の第1変形例では、イメージセンサ11の側面の被覆部24が、2種類の被覆部24Aと24Bに置き換えられている点が、図1に示した第1の実施の形態と異なる。
2種類の被覆部24Aと24Bのうち、イメージセンサ11と接する被覆部24Aは、可視光から近赤外までの光の透過率が10%以下の遮光材料で形成される。一方、被覆部24Bは、熱伝導率が0.5W/m・K以上の放熱材料で形成される。
この2種類の被覆部24Aと24Bは、図3のBに示した被覆部24を形成する工程において、初めに、被覆部24Aとなる遮光材料を用いて、印刷法、塗布法、蒸着法、ラミネート法、モールド法などによって被覆し、次いで、被覆部24Bとなる放熱材料を用いて、同様の方法で被覆することで形成することができる。
このように、イメージセンサ11と接する被覆部24Aを遮光材料とすることで、イメージセンサ11の側面やガラス基板23下面から入射される迷光を吸収し、意図しない光がイメージセンサ11の受光部に入射することを防ぐことができる。
また、被覆部24A外側の被覆部24Bを放熱材料とすることで、イメージセンサ11から発生する熱を放散するための放熱経路を形成することができる。
なお、被覆部24は、3種類の被覆材料で構成してもよく、1種類以上の被覆材料で被覆された構造であればよい。
<1.4 第1の実施の形態の第2変形例>
図5は、第1の実施の形態の第2変形例を示すイメージセンサパッケージ1の断面図である。
図5に示される第1の実施の形態の第2変形例では、ガラス基板23の厚みが、イメージセンサ11より外側の外周部において、イメージセンサ11の上側部分の厚みよりも厚く形成されている点が図1の第1の実施の形態と異なる。一方で、ガラス基板23が厚い部分の被覆部24の厚みは、その他の部分よりも薄く形成されている。
イメージセンサパッケージ1の上側に配置される、入射光をイメージセンサ11の受光部に集光するための複数のレンズからなるレンズ構造体173(図29)の高さは、光路長によって決まる。光軸上に空気よりも屈折率が大きい部材があると、その分だけ光路長は大きくなり、レンズ構造体173の高さも増大する。ガラス基板23の屈折率は1.5であり、光軸上のガラス基板23の厚さx1/3程度だけ光路長は余分に大きくなり、カメラモジュール151が高くなってしまう。そのため光軸上のガラス基板23は薄いほどよいが、ガラス基板23を薄くすると剛性が低下し、イメージセンサ11が撓む場合がある。
そこで、第2変形例のように、イメージセンサ11より外側の外周部の厚みを、イメージセンサ11の上側の厚みよりも厚く形成したガラス基板23を採用することで、光軸上のガラス基板23の厚みを薄くしながら、外周部の厚いガラス部分(stiffener構造)と被覆部24によって、ガラス基板23とイメージセンサ11の剛性を保持することができる。これにより、光路長の光路長を短縮しつつ、イメージセンサ11の反りや撓みを抑制することができる。
<2.第2の実施の形態>
<2.1 第2の実施の形態の構造図>
図6は、本技術を適用した半導体装置の第2の実施の形態としての、イメージセンサパッケージの断面図を示している。
なお、図6においては、上述した第1の実施の形態と対応する部分については同一の符号を付してあり、第1の実施の形態と異なる部分についてのみ説明する。後述するその他の実施の形態についても同様とする。
図6に示される第2の実施の形態のイメージセンサパッケージ1では、イメージセンサ11の外部端子34側の面である第2の主面13と再配線層31との間に、被覆部24が形成されている点が、第1の実施の形態と異なる。
また、第2の主面13と再配線層31との間の被覆部24の一部分に金属バンプ41が設けられ、イメージセンサ11のTSV35が、金属バンプ41を介して、再配線層31の金属配線層32と接続されている。金属バンプ41は、例えば、Sn-Agバンプ、Sn-Ag-Cuバンプ、Auスタッドバンプなどで構成され、その周囲は被覆部24で覆われている。
さらに、第1の実施の形態では、光透過性部材22が、イメージセンサ11の上部のみに形成されていたが、第2の実施の形態では、光透過性部材22が、イメージセンサ11の外側の被覆部24の上部にも形成され、ガラス基板23の下面全領域と接している。
第2の実施の形態におけるイメージセンサパッケージ1を外部端子34側からみた平面図の図示は省略するが、図2と同様に、金属配線層32は、外周部へ拡がるFan-out配線として形成され、外部端子34と接続されている。
したがって、第2の実施の形態においても、第1の実施の形態と同様に、金属配線層32を外周部へ拡がるFan-out配線としたことにより、イメージセンサ11のI/O数の増加に対応して、より多くの外部端子34を設けることができる。
また、イメージセンサ11の側面と背面が被覆部24で覆われているので、イメージセンサ11の側面と背面を同時に保護することができる。
図6の例では、被覆部24が1種類の樹脂材料で形成されているが、第1の実施の形態の第1変形例と同様に2種類以上の樹脂材料の積層により被覆部24が形成されてもよい。
<2.2 第2の実施の形態の製造方法>
次に、図7を参照して、第2の実施の形態のイメージセンサパッケージ1の製造方法(第2の製造方法)について説明する。
初めに、個片化されたイメージセンサ11が用意される。用意されるイメージセンサ11は、図7のAに示されるように、第1の主面12側に形成されたオンチップレンズ21が、除去可能な保護膜42で保護され、第2の主面13側に金属バンプ41が形成されたイメージセンサである。
そして、用意されたイメージセンサ11が、図7のAに示されるように、紫外線(UV)で剥離可能な接着剤52を介して再配線層31を形成したキャリア基板51に、フリップチップ実装される。より詳しくは、再配線層31の最表面の金属配線層32上に、イメージセンサ11の金属バンプ41が配置されるようにして、金属バンプ41と金属配線層32がフリップチップ接合(Flip Chip Bonding)される。キャリア基板51は、ガラス基板23と同様、例えば、ウェハもしくはパネルの形態の石英ガラスなどで構成される。
図3のAと図7のAを比較して明らかなように、図3に示した第1の製造方法では、イメージセンサ11がガラス基板23に対して受光面が向くように接着されたのに対して、第2の製造方法では、イメージセンサ11が、キャリア基板51に対して、受光面が上向きとなるようにフリップチップ実装される。
次に、図7のBに示されるように、キャリア基板51上のイメージセンサ11が搭載された面が所定の被覆材料を用いて、印刷法や塗布法、ラミネート法やモールド法などによって被覆され、被覆部24が形成される。被覆材料としては、例えば、半導体パッケージ用途の一般的なエポキシ系モールド材料などを用いることができる。
次に、図7のCに示されるように、機械研削や化学機械研磨により、イメージセンサ11に形成した保護膜42が露出されるまで、被覆部24が平坦に研磨された後、保護膜42が除去される。被覆部24の研削では、保護膜42が露出される研削を行えば良いため、研削精度はあまり高くなくても良い。
次に、図7のDに示されるように、接着剤となる光透過性部材22を用いて、ガラス基板23と、イメージセンサ11が実装されたキャリア基板51が、Wafer to Waferで貼り合わされる。
続いて、図7のEに示されるように、キャリア基板51の裏面側から紫外線(UV)を照射して、キャリア基板51が剥離される。キャリア基板51が剥離されると、ガラス基板23に受光面を向けて、イメージセンサ11が配列された基板構造が出来上がる。イメージセンサ11の側面は、被覆部24で被覆され、イメージセンサ11の第2の主面13側には、再配線層31が形成されている。
最後に、図7のFに示されるように、ブレードもしくはレーザーなどを活用したダイシング等により個片化を行うことで、図6に示した第2の実施の形態のイメージセンサパッケージ1が完成する。
<3.第3の実施の形態>
<3.1 第3の実施の形態の構造図>
図8は、本技術を適用した半導体装置の第3の実施の形態としての、イメージセンサパッケージの断面図を示している。
図8に示される第3の実施の形態のイメージセンサパッケージ1では、イメージセンサ11の外部端子34側の面である第2の主面13と再配線層31との間に、被覆部55が新たに形成されている点が、第1の実施の形態と異なる。この被覆部55は、図9を参照して後述するように、イメージセンサ11の側面に形成された被覆部24とは別工程で形成されるが、被覆部55と被覆部24の材料は同一でもよい。あるいはまた、図4に示した第1の実施の形態の第1変形例のように、被覆部24と被覆部55の一方を遮光材料とし、他方を放熱材料とするなど、被覆部55と被覆部24で異なる特性の材料を用いてもよい。
イメージセンサ11のTSV35は、被覆部55と同じ層に設けられたビア56を介して、再配線層31の金属配線層32と接続されている。ビア56の周囲は被覆部55で覆われている。
第3の実施の形態におけるイメージセンサパッケージ1を外部端子34側からみた平面図の図示は省略するが、図2と同様に、金属配線層32は、外周部へ拡がるFan-out配線として形成され、外部端子34と接続されている。
したがって、第3の実施の形態においても、第1の実施の形態と同様に、金属配線層32を外周部へ拡がるFan-out配線としたことにより、イメージセンサ11のI/O数の増加に対応して、より多くの外部端子34を設けることができる。
また、イメージセンサ11の側面と背面が被覆部24または55で覆われているので、イメージセンサ11の側面と背面を同時に保護することができる。
<3.2 第3の実施の形態の製造方法>
次に、図9を参照して、第3の実施の形態のイメージセンサパッケージ1の製造方法(第3の製造方法)について説明する。
図9のA乃至Cの工程は、図3のA乃至Cの工程と同様である。
即ち、初めに、図9のAに示されるように、個片化されたイメージセンサ11がガラス基板23上に搭載される。
次に、図9のBに示されるように、ガラス基板23のイメージセンサ11が搭載された面が、所定の被覆材料を用いて、印刷法や塗布法、ラミネート法やモールド法などによって被覆され、被覆部24が形成される。被覆材料としては、例えば、半導体パッケージ用途の一般的なエポキシ系モールド材料などを用いることができる。
続いて、図9のCに示されるように、被覆部24が形成された面を、機械研削や化学機械研磨等により研削することで、イメージセンサ11の第2の主面13が露出される。
次に、図9のDに示されるように、露出されたイメージセンサ11の第2の主面13を含む面全体が、所定の被覆材料を用いて、印刷法、塗布法、蒸着法、または、ラミネート法などによって被覆され、被覆部55が形成される。再被覆する面は平坦であるため、再被覆後の面も平坦性を維持することができる。
次いで、図9のDに示されるように、この被覆部55で被膜された面のうち、イメージセンサ11のTSV35が配置された位置を開口し、金属材料を埋め込む、または、開口部にコンフォーマルに金属材料を形成するなどにより、ビア56が形成される。開口部の形成は、例えば、ウェットエッチング、ドライエッチング、機械ドリル加工、レーザードリル加工などによって行うことができる。
図9のE及びFの工程は、図3のD及びEを参照して説明した工程と同様である。
即ち、図9のEに示されるように、被覆部55とビア56が形成された平坦面の上に、金属配線層32と絶縁層33を含む再配線層31、及び、外部端子34が形成される。そして、図9のFに示されるように、ブレードもしくはレーザーなどを活用したダイシング等により個片化を行うことで、図8に示した第3の実施の形態のイメージセンサパッケージ1が完成する。
第3の製造方法においても、ガラス基板23上に再配線層31を形成するので、第1の製造方法と同様に、非常に微細な配線加工を実現することができる。
<4.第4の実施の形態>
<4.1 第4の実施の形態の構造図>
図10は、本技術を適用した半導体装置の第4の実施の形態としての、イメージセンサパッケージの断面図を示している。
図10に示される第4の実施の形態のイメージセンサパッケージ1では、ガラス基板23とイメージセンサ11との間に、複数の金属配線層61とその間に形成された絶縁層62とからなる配線層63が配置されている。配線層63は、イメージセンサ11の第1の主面12上に形成された金属バンプ71と接合されている。金属バンプ71の周囲には、アンダーフィル72が形成されている。配線層63は、ガラス基板23とイメージセンサ11の金属バンプ71の両方と接続する役割を有するものであり、特に信号処理を行う回路が形成されていなくてもよい。
金属バンプ71とアンダーフィル72は、図11に示されるように、イメージセンサ11の第1の主面12上の周縁部に、外周を囲むように配置されており、図10において、イメージセンサ11と、その上の配線層63及びガラス基板23とで囲まれる空間が、アンダーフィル72によって封止されている。これにより、イメージセンサ11の受光部を埃やダストなどから保護することができる。
配線層63を構成する金属配線層61及び絶縁層62は、上述した再配線層31の金属配線層32及び絶縁層33と同様の材料を用いて形成されている。また、各金属配線層61どうしは、絶縁層62に形成された貫通孔(不図示)によって接続されている。
イメージセンサ11の側面は、被覆部24で覆われている。
第4の実施の形態におけるイメージセンサパッケージ1を外部端子34側からみた平面図の図示は省略するが、図2と同様に、金属配線層32は、外周部へ拡がるFan-out配線として形成され、外部端子34と接続されている。
したがって、第4の実施の形態においても、第1の実施の形態と同様に、金属配線層32を外周部へ拡がるFan-out配線としたことにより、イメージセンサ11のI/O数の増加に対応して、より多くの外部端子34を設けることができる。
また、イメージセンサ11の側面が被覆部24で覆われているので、イメージセンサ11の側面を保護することができる。
<4.2 第4の実施の形態の製造方法>
次に、図12を参照して、第4の実施の形態のイメージセンサパッケージ1の製造方法(第4の製造方法)について説明する。
初めに、個片化されたイメージセンサ11が用意される。第4の製造方法において用意されるイメージセンサ11は、図12のAに示されるように、オンチップレンズ21が形成された第1の主面12側に金属バンプ71が形成されたイメージセンサ11である。金属バンプ71は、第2の実施の形態と同様に、例えば、Sn-Agバンプ、Sn-Ag-Cuバンプ、Auスタッドバンプなどで構成される。
また、第4の製造方法においては、金属バンプ71が形成されたイメージセンサ11の他、基板上に配線層63が形成されたガラス基板23が用意される。
そして、用意されたイメージセンサ11が、図12のAに示されるように、ガラス基板23上に形成された配線層63の金属配線層61に、フリップチップ実装される。すなわち、配線層63の最表面の金属配線層61上に、イメージセンサ11の金属バンプ71が配置されるようにして、金属バンプ71と金属配線層61がフリップチップ接合(Flip Chip Bonding)される。
また、図11に示したようにイメージセンサ11の外周を囲むように、フリップチップ接合された金属バンプ71の周囲に、アンダーフィル72が形成される。
各金属配線層61の底面のみもしくは底面と上面の両方には、バリア層として高抵抗金属(Ti, TiN, Mo, Mo-Nbなど)が形成される場合もある。
図12のB乃至Eに示される各工程は、図3のB乃至Eに示した各工程と同様である。
即ち、図12のBに示されるように、ガラス基板23のイメージセンサ11が搭載された面が、所定の被覆材料を用いて、印刷法や塗布法、ラミネート法やモールド法などによって被覆され、被覆部24が形成される。被覆材料としては、例えば、半導体パッケージ用途の一般的なエポキシ系モールド材料などを用いることができる。
続いて、図12のCに示されるように、被覆部24が形成された面を、機械研削や化学機械研磨等により研削することで、イメージセンサ11の第2の主面13が露出される。
次に、図12のDに示されるように、金属配線層32と絶縁層33を含む再配線層31、及び、外部端子34が形成される。
最後に、図12のEに示されるように、ブレードもしくはレーザーなどを活用したダイシング等により個片化を行うことで、図10に示した第4の実施の形態のイメージセンサパッケージ1が完成する。
第4の製造方法においても、ガラス基板23上に配線層63や再配線層31を形成するので、第1の製造方法と同様に、非常に微細な配線加工を実現することができる。
<4.3 第4の実施の形態の第1変形例>
図13は、第4の実施の形態の第1変形例を示すイメージセンサパッケージ1の断面図である。
図13に示した第4の実施の形態おいて、イメージセンサ11と、その上の配線層63及びガラス基板23とで囲まれた空間には、空気が封入されていたのに対して、図13に示される第4の実施の形態の第1変形例では、光透過性部材22が封入されている。光透過性部材22が封入されたことにより、第4の実施の形態のアンダーフィル72が省略されている。
光透過性部材22には、その屈折率が、例えば、0.5乃至3.0程度の材料を用いることができるが、ガラス基板23の屈折率に近い屈折率であればさらに好ましい。
光透過性部材22とガラス基板23により、イメージセンサ11の受光部を埃やダストなどから保護することができる。
<4.4 第4の実施の形態の第2変形例>
図14は、第4の実施の形態の第2変形例を示すイメージセンサパッケージ1の断面図である。
図14に示される第4の実施の形態の第2変形例では、図10に示した第4の実施の形態の金属バンプ71とアンダーフィル72が、金属部材81に置き換えられている。この金属部材81は、図15に示されるように、イメージセンサ11の外周を囲むように配置されている。図15は、イメージセンサ11の第1の主面12側から金属部材81を見た平面図である。
このように、金属部材81によりイメージセンサ11の受光部を囲むことによっても、イメージセンサ11の受光部を埃やダストなどから保護することができる。
<4.5 第4の実施の形態の第3変形例>
図16は、第4の実施の形態の第3変形例を示すイメージセンサパッケージ1の断面図である。
図16に示される第4の実施の形態の第3変形例では、図10に示した第4の実施の形態の金属バンプ71とアンダーフィル72が、光透過性部材22に置き換えられている。この光透過性部材22は、図15に示した金属部材81の配置と同様に、イメージセンサ11の外周を囲むように配置されている。
光透過性部材22は、イメージセンサ11とガラス基板23とを接着する接着剤の役割を果たすので、図16の第3変形例では、配線層63は省略されている。
このように、光透過性部材22によりイメージセンサ11の受光部を囲むことによっても、イメージセンサ11の受光部を埃やダストなどから保護することができる。
<5.第5の実施の形態>
<5.1 第5の実施の形態の構造図>
図17は、本技術を適用した半導体装置の第5の実施の形態としての、イメージセンサパッケージの断面図を示している。
図17に示される第5の実施の形態のイメージセンサパッケージ1では、イメージセンサ11の外部端子34側の面である第2の主面13と再配線層31との間に、被覆部55とビア56が形成されている点が、図10に示した第4の実施の形態と異なる。
被覆部55は、上述した第3の実施の形態と同様に、イメージセンサ11の側面に形成された被覆部24とは別工程で形成されるが、被覆部55と被覆部24の材料は同一でも異なっていてもよい。
イメージセンサ11のTSV35は、被覆部55と同じ層に設けられたビア56を介して、再配線層31の金属配線層32と接続されている。ビア56の周囲は被覆部55で覆われている。
なお、図17に示される第5の実施の形態では、イメージセンサ11の側面に形成された被覆部24の上面は配線層63のみと接しているのに対して、図10の第4の実施の形態では、被覆部24の上面の一部がガラス基板23と接しているが、この被覆部24の形態はどちらを採用してもよい。逆に言うと、図10の第4の実施の形態において、被覆部24の上面が配線層63のみと接するように構成してもよいし、図17の第5の実施の形態において、被覆部24の上面がガラス基板23と配線層63の両方と接するように構成してもよい。
第5の実施の形態においても、再配線層31の金属配線層32は、外周部へ拡がるFan-out配線として形成され、外部端子34と接続されている。
したがって、第5の実施の形態においても、上述したその他の実施の形態と同様に、イメージセンサ11のI/O数の増加に対応して、より多くの外部端子34を設けることができる。また、イメージセンサ11の側面が被覆部24で覆われているので、イメージセンサ11の側面を保護することができる。
<5.2 第5の実施の形態の製造方法>
次に、図18を参照して、第5の実施の形態のイメージセンサパッケージ1の製造方法(第5の製造方法)について説明する。
図18のA乃至Cの工程は、図12のA乃至Cの工程と同様である。
初めに、図18のAに示されるように、金属バンプ71付きの個片化されたイメージセンサ11が、配線層63が形成されたガラス基板23の金属配線層61上にフリップチップ接合された後、アンダーフィル72が形成される。
次に、図18のBに示されるように、ガラス基板23のイメージセンサ11が搭載された面が、所定の被覆材料を用いて、印刷法や塗布法、ラミネート法やモールド法などによって被覆され、被覆部24が形成される。被覆材料としては、例えば、半導体パッケージ用途の一般的なエポキシ系モールド材料などを用いることができる。
続いて、図18のCに示されるように、被覆部24が形成された面を、機械研削や化学機械研磨等により研削することで、イメージセンサ11の第2の主面13が露出される。
次に、図18のDに示されるように、露出されたイメージセンサ11の第2の主面13を含む面全体が、所定の被覆材料を用いて、印刷法、塗布法、蒸着法、または、ラミネート法などによって被覆され、被覆部55が形成される。再被覆する面は平坦であるため、再被覆後の面も平坦性を維持することができる。
次いで、図18のDに示されるように、この被覆部55で被膜された面のうち、イメージセンサ11のTSV35が配置された位置を開口し、金属材料を埋め込む、または、開口部にコンフォーマルに金属材料を形成するなどにより、ビア56が形成される。開口部の形成は、例えば、ウェットエッチング、ドライエッチング、機械ドリル加工、レーザードリル加工などによって行うことができる。
その後、図18のEに示されるように、被覆部55とビア56が形成された平坦面の上に、金属配線層32と絶縁層33を含む再配線層31、及び、外部端子34が形成される。そして、図18のFに示されるように、ブレードもしくはレーザーなどを活用したダイシング等により個片化を行うことで、図17に示した第5の実施の形態のイメージセンサパッケージ1が完成する。
第5の製造方法においても、ガラス基板23上に再配線層31を形成するので、上述したその他の製造方法と同様に、非常に微細な配線加工を実現することができる。
<6.第6の実施の形態>
<6.1 第6の実施の形態の構造図>
図19は、本技術を適用した半導体装置の第6の実施の形態としての、イメージセンサパッケージの断面図を示している。
図19に示される第6の実施の形態のイメージセンサパッケージ1では、図1に示した第1の実施の形態と比較すると、被覆部24が、イメージセンサ11の側面だけではなく、ガラス基板23の側面も覆うように形成されている点が異なる。第6の実施の形態のその他の構造は、図1に示した第1の実施の形態と同様である。
第6の実施の形態のイメージセンサパッケージ1では、被覆部24が、イメージセンサ11の側面だけではなく、ガラス基板23の側面も覆うように形成されていることにより、イメージセンサ11とガラス基板23の両方の端面を保護することができる。
また、ガラス基板23の側面で入射または反射してイメージセンサ11の受光部に入射する迷光を防止することができ、イメージセンサ11からの放熱経路を形成することができる。
さらに、第1の実施の形態と同様に、金属配線層32を外周部へ拡がるFan-out配線としたことにより、イメージセンサ11のI/O数の増加に対応して、より多くの外部端子34を設けることができる。
<6.2 第6の実施の形態の製造方法>
次に、図20を参照して、第6の実施の形態のイメージセンサパッケージ1の製造方法(第6の製造方法)について説明する。
初めに、半導体ウェハから個片化されたイメージセンサ11が用意される。そして、図20のAに示されるように、個片化されたイメージセンサ11がガラス基板23上に搭載される。具体的には、ガラス基板23上に光透過性部材22を、例えば塗布により形成し、その光透過性部材22の上に、個片化されたイメージセンサ11が、受光面をガラス基板23に向けるようにして、Pick and Placeで配列し、接着される。
次に、図20のBに示されるように、配列されたイメージセンサ11どうしの間のガラス基板23が所定の深さまで掘り込まれ、溝部91が形成される。溝部91の幅は数10μmから数100μm、深さは数10um以上の任意の値とされる。
そして、図20のCに示されるように、溝部91を含むガラス基板23とイメージセンサ11の上面が、所定の被覆材料を用いて、印刷法や塗布法、ラミネート法やモールド法などによって被覆され、被覆部24が形成される。被覆材料としては、例えば、半導体パッケージ用途の一般的なエポキシ系モールド材料などを用いることができる。
続いて、図20のDに示されるように、イメージセンサ11の第2の主面13が露出されるまで、被覆部24が、機械研削や化学機械研磨等により研削される。この研削は、イメージセンサ11の薄肉化を兼ねても良い。
イメージセンサ11の第2の主面13には、デバイス回路が存在しないため、研削精度はあまり高くなくても良い。研削により、被覆部24とイメージセンサ11の第2の主面13とを平坦にすることができ、TSV35(図20では不図示)を均一に露出させることができる。これにより、イメージセンサ11のTSV35と金属配線層32との接続を精度よく加工することができる。
次に、図20のEに示されるように、金属配線層32と絶縁層33を含む再配線層31、及び、外部端子34が形成される。
続いて、図20のFに示されるように、ガラス基板23が、イメージセンサ11ごとに分断されるまで、HFスリミングなどによって薄化される。
最後に、図20のGに示されるように、ブレードもしくはレーザーなどを活用したダイシング等により個片化を行うことで、図19に示した第6の実施の形態のイメージセンサパッケージ1が完成する。
上述した第6の製造方法は、図20のBに示した溝部91の加工と、図20のFに示したガラス基板23の薄化の工程が追加された以外は、図3を参照して説明した第1の製造方法と同様である。
<6.3 第6の実施の形態の変形例>
図20のFに示したガラス基板23の薄化の工程では、ガラス基板23が、イメージセンサ11ごとに分断されるまで薄化するようにしたが、完全に分断されるまで薄化しなくてもよい。
この場合、溝部91においても、所定の厚みでガラス基板23が残ることになり、図21に示されるような、ガラス基板23の端部において板厚がイメージセンサ11上方よりも薄く形成されたイメージセンサパッケージ1を製造することができる。
ガラス基板23の薄化の工程で完全に分断しない場合には、薄化後の各工程において、ガラス基板23が分断されないことで、基板の剛性を維持でき、かつ、被覆部24の収縮による基板全体の収縮を抑制することができるなどのメリットがある。
<7.第7の実施の形態>
<7.1 第7の実施の形態の構造図>
図22は、本技術を適用した半導体装置の第7の実施の形態としての、イメージセンサパッケージの断面図を示している。
図22に示される第7の実施の形態のイメージセンサパッケージ1では、図10に示した第4の実施の形態と比較すると、被覆部24が、イメージセンサ11の側面だけではなく、ガラス基板23の側面も覆うように形成されている点が異なる。第7の実施の形態のその他の構造は、図10に示した第4の実施の形態と同様である。
第7の実施の形態のイメージセンサパッケージ1では、被覆部24が、イメージセンサ11の側面だけではなく、ガラス基板23の側面も覆うように形成されていることにより、イメージセンサ11とガラス基板23の両方の端面を保護することができる。
また、ガラス基板23の側面で入射または反射してイメージセンサ11の受光部に入射する迷光を防止することができる。イメージセンサ11からの放熱経路を形成することもできる。
さらに、第1の実施の形態と同様に、金属配線層32を外周部へ拡がるFan-out配線としたことにより、イメージセンサ11のI/O数の増加に対応して、より多くの外部端子34を設けることができる。
<7.2 第7の実施の形態の製造方法>
次に、図23を参照して、第7の実施の形態のイメージセンサパッケージ1の製造方法(第7の製造方法)について説明する。
初めに、図23のAに示されるように、第4の製造方法として説明した図12のAの工程と同様に、金属バンプ71付きのイメージセンサ11がフリップチップ接合されたガラス基板23が、剥離可能な接着剤102を介して支持材101に貼り付けられる。支持材101は、図7のキャリア基板51と同様、例えば、ウェハもしくはパネルの形態の石英基板やテープなどで構成される。接着剤102は、例えば、紫外線(UV)を照射することで剥離可能な接着剤を用いることができる。
次に、図23のBに示されるように、配列されたイメージセンサ11どうしの間のガラス基板23が所定の深さまで掘り込まれ、ガラス基板23が、イメージセンサ11ごとに分断される。
このガラス基板23の切断工程においては、図23のBのように支持材101があることで、ガラス基板23を完全に分断しても、一枚のウェハもしくはパネルのように扱うことができ、その後の一括した加工が可能となる。これによって、図20を参照して説明した第6の製造方法のように、ガラス基板23の薄化の工程を行わずにガラス基板23を分断し、ガラス基板23の側面を被覆することが可能となる。また、支持材101として、例えば、石英基板のような、熱や湿気等に対する寸法安定性の高い材料を用いることで、被覆工程などにおけるガラス基板23の反りを低減することが可能となる。
次の図23のC乃至Eに示される各工程は、図12のB乃至Dに示した各工程と同様である。
即ち、図23のCに示されるように、ガラス基板23のイメージセンサ11が搭載された面が、所定の被覆材料を用いて、印刷法や塗布法、ラミネート法やモールド法などによって被覆され、被覆部24が形成される。被覆材料としては、例えば、半導体パッケージ用途の一般的なエポキシ系モールド材料などを用いることができる。
続いて、図23のDに示されるように、被覆部24が形成された面を、機械研削や化学機械研磨等により研削することで、イメージセンサ11の第2の主面13が露出される。
次に、図23のEに示されるように、金属配線層32と絶縁層33を含む再配線層31、及び、外部端子34が形成される。
そして、図23のFに示されるように、接着剤102で接着されている支持材101が剥離され、図23のGに示さるように、ブレードもしくはレーザーなどを活用したダイシング等により個片化を行うことで、図22に示した第7の実施の形態のイメージセンサパッケージ1が完成する。
なお、第7の実施の形態のイメージセンサパッケージ1は、図20を参照して説明した第6の製造方法のように、ガラス基板23の溝加工と薄化の工程を行う方法によっても製造することができる。
<8.第8の実施の形態>
<8.1 第8の実施の形態の構造図>
図24は、本技術を適用した半導体装置の第8の実施の形態としての、イメージセンサパッケージの断面図を示している。
図24に示される第8の実施の形態のイメージセンサパッケージ1では、図10に示した第4の実施の形態と比較すると、イメージセンサ11の第2の主面13側の再配線層31と外部端子34が、被覆部24に置き換えられている。換言すれば、第8の実施の形態では、被覆部24が、イメージセンサ11の側面に加えて背面も覆うように形成されている。また、被覆部24は、ガラス基板23の側面も覆うように形成されている。第8の実施の形態のその他の構造は、図10に示した第4の実施の形態と同様である。
図24の構造を採用した場合、外部端子は、ガラス基板23の上面、または、イメージセンサパッケージ1の下面(背面)などに配置することができる。ガラス基板23の上面に配置された外部端子は、例えば、ガラス基板23を貫通するTGV(Through Glass Via, 図示せず)及び配線層63を介してイメージセンサ11と電気的に接続される。イメージセンサパッケージ1の下面に配置された外部端子は、被覆部24を貫通するTMV(Through Mold Via, 図示せず)を介してイメージセンサ11と電気的に接続される。
第8の実施の形態では、上述した第1乃至第7の実施の形態のように、イメージセンサ11の背面に、Fan-out配線を用いた再配線層31は形成されていない。代わりに、イメージセンサ11の背面も被覆部24で覆うようにしたことにより、イメージセンサ11からの放熱経路がより多く確保されている。
また、イメージセンサ11の側面及び背面とガラス基板23の側面を被覆部24で覆うように形成したことにより、イメージセンサ11の背面やガラス基板23の側面などの外部から入射する迷光や、受光した入射光がガラス基板23表面で全反射しながら側面まで伝わり、側面で反射して再度全反射を繰り返してイメージセンサ11の受光部に到達するような迷光などを吸収し、意図しない光がイメージセンサ受光部に入射することを防ぐことができる。
さらに、被覆部24が、イメージセンサ11とガラス基板23の側面を覆うように形成されていることにより、イメージセンサ11とガラス基板23の両方の端面を保護することができる。
<8.2 第8の実施の形態の製造方法>
次に、図25を参照して、第8の実施の形態のイメージセンサパッケージ1の製造方法(第8の製造方法)について説明する。
初めに、図25のAに示されるように、金属バンプ71付きの個片化されたイメージセンサ11が、配線層63が形成されたガラス基板23の金属配線層61上にフリップチップ接合された後、アンダーフィル72が形成される。
次に、図25のBに示されるように、配列されたイメージセンサ11どうしの間のガラス基板23が所定の深さまで掘り込まれ、溝部91が形成される。溝部91の幅は数10μmから数100μm、深さは数10um以上の任意の値とされる。
そして、図25のCに示されるように、溝部91及び配線層63を含むガラス基板23とイメージセンサ11の上面が、所定の被覆材料を用いて、印刷法や塗布法、ラミネート法やモールド法などによって被覆され、被覆部24が形成される。被覆材料としては、例えば、半導体パッケージ用途の一般的なエポキシ系モールド材料などを用いることができる。
続いて、図25のDに示されるように、ガラス基板23が、イメージセンサ11ごとに分断されるまで、HFスリミングなどによって薄化される。
最後に、図25のEに示されるように、ブレードもしくはレーザーなどを活用したダイシング等により個片化を行うことで、図24に示した第8の実施の形態のイメージセンサパッケージ1が完成する。
<8.3 第8の実施の形態の第1変形例>
図25のDに示したガラス基板23の薄化の工程では、ガラス基板23が、イメージセンサ11ごとに分断されるまで薄化するようにしたが、完全に分断されるまで薄化しなくてもよい。この場合、溝部91においても、所定の厚みでガラス基板23が残ることになり、図26に示されるような、ガラス基板23の端部において、板厚が、イメージセンサ11上方よりも薄く形成されたイメージセンサパッケージ1を製造することができる。
ガラス基板23の薄化の工程で完全に分断しない場合には、薄化後の各工程において、ガラス基板23が分断されないことで、基板の剛性を維持でき、かつ、被覆部24の収縮による基板全体の収縮を抑制することができるなどのメリットがある。
<8.4 第8の実施の形態の第2変形例>
図27は、第8の実施の形態の第2変形例を示すイメージセンサパッケージ1の断面図である。
図27に示される第8の実施の形態の第2変形例では、イメージセンサ11とガラス基板23の側面を覆う被覆部24が、2種類の被覆部24Aと24Bに置き換えられている点が、図24に示した第8の実施の形態と異なる。
2種類の被覆部24Aと24Bのうち、イメージセンサ11と接する被覆部24Aは、可視光から近赤外までの光の透過率が10%以下の遮光材料で形成される。一方、被覆部24Bは、熱伝導率が0.5W/m・K以上の放熱材料で形成される。
この2種類の被覆部24Aと24Bは、図25のCに示した被覆部24を形成する工程において、初めに、被覆部24Aとなる遮光材料を用いて、印刷法、塗布法、蒸着法、ラミネート法、モールド法などによって被覆し、次いで、被覆部24Bとなる放熱材料を用いて、同様の方法で被覆することで形成することができる。
このように、イメージセンサ11と接する被覆部24Aを遮光材料とすることで、イメージセンサ11の側面やガラス基板23下面から入射される迷光を吸収し、意図しない光がイメージセンサ11の受光部に入射することを防ぐことができる。
また、被覆部24A外側の被覆部24Bを放熱材料とすることで、イメージセンサ11から発生する熱を放散するための放熱経路を形成することができる。
なお、被覆部24は、3種類の被覆材料で構成してもよく、1種類以上の被覆材料で被覆された構造であればよい。
<9.マルチチップモジュール構成例>
図28は、イメージセンサパッケージ1が、構成部品として、抵抗、キャパシタ、トランジスタ等のチップ部品をさらに含み、マルチチップモジュール構造としたイメージセンサパッケージの構成例を示している。
図28のAは、図1に示した第1の実施の形態における被覆部24の一部分に、1つ以上のチップ部品121が配置されたイメージセンサパッケージ1の例を示している。チップ部品121は、例えば、抵抗、キャパシタ、コイルなどの受動部品、または、トランジスタなどの能動部品で構成される。各チップ部品121は、再配線層31の金属配線層32と電気的に接続され、再配線層31を介してイメージセンサ11と所定の信号をやりとりする。
図28のBは、図1に示した第1の実施の形態における再配線層31の下面に、チップ部品122がさらに配置されたイメージセンサパッケージ1の例を示している。チップ部品122は、金属バンプ123を介して再配線層31の金属配線層32と電気的に接続され、再配線層31を介してイメージセンサ11と所定の信号をやりとりする。外部端子34は、チップ部品122と金属バンプ123を合わせた高さよりも高くなるように形成されている。
図28のCは、図10に示した第4の実施の形態における被覆部24の一部分に、1つ以上のチップ部品121が配置されたイメージセンサパッケージ1の例を示している。各チップ部品121は、配線層63の金属配線層61と電気的に接続され、配線層63を介してイメージセンサ11と所定の信号をやりとりする。
図28のA乃至Cに示した以外の、上述した各実施の形態及びその変形例のイメージセンサパッケージ1においても、同様に、1つ以上のチップ部品を搭載してマルチチップモジュール化することができる。
以上のように、イメージセンサパッケージ1は、同一パッケージ内に1つ以上のチップ部品を搭載してマルチチップモジュール化することで、デバイスの小型化を実現することができる。また、チップ部品を集約することで、部品間の信号経路を短縮し、信号処理の高速化を実現することができる。
<10.カメラモジュール構成例>
図29は、上述した各実施の形態のイメージセンサパッケージにレンズ構造体を組み立てたカメラモジュールの構成例を示している。
図29のカメラモジュール151は、上述した第1の実施の形態のイメージセンサパッケージ1と、レンズバレル161と、レンズバレル161を光軸方向に移動させる駆動部162と、レンズバレル161と駆動部162を収納するハウジング163を含んで構成される。
レンズバレル161には、複数のレンズ171がスペーサ172を介して積層されたレンズ構造体173が固定されている。複数のレンズ171で集光された光がイメージセンサパッケージ1のイメージセンサ11に入射される。図29では、レンズ構造体173が4枚のレンズ171で構成されているが、レンズ171の枚数は、これに限られない。
駆動部162は、不図示の駆動モータと、シャフト181、シャフト181の軸方向に移動する移動部材182、移動部材182とレンズバレル161を固定する固定部材183とを含み、オートフォーカス制御にしたがい、レンズバレル161を光軸方向に移動させる。ハウジング163は、イメージセンサパッケージ1のガラス基板23に、接着剤164により固定されている。
上述した各実施の形態のイメージセンサパッケージ1は、ガラス基板23のサイズがイメージセンサ11のチップサイズよりも大きくできるため、平坦で撓みにくいガラス基板23を、レンズ構造体173が組み込まれたハウジング163を装着する際の基準面にでき、光軸合せを容易にすることが可能になる。
また、ガラス基板23にイメージセンサチップが搭載された構造であることは、センサチップの撓みを抑制することにもなる。
イメージセンサパッケージ1は、イメージセンサ11のチップサイズよりも大きいガラス基板23の範囲に拡がるFan-out配線を用いて、多数の外部端子34を配置することが可能であるので、レンズ構造体173が組み込まれたハウジング163を装着してカメラモジュール151としたときに外部端子34に印加される応力を分散して緩和することが可能になる。
<11.複眼カメラモジュール構成例>
次に、複眼カメラモジュールの構成例について説明する。
<11.1 複眼カメラモジュールの第1構成例>
図30は、複眼カメラモジュールの第1構成例を示している。
図30の複眼カメラモジュール201は、図29のカメラモジュール151が2個で1パッケージとされた構成を有している。従って、複眼カメラモジュール201は、複数のレンズ構造体173と、複数のイメージセンサ11を備える。
複眼カメラモジュール201に用いられる2個のイメージセンサパッケージ1は、例えば、図3を参照して説明した第1の製造方法の個片化する工程において、イメージセンサパッケージ1を2個単位で個片化することで得られる。
<11.2 複眼カメラモジュールの第2構成例>
図31は、複眼カメラモジュールの第2構成例を示している。
図31の複眼カメラモジュール201は、2個のカメラモジュール151で構成されている点は第1構成例と共通するが、ガラス基板23がカメラモジュール151ごとに分断されている点が異なる。カメラモジュール151単位で配置されたガラス基板23の間には、被覆部24が配置されている。これにより、ガラス基板23の側面を被覆部24で覆うことができるので、ガラス基板23の内部を全反射して伝わり、隣りのイメージセンサパッケージ1から意図せず入射される迷光を、被覆部24で吸収して防止することができる。
<11.3 複眼カメラモジュールの第3構成例>
図32は、複眼カメラモジュールの第3構成例を示している。
図32の複眼カメラモジュール201は、ガラス基板23が分断された2個のカメラモジュール151で構成されている点で第2構成例と共通するが、ガラス基板23の側面とイメージセンサ11の側面を覆う被覆部24が、被覆部211に置き換えられている点が異なる。
被覆部211は、湾曲可能なフレキシブル材料で構成されている。これにより、2個のカメラモジュール151を湾曲部212で湾曲させることができる。なお、湾曲部212においても、再配線層31は接続されているため、再配線層31の絶縁層33には、例えば、ポリイミドのような繰り返し曲げ耐性に優れた材料が用いられる。
湾曲部212で2個のカメラモジュール151を湾曲させた場合でも、各カメラモジュール151のイメージセンサ11それぞれは、剛性の大きいガラス基板23に保持されるため、イメージセンサ11の反りや湾曲は防止することができる。
<11.4 複眼カメラモジュールの第4構成例>
図33は、複眼カメラモジュールの第4構成例を示している。
図33の複眼カメラモジュール201は、ガラス基板23が分断された2個のカメラモジュール151で構成されている点で第2構成例及び第3構成例と共通するが、ガラス基板23の側面とイメージセンサ11の側面には、遮光材料や放熱材料を用いた被覆部24が配置され、湾曲部212にのみ、フレキシブル材料を用いた被覆部211が配置されている点が異なる。
この第4構成例においても、湾曲部212で、2個のカメラモジュール151を湾曲させることができる。一方、各カメラモジュール151のイメージセンサ11それぞれの反りや湾曲は、剛性の大きいガラス基板23によって、防止することができる。
<11.5 複眼カメラモジュールの第5構成例>
図34は、複眼カメラモジュールの第5構成例を示している。
図34の複眼カメラモジュール201は、ガラス基板23が分断された2個のカメラモジュール151で構成されている点で第2構成例乃至第4構成例と共通するが、ガラス基板23の側面とイメージセンサ11の側面に形成された被覆部24が、湾曲部212において、薄く形成されている点が異なる。
このように湾曲部212の被覆部24の厚みを薄く形成することにより、湾曲部212で、2個のカメラモジュール151を湾曲させることができる。一方、各カメラモジュール151のイメージセンサ11それぞれの反りや湾曲は、剛性の大きいガラス基板23によって、防止することができる。
以上説明した複眼カメラモジュール201の各構成によれば、複数のイメージセンサ11間の信号を、同じ複眼カメラモジュール201内の短い信号経路で接続可能であるため、信号処理の高速化が可能になる。
なお、本開示の複眼カメラモジュール201は、共通の光軸をもったレンズ構造体173を複数有し、その複数のレンズ構造体173と、1個以上のイメージセンサパッケージ1(イメージセンサ11)とが一体に形成されたカメラモジュールをいう。
従って、複眼カメラモジュール201には、上述した第1構成例乃至第5構成例のように、レンズ構造体173の個数と、イメージセンサパッケージ1の個数が同じであるもののほか、例えば、図35に示されるような、レンズ構造体173の個数とイメージセンサパッケージ1の個数が異なるものも含まれる。
図35は、複眼カメラモジュールの第6構成例を示している。
図35の複眼カメラモジュール201は、2個のレンズ構造体173と1個のイメージセンサパッケージ1で構成されており、イメージセンサパッケージ1には、上述した第1乃至第7の実施の形態のいずれかの構成が採用される。
<12.電子機器への適用例>
上述したイメージセンサパッケージ1、カメラモジュール151、または複眼カメラモジュール201は、デジタルスチルカメラやビデオカメラ等の撮像装置や、撮像機能を有する携帯端末装置や、画像読取部に固体撮像装置を用いる複写機など、画像取込部(光電変換部)に固体撮像装置を用いる電子機器に組み込んだ形で使用することが可能である。
図36は、本技術を適用した電子機器としての、撮像装置の構成例を示すブロック図である。
図36の撮像装置300は、カメラモジュール302、およびカメラ信号処理回路であるDSP(Digital Signal Processor)回路303を備える。また、撮像装置300は、フレームメモリ304、表示部305、記録部306、操作部307、および電源部308も備える。DSP回路303、フレームメモリ304、表示部305、記録部306、操作部307および電源部308は、バスライン309を介して相互に接続されている。
カメラモジュール302内のイメージセンサ301は、被写体からの入射光(像光)を取り込んで撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。このカメラモジュール302として、カメラモジュール151または複眼カメラモジュール201が採用されており、イメージセンサ301は、図1のイメージセンサ11に対応する。なお、カメラモジュール302に代えて、上述した各実施の形態のイメージセンサパッケージ1と、任意のレンズ構造体を組み合わせた構成を採用してもよい。
表示部305は、例えば、液晶パネルや有機EL(Electro Luminescence)パネル等のパネル型表示装置からなり、イメージセンサ301で撮像された動画または静止画を表示する。記録部306は、イメージセンサ301で撮像された動画または静止画を、ハードディスクや半導体メモリ等の記録媒体に記録する。
操作部307は、ユーザによる操作の下に、撮像装置300が持つ様々な機能について操作指令を発する。電源部308は、DSP回路303、フレームメモリ304、表示部305、記録部306および操作部307の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
上述したように、カメラモジュール302として、イメージセンサ11のI/O数の増加に対応したイメージセンサパッケージ1を用いることで、高画質化及び小型化を実現することができる。また、イメージセンサ11またはガラス基板23の側面を覆う被覆部24が形成されたイメージセンサパッケージ1を用いることで、意図しない光がイメージセンサ11の受光部に入射することを防止するとともに、イメージセンサ11から発生する熱を放散するための放熱経路を形成することができる。
従って、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置300においても、半導体パッケージの小型化と、撮像画像の高画質化の両立を図ることができる。
<イメージセンサの使用例>
図37は、イメージセンサパッケージ1、カメラモジュール151、または複眼カメラモジュール201として構成されたイメージセンサの使用例を示す図である。
イメージセンサパッケージ1、カメラモジュール151、または複眼カメラモジュール201として構成されたイメージセンサは、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。
・デジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
例えば、本技術は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やX線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像装置や、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像装置(物理量分布検知装置)全般に対して適用可能である。
例えば、上述した複数の実施の形態の全てまたは一部を組み合わせた形態を採用することができる。
なお、本明細書に記載された効果はあくまで例示であって限定されるものではなく、本明細書に記載されたもの以外の効果があってもよい。
なお、本技術は以下のような構成も取ることができる。
(1)
半導体基板に光電変換素子が形成されたイメージセンサと、
前記イメージセンサの第1の主面側に配置されたガラス基板と、
前記イメージセンサの前記第1の主面と反対側の第2の主面側に形成された第1配線層と、
前記イメージセンサの信号を外部に出力する外部端子と
を備え、
前記第1配線層の金属配線は、前記イメージセンサの内部から外周部へ拡がるように形成されて前記外部端子と接続されている
半導体装置。
(2)
半導体基板に光電変換素子が形成されたイメージセンサと、
前記イメージセンサの受光面である第1の主面を保護するガラス基板と、
前記イメージセンサと前記ガラス基板の側面を覆う絶縁性部材と
を備える半導体装置。
(3)
前記第1配線層が形成されている平面領域は、前記イメージセンサの平面領域よりも大きい
前記(1)または(2)に記載の半導体装置。
(4)
前記ガラス基板と前記第1配線層との間であって、前記イメージセンサの側面は、絶縁性材料で覆われている
前記(1)乃至(3)のいずれかに記載の半導体装置。
(5)
前記絶縁性材料は、遮光性の材料と高熱伝導性を有する材料の2種類の絶縁性材料を含む
前記(4)に記載の半導体装置。
(6)
前記イメージセンサの第1の主面と前記ガラス基板との間に、第2配線層が挿入されている
前記(1)乃至(5)のいずれかに記載の半導体装置。
(7)
前記ガラス基板の側面は、絶縁性材料で覆われている
前記(1)乃至(6)のいずれかに記載の半導体装置。
(8)
前記イメージセンサの第1の主面と前記ガラス基板との間に、光透過性部材が封入されている
前記(1)乃至(7)のいずれかに記載の半導体装置。
(9)
前記イメージセンサの第1の主面と前記ガラス基板との間に、空気が封入されている
前記(1)乃至(8)のいずれかに記載の半導体装置。
(10)
前記イメージセンサの前記第2の主面と前記第1配線層との間に、1種類以上の絶縁性材料が挿入されている
前記(1)、(3)乃至(9)のいずれかに記載の半導体装置。
(11)
前記イメージセンサの前記第2の主面の電極部と、前記第1配線層とが、金属バンプを介して電気的に接続されている
前記(10)に記載の半導体装置。
(12)
前記イメージセンサの前記第2の主面の電極部と、前記第1配線層とが、ビアを介して電気的に接続されている
前記(10)に記載の半導体装置。
(13)
前記ガラス基板の外周部は、その内側よりも厚く形成されている
前記(1)、(3)乃至(12)のいずれかに記載の半導体装置。
(14)
複数のレンズが積層されたレンズ構造体をさらに備え、
前記複数のレンズで集光された光が前記イメージセンサに入射されるように構成されている
前記(1)、(3)乃至(13)のいずれかに記載の半導体装置。
(15)
前記イメージセンサの前記第1の主面と反対側の第2の主面も、前記絶縁性部材で覆われている
前記(2)に記載の半導体装置。
(16)
半導体基板に光電変換素子が形成されたイメージセンサの第1の主面側にガラス基板を配置し、
前記イメージセンサの前記第1の主面と反対側の第2の主面側に、前記イメージセンサの内部から外周部へ拡がる金属配線を含む配線層を形成し、
前記金属配線と接続する前記外部端子を形成する
半導体装置の製造方法。
(17)
半導体基板に光電変換素子が形成されたイメージセンサと、
前記イメージセンサの第1の主面側に配置されたガラス基板と、
前記イメージセンサの前記第1の主面と反対側の第2の主面側に形成された配線層と、
前記イメージセンサの信号を外部に出力する外部端子と
を備え、
前記配線層の金属配線は、前記イメージセンサの内部から外周部へ拡がるように形成されて前記外部端子と接続されている
半導体装置
を備える電子機器。
(18)
半導体基板に光電変換素子が形成されたイメージセンサと、
前記イメージセンサの受光面を保護するガラス基板と、
前記イメージセンサと前記ガラス基板の側面を覆う絶縁性部材と
を備える半導体装置
を備える電子機器。
1 イメージセンサパッケージ, 11 イメージセンサ, 12 第1の主面, 13 第2の主面, 21 オンチップレンズ, 22 光透過性部材, 23 ガラス基板, 24,24A,24B 被覆部, 31 再配線層, 32 金属配線層, 33 絶縁層, 34 外部端子, 41 金属バンプ, 55 被覆部, 56 ビア, 61 金属配線層, 62 絶縁層, 63 配線層, 121,122 チップ部品, 151 カメラモジュール, 171 レンズ, 173 レンズ構造体, 201 複眼カメラモジュール, 212 湾曲部, 300 撮像装置, 301 イメージセンサ, 302 カメラモジュール

Claims (17)

  1. 半導体基板に光電変換素子が形成されたイメージセンサと、
    前記イメージセンサの第1の主面側に配置されたガラス基板と、
    複数の金属配線層と、その間に形成された絶縁層とを含み、前記イメージセンサの前記第1の主面と反対側の第2の主面側に形成された第1配線層と、
    複数の金属配線層と、その間に形成された絶縁層とを含み、前記イメージセンサの第1の主面と前記ガラス基板との間に挿入された第2配線層と、
    前記イメージセンサの信号を外部に出力する外部端子と
    を備え、
    前記第1配線層の最下層の金属配線は、前記イメージセンサの内部から外周部へ拡がるように形成されて前記外部端子と接続され、
    前記第2配線層は、平面視で前記イメージセンサの受光部より外側に配置され、
    前記第2配線層の少なくとも1つの金属配線層は、前記イメージセンサの前記第1の主面上の周縁部で前記イメージセンサと電気的に接続されている
    半導体装置。
  2. 前記第1配線層が形成されている平面領域は、前記イメージセンサの平面領域よりも大きい
    請求項1に記載の半導体装置。
  3. 前記ガラス基板と前記第1配線層との間であって、前記イメージセンサの側面は、絶縁性材料で覆われている
    請求項1または2に記載の半導体装置。
  4. 前記絶縁性材料は、遮光性の材料と高熱伝導性を有する材料の2種類の絶縁性材料を含む
    請求項3に記載の半導体装置。
  5. 前記第2配線層の少なくとも1つの金属配線層は、前記イメージセンサの第1の主面と金属部材を介して電気的に接続されている
    請求項1乃至4のいずれかに記載の半導体装置。
  6. 前記金属部材は、金属バンプである
    請求項に記載の半導体装置。
  7. 前記ガラス基板の側面は、絶縁性材料で覆われている
    請求項1乃至のいずれかに記載の半導体装置。
  8. 前記イメージセンサの受光部と前記ガラス基板との間に、光透過性部材が封入されている
    請求項1乃至のいずれかに記載の半導体装置。
  9. 前記イメージセンサの受光部と前記ガラス基板との間に、空気が封入されている
    請求項1乃至7のいずれかに記載の半導体装置。
  10. 前記イメージセンサの前記第2の主面と前記第1配線層との間に、1種類以上の絶縁性材料が挿入されている
    請求項1乃至8のいずれかに記載の半導体装置。
  11. 前記イメージセンサの前記第2の主面の電極部と、前記第1配線層の所定の前記金属配線層とが、金属バンプを介して電気的に接続されている
    請求項10に記載の半導体装置。
  12. 前記イメージセンサの前記第2の主面の電極部と、前記第1配線層の所定の前記金属配線層とが、ビアを介して電気的に接続されている
    請求項10に記載の半導体装置。
  13. 複数のレンズが積層されたレンズ構造体をさらに備え、
    前記複数のレンズで集光された光が前記イメージセンサに入射されるように構成されている
    請求項1乃至12のいずれかに記載の半導体装置。
  14. 前記第2配線層の側面は、絶縁性材料で覆われている
    請求項1乃至13のいずれかに記載の半導体装置。
  15. 前記第2配線層の前記イメージセンサと接続された面と反対側の面は、前記ガラス基板と接続されている
    請求項1に記載の半導体装置。
  16. 半導体基板に光電変換素子が形成されたイメージセンサの第1の主面側にガラス基板を配置し、
    前記イメージセンサの前記第1の主面と反対側の第2の主面側に、複数の金属配線層と、その間に形成された絶縁層とを含む第1配線層を形成し、
    前記イメージセンサの第1の主面と前記ガラス基板との間に、複数の金属配線層と、その間に形成された絶縁層とを含む第2配線層を形成し、
    前記イメージセンサの信号を外部に出力する外部端子を形成し、
    前記第2配線層は、平面視で前記イメージセンサの受光部より外側に配置され、
    前記第2配線層の少なくとも1つの金属配線層は、前記イメージセンサの前記第1の主面上の周縁部で前記イメージセンサと電気的に接続され、
    前記第1配線層の最下層の金属配線層は、前記イメージセンサの内部から外周部へ拡がるように形成されて前記外部端子と接続される
    半導体装置の製造方法。
  17. 半導体基板に光電変換素子が形成されたイメージセンサと、
    前記イメージセンサの第1の主面側に配置されたガラス基板と、
    複数の金属配線層と、その間に形成された絶縁層とを含み、前記イメージセンサの前記第1の主面と反対側の第2の主面側に形成された第1配線層と、
    複数の金属配線層と、その間に形成された絶縁層とを含み、前記イメージセンサの第1の主面と前記ガラス基板との間に挿入された第2配線層と、
    前記イメージセンサの信号を外部に出力する外部端子と
    を備え、
    前記第1配線層の最下層の金属配線は、前記イメージセンサの内部から外周部へ拡がるように形成されて前記外部端子と接続され、
    前記第2配線層は、平面視で前記イメージセンサの受光部より外側に配置され、
    前記第2配線層の少なくとも1つの金属配線層は、前記イメージセンサの前記第1の主面上の周縁部で前記イメージセンサと電気的に接続されている
    半導体装置
    を備える電子機器。
JP2017529550A 2015-07-23 2016-07-08 半導体装置およびその製造方法、並びに電子機器 Active JP6885331B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015145944 2015-07-23
JP2015145944 2015-07-23
PCT/JP2016/070262 WO2017014072A1 (ja) 2015-07-23 2016-07-08 半導体装置およびその製造方法、並びに電子機器

Publications (2)

Publication Number Publication Date
JPWO2017014072A1 JPWO2017014072A1 (ja) 2018-05-10
JP6885331B2 true JP6885331B2 (ja) 2021-06-16

Family

ID=57833908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017529550A Active JP6885331B2 (ja) 2015-07-23 2016-07-08 半導体装置およびその製造方法、並びに電子機器

Country Status (4)

Country Link
US (1) US10763286B2 (ja)
JP (1) JP6885331B2 (ja)
CN (1) CN107851651B (ja)
WO (1) WO2017014072A1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106845436B (zh) * 2017-02-10 2020-06-02 京东方科技集团股份有限公司 指纹识别模块、指纹识别方法及触控屏
JP2019029979A (ja) * 2017-08-04 2019-02-21 ソニーセミコンダクタソリューションズ株式会社 半導体装置、電子機器、製造方法
JP2019066422A (ja) * 2017-10-04 2019-04-25 ソニーセミコンダクタソリューションズ株式会社 検査装置、および検査方法、並びに、プログラム
JP2019216187A (ja) * 2018-06-13 2019-12-19 ソニーセミコンダクタソリューションズ株式会社 撮像装置
JP6596551B1 (ja) * 2018-09-06 2019-10-23 株式会社フジクラ 電子部品ユニット
US11329083B2 (en) 2018-09-26 2022-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level image sensor package
US11817467B2 (en) 2018-10-15 2023-11-14 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic device
US10903255B2 (en) * 2018-11-08 2021-01-26 Semiconductor Components Industries, Llc Image sensor flip chip package
WO2020105119A1 (ja) 2018-11-20 2020-05-28 オリンパス株式会社 内視鏡用撮像装置、および内視鏡
CN113396476A (zh) 2019-03-12 2021-09-14 索尼半导体解决方案公司 半导体封装件和半导体封装件的制造方法
CN111866322A (zh) * 2019-04-30 2020-10-30 宁波舜宇光电信息有限公司 摄像模组及其感光组件、电子设备和制备方法
JP2020198374A (ja) * 2019-06-04 2020-12-10 ソニーセミコンダクタソリューションズ株式会社 撮像装置
JP7234816B2 (ja) * 2019-06-11 2023-03-08 株式会社デンソー 測距装置
US20220352227A1 (en) * 2019-06-28 2022-11-03 Sony Semiconductor Solutions Corporation Semiconductor package and electronic device
US12010416B1 (en) * 2019-09-27 2024-06-11 Apple Inc. Camera module including embedded ceramic substrate package
CN111029354B (zh) * 2019-12-03 2024-02-27 西安电子科技大学 一种大面阵高帧频高可靠小型化图像传感器的三维集成电路结构
EP4071795A4 (en) * 2019-12-04 2023-01-11 Sony Semiconductor Solutions Corporation IMAGING DEVICE AND METHOD OF MANUFACTURING THE IMAGING DEVICE
TWI721837B (zh) * 2020-03-26 2021-03-11 勝麗國際股份有限公司 感測器封裝結構
TWI747218B (zh) * 2020-03-27 2021-11-21 勝麗國際股份有限公司 晶片級感測器封裝結構
WO2021224996A1 (ja) 2020-05-08 2021-11-11 オリンパス株式会社 撮像モジュール、内視鏡システム及び撮像モジュールの製造方法
JP2024123285A (ja) * 2021-07-21 2024-09-11 ソニーセミコンダクタソリューションズ株式会社 半導体パッケージ
US11798967B2 (en) * 2021-10-06 2023-10-24 Stmicroelectronics Asia Pacific Pte Ltd Image sensor package with transparent adhesive covering the optical sensing circuit
US12035060B2 (en) * 2021-11-05 2024-07-09 Omnivision Technologies, Inc. Stacked image sensor
US20230244043A1 (en) 2022-01-31 2023-08-03 Taiwan Semiconductor Manufacturing Co., Ltd Package with Integrated Optical Die and Method Forming Same
WO2024014134A1 (ja) * 2022-07-14 2024-01-18 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
WO2024181074A1 (ja) * 2023-02-27 2024-09-06 ソニーセミコンダクタソリューションズ株式会社 半導体装置、電子機器および半導体装置の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5030360B2 (ja) * 2002-12-25 2012-09-19 オリンパス株式会社 固体撮像装置の製造方法
KR100498708B1 (ko) 2004-11-08 2005-07-01 옵토팩 주식회사 반도체 소자용 전자패키지 및 그 패키징 방법
JP2008130738A (ja) * 2006-11-20 2008-06-05 Fujifilm Corp 固体撮像素子
JP5123575B2 (ja) * 2007-06-14 2013-01-23 株式会社フジクラ 配線基板及びその製造方法
JP4693827B2 (ja) 2007-09-20 2011-06-01 株式会社東芝 半導体装置とその製造方法
JP5005603B2 (ja) 2008-04-03 2012-08-22 新光電気工業株式会社 半導体装置及びその製造方法
JP5438980B2 (ja) * 2009-01-23 2014-03-12 ラピスセミコンダクタ株式会社 半導体装置の製造方法
TWI437700B (zh) * 2010-05-31 2014-05-11 Kingpak Tech Inc 晶圓級影像感測器構裝結構之製造方法
US9252172B2 (en) * 2011-05-31 2016-02-02 Stats Chippac, Ltd. Semiconductor device and method of forming EWLB semiconductor package with vertical interconnect structure and cavity region
JP2013041878A (ja) * 2011-08-11 2013-02-28 Sony Corp 撮像装置およびカメラモジュール
JP6146976B2 (ja) 2012-09-24 2017-06-14 オリンパス株式会社 撮像装置、該撮像装置を備える内視鏡
US9172408B2 (en) * 2012-09-27 2015-10-27 Mediatek Inc. Transmitter supporting two modes
KR102256719B1 (ko) * 2014-05-12 2021-05-28 삼성전자주식회사 반도체 패키지 및 그 제조 방법
JP6230520B2 (ja) * 2014-10-29 2017-11-15 キヤノン株式会社 プリント回路板及び電子機器
FR3029687A1 (fr) * 2014-12-09 2016-06-10 Stmicroelectronics (Grenoble 2) Sas Procede de fabrication de dispositifs electroniques et dispositif electronique a double anneau d'encapsulation
US9899442B2 (en) * 2014-12-11 2018-02-20 Invensas Corporation Image sensor device

Also Published As

Publication number Publication date
CN107851651A (zh) 2018-03-27
CN107851651B (zh) 2022-07-08
US20180211989A1 (en) 2018-07-26
WO2017014072A1 (ja) 2017-01-26
JPWO2017014072A1 (ja) 2018-05-10
US10763286B2 (en) 2020-09-01

Similar Documents

Publication Publication Date Title
JP6885331B2 (ja) 半導体装置およびその製造方法、並びに電子機器
US11619772B2 (en) Semiconductor chip and electronic apparatus
US11043436B2 (en) Semiconductor device, manufacturing method, imaging device, and electronic apparatus for enabling component mounting with high flatness
US11437423B2 (en) Image sensor, manufacturing method, and electronic device
TWI377667B (en) Module for optical apparatus and method of producing module for optical apparatus
US11924557B2 (en) Pinhole camera, electronic apparatus and manufacturing method
JP6743035B2 (ja) 撮像装置、製造方法
WO2004107738A1 (ja) 撮像装置およびその製造方法
CN108701696B (zh) 玻璃中介层模块、成像装置和电子设备
US10446598B2 (en) Semiconductor device, manufacturing method, and electronic apparatus
US12119366B2 (en) Solid state imaging device, solid state imaging device manufacturing method, and electronic apparatus
JP2010045082A (ja) 表示素子・電子素子モジュールおよびその製造方法、電子情報機器
JP2013125881A (ja) 固体撮像装置の製造方法
WO2009137022A1 (en) Camera system including radiation shield and method of shielding radiation
US20180226442A1 (en) Image sensor and manufacturing method thereof
JP2004296687A (ja) 撮像素子及びその製造方法、撮像モジュール並びに電子機器
JP2016076616A (ja) 半導体装置、製造装置、製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190621

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210413

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210426

R151 Written notification of patent or utility model registration

Ref document number: 6885331

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151