KR100498708B1 - 반도체 소자용 전자패키지 및 그 패키징 방법 - Google Patents

반도체 소자용 전자패키지 및 그 패키징 방법 Download PDF

Info

Publication number
KR100498708B1
KR100498708B1 KR1020040090584A KR20040090584A KR100498708B1 KR 100498708 B1 KR100498708 B1 KR 100498708B1 KR 1020040090584 A KR1020040090584 A KR 1020040090584A KR 20040090584 A KR20040090584 A KR 20040090584A KR 100498708 B1 KR100498708 B1 KR 100498708B1
Authority
KR
South Korea
Prior art keywords
solder
sealing ring
sealing
semiconductor device
substrate
Prior art date
Application number
KR1020040090584A
Other languages
English (en)
Inventor
김덕훈
이환철
Original Assignee
옵토팩 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 옵토팩 주식회사 filed Critical 옵토팩 주식회사
Priority to KR1020040090584A priority Critical patent/KR100498708B1/ko
Priority to US11/052,864 priority patent/US7141869B2/en
Application granted granted Critical
Publication of KR100498708B1 publication Critical patent/KR100498708B1/ko
Priority to TW094138793A priority patent/TWI299894B/zh
Priority to JP2007540263A priority patent/JP4664372B2/ja
Priority to CNB2005800374418A priority patent/CN100550402C/zh
Priority to PCT/KR2005/003748 priority patent/WO2006049473A1/en
Priority to US11/585,152 priority patent/US7384818B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Abstract

반도체 소자용 전자 패키지는 이미지 센서 칩과 기판 어셈블리를 다수의 플립칩 솔더 범프에 의해 상호 연결하고, 이미지 센싱 영역을 실링하기 위하여 이미지 센서 칩과 기판에 각각 이미지 센싱 영역을 둘러싸는 솔더 실링 링 패드를 형성하고 솔더를 융착시켜서 솔더 실링 링을 형성시킨다. 이 경우 솔더의 융착시 공기가 방출될 수 있는 공기통로를 형성함에 의해 비진공상태의 솔더링에 의해 융착이 가능하며, 솔더링 후에 폴리머 실링을 사용하여 공기통로를 밀봉함에 의해 우수한 실링 특성을 갖게 된다.

Description

반도체 소자용 전자패키지 및 그 패키징 방법{Electronic Package For Semiconductor Device and Packaging Method Thereof}
본 발명은 반도체 집적회로의 전자패키지에 관한 것으로서, 더욱 상세하게는 이미지 센서용 전자패키지 및 그 패키징 방법에 관한 것이다.
이미지 센서는 사람이나 사물의 이미지(image)를 촬영하는 기능을 가지는 반도체 소자로 일반 디지털 카메라나 캠코더 뿐 만아니라 휴대전화기에 탑재되기 시작하면서 1999년경부터 그 시장이 급속히 팽창되어 왔다.
이미지 센서, 즉 이미지 센서 칩(2)은 도 1에 도시된 바와 같이 대게 소자의 중앙부에 이미지를 센싱하는 영역(일반적으로 픽셀(Pixel) 영역이라고 부름)(4)이 있고, 주변부에 이렇게 촬영한 영상의 전기신호를 송신하거나, 기타 다른 신호를 송수신하거나, 전력을 공급하기 위한 단자(일반적으로 본딩 패드(bonding pad)라고 부름)들(6)이 배치되어 있다. 이 이미지센싱 영역(4)은 다수의 포토 다이오드(photo diode)가 밑에 형성되어 있어서 빛을 전기신호로 변환할 수 있고, 그 위에는 적색, 녹색, 청색의 삼원색 칼라필터(color filter)가 형성되어 있어서 색을 구분하며, 다시 그 위에 마이크로렌즈(micro lens)가 적층되어 있어서 빛을 포토 다이오드에 집중시켜줌으로써 감도를 향상시키는 구조를 가지고 있다. 도 1은 이러한 이미지 센서(2)를 개략적으로 도시한 것으로 편의상 이미지 센싱 영역(4)과 단자(6)만을 도시하였다.
일반 반도체 소자, 즉 칩의 경우는 대개 플라스틱 패키지라고 불리는 패키지가 널리 사용되는데, 에폭시 수지와 같은 밀봉재를 사용해서 반도체 소자를 완전히 밀봉하는 구조를 가진다. 반면에 이미지 센서의 경우, 이미지를 센싱하기 위해서는 빛이 적어도 소자 표면의 이미지 센싱 영역에 도달해야 하기 때문에 이러한 일반 플라스틱 패키지를 사용하는 것은 불가능하다.
이미지 센서용 전자패키지로는 유리덮개를 가지는 세라믹 패키지가 많이 사용되어 왔다. 도 2에 이 세라믹 패키지의 개략적인 단면도를 도시했다. 그림에서 보여지는 것처럼, 이 세라믹 패키지(10)는 다층 전기배선을 가지는 세라믹 기판(14)과 이 세라믹 기판(14)의 중심부에 에폭시 같은 접착제를 이용해서 실장되는 이미지 센서 칩(12)을 포함하며, 이 세라믹 기판(14)과 이미지 센서 칩(12)을 전기적으로 연결하기 위해서 골드 와이어(18)를 사용해 각 전기단자들(19)을 연결한다. 그리고 유리덮개(16)를 에폭시 같은 접착제를 이용해서 세라믹 기판(14)에 붙임으로써 빛이 이 유리를 통해 이미지 센서에 전달될 수 있도록 하였다. 이때 이 유리덮개(16)가 이미지 센서 칩(12) 및 골드 와이어(18)에 손상을 주지 않기 위해서는 도시된 것처럼, 이 세라믹 기판(14)의 주변부가 이미지 센서 칩(12)이 실장되는 중심부에 비해 충분히 높게 설계되어야 한다.
이러한 세라믹 패키지는 견고하다는 장점이 있는 반면에 가격이 비싸다는 점과 소형화가 어렵다는 점이 단점으로 지적될 수 있다. 이러한 특성 때문에 높은 신뢰성이 요구되고 크기나 가격에 대한 요구가 상대적으로 적은 고가용 디지털 카메라나 캠코더와 같은 제품에 이러한 세라믹 패키지가 지금도 많이 채택되고 있다. 반면에 일반 카메라폰과 같이 가격경쟁이 심하고 소형화가 중요한 제품들에 있어서는 세라믹 패키지가 적용되는 예를 찾아보기 힘들다.
일반 반도체 봉지재(epoxy molding compound)와 리드프레임(lead frame)을 사용하고 유리덮개를 장착한 PLCC(Plastic Leadless Chip Carrier) 형태의 패키지도 이미지 센서용 패키지로 많이 사용되어왔다. 이 패키지의 개략도는 편의상 생략한다. 이 분야에 충분한 지식을 가진 사람은 잘 이해하고 있는 일반적인 패키지 형태이다. 이 패키지는 세라믹 패키지에 비해 가격이 저렴하다는 장점을 가지지만 세라믹 패키지만큼 견고하지 못하고, 세라믹 패키지와 마찬가지로 소형화가 어렵다는 단점을 가지고 있다. 이러한 이유로 이 패키지는 상대적으로 소형화에 대한 요구가 적고, 저가격에 대한 요구가 큰 PC 카메라와 같은 응용분야에 많이 적용되어 왔다.
그 외에도 세라믹 패키지와 유사한 구조를 가지면서, 가격이 비싼 세라믹기판 대신에 상대적으로 가격이 싼 플라스틱 기판을 사용하는 유형의 패키지가 이미지 센서용 패키지로 제안되어 왔는데, 역시 여전히 세라믹 패키지와 같이 소형화가 어렵다는 단점을 가지고 있다. 패키지 개략도는 편의상 생략한다. 마찬가지로 이 분야에 충분한 지식을 가지고 있는 사람은 잘 이해하고 있는 일반적인 패키지 형태이다.
이상에서 나열한 패키지들은 소형화가 쉽지 않다는 공통점을 가지고 있으며, 카메라폰과 같이 소형화가 요구되는 시장의 급속한 성장과 더불어 저가격의 소형 이미지 센서용 CSP(Chip Scale Package) 패키지에 대한 관심이 고조되어 왔다.
소형화가 가능한 이미지 센서용 전자패키지가 쉘케이스 사(Shellcase Inc.)에 의해 제안되었다. 그 상세한 기술은 미국 특허 번호 제5,716,759호, 제6,040,235호, 및 제6,117,707호에 기재되어 있다. 도 3에 이 패키지의 개략적인 단면을 도시하였다.
이 패키지의 장단점에 대한 이해를 돕기 위해 이 전자 패키지의 제작공정을 간략히 설명한다. 먼저 이 전자 패키지 방식을 적용하기 위해서는 이 반도체 소자의 단자(bonding pad)가 반도체 웨이퍼상의 단위 소자와 소자사이의 다이싱(dicing) 영역으로 확장되어 있어야 하며, 이 다이싱 영역의 폭도 일반 반도체에서 적용되는 100μm 정도 보다 충분히 커야 한다. 나중에 다시 요약하겠지만, 이 패키지 기술을 적용하기 위해서 특별히 요구되는 이러한 조건들은 이 패키지 방식을 적용하는데 있어서의 단점이 된다.
도 3과 같이, 이 패키지(20)의 제조공정은 이미지 센서 웨이퍼(즉, 이미지 센서 칩(22))의 회로가 형성되어 있는 상면을 에폭시와 같은 접착제(21)를 사용해서 유리 웨이퍼(즉, 유리기판(24))에 붙이는 것으로부터 시작된다. 그 다음, 이 이미지 센서 웨이퍼의 뒷면을 연마한다. 일반적으로 연마 전의 웨이퍼 두께는 8인치 웨이퍼의 경우 725μm(0.725mm)가 일반적인데, 이미지 센서 웨이퍼의 두께가 100μm 정도가 되도록 연마를 한다. 왜 이렇게 많은 연마가 필요한 지를 설명하기 위해서는 상세한 기술적인 설명이 요구되는데, 본 발명에서 논리의 전개에 꼭 필요한 사항은 아니므로 편의상 그 설명은 여기서는 생략한다.
그 다음, 이미지 센서 웨이퍼의 뒷면에도 유리 웨이퍼(25)를 에폭시 같은 접착제(23)를 사용해서 붙인다. 그 다음, 반도체 웨이퍼 절단기 (dicing saw) 같은 장비와 어느 정도 완만한 팁(tip) 각도를 가지는 다이싱 블레이드(dicing blade)를 이용해서 이미지 센서 웨이퍼의 소자와 소자(즉, 다이와 다이)사이의 다이싱 역역을 잘라내는데, 이때 다이(즉, 이미지 센서 칩)의 다이싱 영역으로 확장되어 있는 단자금속이 노출되는 깊이까지만 절단을 한다. 그 다음, 금속막을 형성하고, 식각해서 원하는 금속 배선(26)을 형성하게 된다. 이 패키지(20)를 완성하기 위해서는 그 후에도 많은 공정이 수반되지만, 마찬가지의 이유로 편의상 여기에서는 그 설명을 생략한다.
이러한 쉘케이스 사 패키지의 장점은 실제 반도체 소자(즉, 이미지 센서 칩)의 크기로 패키지를 완성할 수 있다는 점이다. 반면에 몇가지 작지 않은 단점이 있다. 가장 큰 단점은 그 구조가 너무 복잡하고 사용되는 공정이 매우 까다롭다는 점이다. 여기서는 다른 패키지 기술에 비해 왜 얼마나 구조가 복잡하고 얼마나 공정이 까다로운 지에 대한 상세한 설명은 생략하지만, 이 분야에 어느 정도 경험과 지식을 가지는 있는 사람에게는 충분히 이해할 수 있는 사실이다.
그 외에도 몇가지 부수적인 단점을 생각할 수 있는데, 하나는 전술한 것처럼, 이 패키지를 적용하기 위해서는 단자를 다이싱 영역으로 확장해야한다는 점과 이 다이싱 영역의 폭이 일반적으로 사용하는 것보다 넓어야 한다는 특별한 요구조건이 따르게 되는데, 이는 한 장의 웨이퍼에서 생산할 수 있는 총 소자수를 감소시키는 결과를 초래하게 될 뿐 만아니라 이 패키지를 적용하는 경우와 그렇지 않은 경우를 위해서 웨이퍼를 이원화해서 생산해야 하는 경우를 초래하기 때문에 소자 생산자 입장에서는 추가 비용이 발생하게 된다.
또 다른 하나는 이 패키지 방식에서는 이미지 센서 웨이퍼상에 있는 양품 소자들과 불량품 소자들이 함께 패키징에 필요한 모든 공정을 거치게 되는데, 이미지 센서 웨이퍼 수율이 낮은 경우에는 매우 비생산적인 방법이 되어서 이 경우 패키지 가격을 크게 상승시키는 요인이 된다. 예를 들어 이미지 센서 웨이퍼의 수율이 하나는 80%이고, 다른 하나는 수율이 그 반인 40%의 경우는 패키지 단가가 그 두 배가 되게 된다. 이건 모든 공정이 웨이퍼 상태에서 진행되는 웨이퍼 레벨 패키징(Wafer level packaging) 방식에서는 공통적으로 나타나는 문제점이다. 이상에서 지적한 단점들로 인해서 이 패키지 방식은 소형화의 이점에도 불구하고 적용되는 예가 그리 많지 않다.
일반적으로 이미지 센서 패키지 내부로 먼지입자가 유입되어 이미지 센서의 이미지 센싱영역에 고착되면 촬영한 화상에 반복적인(repeatable) 결함을 유발하게 된다. 설사 이미지 센싱 영역에 고착되어 있지 않더라도 그 안에서 움직이는 먼지분자는 비반복적(non-repeatable)이긴 하지만 결함을 유발시킬 수 있기 때문에 허용될 수 없다. 이미지 센서의 이미지 센싱영역이 오염되면 같은 이유로 결함이 유발된다. 때문에, 이미지 센서 패키징에서는 제조공정 중에 패키지 내부로의 먼지입자의 유입이나 오염을 최소화해야 한다. 이미지 센서 패키징 제조라인이 다른 일반 패키징 제조라인에 비해 높은 청정도로 관리되는 이유는 이 때문이다. 또한 같은 이유로, 이미지 센서 패키지는 패키징 후에도 먼지입자가 유입될 수 없도록 이미지 센싱영역이 충분히 실링(sealing)되어 있어야 한다.
상술한 이미지 센서용 패키지들은 이러한 이유로 먼지 입자의 유입을 막을 수 있는 장치를 가지고 있다. 예를 들어, 세라믹 패키지의 경우는 유리덮개를 세라믹 기판에 접착시킴으로써 패키지내부에 공동을 형성하고, 그 이후로는 내부로의 먼지 입자의 유입을 막을 수 있게 된다.
이미지 센싱영역으로의 수분의 유입은 이미지 센서 칩 위의 칼라필터나 마이크로 렌즈를 열화(degradation)시키는 것으로 알려져 있다. 물론 이러한 수분에 의한 열화가 화질의 저하로 나타나기까지는 많은 시간이 소요되어서 일반적으로는 문제가 되지 않으나 전문가용 디지털카메라와 같이 10년 이상 화질의 변화가 없는 것이 요구되는 제품의 경우는 수분의 유입까지도 최소화할 수 있는 패키지 구조가 요구되고 있다.
플립칩 솔더 접합을 가지는 패키지 구조에 있어서 이미지 센싱영역을 실링하는 한가지 방법이 IMEC vzw에 의해 제안되었다. 그 상세한 기술은 미국 특허 제6,566,745호에 기재되어 있으며, 이를 도 4a 및 도 4b를 참고하여 간단하게 설명한다.
도시된 바와 같이, 이 패키지(30)는 플립칩 솔더 조인트(33)를 사용하여 이미지 센서 칩(32)과 이 칩의 단자를 유리기판(31)에 전기적으로 연결하고, 패키지(30)의 주변부에 전기배선(37)에 의해 솔더 조인트(33)와 연결되는 솔더볼(34)을 형성하여 외부단자와 연결하며, 이 칩의 단자 안쪽에 형성되는 이미지 센싱영역을 실링하기 위해 닫혀진 루프(closed loop) 형태의 솔더 실링 링(solder sealing ring)을 구비하고 있고, 솔더 실링 링(35)의 외각에 추가로 에폭시 실링(36)을 형성하고 있다. 다른 구성요소에 대한 설명은 본 발명에서의 요지를 설명하는 데 필요치 않으므로 편의상 생략한다.
이렇게 금속접합에 의해 완전 밀폐 구조로 형성되는 실링은 허메틱(hermetic) 실링이라고 부르며, 허메틱이란 말은 수분의 침투도 억제될 수 있는 실링을 의미한다. 그 반대되는 의미로, 넌허메틱(non-hermetic) 실링이란 말을 사용하는데, 이는 확산에 의해 수분이 침투할 수 있는 실링을 의미하는데, 에폭시 같은 수지를 사용해서 실링을 형성하는 경우에 해당된다.
상기 미국 특허 제6,566,745호의 실링 구조를 형성하기 위해서는, 우선 진공을 유지하면서 융착을 시키는 것이 필수적이다. 일반적으로 플립칩 솔더 융착시 칩의 플립칩 솔더 범프는 기판에 융착하면서 콜랩스(collapse)하게 된다. 즉, 솔더 범프의 높이는 기판의 단자에 융착 후에 솔더조인트의 높이가 낮아지게 된다. 예를 들어 50μm 높이를 가지는 솔더 범프는 융착후에 30μm 높이의 솔더 조인트를 형성할 수 있다. 물론 융착되는 단자의 크기에 따라 콜랩스 정도가 달라지게 되는 데 이에 대한 설명은 편의상 생략한다. 이는 이 분야에 대한 지식이 있는 사람들에게는 잘 알려진 사실이다.
상기 미국 특허 제6,566,745호에서 제안한 솔더 실링 링은 솔더 범프와는 달리 닫혀진 루프 형태를 가진다. 따라서 이제 막 융착이 일어나는 시점에서 이미지 센싱영역을 에워싸는 공동(cavity)이 형성되게 되는데, 진공하에서 이 공정이 이루어지지 않으면, 공동안에 갇힌 공기압의 저항 때문에 플립칩 솔더 범프 및 솔더 실링 링의 콜랩스가 방해된다. 실제로는 매우 복잡한 현상이 발생하게 되는데, 결과적으로는 이렇게 콜랩스가 방해되면 솔더 융착시 접합 불량이 발생하게 되서 수율의 저하가 따르게 된다. 따라서 이 기술을 적용하기 위해서는 진공을 유지하면서 솔더 융착시키거나 또는 그와 유사한 방법을 사용해야 한다.
또한 일반적으로 솔더링시에는 플럭스(flux)라고 불리는 물질을 솔더접합부에 사용하게 되는데, 이 물질은 융착전에 접합부의 산화막을 제거하고, 융착중에 산화를 방지하는 역할을 하게 된다. 그런데, 이 플럭스내의 용매가 리플로우 공정 중에 기화하게 되는데 (이를 아웃개싱(outgassing)이라 한다.), 이 기화된 용매는 방출될 수 있는 통로가 없으면, 공동안에 갇히게 되고, 결국은 그 안에 고착되어서 공동 내부를 오염시키게 된다. 따라서 상기 미국 특허에서 제안한 실링 기술을 사용하기 위해서는 플럭스를 사용하지 않는 플럭스레스 솔더링(fluxless soldering) 기술이 요구된다.
일반적으로 표면실장(surface mounting)이라고 불리는 솔더 융착에 사용되는 기술은 솔더 융착을 시키려는 제품을 벨트오븐(belt oven)과 같은 장비안을 통과시키는 방법을 사용한다. 이에 비해 진공을 유지하면서 솔더 융착을 시키는 방법은 대량생산에 필요한 상용화된 장비도 현재 개발이 되어있지 않은 상황이고, 설사 개발되어 있다하더라도 일반 벨트오븐에 비해 단위 장비 가격이 훨씬 비싸고, 그 생산성이 크게 저하될 걸로 예상되기 때문에 결국 패키지의 제조비용을 크게 증가시키는 문제가 발생하게 된다. 물론 플럭스를 사용하지 않는 솔더링 기술을 적용해야하기 때문에 이에 필요한 또 다른 제조비용의 증가요소가 있지만 이점은 편의상 상세한 설명을 생략한다.
본 발명에서는 이상에서 논의한 현재까지 공개된 이미지 센서용 패키지들의 문제점들을 개선한 새로운 구조의 반도체 소자용 패키지와 이 제조방법을 제안하고자 한다.
따라서, 본 발명의 목적은 저비용으로 높은 실링 신뢰성을 가지는 새로운 반도체 소자용 패키지 및 그 패키지 방법을 제공하는 데 있다.
본 발명의 다른 목적은 현재 사용 중인 인프라 구조(infrastructure)를 그대로 사용해서 솔더 실링 링에 의한 실링 구조를 형성할 수 있는 새로운 반도체 소자용 패키지 및 그 패키지 방법을 제공하는 데 있다.
본 발명의 또 다른 목적은 기존의 에폭시 실링 구조에 비해 우수한 실링특성을 가지는 반도체 소자용 패키지를 제공하는 데 있다.
상기한 목적을 달성하기 위하여, 본 발명에 따른 반도체 소자용 전자 패키지는
(a) 다수의 입출력 단자와, 상기 다수의 입출력 단자 위에 플립칩 솔더 조인트를 형성하기 위한 다수의 플립칩 솔더 범프 패드와, 실링이 요구되는 실링 영역과, 상기 실링 영역을 둘러싸는 제1 솔더 실링 링 패드를 포함하는 반도체 소자 칩과;
(b) 상기 반도체 소자 칩과 대향하여 배치된 기판과, 상기 제1 솔더 실링 링 패드에 대응하여 상기 반도체 소자 칩의 실링 영역에 대향한 기판의 실링 영역을 둘러싸는 구조로 기판 위에 형성된 제2 솔더 실링 링 패드와, 상기 제2 솔더 실링 링 패드의 주변에 기판 위에 형성된 다수의 금속 배선층과, 상기 반도체 소자 칩상의 다수의 플립칩 솔더 범프 패드와 대응되며 이 반도체 소자 칩과의 전기적인 연결에 사용되는 다수의 제1 접촉단자와, 외부와 전기적으로 연결하기 위한 다수의 제2 접촉단자와, 상기 다수의 제1 및 제2 접촉단자를 상호 연결하기 위한 다수의 금속배선을 정의하기 위하여 상기 다수의 금속 배선층 위에 형성된 적어도 하나 이상의 패시베이션층을 포함하는 기판 어셈블리와;
(c) 상기 다수의 플립칩 솔더 범프 패드와 다수의 제1 접촉단자 사이를 전기적으로 연결하기 위한 다수의 플립칩 솔더 조인트와;
(d) 상기 제1 및 제2 솔더 실링 링 패드에 융착되어 상기 반도체 소자의 실링 영역을 둘러싸며, 솔더의 융착시 공기가 방출될 수 있는 공기통로를 가진 솔더 실링 링으로 구성되는 것을 특징으로 한다.
또한, 실링 특성을 강화하기 위하여 상기 공기통로를 밀봉하기 위한 폴리머 실링을 더 포함할 수 있고, 상기 다수의 제2 접촉단자에 융착되어 패키지를 외부 회로기판에 실장시키기 위한 다수의 솔더 볼을 더 포함할 수 있다.
더욱이, 상기 공기통로를 형성하기 위하여 상기 반도체 칩 상의 제1 솔더 실링 링 패드는 적어도 하나의 지점이 폭을 가지면서 닫혀지지 않은 루프 형태의 구조를 갖거나, 상기 공기통로를 형성하기 위하여 상기 기판상의 제2 솔더 실링 링 패드는 적어도 하나의 지점이 폭을 가지면서 닫혀지지 않은 루프 형태의 구조를 가질 수 있다.
또한, 상기 공기 통로를 형성하기 위해 상기 반도체 칩 상의 제1 솔더 실링 링 패드는 폭을 가지면서 닫혀지지 않은 루프 형태의 솔더 실링 링 패드와 그 닫혀지지 않은 부분의 주변에 폭을 가지는 또 다른 보조 솔더 실링 링 패드로 구성되거나, 상기 공기 통로를 형성하기 위해 상기 기판상의 제2 솔더 실링 패드가 폭을 가지면서 닫혀지지 않은 루프 형태의 솔더 실링 링 패드와 그 닫혀지지 않은 부분의 주변에 폭을 가지는 또 다른 보조 솔더 실링 링 패드로 구성될 수 있다.
상기 반도체 소자 칩이 중앙부에 배치된 이미지 센싱 영역을 가지는 이미지 센서이고, 상기 기판이 이 이미지 센서가 센싱하는 빛의 파장대역에서 충분한 투과율을 가지며, 상기 솔더 실링 링이 이 이미지 센싱 영역을 둘러싸는 구조를 가지는 것이 바람직하다.
본 발명에 따르면, 상기 전자 패키지는 상기 기판의 적어도 어느 한면 또는 양면에 원하는 빛의 파장대역에서 빛의 감도를 개선하거나 또는 필터링을 위한 광학적인 코팅막을 더 포함하는 것이 바람직하다.
본 발명에 따른 반도체 소자용 전자 패키지의 패키징 방법은
(a) 각각 적어도 하나의 실링이 요구되는 실링 영역과 다수의 입출력 단자를 가지는 다수의 반도체 소자 다이를 포함하는 반도체 웨이퍼를 준비하는 단계와;
(b) 상기 각 반도체 소자 다이 상에 상기 실링 영역을 둘러싸며, 적어도 하나의 지점이 폭을 가지면서 닫혀지지 않은 루프 형태의 구조를 가지고 실링 영역을 실링하기 위한 제1 솔더 실링 링 패드와, 상기 다수의 입출력 단자 위에 플립칩 솔더 조인트를 형성하기 위한 다수의 플립칩 솔더 범프 패드를 형성하는 단계와;
(c) 상기 반도체 웨이퍼의 상기 제1 솔더 실링 링 패드에 솔더 실링 링을 형성함과 동시에 다수의 플립칩 솔더 범프 패드에 다수의 플립칩 솔더 범프를 형성하는 단계와;
(d) 상기 반도체 소자와 전기적으로 연결되는 적어도 하나의 단위 기판을 설정하는 단계와;
(e) 상기 단위 기판의 상부면에 적어도 하나의 금속층을 형성한 후 이를 패턴닝하여, 상기 제1 솔더 실링 링 패드에 대응하여 상기 반도체 소자의 실링 영역에 대향한 기판의 실링 영역을 둘러싸며, 적어도 하나의 지점이 폭을 가지면서 닫혀지지 않은 루프 형태의 구조를 갖는 제2 솔더 실링 링 패드와, 상기 제2 솔더 실링 링 패드의 주변에 상기 반도체 소자 다이의 다수의 플립칩 솔더 범프 패드와 대응되며 이미지 센서와의 전기적인 연결에 사용되는 다수의 제1 접촉단자와, 패키지를 외부와 전기적으로 연결하기 위한 다수의 제2 접촉단자와, 상기 다수의 제1 및 제2 접촉단자를 상호 연결하기 위한 다수의 금속배선을 형성하는 단계와;
(f) 상기 기판위에 적어도 하나의 패시베이션 층을 형성한 후 패턴닝하여, 상기 제2 솔더 실링 링 패드에 대한 제1접근 개구와, 다수의 제1 및 제2 접촉단자에 대한 다수의 제2 및 제3 접근 개구를 형성하는 단계와;
(g) 상기 반도체 웨이퍼의 다수의 반도체 소자 다이를 분리하여 각 다이의 솔더 실링 링이 제1접근 개구에 결합되고, 다수의 플립칩 솔더 범프를 다수의 제1 접촉단자에 결합되도록 상기 단위 기판 위에 상기 반도체 소자 다이를 거꾸로 위치시키는 단계와;
(h) 상기 기판을 가열하여 솔더 실링 링과 다수의 플립칩 솔더 범프를 융착시키는 단계로 구성되는 것을 특징으로 한다.
또한 상기 패키징 방법에서는, 상기 단계(h)후에 제1 및 제2 솔더 실링 패드의 닫혀지지 않은 루프 지점에 형성된 솔더 실링 링의 공기통로를 폴리머에 의해 실링하는 단계를 더 포함할 수 있다.
상기 단계(c)는 전기도금법을 사용하여 이루어지는 것이 바람직하다.
또한, 상기 패시베이션 층은 폴리머 코팅재로 이루어지는 것이 바람직하다.
더욱이, 본 발명의 패키징 방법은, 상기 다수의 제2 접촉단자에 솔더 볼을 융착하는 단계를 더 포함하는 것이 바람직하다.또한, 상기 제1 및 제2 솔더 실링 링 패드 중 어느 하나를 폐쇄 루프 형태로 형성하는 것에 의해 더 작은 공기통로를 형성하는 것도 가능하고, 상기 제1 및 제2 솔더 실링 링 패드의 형성과 동시에 상기 개방 부분을 막으면서 각각 제1 및 제2 솔더 실링 링 패드에 평행하게 간격을 두고 제1 및 제2 보조 솔더 실링 링 패드를 형성하는 것에 의해 좁고 긴 한쌍의 공기통로를 형성하는 것이 가능하다.본 발명의 다른 특징에 따르면, 본 발명은 (a) 중앙부에 배치된 적어도 하나의 실링 영역과 상기 실링 영역의 외측에 배열된 다수의 제1입출력단자를 구비하는 반도체 소자 칩과;(b) 상기 반도체 소자 칩과 대향하여 배치되며 외부와 연결되는 다수의 제2입출력단자를 구비하는 투명한 기판과;(c) 상기 다수의 제1입출력단자와 제2입출력단자를 전기적으로 연결시키기 위한 연결수단과;(d) 상기 반도체 소자 칩과 기판 사이에 상기 실링 영역을 포함하는 실링된 캐비티를 형성하며 솔더 융착시에 상기 캐비티로부터 공기가 방출될 수 있는 적어도 하나의 공기통로를 갖는 솔더 실링수단으로 구성되는 것을 특징으로 하는 반도체 소자용 전자 패키지를 제공한다.
(실시예)
이하에 상기한 본 발명을 바람직한 실시예가 도시된 첨부도면을 참고하여 더욱 상세하게 설명한다.
먼저 첨부된 도 5a 및 도 5b를 참고하여, 본 발명의 바람직한 제1실시예에 따른 이미지 센서용 패키지와 그의 솔더 실링 링 구조에 대하여 설명한다.
도 5a는 본 발명의 바람직한 제1실시예에 따른 이미지 센서용 패키지를 나타낸 개략 단면도이고, 도 5b는 도 5a의 솔더 실링 링에 대한 평면도이다. 도 5b에서 부재번호 "C"는 도 5a의 단면도를 얻기 위하여 절단한 절단선을 가리킨다.
본 발명의 이미지 센서용 패키지(40)는 도 8과 같이 중앙부에 이미지 센싱영역(44)을 가지고, 주변부에 전기적인 입출력 단자를 가지는 이미지 센서 칩(42)과, 이미지 센서 칩(42)이 센싱하는 빛의 파장대역에서 충분한 투과율을 가진 기판(60)을 포함한다.
상기 이미지 센서 칩(42)은 이 입출력 단자위에 플립칩 솔더 조인트(46)를 형성하기 위한 플립칩 솔더 범프 패드(pad)(48)를 가진다.
상기 기판(60)은 원하는 빛의 파장대역에서 빛의 감도를 개선하기 위한 또는 필터링을 위한 광학적인 코팅(도시되지 않음)을 가질 수 있으며, 이미지 센싱영역(44)에 대응하는 광투과영역(60a)의 외각에 적어도 하나의 금속 배선층(62)과 이 배선을 보호하기 위한 적어도 하나의 패시베이션층(64)을 가진다.
이 금속 배선층(62)과 패시베이션층(64)은 전기적인 입출력을 위한 적어도 두 종류의 접촉단자(즉, 패드)(66,68)를 제공하는데, 제1접촉단자(66)는 이미지 센서 칩(42)과의 전기적인 연결을 위해 이미지 센서 칩상의 상술한 플립칩 솔더 범프 패드(48)와 대응되는 것이고, 제2접촉단자(68)는 이 패키지(40)를 외부와 전기적으로 연결하기 위한 것이다. 또한 이 금속 배선층(62)은 패턴닝되어 제1 및 제2 접촉단자(66,68)를 전기적인 연결하는 금속 배선(67)을 제공한다.
본 발명의 이미지 센서용 패키지(40)는 이미지 센서 칩(42)과 기판(60)을 플립칩 솔더 조인트(46)에 의해 상호 전기적으로 연결함과 동시에 이미지 센서 칩(42)의 이미지 센싱영역(44)을 실링하기 위한 솔더 실링 링 구조를 구비하고 있다.
이를 위해 이미지 센서 칩(42)에는 이미지 센싱 영역(44)을 실링하기 위해 플립칩 솔더 조인트(46)의 내측에 도 5b의 솔더 실링 링(52)의 환형 패턴에 대응하는 이미지 센싱 영역(44)을 둘러싸는 구조를 가지는 제1 솔더 실링 링 패드(50)를 가진다. 일반적인 반도체 소자는 칩의 외부 경계부에 근접해서 단자가 형성되어 있기 때문에 솔더 실링 링 패드는 이 단자의 안쪽에 형성하는 것이 바람직하기 때문에 본 실시예에서는 설명의 편의상 내측에 설치되는 것을 중심으로 설명하지만, 소자의 설계에 따라 가능하다면, 이러한 제1 솔더 실링 링 패드(50)는 플립칩 솔더 조인트(46) 내측 대신에 외측 또는 내외측 모두에도 형성 가능하다.
또한, 기판(60)에 형성된 금속 배선층(62)과 패시베이션층(64)은 이미지 센싱 영역(44)을 실링하기 위하여 플립칩 솔더 조인트(46)의 내측에 상기 제1 솔더 실링 링 패드(50)에 대응하는 환형 패턴을 이루는 제2 솔더 실링 링 패드(70)를 제공한다.
상기 제1 및 제2 솔더 실링 링 패드(50,70) 사이에는 이이미지 센서 칩(42)과 기판(60)을 연결하는 솔더 실링 링(solder sealing ring)(52)이 융착되어 있다.
또한, 제1실시예에 따른 솔더 실링 링(52)은 솔더의 융착시 공기가 방출될 수 있는 공기통로(air vent)(54)를 가진다. 이 공기통로(54)의 폭은 후술하는 바와 같이 제1 및 제2 솔더 실링 패드(50,70)가 열려져 있는 부분의 길이에 의해 결정되는데, 이 폭은, 본 발명에서는 어느 범위에 국한할 필요는 없지만, 대략 20-500μm 정도를 가질 수 있다.
상기한 바와 같이 본 발명의 제1실시예에서는 미세한 공기통로(54)를 갖는 솔더 실링 링(52)에 의해 이미지 센싱 영역(44)에 대한 솔더 실링 구조를 형성하고 있다. 따라서, 비진공 상태에서 솔더링이 진행되는 일반적인 리플로우 오븐을 이용하여 솔더 융착이 이루어질지라도 공기통로(54)를 통하여 내부의 공기가 외부로 배출될 수 있으므로, 솔더 융착시 콜랩스(collapse)가 용이하게 이루어질 수 있게 된다.
상기한 본 발명의 제1실시예에 따른 공기통로를 가지는 솔더 실링 구조에서는 솔더 실링 링(52)에 의해 외부로부터 이 실링 링 내부로의 먼지분자의 유입을 억제할 수 있게 되며, 또한 기존에 널리 보급되어 사용되고 있는 값싼 리플로우 오븐 사용이 가능하여 제조비용의 절감을 도모할 수 있게 된다.
또한, 상기 제1실시예의 패키지에서 솔더링시에 공기가 방출될 수 있도록 만든 공기통로(54)는 도 6a 및 도 6b에 도시된 본 발명의 제2실시예와 같이, 솔더링 후에 공기통로(54)를 에폭시와 같은 소재를 사용하여 밀봉한 에폭시 실링(56) 구조를 가질 수 있다. 이때 밀봉 소재로는 에폭시 외에도 다른 열 또는 UV 경화성 실링용 폴리머를 사용할 수 있으나, 하기에서는 설명의 편의상 에폭시를 위주로 설명할 것이다. 제2실시예의 구조는 에폭시 실링(56) 구조를 제외하고 제1실시예와 동일하므로 다른 부분에 대한 설명은 생략한다.
이러한 제2실시예의 실링 구조에서는 솔더링 후에 공기통로(54)를 에폭시 실링(56)에 의해 밀봉함에 의해 먼지분자의 유입 가능성을 완전히 없애고, 수분의 침투 또한 억제가 가능하다.
상기와 같은 실링 구조를 갖는 본 발명의 패키지는 도 7 및 도 8과 같이 이 패키지(40)를 외부, 예를들어 카메라용 PCB 보드와 연결하기 위한 제2접촉단자(68)로 BGA 패키지에서 사용하는 솔더볼 (solder ball)(58)을 가질 수 있다.
또한, 상기 실시예에서 패키지(40)를 외부와 연결하기 위한 구조는 도 9a 및 도 9b와 같이, 플립칩 솔더 조인트(46)를 통하여 이미지 센서칩(42)과 연결된 다수의 제1접촉단자(66)를 다수의 금속배선(67a-67n)을 사용하여 기판(60)의 일측변으로만 연장 형성하고 그의 단부에 다수의 접촉단자(68a-68n)를 배치한 구조로 변형될 수 있다. 이와 같이 외부와의 연결 구조를 일측변에 배치된 다수의 접촉단자(68a-68n)를 갖는 경우 플렉서블 필름(flexible film) PCB(FPCB)와 바로 연결할 수 있도록 단자를 구성한 경우이다.
도 9a 및 도 9b에 도시된 실시예에서는 다수의 금속배선(67a-67n)에 디커플링 캐패시턴스(decoupling capacitance)와 같은 카메라 모듈을 구성하는데 필요한 수동소자들(69a-69d)을 이미지 센서 칩(42)과 같이 유리 기판(60)에 전기적으로 연결하여 실장할 수 있어, 한 쪽에 FPCB와 연결하기 위한 접촉단자들(68a-68n)을 가지는 구조를 갖는다.
이 실시예를 이용하여 카메라 모듈을 구성할 경우, 기존의 COB, CLCC(PLCC)방식과 달리 별도의 PCB가 필요없게 된다. 그 결과 유리기판에 의해 PCB의 기능을 대신함으로써 전체 모듈 사이즈도 상대적으로 작고 얇게 구성할 수 있으며 동시에 가격경쟁력도 증가하게 된다.
이하에 상기한 본 발명의 제1실시예에 따른 제1 솔더 실링 링 구조에서 공기통로를 형성하는 방법에 대하여 도 10a 및 도 10b를 참고하여 설명한다.
도 10a 및 도 10b는 솔더 융착시 솔더 실링 링(52) 상에 공기통로(54)를 만들 수 있는 방법 중 하나를 도시한 것이다. 이미지 센서 칩(42)과 기판(60)은 서로 마주보면서 접합되기 때문에 그림에서 보여지는 것처럼 이이미지 센서 칩(42)의 제1 솔더 실링 링 패드(50)와 기판(60)의 제2 솔더 실링 링 패드(70) 사이에는 서로 미러(mirror) 이미지를 가지게 된다.
이 경우, 이미지 센서 칩(42)상의 제1 솔더 실링 링 패드(50)는 완전히 닫혀진 루프를 가지지 않고 한 부분에 갭(71a)이 형성되어 있고, 기판(60)에도 이미지 센서쪽과 마찬가지로 제2 솔더 실링 링 패드(70)는 한 부분에 갭(71b)이 형성된 루프 형태를 가지고 있으며, 접합시 이 갭(71a,71b) 부분은 서로 마주 보게 되어 공기통로(54)를 이루게 된다.
여기서 한가지 언급해야 할 부분은 이 솔더 실링 링 패드(50,70)는 그 루프를 따라 폭이 같고 충분히 완만한 곡률을 가지도록 설계되는 것이 바람직하다. 그렇지 않으면, 솔더가 융착시 골고루 퍼지려고 하지 않고 한쪽으로 몰리는 현상이 발생하게 되어서 실링 링에 결함이 발생할 가능성이 생긴다.
상기 솔더 실링 링 패드(50,70)에서 열려져 있는 부분(71a,71b)(즉, 공기통로)의 위치는 도 10a 및 도 10b에서 한쪽 변의 중심부에 있는 경우를 예로 들었지만, 도 11a 및 도 11b에서 보여지는 것처럼, 환형 솔더 실링 패드(50,70)의 코너부에 갭(71c,71d)이 형성되도록 설계할 수도 있고, 편의상 실링 링상의 어느 위치에 있어도 관계없다. 이 공기통로(54)의 폭은 상기한 바와 같이 솔더 실링 패드(50,70)의 갭(71a,71b;71c,71d)의 길이에 의해 결정되는데, 이 폭은 본 발명에서 어느 범위에 국한할 필요는 없지만 대략 20-500μm 정도를 갖는 것이 바람직하다.
이하에 솔더 실링 링 상에 공기 통로를 만드는 다른 변형된 구조에 대하여 설명한다.
먼저 도 12a 및 도 12b는 각각 본 발명에 따른 공기통로를 갖는 제3솔더 실링 링 구조를 설명하기 위한 이미지 센서 칩과 유리 기판의 제1 및 제2 솔더 실링 링 패드의 개략 평면도이다.
도시된 바와 같이, 제3 솔더 실링 링 구조에서 칩상의 제1 솔더 실링 링 패드(50a)는 와선(spiral)형으로 한끝이 다른 한끝을 지나 에워싸는 구조를 가진다. 마찬가지로 기판상의 제2 솔더 실링 링 패드(70a)도 솔더 접합시에 제1 솔더 실링 링 패드(50a)와 매칭(matching)되도록 와선형으로 설계한다. 도 12a 및 도 12b의 제1 및 제2 솔더 실링 링 패드(50a,70a)와 솔더 실링 링(52)이 접합될 때, 제1 및 제2 솔더 실링 링 패드(50a,70a) 사이에 와선형 루프의 선형으로 연장된 일단부(72b,73b)가 선형으로 연장된 다른 타단부(72a,73a)를 지나 에워싸는 구조에 의해 두 연장선 사이에 터널형 공기통로(54a)가 형성된다.
상기 제3 솔더 실링 링 구조에 따른 공기통로(54a)는 도 10a 내지 도 11b에 도시된 제1 및 제2 솔더 실링 링 구조의 공기통로(54)에 비해 공기통로가 좁고 길게 설계되어 있어 솔더 융착후 먼지의 유입이 더 잘 억제될 수 있게 된다.
이 경우 공기통로(54a)의 폭과 길이는, 본 발명에서는 범위를 한정할 필요는 없지만, 폭은 20-80μm 정도가 되도록 설계하고 길이는 충분히 길게 만드는 것이 그 효과가 클 것이다. 물론 이 와선이 시작되는 위치와 끝나는 위치는 패키지의 중심부나 코너나 어느 위치가 되어도 관계없다. 상기 제3 솔더 실링 링 구조의 경우는 바깥쪽 와선이 시작되는 부분이 패키지의 중심부이고, 안쪽에서 끝나는 위치가 패키지의 코너인 경우이다. 마찬가지로 이 와선형 솔더 실링 패드의 시작위치나 끝나는 위치는 편의상 어느 위치가 되어도 관계없다.
도 13a 및 도 13b는 각각 본 발명에 따른 공기통로를 갖는 제4 솔더 실링 링 구조를 설명하기 위한 이미지 센서 칩과 유리 기판의 제1 및 제2 솔더 실링 링 패드의 개략 평면도이다.
도시된 바와 같이 제4 솔더 실링 링 구조의 경우는 폭을 가지는 두개의 선으로 구성되는데, 한 선은 도 10a, 도 10b 또는 도 11a, 도 11b에 도시된 제1 및 제2 솔더 실링 링 구조와 같이 솔더 실링 링 패드를 형성하는 루프의 어느 한 부분에 열려져 있고 이 열려진 부분, 즉 갭(71a,71b)에 의해 공기통로(54)가 형성된 구조를 갖는 제1 및 제2 솔더 실링 링 패드(50,70)이고, 다른 선은 제1 및 제2 솔더 실링 링 패드(50,70)의 안쪽에서 공기통로(54)를 막도록 제1 및 제2 솔더 실링 링 패드(50,70)와 일정한 간격을 유지하면서 연장된 보조 실링 링 패드(74a,74b) 구조를 가지는 경우이다. 이 두개의 선 구조는 결국 제3 솔더 실링 링 구조와 같은 좁고 긴 한쌍의 터널형 공기통로(54b)를 양방향으로 형성하게 된다.
도 14a 및 도 14b는 각각 본 발명에 따른 공기통로를 갖는 제5 솔더 실링 링 구조를 설명하기 위한 이미지 센서 칩과 유리 기판의 제1 및 제2 솔더 실링 링 패드의 개략 평면도이다.
제5 솔더 실링 링 구조는 상기한 제4 솔더 실링 링 구조와 유사하게 제1 및 제2 솔더 실링 패드(50,70)의 외측에서 공기통로(54)를 막도록 보조 실링 링 패드(75a,75b)가 제1 및 제2 솔더 실링 링 패드(50,70)와 일정한 간격을 유지하면서 연장되어, 좁고 긴 한쌍의 터널형 공기통로(54c)를 제1 및 제2 솔더 실링 링 패드(50,70)의 외측에 양방향으로 형성한 구조를 갖는 경우이다.
이 경우 공기통로(54c)의 폭과 길이는 제3 실링 구조와 같이, 본 발명에서는 한정할 필요는 없지만, 폭은 20-80μm, 길이는 충분히 길게 만드는 것이 효과적이다.
도 15a 내지 도 15c는 각각 본 발명에 따른 공기통로를 갖는 제6 솔더 실링 링 구조를 설명하기 위한 이미지 센서 칩과 유리 기판의 제1 및 제2 솔더 실링 링 패드의 개략 평면도 및 이 실링 구조를 포함하는 이미지 센서용 패키지의 단면도이고, 도 16a 내지 도 16c는 각각 본 발명에 따른 공기통로를 갖는 제7 솔더 실링 링 구조를 설명하기 위한 이미지 센서 칩과 유리 기판의 제1 및 제2 솔더 실링 링 패드의 개략 평면도 및 이 실링 구조를 포함하는 이미지 센서용 패키지의 단면도이다.
먼저, 도 15a 내지 도 15c에 도시된 제6 솔더 실링 링 구조는 이미지 센서 칩(42)쪽은 도 10 또는 도 11과 같은 열려진 솔더 실링 링 패드(50) 구조를 가지는데, 기판(60)쪽은 닫혀진 솔더 실링 링 패드(70b) 구조를 가지는 경우이다. 이렇게 되면, 솔더의 융착시 이미지 센서 칩(42)쪽 솔더 실링 링 패드(50)가 열려져 있는 부분, 즉 갭(71a)에는 솔더가 웨팅(wetting)할 수 있는 패드가 없기 때문에 이미지 센서 칩(42)쪽에, 솔더 융착시 공기통로(54d)가 형성되게 된다.
물론 반대로 도 16a 내지 도 16c에 도시된 제7 솔더 실링 링 구조는 이미지 센서 칩(42)쪽에 닫혀진 솔더 실링 링 패드(50b) 구조를 가지고, 그리고 기판(60)쪽에 열려진 솔더 실링 링 패드(70) 구조를 가지는 실용 예이다. 도 15a 냐자 ㄷㅎ 15c나 도 16a 내지 도 16c의 제6 및 제7 솔더 실링 링 구조의 경우는 상기한 도 10 내지 도 14에 도시한 제1 내지 제5 솔더 실링 링 구조 경우와 비교해보면 상대적으로 좁은 터널형 공기통로(54d,54e)를 제공한다.
또한 제6 및 제7 솔더 실링 링 구조는 제4 솔더 실링 링 구조나 제5 솔더 실링 링 구조에서와 같은 개념으로 두개의 선으로 구성된 터널형 공기통로를 형성할 수 있다.
도 17a 및 도 17b는 각각 본 발명에 따른 공기통로를 갖는 제8 솔더 실링 링 구조를 설명하기 위한 이미지 센서 칩과 유리 기판의 제1 및 제2 솔더 실링 링 패드의 개략 평면도이고, 도 18a 및 도 18b는 각각 본 발명에 따른 공기통로를 갖는 제9 솔더 실링 링 구조를 설명하기 위한 이미지 센서 칩과 유리 기판의 제1 및 제2 솔더 실링 링 패드의 개략 평면도이다.
상기 제8 및 제9 솔더 실링 링 구조의 설명은 설명의 편의상 이미지 센서 칩(42)상의 솔더 실링 링 패드(50)가 열려져 있는 경우를 도시하였는데, 반대로 기판(60)쪽의 솔더 실링 링 패드(70)가 열려져 있는 경우도 실용 가능하다.
상기 제8 및 제9 솔더 실링 링 구조는 제6 및 제7 솔더 실링 링 구조와 유사하게 제1 내지 제5 솔더 실링 링 구조 경우와 비교하여 상대적으로 좁은 터널형 공기통로(54c,54d)를 제공한다.
상기와 같이 외부와 바로 연결되거나 또는 터널형의 공기통로를 가지는 솔더 실링 링 구조를 구비한 패키지는 이 실링 링 내부로의 먼지분자의 유입을 최소화 할 수 있다. 하지만 먼지분자의 유입 가능성을 완전히 없애고, 수분의 침투 또한 억제하기 위해서는 이 공기통로를 상기 제2실시예와 같이 에폭시와 같은 소재를 사용하여 밀봉하는 것이 바람직하다.
더욱이, 본 발명에 따른 공기통로를 가지는 솔더 실링 링 구조는 솔더링 이후에 이렇게 에폭시 밀봉을 추가적으로 하기에 매우 편리한 구조적인 특징을 제공해준다. 그 이유를 설명하기 위해서는 먼저 이러한 솔더 실링 링 구조가 없는 경우의 에폭시 실링에 따른 문제점을 살펴볼 필요가 있다.
솔더 실링 링과 같은 구조가 없는 상태에서 에폭시를 이미지 센서 칩의 주변부에 디스펜싱(dispensing)하면, 저점도를 가지는 일반 에폭시 실링 재료를 사용하는 경우는 디스펜싱과 동시에 표면장력에 의해 에폭시가 이미지 센서 칩과 기판사이로 흘러들어간다. 순간적으로 수 mm 정도를 쉽게 흘러들어가기 때문에 중앙부의 이미지 센싱영역은 쉽게 이 에폭시에 의해 오염된다. 고점도 에폭시를 사용하는 경우에도, 이렇게 흘러들어가는 속도나 양을 줄일 수는 있지만, 근본적으로 오염을 방지하기 힘들고, 이미지 센서 칩 주변을 따라 디스펜싱을 하는 것은 생산성이 크게 떨어지는 공정이 되서 제조 비용을 크게 증가시키게 된다. 또한 고점도 에폭시의 경우는, 저점도 에폭시의 경우에 비해 디스펜싱하는데 시간이 더 소요되기 때문에 생산성이 매우 떨어지는 공정이 된다.
반면에 본 발명에서와 같이 터널형 공기통로를 가지는 솔더 실링 링을 가지는 경우는 좁은 공기통로 부분에만 에폭시를 디스펜싱하면 되기 때문에 주변을 돌아가면서 디스펜싱 해야 하는 경우에 비해 생산성이 현저히 증가하고, 또한 설사 저점도의 에폭시를 사용하는 경우에도, 에폭시가 공기통로를 막는 순간 내부에 공동이 형성되고, 이 공동내부의 공기압이 더 이상의 에폭시의 유입을 억제시키기 때문에 디스펜싱 작업성이 좋은 저점도 에폭시를 사용할 수 있다.
한 가지 언급할 필요가 있는 것은, 공기통로의 구조에 따라 에폭시 실링시의 장단점이 발생할 수 있다는 점이다. 예를 들어, 도 10a 및 도 10b에 도시된 제1 솔더 실링 링 구조의 경우는 공기통로(54)와 이미지 센싱영역(44) 사이에 아무런 장벽이 없다. 물론 이 경우도 에폭시(56)가 공기통로(54)를 막는 순간 거시적인 관점에서 볼 때 공동의 공기압에 의해 더 이상의 에폭시의 유입은 억제된다. 그러나, 미시적으로 보면, 에폭시는 표면장력에 의해 이미지 센서(42)나 기판(60)의 표면을 타고 어느 정도 흘러들어가게 된다. 이러한 현상을 레진 블리드(resin bleed)라고 한다.
반면에 도 12a 내지 도 14b와 도 17a 내지 도 18b에 도시된 솔더 실링 링 구조의 경우는 에폭시(56)가 터널형 공기통로(54a-54c)의 입구를 막는 위치에서부터 에폭시가 이미지 센싱영역(44)을 오염시키려면 공기통로를 통과해서 중심부로 레진 블리드가 일어나야하는데, 공기통로를 충분히 길게 설계하는 경우를 생각하면, 효과적으로 에폭시로 인한 오염가능성을 제거할 수 있다. 따라서 에폭시로 공기통로를 막는 경우는 공기통로의 길이가 긴 구조가 그렇지 않은 구조에 비해 장점이 있다고 볼 수 있다.
한가지 더 언급해야할 것은 에폭시 실링은 수분의 확산이 어느 정도 일어나기 때문에 넌허메틱 실링이라고 불린다. 완전히 솔더만으로 실링을 형성하는 경우는 물론 수분의 확산이 일어나지 않기 때문에 가장 좋은 실링 특성을 가질 것이다. 그런 관점에서 본 발명에서와 같이 공기통로 부분을 제외한 영역에서는 수분의 침투가 일어날 수 없는 구조의 경우는 수분의 침투가 이미지 센서 칩의 전 주변을 통해 일어나는 기존의 에폭시 실링 패키지의 경우에 비해 훨씬 우수한 실링 특성을 제공할 수 있다.
물론 닫혀진 루프의 솔더 실링 링 구조를 가지는 경우에 비하면 수분의 침투가 어느 정도 발생하겠지만, 이 경우는 진공하에서 솔더를 융착시켜야 하고, 플럭스리스 솔더링을 써야하기 때문에 훨신 많은 제조비용이 발생한다는 점에서 모든 제품에 적용하기에는 힘들 것으로 보여지기 때문에, 본 발명에서의 공기통로, 특히 터널형 공기통로를 가지는 솔더 실링 링 구조와 융착후 에폭시로 이 공기통로를 밀봉하는 구조는 허메틱 실링에 근접한 실링 효과를 나타내기 때문에 가장 경제적이고도 충분히 우수한 실링 특성을 제공해 줄 수 있게 된다.
이하에 상기와 같은 구성으로 이루어진 본 발명의 이미지 센서용 패키지의 제조 방법을 도 19a 내지 도 21을 참고하여 상세하게 설명한다.
이미지 센서용 패키지의 제조 공정은 크게 이미지 센서 웨이퍼의 제작공정, 유리 기판의 제작공정 및 이미지 센서 칩과 기판의 접합공정으로 이루어진다. 이하의 공정 설명에서는 본 발명의 실링 구조를 잘 이해할 수 있도록 도 5b 및 도 6b의 절단선"C"를 따라 절단한 부분을 예로 들어 설명한다.
도 19a와 같이 먼저 다수의 이미지 센서용 다이(즉, 칩)(42)를 포함하는 이미지 센서 웨이퍼(41)의 제작은 통상적으로 펩아웃(fab-out)이라고 불리는 단계까지는 칩 메이커(chip maker)가 제작해서 공급하게 되며, 본 발명에서의 패키지에 적용하기 위해서는 펩아웃 후에 약간의 후공정이 요구되는데, 편의상 이 후공정 부분만을 설명한다.
이 후공정은 플립칩 솔더 범핑(flipchip solder bumping)이라고 불린다. 일반적으로 솔더 접합부가 형성될 수 있으려면, 도 19c와 같이 솔더 접합부에 플립칩 솔더 범프 패드(48)가 형성되어 있어야한다. 이러한 플립칩 솔더 범프 패드(48)는 통상적으로 다층 금속으로 구성되는데, 솔더가 웨팅(wetting)될 수 있는 솔더 웨팅층이 플립칩 솔더 범프 패드(48)의 표면에 형성되어 있어야 하고, 솔더 원자의 확산을 방지하기 위한 확산 방지층이 이 솔더 웨팅층 밑에 형성되어 있어야한다. 그리고 필요하면 이미지 센서 칩상의 본딩 패드와 이 확산 방지층간의 접착력을 강화시키기 위해서 접착층을 센서 칩상의 본딩패드와 확산방지층 사이에 형성시킬 수도 있다. 또한 필요하면 솔더 웨팅층의 산화를 방지하기 위해 산화방지층을 솔더 웨팅층의 위에 형성시키는 경우도 있다.
이러한 솔더 접합에 필요한 금속층들을 통칭해서 UBM(Under Bump Metallurgy)라고 부른다. 플립칩 솔더 범프 패드(48)의 경우 많이 사용되는 UBM으로는 TiW/Cu, Al/NiV/Cu, 무전해 Ni/이머젼(immersion) Au 등을 들 수 있다. 편의상 그 상세한 설명은 생략한다. 통상적으로 사용하는 UBM의 종류, 그 조성, 및 두께는 이 분야에서 일하는 사람에게는 잘 알려져 있는 지식이다. 하지만 본 발명에서의 패지지의 경우 일반적인 플립칩 범프 패드와 다른 점이 하나 있는데, 이는 이러한 UBM 금속층을 이미지 센서의 전기적인 입출력을 위한 단자들 외에도 솔더 실링 링을 형성하기 위한 솔더 실링 링 패드(50)에도 형성한다는 점이다.
일반적으로 플립칩 솔더 범프 패드(48)는 원형이나 직사각형 모양을 가진다. 직사각형의 경우는 적당히 코너(corner)부를 둥글게 만들게 된다. 그 크기는 일반적으로 주변 패드와의 거리를 고려해서 충분히 떨어질 수 있도록 정하게 되는데, 너무 패드들이 붙어 있는 경우는 재배치(re-distribution)를 해서 패드 위치를 변경시키는 경우도 있다. 통상적으로 많이 사용하는 패드의 크기(원형의 경우 지름, 직사각형의 경우 장단축 거리)는, 본 발명에서 그 범위를 국한할 필요는 없지만, 대략 80-150μm 정도를 사용할 수 있다. 이러한 내용들은 이 분야에 어느 정도 경험이 있는 사람이면 누구나 이해할 수 있는 내용들이다.
솔더 실링 링 패드(50)의 경우는 길이에 비해 상대적으로 훨씬 좁은 폭을 가지는 밴드 구조, 전체적으로는 일지점이 열려져 있는 루프형태를 가지게 되는데, 그 폭은, 본 발명에서는 그 범위를 국한될 필요는 없지만, 대략 60 - 200μm 정도를 사용할 수 있다.
본 발명에서는 상기한 플립칩 솔더 범프 패드(48)와 솔더 실링 패드(50)를 형성하기 위해 상기한 UBM 금속층을 웨이퍼(41) 위에 형성하고, 이를 패턴닝하여 다수의 플립칩 솔더 범프 패드(48)와 함께 상기한 제1 내지 제9 솔더 실링 링 구조 중 어느 하나, 예를들어 도 5a 및 도 5b에 도시된 제1 솔더 실링 링 구조를 형성하기 위해 루프형태의 솔더 실링 링 패드(50)를 이미지 센싱영역(44)의 외곽을 둘러싸도록 형성한다. 도 19b에서 부재번호 43은 다이에 대한 다이싱(dicing) 라인을 가리킨다.
그 다음, 도 19c와 같이 상기 웨이퍼(41)의 패드(48,50) 위에 플립칩 솔더 범프(46a) 및 솔더 실링 링(52)을 형성하는데, 일반적으로 전기도금 또는 프린팅(printing)같은 방법을 사용할 수 있다. 반도체 패키지에서 많이 사용되는 솔더는 일반적으로 주석과 납을 주 성분으로 하는데, 납의 함량이 70% 이상이고 나머지가 주석으로 구성되는 있는 것들(일반적으로 하이 레드 솔더(high lead solder)라 부른다)은 상대적으로 고융점을 가지며 고온 신뢰성이 요구되는 제품에 많이 이용되어 왔으며, 주석 63%, 납 27%정도를 포함하는 것이 이 두 원소의 공정 조성(eutectic composition)으로 최저융점(약 183℃)을 가지며 낮은 온도에서 융착시킬 수 있는 장점 때문에 가장 많이 사용되어 왔다. 무연(lead free) 솔더라고 하는 것은 납을 포함하지 않는 것으로 주로 주성분은 주석이고, 구리, 은과 같은 원소가 수%정도 함유된 조성을 가지며, 융점은 공정솔더에 비해 약간 높은 205-210℃정도를 가진다. 본 발명에서는 플립칩 솔더 범프(46a) 및 솔더 실링 링(52)을 형성하기 위하여 상기 어느 하나의 솔더를 사용할 수 있다.
본 발명에 따른 이미지 센서 칩에 대한 솔더 범핑과 솔더 실링 링 형성을 위한 전기도금법을 이용하는 경우를 한가지 실시예로 들어 후공정을 더욱 상세하게 설명한다.
하지만 본 발명에서는 어느 특정 UBM 구조, 그 형성방법, 어느 특정 조성의 솔더, 및 그 솔더 범프 형성 방법에 국한되지 않고 사용할 수 있다. 우선 도 19a와 같이 펩아웃된 이미지 센서 웨이퍼(41)를 필요한 세정공정을 마치고, 스퍼터링(sputtering)방법으로 TiW/Cu 금속층을 증착한다. 이때 TiW은 접착층 및 확산방지층의 역할을 하는 금속층으로 그 두께는 1,000 - 3,000 Å를 가질 수 있다. 상기 구리(Cu)층은 그 위에 솔더 범핑을 위한 시드(seed)층으로 사용되는데 UBM 관점에서 보면 솔더 웨팅층 역할을 한다. 통상적으로 이 층의 두께는 2,000 - 10,000Å 정도를 사용할 수 있다. 그 다음에 포토레지스트(photoresist)를 스핀코팅(spin coating)방법으로 도포하고, 노광(expose) 및 현상(develop) 과정을 거치는 패턴닝(patterning)을 실시하면, 도 19b와 같이 이미지 센서 웨이퍼(41) 위에 TiW와 Cu의 금속층(49a) 및 패터닝된 포토레지스트층(49b)이 형성된다. 이때 플립칩 솔더 범프를 형성하기 위해 사용되는 포토레지스트의 두께는 20-80μm 정도를 사용하게 된다.
그 다음에 전기도금방법을 이용해서 패터닝된 포토레지스트층(49b) 사이에 노출된 TiW/Cu 금속층(49a) 위에 Cu층 및 Sn(또는 Sn-Ag)층을 순차적으로 성장시킨다. 이때 Cu층은 보통 2-20μm 두께로 성장시키고, 그 위에 Sn(또는 Sn-Ag)층을 필요한 두께로 성장시킨다. 물론 이 경우는 무연 솔더를 사용하는 경우의 실행 예이다. 그 다음에 패터닝된 포토레지스트층(49b)과 그 아래의 TiW/Cu 금속층(49a)을 순차적으로 제거하고, 솔더 리플로우를 진행함으로써 도 19c와 같은 플립칩 솔더 범프 패드(48)와 솔더 실링 링 패드(50) 위에 플립칩 솔더 범프(46a)와 솔더 실링 링(52)을 형성한다.
이렇게 형성된 플립칩 솔더 범프(46a) 및 솔더 실링 링(52)의 높이는, 본 발명에서 제한할 필요는 없지만, 대략 40-120μm를 가질 수 있다.
한가지 언급되어야 할 사항은 본 발명에서의 패키지의 경우, 솔더 접합부의 양쪽, 즉 이미지 센서 칩(42)와 기판(60)에 모두 플립칩 솔더 범프 패드나 솔더 실링 링 패드가 제공되어야 하지만 플립칩 솔더 범프(46a)는 어느 한쪽에만 제공되면 된다. 따라서 상술한 이미지 센서 웨이퍼에 대한 솔더 범핑 공정, 즉 도 19c는 그 대신에 기판쪽에 형성되어도 본 발명에서의 패키지를 제작하는 것이 가능하다.
이하에 도 20a 내지 도 20f를 참고하여 본 발명에 따른 유리 기판에 대한 솔더 범핑과 솔더 실링 링 형성을 위한 전처리 공정과 이미지 센서 칩과 기판의 조립 공정을 순차적으로 설명한다.
도 20a를 참고하면, 기판(61)에 대한 처리는 이미지 센서 웨이퍼(41)의 솔더 범핑과 별도로 진행된다. 우선 본 발명에서는 대면적을 가지는 웨이퍼 형태나 패널(panel)형태의 기판(61)을 사용해서 많은 단위기판(60)을 동시에 제작하는 배치 프로세스를 적용한다. 이는 일반 반도체 웨이퍼가 많은 단위 소자들을 포함하는 것과 같은 방식이다. 기판(61)이 가져야 할 특성으로는 투과율, 열안정성, 기계적 내구성, 화학적 안정성 등을 들 수 있다. 먼저 기판(61)은 주어진 이미지 센서가 센싱하는 빛의 파장대역에서 충분한 투과율을 가져야한다. 또한 본 발명에서의 패키지의 경우에는 제조 공정 중에 인가되는 열 및 사용하는 케미컬(chemical)에 대한 충분한 안정성 및 기계적인 충격 등에 대한 충분한 내구성이 요구된다. 일반 가시광선 대역을 센싱하는 이미지 센서의 경우, 일반 광학용 유리가 이들을 대체로 잘 충족시키면서 저가격으로 대량 공급이 가능한 소재이다.
본 발명에서 이 기판(61)은 필요하면 도시되지 않은 광학용 코팅층을 가질 수 있다. 대표적인 예를 두 개 들면, 가시광선대역에서 투과율을 증대시키기 위한 안티리플렉션(anti-reflection) 코팅이 그 하나이고, 인프라레드(infra-red)영역에서의 빛의 투과를 방지하기 위한 인프라레드 컷오프 필터(IR cut-off filter) 코팅이 다른 하나이다. 이러한 광학 코팅에 사용되는 소재나 기술은 이 분야에서 일하는 사람들에게는 잘 알려진 것으로 여기서는 그 이상의 설명을 생략한다.
본 실시예 설명에서는 편의상 웨이퍼 형태를 가지는 유리기판(61)을 예로 들어 기판 제조 공정들을 설명한다. 우선 이 기판(61)에 적어도 하나의 금속 배선층(62)과 적어도 하나의 패시베이션층(64)을 형성시켜서 필요한 전기적인 입출력 접촉단자(66,68) 및 이 단자들을 전기적으로 연결하는 전기배선(67), 그리고 솔더 실링 링 패드(70)를 형성한다(도 20c 참조). 금속 배선층(62)의 형성은 일반 반도체 공정을 이해하는 사람이라면 충분히 잘 이해할 수 있는 방법들을 사용할 수 있다. 예를 들어, 스퍼터링에 의해 금속층을 기판(61)의 전면에 증착하고, 포토레지스트를 스핀 코팅 방법으로 도포하고, 이를 노광, 현상하고, 금속층을 에칭하고, 포토레지스트를 스트립(strip)하면 도 20b에 도시된 금속 배선층(62)을 완성할 수 있다.
패시베이션층(64)도 마찬가지로 이 분야에 경험이 있는 사람이라면 쉽게 형성할 수 있는 일반적인 반도체 공정이다. 패시베이션 소재로는 산화 또는 질화 규소(silicon oxide 또는 silicon nitride)와 같은 비유기(inorganic) 재료를 쓸 수도 있으나, 본 발명에서처럼 CD(control dimension)가 큰 패턴을 형성하는 경우는 장비가 상대적으로 간단하고, 비용이 저렴한 폴리머(polymer) 소재를 사용하는 것이 더욱 바람직하다. 예를 들어, 스미토모(Sumitomo) CRC 8600 시리즈(series)와 같은 감광성(photo-sensitive) 폴리머 패시베이션 소재를 사용할 수 있다. 이 경우, 이 소재를 스핀 코팅하고 노광, 현상, 경화를 거치면 도 20c에 도시된 패시베이션층(64)을 완성할 수 있다. 현재 폴리머 패시베이션용으로 많이 사용되는 것은 두께가 5μm 내외인데, 필요하면 3-20μm를 가질 수 있다.
이러한 금속 배선층(62)과 패시베이션층(64)은 전술한 것처럼, 두 종류의 전기적인 연결을 위한 접촉단자(66,68)와 솔더 실링 링(52)을 형성할 수 있는 솔더 실링 링 패드(70)를 제공해야 한다. 이 두 종류의 접촉단자중 하나(66)는 이미지 센서 칩(42)과의 플립칩 솔더 조인트(46)를 형성하기 위한 것이고, 다른 하나(68)는 이 패키지(40)를 외부와 전기적인 연결을 하기 위한 것이다(도 21 참조). 본 발명에서의 패키지의 경우에는 솔더 접합을 통해 전기적인 연결과 실링 구조를 형성하기 때문에 제공되는 접촉단자들(66,68)과 솔더 실링 링 패드(70)는 상기한 UBM으로 적합한 구조를 가지는 것이 바람직하다.
본 발명에서는 이렇게 형성되는 접촉단자들(66,68)이나 솔더 실링 링 패드(70)의 크기를 제한할 필요는 없지만, 이미지 센서와 플립칩 솔더 조인트(46)를 형성하는 접촉단자들(66)의 경우는 이미지 센서쪽의 단자(즉, 플립칩 솔더 범프 패드(48))와 마찬가지로 원형이나 직사각형을 가질 수 있고, 그 지름이나 장단축의 크기가 80-150μm 정도일 수 있으며, 솔더 실링 링 패드(70)도 이미지 센서쪽과 마찬가지로 길이에 비해 폭이 좁은 밴드 모양을 가지며 그 폭이 60-200μm 정도를 가질 수 있다.
이 경우 솔더 실링 링 패드(70)는 상기한 제1 내지 제9 실링 구조 중 어느 하나, 예를들어 도 5a 및 도 5b에 도시된 제1 실링 구조를 형성하기 위해 루프형태의 솔더 실링 링 패드(50)를 이미지 센싱영역(44)과 대향한 광투과영역(60a)의 외곽을 둘러싸도록 형성하고, 다수의 금속 배선층(62)을 그의 외각에 아일랜드 형태로 형성한다. 도 20b 내지 도 20f에서 부재번호 63은 단위기판(60)에 대한 절단선을 가리킨다.
그리고 외부와의 전기적인 연결을 위한 이 패키지(40)의 외부 접촉단자의 경우는 원형일 수도 있고, 직사각형 또는 다른 모양일 수도 있다. 그 크기나 간격은 필요한 단자의 수와 접합 공정에 큰 불량률이 발생하지 않는 범위에서, 그리고 충분한 접합신뢰성을 가지는 범위에서 조정해서 가능하면 크게 결정되게 된다. 통상적으로 300μm 이상의 크기에 200μm 이상의 간격 정도가 많이 사용되고 있다.
필요한 금속 배선(67)과 플립칩 솔더 범프 패드(즉, 접촉단자: 66,68) 및 솔더 실링 링 패드(70)를 형성하는 방법에는 한개의 금속층을 사용하는 방법과 두개의 금속층을 사용하는 방법이 있다. 한개의 금속층을 사용하는 경우는, 이 한개의 금속층이 금속배선과 UBM 기능을 동시에 가지도록 구성하는 방법이고, 두개의 금속층을 사용하는 경우는, 한개의 금속층은 일반 전기 배선용으로만 사용하고, UBM 특성을 가지는 다른 금속층을 솔더 접합부에만 형성하는 방법이다.
한개의 금속층을 사용하는 경우는 두 개의 금속층을 사용하는 경우에 비해서 공정이 단순화되는 장점이 있지만, 금속 배선의 신뢰성과 같은 측면에서 단점들을 수반하게 되고, 두 개의 금속층을 사용하는 경우는 공정이 많아지는 단점은 있지만, 한 개의 금속층을 사용할 때 발생할 수 있는 문제점들이 발생하지 않으므로 어느 하나가 다른 하나에 비해 절대적으로 좋다고는 얘기할 수 없다. 제조비용이 다른 측면보다 중요한 경우에는 한개의 금속층을 사용하는 경우가 선택될 수 있고, 제조 비용보다는 신뢰성 같은 측면이 보다 중요한 경우에 있어서는 두개의 금속층을 사용하는 경우가 채택될 수 있다. 이에 대한 상세한 설명은 여기서는 생략하지만, 이 분야에 대한 충분한 지식이 있는 사람이라면, 잘 이해할 수 있는 내용들이다.
도 7에서 도시한 경우처럼, 본 발명에서의 패키지가 이 패키지(40)와 외부를 전기적으로 연결하기 위한 단자로 솔더 볼(58)을 가지는 경우는, 솔더 볼(58)을 이 패키지의 외부 접촉단자(68)에 융착시키는 공정이 필요하다. 이것은 웨이퍼 레벨 솔더 볼 마운팅 (wafer level solder ball mounting)이라고 불리는 공정으로 이 분야에서 많이 사용하는 잘 알려진 기술로서, 프린팅이나 기타 유사한 방법으로 플럭스를 단자에 도포하고, 볼 형태를 가지는 솔더를 그 위에 붙인 후 솔더 리플로우를 함으로써 도 20d와 같이 형성할 수 있다. 물론 솔더 리플로우 후에는 세정공정을 통해 플럭스 잔류물을 제거하는 공정이 필요하다. 그 이상의 설명은 편의상 생략한다. 이 분야에 대한 어느 정도 지식이 있는 사람은 매우 익숙해 있는 일반적인 공정들이다.
이상의 공정들을 통해 이미지 센서 웨이퍼(41)와 웨이퍼 기판(61)을 솔더 접합시킬 준비가 완료되었다. 먼저 플립 칩 범핑이 끝난 이미지 센서 웨이퍼(41)를 다이싱 라인(43)을 따라 다이싱(dicing)해서 각각의 이미지 센서 칩(42)을 분리시킨다. 그리고 플립 칩 마운팅(mounting) 장비를 이용해서 도 20e와 같이 이미지 센서 칩(42)의 양품만을 기판(61)상의 각각의 단위기판(60)에 접합부의 위치에 올려놓는다.
이는 통상적으로 픽(pick), 플립(flip), 그리고 플레이스(place)의 동작을 수반한다. 이때 일반적인 플립 칩 마운팅에는 접합부에 플럭스를 제공해주는 공정이 수반되는데, 많은 방법들이 있지만, 일반적으로 많이 사용되는 방법 중에 하나는 딥핑(dipping)이라고 하는 방식으로 플립 칩 마운팅시 플립 동작과 플레이스 동작 사이에 플럭스를 플립칩 솔더 범프(46a) 및 솔더 실링 링(52)에 도포하는 공정을 포함한다.
그 다음은 이 기판(61)을 주어진 솔더 재료의 융점이상의 온도를 가지는 리플로우 오븐을 통과시킴으로써 플립칩 솔더 범프(46a)가 융착되어 이미지 센서 칩(42)의 플립칩 솔더 범프 패드(48)와 기판(60)의 제1접촉단자(66)를 연결하는 플립칩 솔더 조인트(46)가 형성되고, 상기 솔더 실링 링(52)이 제1 및 제2 솔더 실링 링 패드(50,70) 사이에 융착되어 일 지점에 공기통로(54)를 갖는 솔더 접합부를 형성시키게 된다.
본 발명에서는 제1 및 제2 솔더 실링 링 패드(50,70)의 패턴 형상에 따라 제1 내지 제9 솔더 실링 링 구조를 구현할 수 있게 된다.
그후, 본 발명에서는 상기 제1 내지 제9 솔더 실링 링 구조의 공기통로(54,54a-54c)를 실링하기 위하여 에폭시(56)를 디스펜싱해서 밀봉하는 경우, 도면에는 표시되지 않았지만 유리기판(61) 위에 추가적으로 디스펜싱 위치 표시부를 가질 수 있다. 에폭시(56) 디스펜싱을 하고 난 후 에폭시(56)를 열경화시키기 위한 오븐 큐어링(oven curing) 공정을 해 주게 되면 도 20f와 같이 된다.
그 다음은 웨이퍼 기판(61)을 다이싱해서 각각의 단위 패키지(40)로 분리하면 본 발명의 전자패키지(40)는 도 21에 도시된 바와 같이 완성된다.
도 21은 본 발명에 따른 전자패키지(40)가 예를 들어, 디지털 카메라 또는 디지털 카메라 모듈과 같은 외부장치의 인쇄회로기판(80)에 실장된 구조를 나타낸 것으로, 인쇄회로기판(80)의 단자패드(82)에 패키지(40)의 솔더 볼(58)이 융착되어 실장이 이루어진다.
상술한 바와 같이 본 발명에 따른 반도체 소자용 패키지는 공기통로를 가지는 솔더 실링 링에 의한 실링 구조를 가지며, 필요에 따라 이 공기통로를 통한 먼지의 유입을 근본적으로 차단하고 수분의 침투를 억제하기 위해 이 공기통로 부분에 에폭시 실링을 첨가할 수 있다.
이러한 실링구조는 기존의 에폭시만으로 실링을 형성하는 패키지에 비하여 제조비용을 절감하면서, 실질적으로 허메틱 실링에 가까운 매우 우수한 실링 특성을 제공할 수 있다. 또한, 기존의 허메틱 실링 구조를 가지는 패키지와 비교하여도 진공하에서의 솔더 융착이나 플럭스레스 솔더링 같은 제조비용이 크게 상승하는 요인이 발생하지 않으면서도 충분한 실링 특성을 제공할 수 있게 기대된다.
본 발명에 따른 반도체 소자용 패키지는 CCD나 CMOS 이미지 센서 소자에 모두 적용 가능하다. 또한, 본 발명에서는 이미지 센서에 대한 사용 예에 주안점을 두고 있지만, 라인 센서(line sensor), 포인트 센서(point sensor)와 같은 다른 광 센서(photo-sensor)에도 적용 가능하다.
마찬가지로 본 발명에서는 가시광선을 센싱하는 소자에 주안점을 두고 있지만, X-ray 센서나 IR 센서와 같은 다른 파장 대역의 센싱 소자에도 적용 가능하다.
또한 이러한 광센서 외에도 MEMS용 소자들의 패키지에서는 본 발명에서와 같이 실링이 요구되는 경우가 많은데, 이런 경우에도 본 발명에서의 공기통로를 가지는 솔더 실링 링과 추가로 이 공기통로를 에폭시를 사용해서 밀봉하는 기술은 매우 효과적으로 적용될 수 있다.
이상에서는 본 발명을 특정의 바람직한 실시예로 예를 들어 도시하고 설명하였으나, 본 발명은 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
도 1은 일반적인 이미지 센서의 개략도,
도 2는 종래의 이미지 센서용 세라믹 패키지의 개략 단면도,
도 3은 다른 종래의 이미지 센서용 패키지의 개략 단면도,
도 4a 및 도 4b는 또 다른 종래의 이미지 센서용 패키지의 개략 단면도 및 일부 평면도,
도 5a 및 도 5b는 본 발명의 바람직한 제1실시예에 따른 이미지 센서용 패키지를 나타낸 개략 단면도 및 도 5a의 솔더 실링 링에 대한 평면도,
도 6a 및 도 6b는 본 발명의 바람직한 제2실시예에 따른 이미지 센서용 패키지를 나타낸 개략 단면도 및 도 6a의 솔더 실링 링에 대한 평면도,
도 7은 본 발명의 바람직한 제3실시예에 따른 이미지 센서용 패키지를 나타낸 개략 단면도,
도 8은 도 7에 도시된 제3실시예에 대한 길이방향 개략 단면도,
도 9a 및 도 9b는 본 발명을 플렉서블 필름과 바로 연결할 수 있는 단자구조를 채용한 응용예에 대한 개략 평면도 및 도 9a의 X-X선 평면도,
도 10a 및 도 10b는 각각 본 발명에 따른 공기통로를 갖는 제1실링 구조를 설명하기 위한 이미지 센서 칩과 유리 기판의 제1 및 제2 솔더 실링 링 패드의 개략 평면도,
도 11a 및 도 11b는 각각 본 발명에 따른 공기통로를 갖는 제2실링 구조를 설명하기 위한 이미지 센서 칩과 유리 기판의 제1 및 제2 솔더 실링 링 패드의 개략 평면도,
도 12a 및 도 12b는 각각 본 발명에 따른 공기통로를 갖는 제3실링 구조를 설명하기 위한 이미지 센서 칩과 유리 기판의 제1 및 제2 솔더 실링 링 패드의 개략 평면도,
도 13a 및 도 13b는 각각 본 발명에 따른 공기통로를 갖는 제4실링 구조를 설명하기 위한 이미지 센서 칩과 유리 기판의 제1 및 제2 솔더 실링 링 패드의 개략 평면도,
도 14a 및 도 14b는 각각 본 발명에 따른 공기통로를 갖는 제5실링 구조를 설명하기 위한 이미지 센서 칩과 유리 기판의 제1 및 제2 솔더 실링 링 패드의 개략 평면도,
도 15a 내지 도 15c는 각각 본 발명에 따른 공기통로를 갖는 제6실링 구조를 설명하기 위한 이미지 센서 칩과 유리 기판의 제1 및 제2 솔더 실링 링 패드의 개략 평면도 및 이 실링 구조를 포함하는 이미지 센서용 패키지의 단면도,
도 16a 내지 도 16c는 각각 본 발명에 따른 공기통로를 갖는 제7실링 구조를 설명하기 위한 이미지 센서 칩과 유리 기판의 제1 및 제2 솔더 실링 링 패드의 개략 평면도 및 이 실링 구조를 포함하는 이미지 센서용 패키지의 단면도,
도 17a 및 도 17b는 각각 본 발명에 따른 공기통로를 갖는 제8실링 구조를 설명하기 위한 이미지 센서 칩과 유리 기판의 제1 및 제2 솔더 실링 링 패드의 개략 평면도,
도 18a 및 도 18b는 각각 본 발명에 따른 공기통로를 갖는 제9실링 구조를 설명하기 위한 이미지 센서 칩과 유리 기판의 제1 및 제2 솔더 실링 링 패드의 개략 평면도,
도 19a 내지 도 19c는 본 발명에 따른 이미지 센서 칩에 대한 솔더 범핑과 솔더 실링 링 형성을 위한 후공정을 설명하기 위한 공정 단면도,
도 20a 내지 도 20f는 본 발명에 따른 기판에 대한 솔더 범핑과 솔더 실링 링 형성을 위한 전처리 공정과 이미지 센서 칩과 기판의 조립 공정을 설명하기 위한 공정 단면도,
도 21은 본 발명에 따른 전자패키지가 외부장치의 인쇄회로기판에 실장된 구조를 나타내는 개략 단면도이다.
(도면의 주요부분에 대한 부호설명)
40 ; 패키지 41 ; 이미지 센서 웨이퍼
42 ; 이미지 센서 칩 43,63 ; 절단선
44 ; 이미지 센싱영역 46 ; 플립칩 솔더 조인트
46a ; 플립칩 솔더 범프 48 ; 플립칩 솔더 범프 패드
50,50a,50b,70,70a,70b ; 솔더 실링 링 패드
52 ; 솔더 실링 링 54,54a-54e ; 공기통로
56 ; 에폭시 실링 58 ; 솔더 볼
60,61 ; 기판 60a ; 광투과영역
62 ; 금속 배선층 64 ; 패시베이션층
66,68,68a-68n ; 접촉단자 67,67a-67n ; 금속배선
69a-69d ; 수동소자 71a-71d ; 갭
72a,73a ; 타단부 72b,73b ; 일단부
74a,74b ; 보조 솔더 실링 링 패드
80 ; 인쇄회로기판 82 ; 단자패드

Claims (24)

  1. (a) i. 다수의 입출력 단자와,
    ii. 상기 다수의 입출력 단자 위에 플립칩 솔더 조인트를 형성하기 위한 다수의 플립칩 솔더 범프 패드와,
    iii. 실링이 요구되는 실링 영역과,
    iv. 상기 실링 영역을 둘러싸는 제1 솔더 실링 링 패드를 포함하는 반도체 소자 칩과;
    (b) i. 상기 반도체 소자 칩과 대향하여 배치된 기판과,
    ii. 상기 제1 솔더 실링 링 패드에 대응하여 상기 반도체 소자 칩의 실링 영역에 대향한 기판의 실링 영역을 둘러싸는 구조로 기판 위에 형성된 제2 솔더 실링 링 패드와,
    iii. 상기 제2 솔더 실링 링 패드의 주변에 기판 위에 형성된 다수의 금속 배선층과,
    iv. 상기 반도체 소자 칩상의 다수의 플립칩 솔더 범프 패드와 대응되며 이 반도체 소자 칩과의 전기적인 연결에 사용되는 다수의 제1 접촉단자와, 외부와 전기적으로 연결하기 위한 다수의 제2 접촉단자와, 상기 다수의 제1 및 제2 접촉단자를 상호 연결하기 위한 다수의 금속배선을 정의하기 위하여 상기 다수의 금속 배선층 위에 형성된 적어도 하나 이상의 패시베이션층을 포함하는 기판 어셈블리와;
    (c) 상기 다수의 플립칩 솔더 범프 패드와 다수의 제1 접촉단자 사이를 전기적으로 연결하기 위한 다수의 플립칩 솔더 조인트와;
    (d) 상기 제1 및 제2 솔더 실링 링 패드 중 적어도 어느 하나가 적어도 하나의 지점이 폭과 길이를 가지면서 닫혀지지 않은 루프 형태로 이루어져서 상기 제1 및 제2 솔더 실링 링 패드에 융착되어 상기 반도체 소자의 실링 영역을 둘러싸며, 솔더의 융착시 공기가 방출될 수 있는 공기통로가 형성되는 솔더 실링 링으로 구성되는 것을 특징으로 하는 반도체 소자용 전자 패키지.
  2. 제1항에 있어서, 상기 공기통로를 밀봉하기 위한 폴리머 실링을 더 포함하는 것을 특징으로 하는 반도체 소자용 전자 패키지.
  3. 제1항에 있어서, 상기 다수의 제2 접촉단자에 융착되어 패키지를 외부 회로기판에 실장시키기 위한 다수의 솔더 볼을 더 포함하는 것을 특징으로 하는 반도체 소자용 전자 패키지.
  4. 제1항에 있어서, 상기 공기통로를 형성하기 위하여 상기 반도체 소자 칩 상의 제1 솔더 실링 링 패드는 적어도 하나의 지점이 폭을 가지면서 닫혀지지 않은 루프 형태의 구조를 가지는 것을 특징으로 하는 반도체 소자용 전자 패키지.
  5. 제1항에 있어서, 상기 공기통로를 형성하기 위하여 상기 기판상의 제2 솔더 실링 링 패드는 적어도 하나의 지점이 폭을 가지면서 닫혀지지 않은 루프 형태의 구조를 가지는 것을 특징으로 하는 반도체 소자용 전자 패키지.
  6. 제1항에 있어서, 상기 공기 통로를 형성하기 위해 상기 반도체 소자 칩 상의 제1 솔더 실링 링 패드는 폭을 가지면서 닫혀지지 않은 루프 형태의 솔더 실링 링 패드와 그 닫혀지지 않은 부분의 주변에 폭을 가지는 또 다른 보조 솔더 실링 링 패드로 구성되어 있는 것을 특징으로 하는 반도체 소자용 전자 패키지.
  7. 제1항에 있어서, 상기 공기 통로를 형성하기 위해 상기 기판상의 제2 솔더 실링 패드가 폭을 가지면서 닫혀지지 않은 루프 형태의 솔더 실링 링 패드와 그 닫혀지지 않은 부분의 주변에 폭을 가지는 또 다른 보조 솔더 실링 링 패드로 구성되어 있는 것을 특징으로 하는 반도체 소자용 전자 패키지.
  8. 제 1항에 있어서 상기 반도체 소자 칩이 중앙부에 배치된 이미지 센싱 영역을 가지는 이미지 센서이고, 상기 기판이 이 이미지 센서가 센싱하는 빛의 파장대역에서 충분한 투과율을 가지며, 상기 솔더 실링 링이 이 이미지 센싱 영역을 둘러싸는 구조를 가지는 것을 특징으로 하는 반도체 소자용 전자 패키지.
  9. 제8항에 있어서, 상기 기판의 적어도 어느 한면 또는 양면에 원하는 빛의 파장대역에서 빛의 감도를 개선하거나 또는 필터링을 위한 광학적인 코팅막을 더 포함하는 것을 특징으로 하는 반도체 소자용 전자 패키지.
  10. (a) 각각 적어도 하나의 실링이 요구되는 실링 영역과 다수의 입출력 단자를 가지는 다수의 반도체 소자 다이를 포함하는 반도체 웨이퍼를 준비하는 단계와;
    (b) 상기 각 반도체 소자 다이 상에 상기 실링 영역을 둘러싸며, 적어도 하나의 지점이 폭을 가지면서 닫혀지지 않은 루프 형태의 구조를 가지고 실링 영역을 실링하기 위한 제1 솔더 실링 링 패드와, 상기 다수의 입출력 단자 위에 플립칩 솔더 조인트를 형성하기 위한 다수의 플립칩 솔더 범프 패드를 형성하는 단계와;
    (c) 상기 반도체 웨이퍼의 상기 제1 솔더 실링 링 패드에 솔더 실링 링을 형성함과 동시에 다수의 플립칩 솔더 범프 패드에 다수의 플립칩 솔더 범프를 형성하는 단계와;
    (d) 상기 반도체 소자와 전기적으로 연결되는 적어도 하나의 단위 기판을 설정하는 단계와;
    (e) 상기 단위 기판의 상부면에 적어도 하나의 금속층을 형성한 후 이를 패턴닝하여, 상기 제1 솔더 실링 링 패드에 대응하여 상기 반도체 소자의 실링 영역에 대향한 기판의 실링 영역을 둘러싸며, 적어도 하나의 지점이 폭을 가지면서 닫혀지지 않은 루프 형태의 구조를 갖는 제2 솔더 실링 링 패드와, 상기 제2 솔더 실링 링 패드의 주변에 상기 반도체 소자 다이의 다수의 플립칩 솔더 범프 패드와 대응되며 이미지 센서와의 전기적인 연결에 사용되는 다수의 제1 접촉단자와, 패키지를 외부와 전기적으로 연결하기 위한 다수의 제2 접촉단자와, 상기 다수의 제1 및 제2 접촉단자를 상호 연결하기 위한 다수의 금속배선을 형성하는 단계와;
    (f) 상기 기판위에 적어도 하나의 패시베이션 층을 형성한 후 패턴닝하여, 상기 제2 솔더 실링 링 패드에 대한 제1접근 개구와, 다수의 제1 및 제2 접촉단자에 대한 다수의 제2 및 제3 접근 개구를 형성하는 단계와;
    (g) 상기 반도체 웨이퍼의 다수의 반도체 소자 다이를 분리하여 각 다이의 솔더 실링 링이 제1접근 개구에 결합되고, 다수의 플립칩 솔더 범프를 다수의 제1 접촉단자에 결합되도록 상기 단위 기판 위에 상기 반도체 소자 다이를 거꾸로 위치시키는 단계와;
    (h) 상기 기판을 비진공상태의 리플로우 솔더링에 의해 가열하여 솔더 실링 링과 다수의 플립칩 솔더 범프를 융착시키는 단계로 구성되는 것을 특징으로 하는 반도체 소자용 전자 패키지의 패키징 방법.
  11. 제10항에 있어서, 상기 단계(h)후에 제1 및 제2 솔더 실링 패드의 닫혀지지 않은 루프 지점에 형성된 솔더 실링 링의 공기통로를 폴리머에 의해 실링하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자용 전자 패키지의 패키징 방법.
  12. 제10항에 있어서, 상기 단계(c)는 전기도금법을 사용하여 이루어지는 것을 특징으로 하는 반도체 소자용 전자 패키지의 패키징 방법.
  13. 제10항에 있어서, 상기 패시베이션 층은 폴리머 코팅재로 이루어지는 것을 특징으로 하는 반도체 소자용 전자 패키지의 패키징 방법.
  14. 제10항에 있어서, 상기 다수의 제2 접촉단자에 솔더 볼을 융착하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자용 전자 패키지의 패키징 방법.
  15. (a) 중앙부에 배치되며 실링이 요구되는 적어도 하나의 실링 영역과 상기 실링 영역의 외측에 배열된 다수의 제1입출력단자를 구비하는 반도체 소자 칩과;
    (b) 상기 반도체 소자 칩과 대향하여 배치되며 외부와 연결되는 다수의 제2입출력단자를 구비하는 투명한 기판과;
    (c) 상기 다수의 제1입출력단자와 제2입출력단자를 전기적으로 연결시키기 위한 연결수단과;
    (d) 상기 반도체 소자 칩과 기판 사이에 상기 실링 영역을 포함하는 실링된 캐비티를 형성하며 솔더 융착시에 상기 캐비티로부터 공기가 방출될 수 있도록 좁고 긴 터널형 구조로 이루어진 적어도 하나의 공기통로를 갖는 솔더 실링수단으로 구성되는 것을 특징으로 하는 반도체 소자용 전자 패키지.
  16. 제15항에 있어서, 상기 솔더 실링수단은 상기 실링 영역을 둘러싸는 솔더 실링 링으로 구성되는 것을 특징으로 하는 반도체 소자용 전자 패키지.
  17. 제15항에 있어서, 상기 솔더 실링수단은 상기 실링 영역을 둘러싸기 위해 와선형 패턴을 이루는 솔더 실링 링으로 구성되는 것을 특징으로 하는 반도체 소자용 전자 패키지.
  18. 제15항에 있어서, 상기 솔더 실링수단은
    상기 실링 영역을 둘러싸는 솔더 실링 링과;
    상기 솔더 실링 링의 공기통로 주변에 소정의 길이를 갖고 배치되어 소정 길이의 공기통로를 형성하기 위한 보조 실링 라인으로 구성되는 것을 특징으로 하는 반도체 소자용 전자 패키지.
  19. 제15항 내지 제18항 중 어느 한 항에 있어서, 상기 솔더 실링수단의 공기통로를 밀봉하기 위한 폴리머 실링을 더 포함하는 것을 특징으로 하는 반도체 소자용 전자 패키지.
  20. 제15항에 있어서, 상기 솔더 실링수단은
    상기 실링 영역을 둘러싸기 위해 반도체 소자 칩에 형성된 제1 솔더 실링 패드와;
    상기 실링 영역에 대향한 기판의 광 투과 영역을 둘러싸기 위해 기판에 형성된 제2 솔더 실링 패드와;
    상기 제1 및 제2 솔더 실링 패드에 융착되어 상기 솔더의 융착시 공기가 방출될 수 있는 공기통로를 가진 솔더 실링 링으로 구성되는 것을 특징으로 하는 반도체 소자용 전자 패키지.
  21. 제20항에 있어서, 상기 제1 솔더 실링 패드와 제2 실링 패드 중 어느 하나가 적어도 하나의 지점이 폭을 가지면서 닫혀지지 않은 루프 형태로 이루어진 것을 특징으로 하는 반도체 소자용 전자 패키지.
  22. 제21항에 있어서, 상기 닫혀지지 않은 부분의 주변에 폭을 가지고 연장 형성된 보조 솔더 실링 링 패드를 더 포함하는 것을 특징으로 하는 반도체 소자용 전자 패키지.
  23. 제20항에 있어서, 상기 제1 솔더 실링 패드는 TiW/Cu 이중막으로 구성되는 것을 특징으로 하는 반도체 소자용 전자 패키지.
  24. 제15항에 있어서, 상기 연결수단은
    상기 다수의 제1입출력단자 위에 플립칩 솔더 조인트를 형성하기 위한 다수의 플립칩 솔더 범프 패드와;
    상기 다수의 플립칩 솔더 범프 패드와 대응되도록 기판에 형성된 다수의 제1 접촉단자와;
    상기 다수의 제1접촉단자와 제2입출력단자를 상호 연결하기 위한 다수의 금속배선과;
    상기 다수의 제1 접촉단자, 제2입출력단자 및 다수의 금속배선을 정의하기 위하여 상기 다수의 금속 배선 위에 선택적으로 형성된 적어도 하나 이상의 패시베이션층과;
    상기 다수의 플립칩 솔더 범프 패드와 다수의 제1 접촉단자 사이를 전기적으로 연결하기 위한 다수의 플립칩 솔더 조인트로 구성되는 것을 특징으로 하는 반도체 소자용 전자 패키지.
KR1020040090584A 2004-11-08 2004-11-08 반도체 소자용 전자패키지 및 그 패키징 방법 KR100498708B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020040090584A KR100498708B1 (ko) 2004-11-08 2004-11-08 반도체 소자용 전자패키지 및 그 패키징 방법
US11/052,864 US7141869B2 (en) 2004-11-08 2005-02-09 Electronic package for image sensor, and the packaging method thereof
TW094138793A TWI299894B (en) 2004-11-08 2005-11-04 Electronic package for image sensor, and the packaging method thereof
JP2007540263A JP4664372B2 (ja) 2004-11-08 2005-11-07 イメージセンサー用電子パッケージおよびそのパッケージング方法
CNB2005800374418A CN100550402C (zh) 2004-11-08 2005-11-07 图像传感器的电子封装及其封装方法
PCT/KR2005/003748 WO2006049473A1 (en) 2004-11-08 2005-11-07 Electronic package for image sensor, and the packaging method thereof
US11/585,152 US7384818B2 (en) 2004-11-08 2006-10-24 Electronic package for image sensor, and the packaging method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040090584A KR100498708B1 (ko) 2004-11-08 2004-11-08 반도체 소자용 전자패키지 및 그 패키징 방법

Publications (1)

Publication Number Publication Date
KR100498708B1 true KR100498708B1 (ko) 2005-07-01

Family

ID=36315465

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040090584A KR100498708B1 (ko) 2004-11-08 2004-11-08 반도체 소자용 전자패키지 및 그 패키징 방법

Country Status (6)

Country Link
US (2) US7141869B2 (ko)
JP (1) JP4664372B2 (ko)
KR (1) KR100498708B1 (ko)
CN (1) CN100550402C (ko)
TW (1) TWI299894B (ko)
WO (1) WO2006049473A1 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100748722B1 (ko) * 2006-04-03 2007-08-13 삼성전자주식회사 미소소자 패키지 모듈 및 그 제조방법
KR100788280B1 (ko) 2006-12-29 2007-12-27 옵토팩 주식회사 반도체 소자 패키지 및 그 패키징 방법
KR100876107B1 (ko) * 2007-08-17 2008-12-26 삼성전기주식회사 웨이퍼 레벨 패키지 및 그 제조방법
KR20090052576A (ko) * 2007-11-21 2009-05-26 삼성전기주식회사 반도체 패키지
WO2009104910A3 (ko) * 2008-02-22 2009-10-22 (주)에스엠엘전자 접합용 구조물 및 이를 이용한 기판 접합 방법
KR100976813B1 (ko) 2010-04-23 2010-08-20 옵토팩 주식회사 전자 소자 패키지 및 그 제조 방법
KR20230030759A (ko) * 2021-08-26 2023-03-07 주식회사 아이에이네트웍스 허메틱 실링 패키지 모듈 및 그 제조 방법

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7470142B2 (en) * 2004-06-21 2008-12-30 Sang-Yun Lee Wafer bonding method
CN100446243C (zh) * 2002-03-19 2008-12-24 Nxp股份有限公司 堆叠有绝缘腔的芯片
JP3742057B2 (ja) 2002-12-25 2006-02-01 株式会社バッファロー 無線情報通信における電波状態の解析技術
US7375431B1 (en) * 2005-03-18 2008-05-20 National Semiconductor Corporation Solder bump formation in electronics packaging
TWI281239B (en) * 2005-05-11 2007-05-11 Advanced Semiconductor Eng CIS package and method thereof
TW200644261A (en) 2005-06-06 2006-12-16 Megica Corp Chip-package structure and manufacturing process thereof
US7851348B2 (en) 2005-06-14 2010-12-14 Abhay Misra Routingless chip architecture
US7534722B2 (en) 2005-06-14 2009-05-19 John Trezza Back-to-front via process
US7521806B2 (en) 2005-06-14 2009-04-21 John Trezza Chip spanning connection
US7838997B2 (en) 2005-06-14 2010-11-23 John Trezza Remote chip attachment
US8456015B2 (en) 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US7560813B2 (en) 2005-06-14 2009-07-14 John Trezza Chip-based thermo-stack
US7946331B2 (en) 2005-06-14 2011-05-24 Cufer Asset Ltd. L.L.C. Pin-type chip tooling
US7687400B2 (en) 2005-06-14 2010-03-30 John Trezza Side stacking apparatus and method
US7786592B2 (en) 2005-06-14 2010-08-31 John Trezza Chip capacitive coupling
US7781886B2 (en) 2005-06-14 2010-08-24 John Trezza Electronic chip contact structure
US7767493B2 (en) * 2005-06-14 2010-08-03 John Trezza Post & penetration interconnection
TWI281700B (en) * 2005-08-11 2007-05-21 Ind Tech Res Inst Method and device for enhancing solderability
US7303935B2 (en) * 2005-09-08 2007-12-04 Teledyne Licensing, Llc High temperature microelectromechanical (MEM) devices and fabrication method
US7635077B2 (en) * 2005-09-27 2009-12-22 Honeywell International Inc. Method of flip chip mounting pressure sensor dies to substrates and pressure sensors formed thereby
JP4184371B2 (ja) * 2005-10-03 2008-11-19 日本テキサス・インスツルメンツ株式会社 半導体チップ、半導体装置およびそれらの製造方法
JP4834369B2 (ja) * 2005-10-07 2011-12-14 ルネサスエレクトロニクス株式会社 半導体装置
US20070090478A1 (en) * 2005-10-18 2007-04-26 Po-Hung Chen Image sensor package structure
KR100870820B1 (ko) * 2005-12-29 2008-11-27 매그나칩 반도체 유한회사 이미지 센서 및 그의 제조방법
US7547576B2 (en) * 2006-02-01 2009-06-16 International Business Machines Corporation Solder wall structure in flip-chip technologies
US7687397B2 (en) 2006-06-06 2010-03-30 John Trezza Front-end processed wafer having through-chip connections
JP4802907B2 (ja) * 2006-07-25 2011-10-26 パナソニック株式会社 半導体実装構造
TWI423665B (zh) * 2006-10-10 2014-01-11 Pentax Ricoh Imaging Co Ltd 角速度偵測設備
TW200834756A (en) * 2007-02-01 2008-08-16 Advanced Semiconductor Eng Package and method of making the same
US7670874B2 (en) 2007-02-16 2010-03-02 John Trezza Plated pillar package formation
US7883937B1 (en) * 2007-04-30 2011-02-08 Altera Corporation Electronic package and method of forming the same
US20090032925A1 (en) * 2007-07-31 2009-02-05 England Luke G Packaging with a connection structure
EP2034718A1 (en) * 2007-09-05 2009-03-11 THOMSON Licensing System and method for positioning and fixing an image sensor to a beamsplitter
US7888758B2 (en) * 2008-03-12 2011-02-15 Aptina Imaging Corporation Method of forming a permanent carrier and spacer wafer for wafer level optics and associated structure
US9147812B2 (en) * 2008-06-24 2015-09-29 Cree, Inc. Methods of assembly for a semiconductor light emitting device package
JP5746151B2 (ja) * 2009-05-14 2015-07-08 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ システムインパッケージ
US20100289104A1 (en) * 2009-05-14 2010-11-18 Optopac Co., Ltd. Photosensor package
KR100976812B1 (ko) * 2010-02-08 2010-08-20 옵토팩 주식회사 전자 소자 패키지 및 그 제조 방법
US8933567B2 (en) 2010-05-21 2015-01-13 Qualcomm Incorporated Electrically broken, but mechanically continuous die seal for integrated circuits
JP5541088B2 (ja) * 2010-10-28 2014-07-09 ソニー株式会社 撮像素子パッケージ、撮像素子パッケージの製造方法、及び、電子機器
TW201338139A (zh) * 2012-03-09 2013-09-16 Azurewave Technologies Inc 用於降低整體厚度的影像感測模組
TWI449167B (zh) * 2012-10-09 2014-08-11 Kingpaktechnology Inc 高解析相機模組之結構及製造方法
US9418971B2 (en) * 2012-11-08 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure including a thermal isolation material and method of forming the same
US9263377B2 (en) * 2012-11-08 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. POP structures with dams encircling air gaps and methods for forming the same
CN103395735B (zh) * 2013-08-05 2015-12-02 天津大学 微机电系统器件的封装结构
US9231124B2 (en) 2013-09-25 2016-01-05 Delphi Technologies, Inc. Ball grid array packaged camera device soldered to a substrate
US9230739B2 (en) 2013-10-29 2016-01-05 Uchicago Argonne, Llc PLZT capacitor on glass substrate
US9627573B2 (en) 2014-02-21 2017-04-18 Maxim Integreated Products, Inc. Optical sensor having a light emitter and a photodetector assembly directly mounted to a transparent substrate
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
US9980372B2 (en) * 2014-08-26 2018-05-22 Sharp Kabushiki Kaisha Camera module
US9997554B2 (en) * 2014-12-24 2018-06-12 Stmicroelectronics Pte Ltd Chip scale package camera module with glass interposer having lateral conductive traces between a first and second glass layer and method for making the same
US10107662B2 (en) 2015-01-30 2018-10-23 Honeywell International Inc. Sensor assembly
WO2016144039A1 (en) 2015-03-06 2016-09-15 Samsung Electronics Co., Ltd. Circuit element package, manufacturing method thereof, and manufacturing apparatus thereof
JP6885331B2 (ja) 2015-07-23 2021-06-16 ソニーグループ株式会社 半導体装置およびその製造方法、並びに電子機器
CN105097862A (zh) * 2015-08-28 2015-11-25 苏州晶方半导体科技股份有限公司 影像传感器封装结构及其封装方法
JP2017143092A (ja) 2016-02-08 2017-08-17 ソニー株式会社 ガラスインタポーザモジュール、撮像装置、および電子機器
US10477737B2 (en) 2016-05-04 2019-11-12 Samsung Electronics Co., Ltd. Manufacturing method of a hollow shielding structure for circuit elements
US10477687B2 (en) 2016-08-04 2019-11-12 Samsung Electronics Co., Ltd. Manufacturing method for EMI shielding structure
KR102551657B1 (ko) 2016-12-12 2023-07-06 삼성전자주식회사 전자파 차폐구조 및 그 제조방법
US10002844B1 (en) * 2016-12-21 2018-06-19 Invensas Bonding Technologies, Inc. Bonded structures
US10508030B2 (en) 2017-03-21 2019-12-17 Invensas Bonding Technologies, Inc. Seal for microelectronic assembly
FR3065115B1 (fr) * 2017-04-10 2020-01-24 Ulis Boitier hermetique pour un detecteur de rayonnement infrarouge
US10594020B2 (en) 2017-07-19 2020-03-17 Samsung Electronics Co., Ltd. Electronic device having antenna element and method for manufacturing the same
KR102373931B1 (ko) 2017-09-08 2022-03-14 삼성전자주식회사 전자파 차폐구조
BR112020010627A2 (pt) * 2017-11-30 2020-11-10 Michael Munoz sistema sensor sem fio habilitado com internet das coisas (iot) que permite controle de processo, métodos para permitir o controle de processo e a manutenção preditiva, de fabricação de uma cápsula do sensor eletromagnético passivo e de fabricação de componentes de hardware de distribuição equipados com sensor eletromagnético passivo
US10923408B2 (en) 2017-12-22 2021-02-16 Invensas Bonding Technologies, Inc. Cavity packages
US11380597B2 (en) 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
US11004757B2 (en) 2018-05-14 2021-05-11 Invensas Bonding Technologies, Inc. Bonded structures
CN108391042B (zh) * 2018-05-21 2023-09-19 光速视觉（北京）科技有限公司 一种真空封装图像传感器芯片的相机图像转换系统
US10868061B2 (en) 2018-08-13 2020-12-15 Semiconductor Components Industries, Llc Packaging structure for a sensor having a sealing layer
TWI685125B (zh) * 2018-12-05 2020-02-11 海華科技股份有限公司 影像擷取模組及可攜式電子裝置
CN109748235B (zh) * 2018-12-29 2022-01-07 深迪半导体(绍兴)有限公司 一种半导体器件及其密封腔体制造工艺和图案转移版
EP3771028A1 (en) 2019-07-25 2021-01-27 Nxp B.V. Semiconductor device and method
CN111370498B (zh) * 2020-03-23 2022-05-31 中国科学院长春光学精密机械与物理研究所 一种探测器小型永久高真空腔体及制备方法
CN112539846B (zh) * 2020-12-04 2022-04-22 武汉高芯科技有限公司 非制冷红外探测器及其像素级封装结构
CN113035816B (zh) * 2021-03-08 2022-12-13 晨宸辰科技有限公司 封装结构和方法、半导体器件和电子设备
CN114725011A (zh) * 2022-03-18 2022-07-08 南京睿芯峰电子科技有限公司 一种气密性芯片结构及其制备方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3292240A (en) * 1963-08-08 1966-12-20 Ibm Method of fabricating microminiature functional components
DE3782201T2 (de) * 1986-07-16 1993-04-15 Canon Kk Halbleiterphotosensor und verfahren zu dessen herstellung.
JPH0637143A (ja) * 1992-07-15 1994-02-10 Toshiba Corp 半導体装置および半導体装置の製造方法
US5302778A (en) * 1992-08-28 1994-04-12 Eastman Kodak Company Semiconductor insulation for optical devices
IL106892A0 (en) * 1993-09-02 1993-12-28 Pierre Badehi Methods and apparatus for producing integrated circuit devices
IL108359A (en) * 1994-01-17 2001-04-30 Shellcase Ltd Method and device for creating integrated circular devices
US6117707A (en) * 1994-07-13 2000-09-12 Shellcase Ltd. Methods of producing integrated circuit devices
US5877042A (en) * 1996-08-28 1999-03-02 Motorola, Inc. Glass/Metal package and method for producing the same
US6117705A (en) * 1997-04-18 2000-09-12 Amkor Technology, Inc. Method of making integrated circuit package having adhesive bead supporting planar lid above planar substrate
US6359333B1 (en) * 1998-03-31 2002-03-19 Honeywell International Inc. Wafer-pair having deposited layer sealed chambers
EP0951068A1 (en) * 1998-04-17 1999-10-20 Interuniversitair Micro-Elektronica Centrum Vzw Method of fabrication of a microstructure having an inside cavity
JP2000286401A (ja) 1999-03-29 2000-10-13 Miyota Kk 固体撮像装置およびその製造方法
US6566745B1 (en) * 1999-03-29 2003-05-20 Imec Vzw Image sensor ball grid array package and the fabrication thereof
JP2000337959A (ja) * 1999-05-28 2000-12-08 Mitsubishi Electric Corp 赤外線検出器及びその製造方法
JP2001068654A (ja) 1999-06-25 2001-03-16 Sony Corp 固体撮像素子および固体撮像素子の製造方法
JP2001203913A (ja) * 2000-01-21 2001-07-27 Sony Corp 撮像装置、カメラモジュール及びカメラシステム
JP4361658B2 (ja) * 2000-02-14 2009-11-11 富士通マイクロエレクトロニクス株式会社 実装基板及び実装方法
JP2001250889A (ja) 2000-03-06 2001-09-14 Matsushita Electric Ind Co Ltd 光素子の実装構造体およびその製造方法
KR100464563B1 (ko) 2000-07-12 2004-12-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조방법
TW454309B (en) 2000-07-17 2001-09-11 Orient Semiconductor Elect Ltd Package structure of CCD image-capturing chip
KR100343432B1 (ko) * 2000-07-24 2002-07-11 한신혁 반도체 패키지 및 그 패키지 방법
JP2003204053A (ja) * 2001-03-05 2003-07-18 Canon Inc 撮像モジュール及び該撮像モジュールの製造方法、デジタルカメラ
US20040012698A1 (en) * 2001-03-05 2004-01-22 Yasuo Suda Image pickup model and image pickup device
US6570259B2 (en) * 2001-03-22 2003-05-27 International Business Machines Corporation Apparatus to reduce thermal fatigue stress on flip chip solder connections
JP2003032558A (ja) 2001-07-13 2003-01-31 Nippon Avionics Co Ltd イメージセンサｉｃパッケージおよびその製造方法
US6580174B2 (en) * 2001-09-28 2003-06-17 Intel Corporation Vented vias for via in pad technology yield improvements
US6747348B2 (en) * 2001-10-16 2004-06-08 Micron Technology, Inc. Apparatus and method for leadless packaging of semiconductor devices
JP4766831B2 (ja) * 2002-11-26 2011-09-07 株式会社村田製作所 電子部品の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100748722B1 (ko) * 2006-04-03 2007-08-13 삼성전자주식회사 미소소자 패키지 모듈 및 그 제조방법
KR100788280B1 (ko) 2006-12-29 2007-12-27 옵토팩 주식회사 반도체 소자 패키지 및 그 패키징 방법
KR100876107B1 (ko) * 2007-08-17 2008-12-26 삼성전기주식회사 웨이퍼 레벨 패키지 및 그 제조방법
KR20090052576A (ko) * 2007-11-21 2009-05-26 삼성전기주식회사 반도체 패키지
WO2009104910A3 (ko) * 2008-02-22 2009-10-22 (주)에스엠엘전자 접합용 구조물 및 이를 이용한 기판 접합 방법
KR100976813B1 (ko) 2010-04-23 2010-08-20 옵토팩 주식회사 전자 소자 패키지 및 그 제조 방법
KR20230030759A (ko) * 2021-08-26 2023-03-07 주식회사 아이에이네트웍스 허메틱 실링 패키지 모듈 및 그 제조 방법
KR102610614B1 (ko) * 2021-08-26 2023-12-07 주식회사 아이에이네트웍스 허메틱 실링 패키지 모듈 및 그 제조 방법

Also Published As

Publication number Publication date
US7384818B2 (en) 2008-06-10
CN101053080A (zh) 2007-10-10
CN100550402C (zh) 2009-10-14
US7141869B2 (en) 2006-11-28
JP2008519463A (ja) 2008-06-05
WO2006049473A1 (en) 2006-05-11
US20070042530A1 (en) 2007-02-22
JP4664372B2 (ja) 2011-04-06
TWI299894B (en) 2008-08-11
US20060097335A1 (en) 2006-05-11
TW200625565A (en) 2006-07-16

Similar Documents

Publication Publication Date Title
KR100498708B1 (ko) 반도체 소자용 전자패키지 및 그 패키징 방법
US6943423B2 (en) Electronic package of photo-image sensors in cellular phone camera modules, and the fabrication and assembly thereof
US7038287B2 (en) Electronic package of photo-sensing semiconductor devices, and the fabrication and assembly thereof
US7242433B2 (en) Small-sized image pickup device having a solid-state image pickup element and a lens holder mounted on opposite sides of a transparent substrate
KR100839976B1 (ko) 웨이퍼 수준에서 카메라 모듈을 제조하는 방법
KR100886904B1 (ko) 소정영역 상에 밀봉구조를 갖는 전자 패키지 및 그 방법
US8487437B2 (en) Electronic device package and method for fabricating the same
KR100604190B1 (ko) 고체촬상장치, 반도체 웨이퍼, 광학장치용 모듈,고체촬상장치의 제조방법, 및 광학장치용 모듈의 제조방법
US7527990B2 (en) Solid state imaging device and producing method thereof
KR100976813B1 (ko) 전자 소자 패키지 및 그 제조 방법
KR100788280B1 (ko) 반도체 소자 패키지 및 그 패키징 방법
KR101142347B1 (ko) 포토센서 패키지 모듈 및 제작 방법
US20060180888A1 (en) Optical sensor package and method of manufacture
KR100980810B1 (ko) 웨이퍼 레벨-칩 스케일 패키지가 가능한 이미지 센서 모듈 및 그 제조방법
KR100494023B1 (ko) 반도체 촬상소자 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140624

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150610

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160623

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170614

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180614

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190625

Year of fee payment: 15