CN101053080A - 图像传感器的电子封装及其封装方法 - Google Patents

图像传感器的电子封装及其封装方法 Download PDF

Info

Publication number
CN101053080A
CN101053080A CNA2005800374418A CN200580037441A CN101053080A CN 101053080 A CN101053080 A CN 101053080A CN A2005800374418 A CNA2005800374418 A CN A2005800374418A CN 200580037441 A CN200580037441 A CN 200580037441A CN 101053080 A CN101053080 A CN 101053080A
Authority
CN
China
Prior art keywords
sealing ring
solder
substrate
pad
solder sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800374418A
Other languages
English (en)
Other versions
CN100550402C (zh
Inventor
金德勋
李焕哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Optopac Inc
Optopac Co Ltd
Original Assignee
Optopac Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Optopac Co Ltd filed Critical Optopac Co Ltd
Publication of CN101053080A publication Critical patent/CN101053080A/zh
Application granted granted Critical
Publication of CN100550402C publication Critical patent/CN100550402C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Wire Bonding (AREA)

Abstract

提供了一种半导体器件封装及其制作方法。所述半导体器件封装一般包括至少一个半导体管芯和耦合至半导体管芯的衬底。半导体管芯设有限定出密封区域的前侧、以及在所述前侧上形成的第一焊料密封环焊盘。所述衬底设有与半导体管芯的所述前侧相对的正面，在所述正面上形成有第二焊料密封环焊盘。焊料密封环结构夹于半导体管芯的第一焊料密封环焊盘和衬底的第二焊料密封环焊盘之间，以使得所述焊料密封环结构环绕所述密封区域的实质部分外围地延伸，从而在所述密封区域、在半导体管芯和衬底之间基本围起空腔。所述焊料密封环结构包括至少一个通风部分，所述至少一个通风部分抵靠衬底和半导体管芯的至少之一而限定出与空腔开放连通的气孔。

Description

图像传感器的电子封装及其封装方法
技术领域
本发明一般涉及半导体集成电路的电子封装。更具体地讲，本发明涉及图像传感半导体器件的电子封装。
背景技术
图像传感器(或图像传感半导体器件)在各种数字摄影领域有着广泛应用。其可用于数字照相机和可携式摄像机中，自大约1999制造商开始将其并入蜂窝电话器件以来，其市场便急剧扩大。
如图1所示，图像传感器管芯2包括位于其中央的图像传感区4(所谓的“像素区”)、以及环绕其周边区域用于电输入和输出的电接线端6(所谓的“焊接盘”)。通常，图像传感器区4包括设置于底部的多个光电二极管，用以将光信号转换成电信号。红、绿、蓝滤色器设置于光电二极管上方，以区分引入的光的颜色。微透镜依次设置于滤色器上方，用于提高到达光电二极管的光强。在图1中示意性示出的图像传感器管芯的配置中，为了简便和清晰起见仅示出了图像传感区4和接线端6。
半导体器件一般被封装在所谓的“塑料封装”中，并由环氧树脂模塑料将器件完全包裹以进行保护。然而，就图像传感器来说，光必须传递到图像传感区。因此，这种塑料封装一般不适合作为图像传感器的电子封装。
具有玻璃盖顶部的陶瓷封装已用于图像传感器的封装。图2以示意性剖面图的形式示出了这样一种陶瓷封装。如图所示，陶瓷封装10包括多层陶瓷衬底14和采用环氧树脂等附着至衬底中央部分的图像传感器芯片12。金丝将图像传感器芯片与衬底电连接。玻璃盖16附着至封装顶部，以使光进入图像传感器芯片的图像传感区。
这种封装具有较好的坚固性。然而，这种封装通常非常昂贵。此外，在大多数情况下，这种封装对于像蜂窝电话一样的手持应用来说尺寸不够小。由于这些因素，因此这种陶瓷封装主要用于与尺寸紧凑或价格低相比，更关注高可靠性的应用中，例如数字照相机和可携式摄像机中。这种封装通常不用于像摄像头电话一样的价格低和尺寸紧凑比可靠性更重要的应用中。
虽然并未单独示出，但在本领域中还公知这样一种采用塑料无引线芯片载体(PLCC)配置的塑料封装，其并入典型的引线框和模塑料特征，但同时包括玻璃盖顶，以用作图像传感器封装。这种封装结构对于精通图像传感器封装领域的人员来说是熟知的。这种封装的一个显著的优点在于与陶瓷封装相比其成本往往较低。然而，这种封装并不如陶瓷封装坚固，而且也不如对等的陶瓷封装紧凑。由于这些原因，这种塑料封装结构已主要用于某些PC摄像头应用中，在这些应用中，与可靠性或尺寸相比，价格低是最重要的要求。
在本领域中建议用于图像传感器的另一种封装选择是以迭层片衬底代替陶瓷衬底，并具有与陶瓷封装相同的配置。该选择可证实具有稍低的成本，但是也未能提供手持应用通常所需的紧凑度。由于这种封装结构对于精通图像传感器封装领域的人员来说是熟知的，因此为了简便和清晰起见而省略了示意性示出这种封装的图示。
对于例如蜂窝电话的手持应用来说，上述封装未能提供足够的紧凑性。鉴于市场近来出现的巨大增长，用于低价格、小尺寸图像传感器的芯片级(或尺寸)封装(CSP)技术引起了手持应用领域业者的很大兴趣。
适合于图像传感器的CSP技术由Shellcase有限公司提出。其详细技术在第5,716,759号、第6,040,235号和第6,117,707号美国专利中公开。图3显示了根据该技术形成的封装的示意性剖视图。对用于形成所述结构的方法进行说明，可有助于更好地理解这种封装的优缺点。首先，图像传感器晶片设置有延伸至其划片区域的焊接盘，所述划片区域在相邻管芯之间具有较窄的宽度。划片宽度必须足够宽于半导体工业中通常采用的大约100微米的宽度。这一特殊要求限制了这种封装在实践中的应用。
为了根据该项技术形成图3所示的封装20，图像传感器晶片22的正面通过使用环氧树脂21或类似物而附着至玻璃晶片24。然后，通过研磨而使图像传感器晶片的背面变薄。一般地，晶片厚度在变薄之前约为725微米，而在变薄之后约为100微米。本文为了简便和清晰起见而省略了对为何需要变薄的详细说明。
此后，通过使用环氧树脂或类似物而将另一玻璃晶片附着至图像传感器晶片后表面。然后，将所述晶片部分划片至足够深度，从而使延伸至划片线的接线端暴露出。在该操作中采用具有一定顶锥角的特殊的划片刀片，以形成沟渠状结构，而在这种沟渠状结构中，接线端由沟渠的内表面露出。之后，在所述表面上方通过金属层沉积和构图而形成互连金属线。为了简便和清晰起见，省略了对完成这种封装所需的进一步的处理步骤的附加描述。
该项技术最重要的优点在于，所形成的封装尺寸大约与图像传感器管芯的尺寸相同。然而，该项技术也存在几个重要缺点。最主要的缺点在于结构太复杂，且工艺技术也太难。为了简便和清晰起见而再次省略了详细说明，但是这些缺点是精通晶片级封装领域的人员熟知的。由于这些缺点，所需的制造成本往往非常高，且往往难以实现足够高的成品率，从而增加了总体制造成本。
该项技术还存在其他缺点。其中一个缺点在于，图像传感器晶片必须满足某些特殊要求，例如，接线端必须延伸至划片区域，因此相关的宽度必须充分大于正常宽度。考虑到需要较宽的划片线，这样往往会减少在给定晶片上可实现的管芯总数。实际上，采用该项技术的图像传感器制造者，不得不生产多种晶片类型，其中一种类型适于这种封装技术，而其他具有更传统配置的类型适于其他一般封装技术。这样导致了附加的成本。
该项技术的另一缺点在于，晶片上的所有管芯都要经历该项技术中的全部制造工艺。在这种情况下，制造成本极大地取决于各图像传感器晶片的成品率。例如，一种设备具有80％的图像传感器晶片成品率，而另一种设备具有40％的成品率，后一种情况下的单位封装制造成本(或价格)将会是前一种情况下的两倍。目前的事实是，即使在制造上成熟的图像传感器器件，通常也仅具有约70％的成品率，而图像传感器制造者通常在具有约30％的成品率时即开始大规模生产。由于晶片成品率与分辨率成反比，因此对于高分辨率的图像传感器来说，在生产中晶片成品率甚至可能会低于30％。考虑到这种情况，难以将该项技术用来封装图像传感器晶片。虽然该项技术具有可以提供较好的紧凑封装尺寸的优点，但是由于上述原因而未采用它。
图像传感器封装失败的一个主要根源在于粘附至图像传感区表面的颗粒。这样将在最终获得的数字图像中导致可重复定点(spotting)。即使颗粒实际上可能没有粘附至图像传感区表面，而是移动到封装的内部，持续的(如果并非重复的)定点也会导致最后获得的数字图像同样无法被接受。另一方面，图像传感区的污染可能会导致同样的失败。因此，在图像传感器封装时关键在于最小化或防止任何颗粒进入或其他污染，尤其是进入图像传感区或对其造成污染。这便是在图像传感器封装中比在其他类型的封装中需要更高清洁度的原因。
图像传感器封装通常包括密封结构，用以防止颗粒到达和进入图像传感区。例如，用于图像传感器的陶瓷封装包括位于封装顶部的玻璃盖，其内部形成有空腔，从而使得一旦将玻璃盖放置并附着到封装上，便可以防止颗粒进入内部。
图像传感区内部的湿气侵入(uptake)也公知会使滤色器和设置在其上的微透镜劣化。这一点对许多数字照相机不会带来重要问题，但是在例如高端专业级数字照相机中，则已在寻求密封措施或其它保护措施来防止湿气侵入或使其最小化。
IMEC，VZW已提出了一种具有气密金属密封结构的封装。第6,566,745号美国专利中公开了与这种结构有关的详细技术。图4a和4b显示了这种封装结构。如图所示，封装30包括倒装芯片焊接接点33，用于电连接图像传感器管芯32与玻璃衬底31。此外，该封装还包括用作封装的外部接线端的焊接球34、以及形成于玻璃衬底上并用以连接焊接球与倒装芯片焊接接点的金属线37。该封装进一步包括焊接密封环35，其具有封闭环状配置。此外，所述封装包括环绕焊接密封环设置的环氧树脂密封36。为了简便和清晰起见，未示出其他组件。
金属密封结构提供气密密封以防止颗粒或湿气侵入，而环氧密封结构则提供非气密密封，因为其允许一定量的湿气通过扩散而到达封装结构内部。
该IMEC，VZW封装致力于成为用于图像传感器的最理想的密封结构，但在实际形成结构时必须克服实质性困难。首先，该封装需要真空焊料回流过程，而非传统的对流回流过程或类似过程。通常，在焊料回流过程中，当焊料凸点熔化并浸润至衬底的焊盘时，倒装芯片管芯会下塌(collapse)。也就是说，通过焊料回流过程而形成的倒装芯片焊接接点的高度，基本小于原始倒装芯片焊料凸点的高度。例如，高度为50微米的焊料凸点通常形成大约仅30微米高的焊接接点。下塌的量主要取决于衬底上的焊盘尺寸。例如，如果焊盘尺寸无穷大，那么下塌将会是100％，而焊接接点的高度则相反会为零。另一方面，如果焊盘尺寸接近于零，那么下塌的量也会接近于零，而焊接接点的高度则会保持与焊料凸点的高度相同。虽然省略了进一步的说明，但这一点是精通焊接领域的人员熟知的。
IMEC，VZW封装包括焊料密封环结构，其具有封闭的环状配置。当焊接材料熔化并浸润至衬底上的焊盘时，焊料密封环必然趋向于某种下塌。如果未在真空环境中进行，则进入由所述环所包围的空腔内的空气将会阻碍焊料密封环和倒装芯片凸点的下塌。这样会增大形成焊接接点的失败率，进而降低成品率。因此，真空焊料回流或类似过程对于适当形成该结构来说是必要的。
无助焊剂焊接技术对于适当形成该结构来说也是必要的。通常，助焊剂被应用于将要通过焊接而相连的物体的接合区域。助焊剂去除接合物体表面的氧化物，并防止在焊料回流过程中发生氧化。助焊剂包括在回流过程早期大约在60-100℃蒸发的溶剂，溶剂的蒸发温度取决于给定的助焊剂材料的特性。这便是所谓的“脱气”。在IMEC，VZW封装结构中，由于保持了封闭的空腔，因而不存在溶剂可以蒸发的途径。空腔中剩余的溶剂对于长期的可靠性来说将会是有害的，并且还可能会导致图像传感区被污染。因此，IMEC，VZW封装结构必须采用无助焊剂焊接技术来适当地形成其密封结构。
像所谓的表面安装技术(SMT)那样的传统焊料回流技术是非常便宜和可靠的。该技术包括在接合区域应用助焊剂，并允许待接合的物体通过传送带(输送带)式烘箱传输。另一方面，真空回流技术在工业中并不是常用的，即使出于研究目的而已对其进行了试验。因此，不存在目前在市场上可获得的用于大规模生产的真空回流装置。
真空回流烘箱未必是难以构建的。这种装置的一种可能配置可以包括真空室和机器人系统，以处理晶片的输入和输出。此外，该装置可以包括红外(IR)灯，以通过真空室的玻璃窗而对晶片进行加热。温度控制并不像传统传送带式烘箱那样简单。然而，该装置的价格将远远高于传统传送带式烘箱的价格。鉴于下一个晶片的处理必须等待真空室内的晶片处理结束，因而吞吐量非常低，然而通过传统传送带式烘箱，晶片可被连续传输以进行处理。
用于形成该封装结构所需的无助焊剂焊接将增加额外的成本和复杂性。然而，为了简便和清晰起见而省略了其详细说明。
发明内容
技术问题
因此，本发明的一个目的在于提供一种用于图像传感器封装的简单、便于使用且成本效益高的密封技术。
本发明的另一个目的在于提供一种利用焊接结构的成熟的、便于应用的特征的密封技术。
本发明的再一个目的在于提供一种在气密性方面胜过传统环氧树脂密封技术、且非常接近真空密封技术的气密性的密封技术。
技术方案
通过根据本发明的各种实施方案形成的半导体器件封装，可实现这些和其他目的。在一个实施方案中，所述半导体器件封装一般包括至少一个半导体管芯和耦合至所述半导体管芯的衬底。所述半导体管芯包括限定出密封区域的前侧、以及在所述前侧上形成的第一焊料密封环焊盘。所述衬底包括与所述半导体管芯的所述前侧相对的正面、以及在所述正面上形成的第二焊料密封环焊盘。所述器件封装还包括焊料密封环结构，其夹于所述半导体管芯的所述第一焊料密封环焊盘和所述衬底的所述第二焊料密封环焊盘之间，并且环绕所述密封区域的实质部分外围地延伸，从而在所述密封区域、在所述半导体管芯和所述衬底之间基本围起空腔。所述焊料密封环结构包括至少一个通风部分，所述至少一个通风部分抵靠所述衬底和所述半导体管芯的至少之一而限定出与所述空腔开放连通的气孔。
有益效果
由根据本发明的一个方面形成的焊料密封环结构所提供的气孔，能够在使封装最小限度暴露于进入封装的污染敏感区的颗粒的情况下，提供在制作电子封装时所需的通风。然而，还期望采取附加的密封措施，以阻挡气孔并进一步减少颗粒进入图像传感区中和湿气侵入到图像传感区中的可能性。为此，在电子封装的优选实施方案中，也可以采用至少阻挡气孔区域的聚合物密封措施。根据本发明而形成的电子封装的显著优点在于，焊料密封环结构简单且容易适应这种附加的聚合物密封。
根据本发明形成的电子封装的另一个优点在于，本发明的密封结构比例如陶瓷封装的其他普遍的电子封装产生实质上更好的密封性能。在典型的陶瓷封装中，环氧树脂密封结构沿着封装的整个周边设置于陶瓷衬底和玻璃盖之间。相反地，根据本发明形成的电子封装可以包括仅需设置于某个气孔区域的聚合物密封。由于湿气侵入可能主要通过聚合物密封部分而出现在两种结构中，因此结构所允许的湿气侵入程度在很大程度上取决于所采用的聚合物密封部分的实际面积。当然，在本发明的电子封装中该聚合物密封部分是相当小的。因此，预期其整体密封性能会超过陶瓷封装的密封性能。
在湿气侵入方面，IMEC，VZW封装中所采用的完全气密密封方法理想上会产生最好的结果，但是这种结果是在以采取足够的措施来克服制作中的那些重要困难(如在前述段落中所讨论的)为代价的情况下，采用该方法达到的。刚刚描述的根据本发明实施方案形成的电子封装，在密封性能上非常接近气密密封封装，其中仅在较小区域(气孔)采用非气密聚合物密封，而在其他周围区域采用气密密封。
附图说明
通过参照附图详细描述本发明的优选实施方案，本发明的上述和其他目的和优点将变得更加显而易见，其中：
图1是现有技术的图像传感器管芯布局的示意图；
图2是用于图像传感器的现有技术的电子封装的示意性剖视图；
图3是用于图像传感器的另一现有技术的电子封装的示意性剖视图；
图4a是用于图像传感器的又一现有技术的电子封装的示意性剖视图；
图4b是图4a中示出的电子封装的角落部分被部分剖开的示意性平面图；
图5a是本发明的电子封装的示例性实施方案的示意性剖视图；
图5b是图5a中示出的电子封装实施方案中采用的焊料密封环结构的示例性实施方案的示意性平面图；
图6a是本发明的电子封装的另一示例性实施方案的示意性剖视图；
图6b是图6a中示出的电子封装实施方案中采用的焊料密封环结构的示例性实施方案的示意性平面图；
图7是本发明的电子封装的又一示例性实施方案的示意性剖视图；
图8是从横向偏移角度观察到的、图6a中示出的电子封装实施方案的示意性剖视图；
图9a是本发明的电子封装的另一示例性实施方案的示意性剖视图，该实施方案被应用于总体封装类型不同于图6a-8所示的封装类型的情况；
图9b是图9a中示出的封装实施方案的示意性平面图；
图10a是根据本发明、在图像传感器管芯上形成的焊料密封环焊盘的示例性实施方案的示意性平面图；
图10b是在衬底上形成的、与图10a中示出的图像传感器的焊料密封环焊盘实施方案对应的、焊料密封环焊盘的示例性实施方案的示意性平面图；
图11a是根据本发明、在图像传感器管芯上形成的焊料密封环焊盘的另一示例性实施方案的示意性平面图；
图11b是在衬底上形成的、与图11a中示出的图像传感器的焊料密封环焊盘实施方案对应的、焊料密封环焊盘的另一示例性实施方案的示意性平面图；
图12a是根据本发明、在图像传感器管芯上形成的焊料密封环焊盘的又一示例性实施方案的示意性平面图；
图12b是在衬底上形成的、与图12a中示出的图像传感器的焊料密封环焊盘实施方案对应的、焊料密封环焊盘的又一示例性实施方案的示意性平面图；
图13a是根据本发明、在图像传感器管芯上形成的、具有多个线元件的焊料密封环焊盘的示例性实施方案的示意性平面图；
图13b是在衬底上形成的、与图13a中示出的图像传感器的焊料密封环焊盘实施方案对应的、具有多个线元件的焊料密封环焊盘的再一示例性实施方案的示意性平面图；
图14a是根据本发明、在图像传感器管芯上形成的焊料密封环焊盘的、另一示例性的多个线元件实施方案的示意性平面图；
图14b是在衬底上形成的、与图14a中示出的图像传感器的焊料密封环焊盘实施方案对应的、焊料密封环焊盘的另一示例性的多个线元件实施方案的示意性平面图；
图15a是与图10a所示的实施方案类似的、根据本发明在图像传感器管芯上形成的焊料密封环焊盘的示例性实施方案的示意性平面图；
图15b是在衬底上形成的、与图15a中示出的图像传感器的焊料密封环焊盘实施方案对应的、焊料密封环焊盘的示例性实施方案的示意性平面图；
图15c是示意性并入图15a和15b所示的焊料密封环焊盘实施方案的、本发明的电子封装实施方案的示意性剖视图；
图16a是根据本发明、在图像传感器管芯上形成的焊料密封环焊盘的另一示例性实施方案的示意性平面图；
图16b是在衬底上形成的、与图16a中示出的图像传感器的焊料密封环焊盘实施方案对应的、焊料密封环焊盘的另一示例性实施方案的示意性平面图；
图16c是示意性并入图16a和16b所示的焊料密封环焊盘实施方案的、本发明的另一电子封装实施方案的示意性剖视图；
图17a是根据本发明、在图像传感器管芯上形成的焊料密封环焊盘的又一示例性实施方案的示意性平面图；
图17b是在衬底上形成的、与图17a中示出的图像传感器的焊料密封环焊盘实施方案对应的、焊料密封环焊盘的又一示例性实施方案的示意性平面图；
图18a是根据本发明、在图像传感器管芯上形成的焊料密封环焊盘的再一示例性实施方案的示意性平面图；
图18b是在衬底上形成的、与图18a中示出的图像传感器的焊料密封环焊盘实施方案对应的、焊料密封环焊盘的再一示例性实施方案的示意性平面图；
图19a-19c是根据本发明示例性实施方案的一系列示意性剖视图，其中以增量方式示出图像传感器晶片上的倒装芯片凸点形成；
图20a-20f是根据本发明示例性实施方案的一系列示意性剖视图，其中以增量方式示出了衬底的制造以及将如图19a-19c所示那样形成的图像传感器管芯倒装芯片组装于衬底上；以及
图21是图20a-20f中示出的、根据本发明实施方案形成的电子封装的示例性实施方案的示意性剖视图，其中示出所述电子封装组装于印刷电路板(PCB)上。
具体实施方式
图5a和5b示意性示出了根据本发明一个示例性实施方案形成的电子封装40。封装40包括图像传感器管芯42，管芯42形成有至少一个图像传感区44(图8)。图像传感器管芯42包括环绕其周边区域的电接线端，而电接线端优选采取所谓的“焊接盘”的形式。图像传感器管芯42进一步包括电连接至所述焊接盘的焊料凸点焊盘48。图像传感器管芯42还包括基本环绕所述图像传感区而形成的焊料密封环焊盘50。
如图5a和5b所示的本发明的电子封装40还包括衬底60。衬底60由这样一种材料构成：其对于图像传感器所探测的波长范围的光来说是基本透明。所述衬底设有至少一个构图的金属层62和至少一个构图的钝化层64。所述构图的金属层和构图的钝化层限定焊料凸点焊盘66，其对应于图像传感器管芯的焊料凸点焊盘48。所述构图的金属层和构图的钝化层还限定用于电子封装的外部电接线端68。此外，所述构图的金属层和构图的钝化层限定焊料密封环焊盘70，其对应于图像传感器管芯的焊料密封环焊盘50。
如图5a和5b所示的根据本发明形成的电子封装40还包括倒装芯片焊接接点46，用以连接图像传感器管芯42的焊料凸点焊盘与衬底60。电子封装40进一步包括焊料密封环结构52，焊料密封环结构52在相对的图像传感器管芯42的焊料密封环焊盘50与衬底60的焊料密封环焊盘70之间延伸，以使得焊料密封环焊盘50和70相连接。焊料密封环结构52形成有气孔54，焊料密封环结构52优选设置于管芯的图像传感区之外，以环绕图像传感区而延伸。
在某些实施方案中，电子封装40可进一步包括位于衬底至少一侧上的光学涂层，以增大或减小(过滤)接收的光中的某些波长的分量。在某些实施方案中，电子封装40还可包括在气孔54处或环绕气孔54形成的聚合物密封结构56，如图6a和6b所示。此外，在某些实施方案中，电子封装40可包括在其外部接线端连接的焊料球58，如图7和8所示。
图9a和9b示出了根据本发明另一示例性实施方案的电子封装的另一种可能的配置。该封装并入了例如去耦电容器件的其他半导体芯片器件。
图10a和10b分别示出了用于图5a和5b的示例性实施方案中示出的图像传感器管芯42和衬底60的相应的焊料密封环焊盘结构50和70。两种相应的焊盘结构50和70的构图分别构成另一方的真实镜像，因为在组装封装40时焊盘结构被定向成彼此相对。如图所示，焊料密封环焊盘形成有开环配置，以使得组装时在环的开口处限定气孔。优选地，焊料密封环焊盘被平滑地成形为沿着其轮廓具有均匀宽度的带，以使得在焊料凸点形成和焊料接合过程中焊料可以均匀分布。
图10a和10b中示出的配置导致在焊料密封环结构中，气孔基本沿着电子封装的一个边缘部分在该边缘部分的中央形成。图11a和11b可选地示出与类似的焊料密封环结构对应的各自的密封环焊盘配置，但是该焊料密封环结构具有基本形成于电子封装的角落部分的气孔。所述气孔可沿着焊料密封环结构定位于任何适当的位置，而这取决于预期的应用的具体要求。
优选地(但并非必需)，图像传感器和衬底上的焊料密封环焊盘的宽度均在约60-200微米的范围内。气孔长度适当地根据焊料密封环结构中的焊料密封环焊盘的宽度而确定(如图10a和10b或11a和11b所示)。气孔开口的截面面积相应地由焊料密封环焊盘的开口部分的长度、以及在焊料组装时形成的焊料密封环的高度来确定。优选地(但并非必需)，焊料密封环焊盘的开口部分的长度在约20-500微米的范围内，而在焊料组装之后，焊料密封环的高度在约20-100微米的范围内。
图12a和12b示出了另一示例性实施方案，其中图像传感器和衬底的各自的焊料密封环焊盘50a和70a限定了部分盘旋的开环配置。如上所述，位于图像传感器管芯和衬底的相对表面上的焊料密封环焊盘图案彼此形成为镜像。焊料密封环焊盘50a和70a所限定的气孔54穿过在焊料密封焊盘的隔开的重叠端部72a、72b和73a、73b之间形成的狭长地带54a延伸。如此延长的气孔长度用于进一步减少任何颗粒实际进入由形成的焊料密封环结构所围成的空腔的可能性。气孔的截面面积由焊料密封环焊盘的重叠部分之间的间隙(狭长地带的宽度)与组装时焊料密封环的高度来确定。
优选地(但并非必需)，所述间隙在约20-80微米的范围内，所述高度在约20-100微米的范围内。虽然图12a和12b示出了如下示例性配置：其中内端部72a和73a将邻近给定的电子封装的角落区域设置，而外端部72b和73b将沿着电子封装的周边区域、较为靠近中心设置，但是这些端部72a、72b和73a、73b的各自的位置可根据预期的应用的特殊要求而适当改变。
图13a和13b示出了根据本发明另一可选实施方案的、图像传感器管芯和衬底的各自焊料密封环焊盘结构的另一种配置。如图所示，在该实施方案中的焊料密封环焊盘结构包括多个线元件(multiple lineelements)。焊料密封环焊盘50和70的主要元件与图10a和10b的实施方案中的各自的焊料密封环焊盘类似。然而，辅助线元件74a和74b分别附加地设置于其主要元件的环路轮廓之内，并被定位成阻挡主要元件的开口区域(气孔)54。由此，由形成的焊料密封环结构所限定的气孔包括两条通道，这两条通道穿过形成于隔开的主要线元件50和70以及辅助线元件74a和74b的重叠部分之间的狭长地带54b。
对于根据该实施方案而形成的气孔54的设计考虑类似于如上所述的、与前述实施方案有关的设计考虑。气孔54的截面面积从而可以采用与图12a和12b的实施方案相同的方式确定，即由焊料密封环焊盘元件的重叠部分之间的间隙(狭长地带的宽度)与组装时焊料密封环的高度来确定。
如图所示，从外部进入气孔54的入口可以像图10a和10b所示的焊料密封环结构的实施方案的气孔入口那样形成。依靠通道延长部分54b所提供的经延长的气孔长度，如前述实施方案那样，用于减少任何颗粒最终进入由形成的焊料密封环结构所围成的空腔的可能性。
图14a和14b示出了分别形成于图像传感器和衬底上的焊料密封环焊盘结构的另一实施方案。该实施方案中的配置类似于如图13a和13b所示的实施方案的配置，而不同之处在于各附加的线元件75a和75b位于其主要元件50和70的环路轮廓外部，而不是内部。
图15a和15b示出了根据本发明再一个实施方案的、分别形成于图像传感器和衬底上的焊料密封环焊盘结构的配置。在该实施方案中，焊料密封环焊盘之一，即形成于(图15b所示的实施例中的)衬底上的焊料密封环焊盘70b为闭环配置，而(形成于图15a所示的实施例中的图像传感器上的)另一个焊料密封环焊盘50如前述实施方案那样为开环配置。采用该焊料密封环焊盘配置，熔化的焊料仅在图像传感器的焊料密封环焊盘50的开口区域没有直接焊料可浸润焊盘支撑，从而形成开口结构54d(图15c)。
图15c描述了形成的电子封装的剖视图。图16a、16b和16c描述了相反配置的电子封装的实施方案。在该配置中，(形成于图16a所示的实施例中的图像传感器上的)焊料密封环焊盘50b为闭环配置，而形成于(图16b所示的实施例中的)衬底上的焊料密封环焊盘70为开环配置，从而抵靠衬底、穿过其焊料密封环焊盘中的开口而限定出气孔54e。
图15c或16c中示出的气孔结构54d或54e可以小于前述段落中公开的其他实施方案中的气孔结构。图17a和17b示出了根据本发明又一个示例性实施方案的、分别形成于图像传感器和衬底上的焊料密封结构的又一种配置。该实施方案将并入的配置特征进行组合，以形成图13a和13b以及图15a、15b和15c的实施方案中气孔结构。
根据本发明，在适合于预期应用的情况下，本文所公开的各种焊料密封结构配置可适当进行组合。图18a和18b示出了将例如在前述段落中描述的配置特征进行组合的另一示例性实施方案。焊料密封环焊盘配置50和70b中的一个可形成于图像传感器管芯上，而另一个则可以形成于相应的衬底上。为了简便和清晰起见而省略了进一步的说明。
由根据本发明的一个方面形成的焊料密封环结构所提供的气孔，能够在使封装最小限度暴露于进入封装的污染敏感区的颗粒的情况下，提供在制作电子封装时所需的通风。然而，还期望采取附加的密封措施，以阻挡气孔并进一步减少颗粒进入图像传感区中和湿气侵入到图像传感区中的可能性。为此，在电子封装的优选实施方案中，也可以采用至少阻挡气孔区域的聚合物密封措施。根据本发明而形成的电子封装的显著优点在于，焊料密封环结构简单且容易适应这种附加的聚合物密封。
为了进行更好的理解，可考虑在形成不具有如本发明的焊料密封环结构那样的特征的聚合物结构时存在的实际困难。一般地，通过分配环氧树脂或类似物而将其应用于密封区域周围。如果采用普通低粘性的底部填充(underfill)材料，那么该材料往往由于表面张力而非常容易流入内部。由于这种材料可非常容易且非常快速地流动几毫米，因此它必定覆盖至少某些图像传感区，然而为了执行适当的操作当然必须保持图像传感区的清洁。由于该原因，高粘性的聚合物材料一般更适于图像传感应用。但是，即使高粘性的聚合物材料也存在污染图像传感区的相当大的可能性，因为图像传感区通常形成为保持非常接近图像传感器管芯的边缘。充分分配这种高粘性的聚合物材料也存在采用常规的低粘性底部填充材料不会遇到的实际挑战，从而使得该过程的成本更高，而且在某些情况下会受到抑制。
此外，引入具有如本文所公开的气孔的焊料密封环结构，可使得普通低粘性的聚合物材料安全地用于附加的密封。所施加的聚合物材料可能会像平常一样由于表面张力而流动。然而，当聚合物材料环绕焊料密封环结构流动以填充和阻挡所述结构的气孔时，其事实上进一步迁移到焊料密封环结构所包围的空腔中这一动作，将受到自然残存在其内的气压的有效阻止。
需要注意的一点是，对于聚合物材料迁移流动到密封环结构空腔中的这种自然阻力的程度，可以随着对于并入密封环结构中的配置特征的实际选择而改变。例如，采用图10a和10b中示出的焊料密封环焊盘配置而形成的焊料密封环结构在气孔和图像传感区之间没有设置障碍。虽然残存的气压在宏观上会阻挡聚合物材料流入内部，但是在微观上由于表面张力而可能会出现一定量的树脂渗透侵入空腔中。在这点上，采用与图12a和12b中示出的配置相当的焊料密封环焊盘配置而形成的焊料密封环结构可以是优选的。这种焊料密封环结构会给迁移流动而实际到达设置于空腔中的图像传感区这一动作设置更长的通道。
另一点需要注意的是，本发明的密封结构比如图2所示的陶瓷封装那样的其他普遍的电子封装产生实质上更好的密封性能。在典型的陶瓷封装中，环氧树脂密封结构沿着封装的整个周边设置于陶瓷衬底和玻璃盖之间。相反地，根据本发明形成的电子封装可以包括仅需设置于某个气孔区域的聚合物密封。由于湿气侵入可能主要通过聚合物密封部分而出现在两种结构中，因此结构所允许的湿气侵入程度在很大程度上取决于所采用的聚合物密封部分的实际面积。当然，在本发明的电子封装中该聚合物密封部分是相当小的。因此，预期其整体密封性能会超过陶瓷封装的密封性能。
在湿气侵入方面，IMEC，VZW封装中所采用的完全气密密封方法理想上会产生最好的结果，但是这种结果是在以采取足够的措施来克服制作中的那些重要困难(如在前述段落中所讨论的)为代价的情况下，采用该方法达到的。刚刚描述的根据本发明实施方案形成的电子封装，在密封性能上非常接近气密密封封装，其中仅在较小区域(气孔)采用非气密聚合物密封，而在其他周围区域采用气密密封。
图19a-19c和20a-20f示出了根据本发明的一个示例性实施方案的、在不同制作阶段的电子封装的图像传感器和衬底晶片的一系列示意性剖视图。用于形成本发明的电子封装的工艺步骤一般包括图像传感器晶片的焊料凸点形成，以形成一个或多个图像传感器管芯42，如图19a-19c所示；衬底的制作，如图20a-20d所示；以及各图像传感器管芯42和单元衬底60的组装，如图20e-20f所示。这些视图是沿着图5a和5b中所指出的器件的几乎相同的剖面线C绘制的。
在形成根据本发明的示例性电子封装时，图像传感半导体晶片41通常设有多个管芯，而各管芯42具有形成于晶片正面的集成电路，且具有多个焊接盘。晶片已在其正面上方形成了构图的钝化层，以保护下面的集成电路。开口相应地设置于焊接盘处的构图的钝化层中。所形成的图像传感管芯中的每一个在其正面或光接收面限定至少一个图像传感区。
晶片凸点的形成是一种已使用多年的公知技术，其最初的教导来自第3,292,240号、转让给IBM的、题为“制造超小型功能部件的方法”的美国专利。多种凸点材料也是本领域所公知的，包括金、镍、铜和焊料合金。这些材料中的一些可用于形成本发明中的电子封装，但是在以下段落中描述的实施方案中优选采用焊料凸点。
典型的晶片焊料凸点形成工艺包括形成至少一个构图的金属层，用以将倒装芯片凸点焊盘连接至晶片上的焊接盘。用于倒装芯片焊料凸点焊盘的金属化层可以是所谓的凸点下金属化层(UBM)，并通常采用多层结构来提供多种功能，例如，对焊接盘的良好附着力、防止焊料凸点材料扩散的良好扩散势垒功能、对给定的焊料材料的良好可浸润性、以及良好的氧化保护。
用于形成倒装芯片焊料凸点焊盘48的UBM系统有多种，而这些系统在本领域中也已使用了许多年。其中包括TiW/Cu、Al/NiV/Cu以及无电镀的Ni/Immersion Au。为了简便和清晰起见而省略了详细说明，因为典型的UBM系统、金属层的合成物以及相应的层厚度都是精通倒装芯片焊料凸点形成领域的人员所熟知的。
本发明与传统倒装芯片焊料凸点形成的不同之处在于，额外形成了焊料密封环焊盘50和70。除了在所形成的电子封装中形成了倒装芯片焊料凸点焊盘之外，还形成了焊料密封环焊盘50和70。
一般地，具有环形或矩形形状的倒装芯片焊料凸点焊盘48在焊接盘上直接形成。在矩形形状中，对角落进行平滑配置。各个焊盘的尺寸被确定为与相邻焊盘之间保持足够距离。如果距离不够大，则需在重新分配工艺中对倒装芯片焊料凸点焊盘进行重新定位，使其从原始焊接盘位置移动到所形成的焊料凸点焊盘之间具有足够间距的位置。在优选实施方案中，焊料凸点焊盘尺寸(在圆形的情况下为直径，而在矩形的情况下则为短边和长边的长度)可以为80-150微米，但是并不局限于此。在形成倒装芯片焊料凸点焊盘时所采用的典型的设计原则，是精通倒装芯片凸点形成领域的人员所熟知的，因此在本文中不再进一步详细阐述。
在前面的段落中已经描述了焊料密封环焊盘50，因此在此不再进一步描述。转向对优选采用的焊料的材料合成物进行描述，焊料是电子封装领域中所使用的普通互连材料。一般地，焊料的主要元素为锡(Sn)和铅(Pb)。Pb含量大于70％(其余主要为Sn)的焊料通常称作高铅焊料。这种焊料具有相对较高的熔化温度，并且用于需要高温度可靠性(稳定性)的应用中。
最常用的焊料材料包含大约63％的Sn，其余主要为Pb。这种焊料通常称作共晶焊料，因为其合成物几乎为Sn-Pb二元合金系统的共晶合成物。该材料往往具有最低的熔化温度，或者熔化温度约为183℃。
由于考虑到环境问题而在工业中转向采用无铅焊料，因此无铅焊料将可能很快取代共晶焊料而作为选择的材料。该材料通常是基于Sn的，其中具有较少百分比的Cu和/或Ag或少量的Cu和/或Ag的合成物。该材料的熔化温度在大约205℃-210℃之间，略高于共晶焊料的熔化温度。根据本发明，可以根据预期的应用中的要求和性能，采用本领域公知的任何适当的焊料材料。
有许多本领域公知的技术可用来形成倒装芯片焊料凸点焊盘和焊料密封环焊盘，例如溅射、电镀、无电电镀等。用于在焊料凸点焊盘和焊料密封环焊盘上方形成焊料凸点的许多技术也是公知的，其中包括电镀、印刷等。
本发明并不局限于用于形成焊料凸点焊盘或焊料凸点的任何特定技术。然而，下面将以电镀为例进行说明。
根据本发明的一个方面，除了形成倒装芯片凸点焊盘和焊盘上方的焊料凸点之外，还形成焊料密封环焊盘和焊盘上方的焊料凸点。优选地(但并非必需)，UBM焊盘和焊盘上方的焊料凸点可通过采用电镀技术形成。在该技术中，如图19a-19c所示，例如所谓的“种子层”的一个或多个金属层49a通过溅射而设置于图像传感器晶片41上方。在该技术中采用的典型的金属层优选(但并非必需)包括厚度约为1000-3000埃的TiW层、以及位于TiW层上方的厚度约为2000-10000埃的铜层。
适当的光致抗蚀剂(PR)材料通过旋转涂覆或类似方式涂覆于晶片上方。该PR材料的厚度可优选(但并非必需)为约20-80微米。如图19b所示，构图的PR层49b通过光刻技术形成。如果将要形成无铅焊料凸点，则可在暴露的区域上方生长铜(Cu)和Sn(或Sn-Ag合金)层。在这种应用中，Cu层的厚度可以约为2-20微米，而Sn(或Sn-Ag合金)层的厚度可以约为20-80微米。之后，通过例如“PR剥离(striping)”的标准半导体工艺去除构图的PR层49b，通过金属蚀刻去除种子层49a。然后，使晶片经受焊料回流工艺。图19c示出了所形成的图像传感器晶片的剖视图，其中所形成的图像传感器晶片具有倒装芯片焊料凸点焊盘48、焊料密封环焊盘50、倒装芯片焊料凸点46a以及焊料密封环52。用于倒装芯片凸点和焊料密封环的焊料凸点的高度可优选(但并非必需)约为40-120微米。
在本发明的电子封装的示例性实施方案中，在图像传感器和衬底上，焊接接点两侧优选形成有倒装芯片焊料凸点焊盘和焊料密封环焊盘。然而，焊料凸点可形成于焊接接点两侧中的任意一侧或形成于焊接接点两侧。上述示例性实施方案示出了其中焊料凸点形成于图像传感器一侧的情况。
衬底61可以单独制造。该衬底优选最初配置成具有较大面积的晶片或板的形式，以便采用与在半导体晶片上形成多个管芯相同的方式、采用批处理工艺形成多个单元衬底60。一般地，衬底材料优选包括足够的：透明度、机械硬度和化学稳定性——如预期的应用所需要的那样。
衬底材料不但必须具有足够的化学稳定性和机械稳定性，以经受住在必要的制作步骤中将会经历的温度和处理极限，而且还必须对预期的环境因素具有足够的抵抗力，以使得所形成的器件具有预期的使用寿命。
用于工作在可见光波长范围内的图像传感器的优选的衬底材料，为本领域中公知的适于光学应用的任何适当的玻璃材料。这种玻璃材料往往具有适当的化学和温度稳定性，并且可以容易地以合理的成本从多种来源中获得。
根据预期的应用的要求，衬底可以在其一个或多个表面上涂覆至少一层薄膜层，以提高穿过它的光透射性。这种涂层可以是精通光学领域的人员所熟知的所谓的抗反射涂层(ARC)，以使得所感兴趣的整个光谱区上的光的反射损耗最小化。类似地，衬底可在其一个或多个表面上涂覆至少一层薄膜层，以提高或降低特定范围波长范围的光透射性。这种涂层是光学领域中公知的“光学滤波”类型的涂层。例如，以与蜂窝电话摄像头模块中使用的红外(IR)截止滤光玻璃类似的方式来使用的IR截止滤光涂层。
在衬底61的正面上形成至少一个构图的金属层62，以制作电互连线。然后，在构图的金属层上形成至少一个构图的钝化层64，以保护通过构图的金属层而限定的互连线。该构图的钝化层形成有开口，以便在衬底侧制作焊接盘。这些焊接盘使得能够在衬底和图像传感器、外部系统、焊料密封环以及其他组件(如果需要的话)的互连线之间形成互连。
该构图的金属层可通过本领域中公知的任何适当的半导体制作工艺而形成。例如，它可以通过一系列工艺而形成，例如通过溅射而沉积金属层、通过旋转涂覆而涂覆PR、利用光刻工艺并采用曝光和显影步骤而对PR层进行构图、通过金属蚀刻而去除所形成的金属层的一部分、以及通过剥离而去除PR。构图的钝化层同样可通过本领域中公知的任何适当的制作工艺而形成。
在制造成本和提高可靠性方面，聚合物钝化材料可能比例如硅氧化物或硅氧化物/氮化物的无机钝化材料更适合本发明的电子封装。有许多在商业上可用于该应用的聚合物材料，例如由日本的SumitomoBakelite提供的CRC 8600，其为一种正光敏材料。采用这种材料的构图的钝化层可通过一系列工艺形成，其中例如包括通过旋转涂覆而涂覆聚合物钝化材料，利用光刻工艺并通过曝光、显影和固化步骤而对该层进行构图。所形成的聚合物钝化层的典型厚度优选约为5微米，但是如果需要的话可以为3-20微米范围内的任何值。
根据本发明，如果焊接盘本身并非充分适于形成焊接接点，那么衬底可优选(但并非必需)进一步包括形成于焊接盘上方的UBM焊盘。此外，根据本发明，衬底可优选(但并非必需)进一步包括形成于UBM焊盘上方的倒装芯片焊料凸点和焊料密封环。
在本发明中，为了方便起见，可适当确定倒装芯片焊料凸点焊盘66开口的尺寸以及焊料密封环焊盘70开口的尺寸。倒装芯片焊料凸点焊盘开口可形成为圆形或矩形形状，以对应于图像传感器管芯的形状。在圆形情况下倒装芯片焊料凸点焊盘开口的直径，或者在在矩形情况下倒装芯片焊料凸点焊盘开口的短边或长边的长度可以约为80-150微米。焊料密封环焊盘70开口的宽度可约为60-200微米，与图像传感器管芯的尺寸几乎一样。
根据本发明，外部焊盘68开口的形状可以为圆形、矩形或任何适当的形状(如果需要的话)。图7或8中显示的电子封装的实施方案被示出为具有圆形的焊盘开口，而图9a和9b中显示的电子封装的实施方案被示出为具有矩形的焊盘开口。优选采用更大的尺寸和间隔，以提高焊接接点的可靠性。优选地(但并非必需)，焊盘尺寸可大于300微米，而相邻焊盘之间的间隔可大于200微米。
图7中示出的电子封装包括附着至外部接线端68的焊料球58。该结构可通过所谓的晶片级球安装工艺而形成。该工艺包括通过使用丝网印刷术或类似的技术而在外部接线端上应用助焊剂、以及在其上具有助焊剂的这些外部接线端上放置焊料球。然后，在焊料回流烘箱上对衬底进行焊料回流，焊料球通过该步骤而熔化并浸润到外部接线端上。为了使这种情况适当地出现，外部接线端需要与倒装芯片焊料凸点焊盘或焊料密封环焊盘相同的UBM。在回流之后进行适当清洁，以去除任何助焊剂残余(如果需要的话)。这些工艺都是精通半导体封装领域的人员所熟知的。
然后进行图像传感器管芯与衬底的组装。首先，需要借助于本领域中公知的适当的半导体晶片分割工艺、通过划片线43对图像传感器晶片41进行划片，以分离出各个图像传感器管芯42。之后，可以借助于精通倒装芯片组装领域的人员所熟知的标准倒装芯片安装工艺，将图像传感器管芯组装于衬底上。该工艺通常顺序地包括拾取、倒装和放置动作。通常包括在必要的倒装芯片接合区域应用助焊剂。
一种常用的技术通常被称作“浸蘸”。在该技术中，在将图像传感器管芯放置在衬底上之前，先将图像传感器管芯放置在具有薄的助焊剂层的助焊剂台上。图像传感器管芯与衬底的组件被加热到给定焊接材料的熔化温度以上，从而使焊料凸点和焊料密封环可熔化并浸润到焊盘上。该焊料回流工艺通常通过采用传送带式烘箱而进行。
倒装芯片焊接接点46作为该工艺的结果而形成于分别位于图像传感器和衬底上的倒装芯片焊料凸点焊盘48和66之间。同时，焊料密封环52形成于分别位于图像传感器和衬底上的焊料密封环焊盘50和70之间。根据本发明，焊料密封环52上具有气孔结构54。如上所述，气孔结构54提供了这样一种通道：当焊料密封环形成有下塌时，空气可通过该通道排出。优选地，气孔结构由焊料密封环焊盘结构来确定。如在前面的段落中所描述的那样，图10-18示出了多种配置。
图6a-6b中示出的电子封装的实施方案包括用于阻挡气孔54的聚合物密封结构56。该聚合物密封结构可通过本领域中公知的任何适当方式而形成。例如，该聚合物密封结构可通过使环氧树脂材料或类似物分配而形成。一般采用两种分配技术。一种分配技术为针滴(needle dispensing)，而另一种为喷射滴胶。而喷射滴胶在生成品率方面是更优选的。分配工艺是精通电子封装领域的人员所熟知的技术，因此为了简便和清晰起见而省略了对其进行进一步的详细说明。
衬底可以包括供分配设备用来确定分配位置的关键标记，从而提高定位准确性和生成品率。在分配之后进行固化，以使得聚合物材料变硬。
然后对衬底进行划片以分离出各个单元衬底，从而完成本发明的电子封装的实施方案40。
图21示出了在本发明的示例性实施方案中实现的电子封装，其示意性地组装在例如数字照相机的PCB 80的外部系统上。
发明方式
虽然已经结合具体实施方案详细描述了本发明，但是可以理解，可以采用不同于以上讨论的各种修改，而并不脱离本发明的精神或范围。例如，等价部件可以取代所示或所描述的具体部件，而某些特征可独立于其它特征，并且在某些情况下，可颠倒或插入制造或组装步骤的特定组合，所有这些并不背离由所附权利要求限定的本发明的精神或范围。
工业应用性
在这种应用中，本发明的电子封装例如可用于CCD或CMOS图像传感器。除了图像传感器之外，本发明的电子封装还可与例如线传感器或点传感器的其他光传感器一起使用。在同样意义上，本发明的电子封装还可与各种适当类型的图像传感器一起使用，例如对除可见光之外的波长范围敏感的X射线传感器或IR传感器。此外，本发明的电子封装还可用于需要实质空腔围绕物的各种其他半导体器件。典型应用是在MEMS器件中。

Claims (20)

1.一种半导体器件封装，包括：
(a)至少一个半导体管芯，所述半导体管芯具有限定出密封区域的前侧、以及在所述前侧上形成的第一焊料密封环焊盘；
(b)耦合至所述半导体管芯的衬底，所述衬底具有与所述半导体管芯的所述前侧相对的正面，所述衬底具有在所述正面上形成的第二焊料密封环焊盘；以及
(c)焊料密封环结构，其夹于所述半导体管芯的所述第一焊料密封环焊盘和所述衬底的所述第二焊料密封环焊盘之间，所述焊料密封环结构环绕所述密封区域的实质部分在外围延伸，从而在所述密封区域、在所述半导体管芯和所述衬底之间基本围出空腔，所述焊料密封环结构包括至少一个通风部分，所述至少一个通风部分抵靠所述衬底和所述半导体管芯的至少之一而限定出与所述空腔开放连通的气孔。
2.如权利要求1所述的半导体器件封装，进一步包括聚合物密封结构，所述聚合物密封结构被设置成基本阻挡所述气孔。
3.如权利要求1所述的半导体器件封装，其中所述第一和第二焊料密封环焊盘中至少一个限定出基本围绕所述空腔延伸且终止于所述气孔的开环轮廓。
4.如权利要求1所述的半导体器件封装，其中所述第一和第二焊料密封环焊盘中的每一个至少包括彼此隔开的主要线元件和辅助线元件，所述主要线元件限定出基本环绕所述空腔延伸且终止于所述气孔的开环轮廓，所述辅助线元件靠近所述气孔设置，以跨过所述气孔凸出。
5.如权利要求4所述的半导体器件封装，其中所述辅助线元件设置于所述空腔外部。
6.如权利要求4所述的半导体器件封装，其中所述辅助线元件设置于所述空腔内部。
7.如权利要求3所述的半导体器件封装，其中所述开环轮廓包括一对重叠的端部，所述一对重叠的端部以相互隔开的方式设置，以限定出在所述空腔和所述气孔之间延伸的细长通道。
8.如权利要求3所述的半导体器件封装，其中所述第一和第二焊料密封环焊盘中的另一个限定出基本环绕所述空腔延伸且横穿所述气孔的闭环轮廓。
9.如权利要求8所述的半导体器件封装，其中所述第一和第二焊料密封环焊盘中的每一个至少包括彼此隔开的主要线元件和辅助线元件，所述第一和第二密封环焊盘中的所述一个的所述主要线元件限定出所述开环轮廓，其辅助线元件靠近所述气孔设置，以跨过所述气孔凸出。
10.如权利要求1所述的半导体器件封装，其中所述半导体管芯包括图像传感器，所述密封区域构成所述图像传感器的图像传感区，所述衬底由对预定波长范围内的光基本透明的材料构成。
11.如权利要求10所述的半导体器件封装，其中所述衬底包括在其至少一个表面上形成的薄膜涂层，用以改变透过所述表面的所述预定波长范围内的光的透射率。
12.一种半导体器件封装，包括：
(a)半导体管芯，其具有多个电接线端和电连接至所述多个电接线端的多个倒装芯片焊料凸点焊盘，所述半导体管芯具有限定出密封区域的前侧，所述半导体管芯具有在所述前侧上环绕所述密封区形成的第一焊料密封环焊盘，所述第一焊料密封环焊盘具有预定的轮廓；
(b)耦合至所述半导体管芯的衬底，所述衬底具有正面，并具有至少一个构图的金属层、在所述构图的金属层上形成的至少一个钝化层、多个倒装芯片焊料凸点焊盘、以及第二焊料密封环焊盘，其中所述多个倒装芯片焊料凸点焊盘由所述构图的金属层和所述钝化层限定，并用以结合所述半导体管芯的所述倒装芯片凸点焊盘，所述第二焊料密封环焊盘在所述正面上形成，并与所述第一焊料密封环焊盘基本对准；
(c)多个倒装芯片焊接接点，其连接所述半导体管芯和所述衬底的倒装芯片焊料凸点焊盘；以及
(d)焊料密封环结构，其夹于所述半导体管芯的所述第一焊料密封环焊盘和所述衬底的所述第二焊料密封环焊盘之间，所述焊料密封环结构环绕所述密封区域的实质部分在外围延伸，从而在所述密封区域、在所述半导体管芯和所述衬底之间基本围出空腔，所述焊料密封环结构包括至少一个不连续部分，所述至少一个不连续部分限定出与所述空腔开放连通的气孔。
13.如权利要求12所述的半导体器件封装，进一步包括聚合物密封结构，所述聚合物密封结构被设置成基本阻挡所述气孔。
14.如权利要求12所述的半导体器件封装，所述第一和第二焊料密封环焊盘中的每一个至少包括彼此隔开的主要线元件和辅助线元件，所述第一和第二焊料密封焊盘中的至少一个的所述主要线元件限定出基本环绕所述空腔延伸且终止于所述气孔的开环轮廓，所述第一和第二焊料密封焊盘中的所述至少一个的所述辅助线元件靠近所述气孔设置，以跨过所述气孔凸出。
15.如权利要求12所述的半导体器件封装，其中所述第一和第二焊料密封环焊盘中至少一个形成有基本环绕所述空腔延伸且终止于所述气孔的开环轮廓，所述开环轮廓包括一对重叠的端部，所述一对重叠的端部以相互隔开的方式设置，以限定出在所述空腔和所述气孔之间延伸的细长通道。
16.一种制作半导体器件封装的方法，包括以下步骤：
(a)形成半导体管芯，所述半导体管芯具有在其前侧限定出的密封区域；
(b)形成衬底，所述衬底具有正面；
(c)分别在所述半导体管芯和所述衬底上形成第一和第二焊料密封环焊盘，所述第一和第二焊料密封环焊盘基本彼此对准，所述第一和第二焊料密封环焊盘中至少一个限定出开环轮廓；以及
(d)将所述半导体管芯倒装安装到所述衬底上，以形成夹于所述半导体管芯和所述衬底的所述第一和第二焊料密封环焊盘之间的焊料密封环结构，所述焊料密封环结构环绕所述密封区域的实质部分外围地延伸，从而在所述密封区域、在所述半导体管芯和所述衬底之间基本围起空腔，所述焊料密封环结构包括至少一个通风部分，所述至少一个通风部分抵靠所述衬底和所述半导体管芯的至少之一而限定出与所述空腔开放连通的气孔。
17.如权利要求16所述的方法，进一步包括在步骤(d)之前的下列步骤：
(1)形成多个倒装芯片焊料凸点焊盘，其连接所述焊料密封环焊盘和形成于所述半导体管芯上的电接线端；
(2)在所述倒装芯片焊料凸点焊盘上方、以及在所述半导体管芯上的所述第一和第二焊料密封环焊盘之一上方形成多个焊料凸点；
(3)在所述衬底上形成至少一个构图的金属层；以及
(4)在所述衬底的所述构图的金属层上形成至少一个构图的钝化层。
18.如权利要求17所述的方法，其中所述步骤(d)进一步包括以下步骤：形成多个倒装芯片焊接接点，以便通过所述构图的金属层和钝化层将所述半导体管芯上的所述倒装芯片焊料凸点焊盘连接至在所述衬底上限定的各个倒装芯片凸点焊盘。
19.如权利要求16所述的方法，进一步包括以下步骤：在所述半导体管芯和所述衬底之间且靠近所述气孔处形成聚合物密封结构，所述聚合物密封结构基本阻挡所述气孔。
20.如权利要求16所述的方法，进一步包括在所述步骤(d)之前在所述衬底上形成多个焊接球的步骤。
CNB2005800374418A 2004-11-08 2005-11-07 图像传感器的电子封装及其封装方法 Active CN100550402C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040090584A KR100498708B1 (ko) 2004-11-08 2004-11-08 반도체 소자용 전자패키지 및 그 패키징 방법
KR1020040090584 2004-11-08

Publications (2)

Publication Number Publication Date
CN101053080A true CN101053080A (zh) 2007-10-10
CN100550402C CN100550402C (zh) 2009-10-14

Family

ID=36315465

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800374418A Active CN100550402C (zh) 2004-11-08 2005-11-07 图像传感器的电子封装及其封装方法

Country Status (6)

Country Link
US (2) US7141869B2 (zh)
JP (1) JP4664372B2 (zh)
KR (1) KR100498708B1 (zh)
CN (1) CN100550402C (zh)
TW (1) TWI299894B (zh)
WO (1) WO2006049473A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102468313A (zh) * 2010-10-28 2012-05-23 索尼公司 成像器件封装、制造成像器件封装的方法以及电子装置
CN103395735A (zh) * 2013-08-05 2013-11-20 天津大学 微机电系统器件的封装结构
CN103715210A (zh) * 2012-10-09 2014-04-09 胜开科技股份有限公司 高解析相机模块的结构及制造方法
CN109748235A (zh) * 2018-12-29 2019-05-14 深迪半导体(上海)有限公司 一种半导体器件及其密封腔体制造工艺和图案转移版
CN111370498A (zh) * 2020-03-23 2020-07-03 中国科学院长春光学精密机械与物理研究所 一种探测器小型永久高真空腔体及制备方法
CN113035816A (zh) * 2021-03-08 2021-06-25 晨宸辰科技有限公司 封装结构和方法、半导体器件和电子设备

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7470142B2 (en) * 2004-06-21 2008-12-30 Sang-Yun Lee Wafer bonding method
CN100446243C (zh) * 2002-03-19 2008-12-24 Nxp股份有限公司 堆叠有绝缘腔的芯片
JP3742057B2 (ja) 2002-12-25 2006-02-01 株式会社バッファロー 無線情報通信における電波状態の解析技術
US7375431B1 (en) 2005-03-18 2008-05-20 National Semiconductor Corporation Solder bump formation in electronics packaging
TWI281239B (en) * 2005-05-11 2007-05-11 Advanced Semiconductor Eng CIS package and method thereof
TW200644261A (en) 2005-06-06 2006-12-16 Megica Corp Chip-package structure and manufacturing process thereof
US7781886B2 (en) 2005-06-14 2010-08-24 John Trezza Electronic chip contact structure
US7838997B2 (en) 2005-06-14 2010-11-23 John Trezza Remote chip attachment
US7215032B2 (en) 2005-06-14 2007-05-08 Cubic Wafer, Inc. Triaxial through-chip connection
US7560813B2 (en) 2005-06-14 2009-07-14 John Trezza Chip-based thermo-stack
US8154131B2 (en) 2005-06-14 2012-04-10 Cufer Asset Ltd. L.L.C. Profiled contact
US7786592B2 (en) 2005-06-14 2010-08-31 John Trezza Chip capacitive coupling
US8456015B2 (en) 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US7851348B2 (en) 2005-06-14 2010-12-14 Abhay Misra Routingless chip architecture
US7687400B2 (en) 2005-06-14 2010-03-30 John Trezza Side stacking apparatus and method
US7521806B2 (en) 2005-06-14 2009-04-21 John Trezza Chip spanning connection
US7534722B2 (en) 2005-06-14 2009-05-19 John Trezza Back-to-front via process
TWI281700B (en) * 2005-08-11 2007-05-21 Ind Tech Res Inst Method and device for enhancing solderability
US7303935B2 (en) * 2005-09-08 2007-12-04 Teledyne Licensing, Llc High temperature microelectromechanical (MEM) devices and fabrication method
US7635077B2 (en) * 2005-09-27 2009-12-22 Honeywell International Inc. Method of flip chip mounting pressure sensor dies to substrates and pressure sensors formed thereby
JP4184371B2 (ja) * 2005-10-03 2008-11-19 日本テキサス・インスツルメンツ株式会社 半導体チップ、半導体装置およびそれらの製造方法
JP4834369B2 (ja) * 2005-10-07 2011-12-14 ルネサスエレクトロニクス株式会社 半導体装置
US20070090478A1 (en) * 2005-10-18 2007-04-26 Po-Hung Chen Image sensor package structure
KR100870820B1 (ko) * 2005-12-29 2008-11-27 매그나칩 반도체 유한회사 이미지 센서 및 그의 제조방법
US7547576B2 (en) * 2006-02-01 2009-06-16 International Business Machines Corporation Solder wall structure in flip-chip technologies
KR100748722B1 (ko) * 2006-04-03 2007-08-13 삼성전자주식회사 미소소자 패키지 모듈 및 그 제조방법
US7687397B2 (en) 2006-06-06 2010-03-30 John Trezza Front-end processed wafer having through-chip connections
JP4802907B2 (ja) * 2006-07-25 2011-10-26 パナソニック株式会社 半導体実装構造
TWI423665B (zh) * 2006-10-10 2014-01-11 Pentax Ricoh Imaging Co Ltd 角速度偵測設備
KR100788280B1 (ko) 2006-12-29 2007-12-27 옵토팩 주식회사 반도체 소자 패키지 및 그 패키징 방법
TW200834756A (en) * 2007-02-01 2008-08-16 Advanced Semiconductor Eng Package and method of making the same
US7670874B2 (en) 2007-02-16 2010-03-02 John Trezza Plated pillar package formation
US7883937B1 (en) * 2007-04-30 2011-02-08 Altera Corporation Electronic package and method of forming the same
US20090032925A1 (en) * 2007-07-31 2009-02-05 England Luke G Packaging with a connection structure
KR100876107B1 (ko) * 2007-08-17 2008-12-26 삼성전기주식회사 웨이퍼 레벨 패키지 및 그 제조방법
EP2034718A1 (en) * 2007-09-05 2009-03-11 THOMSON Licensing System and method for positioning and fixing an image sensor to a beamsplitter
KR20090052576A (ko) * 2007-11-21 2009-05-26 삼성전기주식회사 반도체 패키지
KR101043644B1 (ko) * 2008-02-22 2011-06-27 주식회사 바른전자 접합용 구조물 및 이를 이용한 기판 접합 방법
US7888758B2 (en) * 2008-03-12 2011-02-15 Aptina Imaging Corporation Method of forming a permanent carrier and spacer wafer for wafer level optics and associated structure
US9147812B2 (en) * 2008-06-24 2015-09-29 Cree, Inc. Methods of assembly for a semiconductor light emitting device package
US20100289104A1 (en) * 2009-05-14 2010-11-18 Optopac Co., Ltd. Photosensor package
TWI475663B (zh) * 2009-05-14 2015-03-01 Qualcomm Inc 系統級封裝
KR100976812B1 (ko) * 2010-02-08 2010-08-20 옵토팩 주식회사 전자 소자 패키지 및 그 제조 방법
KR100976813B1 (ko) 2010-04-23 2010-08-20 옵토팩 주식회사 전자 소자 패키지 및 그 제조 방법
US8933567B2 (en) 2010-05-21 2015-01-13 Qualcomm Incorporated Electrically broken, but mechanically continuous die seal for integrated circuits
TW201338139A (zh) * 2012-03-09 2013-09-16 Azurewave Technologies Inc 用於降低整體厚度的影像感測模組
US9418971B2 (en) * 2012-11-08 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure including a thermal isolation material and method of forming the same
US9263377B2 (en) * 2012-11-08 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. POP structures with dams encircling air gaps and methods for forming the same
US9231124B2 (en) 2013-09-25 2016-01-05 Delphi Technologies, Inc. Ball grid array packaged camera device soldered to a substrate
US9230739B2 (en) 2013-10-29 2016-01-05 Uchicago Argonne, Llc PLZT capacitor on glass substrate
US9627573B2 (en) 2014-02-21 2017-04-18 Maxim Integreated Products, Inc. Optical sensor having a light emitter and a photodetector assembly directly mounted to a transparent substrate
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
JP6416269B2 (ja) * 2014-08-26 2018-10-31 シャープ株式会社 カメラモジュール
US9997554B2 (en) * 2014-12-24 2018-06-12 Stmicroelectronics Pte Ltd Chip scale package camera module with glass interposer having lateral conductive traces between a first and second glass layer and method for making the same
US10107662B2 (en) 2015-01-30 2018-10-23 Honeywell International Inc. Sensor assembly
WO2016144039A1 (en) 2015-03-06 2016-09-15 Samsung Electronics Co., Ltd. Circuit element package, manufacturing method thereof, and manufacturing apparatus thereof
WO2017014072A1 (ja) 2015-07-23 2017-01-26 ソニー株式会社 半導体装置およびその製造方法、並びに電子機器
CN105097862A (zh) * 2015-08-28 2015-11-25 苏州晶方半导体科技股份有限公司 影像传感器封装结构及其封装方法
JP2017143092A (ja) 2016-02-08 2017-08-17 ソニー株式会社 ガラスインタポーザモジュール、撮像装置、および電子機器
US10477737B2 (en) 2016-05-04 2019-11-12 Samsung Electronics Co., Ltd. Manufacturing method of a hollow shielding structure for circuit elements
US10477687B2 (en) 2016-08-04 2019-11-12 Samsung Electronics Co., Ltd. Manufacturing method for EMI shielding structure
KR102551657B1 (ko) 2016-12-12 2023-07-06 삼성전자주식회사 전자파 차폐구조 및 그 제조방법
US10002844B1 (en) 2016-12-21 2018-06-19 Invensas Bonding Technologies, Inc. Bonded structures
US10508030B2 (en) 2017-03-21 2019-12-17 Invensas Bonding Technologies, Inc. Seal for microelectronic assembly
FR3065115B1 (fr) * 2017-04-10 2020-01-24 Ulis Boitier hermetique pour un detecteur de rayonnement infrarouge
US10594020B2 (en) 2017-07-19 2020-03-17 Samsung Electronics Co., Ltd. Electronic device having antenna element and method for manufacturing the same
KR102373931B1 (ko) 2017-09-08 2022-03-14 삼성전자주식회사 전자파 차폐구조
WO2019108986A1 (en) * 2017-11-30 2019-06-06 Michael Munoz Internet of things (iot) enabled wireless sensor system enabling process control, predictive maintenance of electrical distribution networks, liquid and gas pipelines and monitoring of air pollutants including nuclear, chemical, and biological agents using attached and/or embedded passive electromagnetic sensors
US11380597B2 (en) 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
US10923408B2 (en) 2017-12-22 2021-02-16 Invensas Bonding Technologies, Inc. Cavity packages
US11004757B2 (en) 2018-05-14 2021-05-11 Invensas Bonding Technologies, Inc. Bonded structures
CN108391042B (zh) * 2018-05-21 2023-09-19 光速视觉（北京）科技有限公司 一种真空封装图像传感器芯片的相机图像转换系统
US10868061B2 (en) 2018-08-13 2020-12-15 Semiconductor Components Industries, Llc Packaging structure for a sensor having a sealing layer
TWI685125B (zh) * 2018-12-05 2020-02-11 海華科技股份有限公司 影像擷取模組及可攜式電子裝置
EP3771028A1 (en) 2019-07-25 2021-01-27 Nxp B.V. Semiconductor device and method
CN112539846B (zh) * 2020-12-04 2022-04-22 武汉高芯科技有限公司 非制冷红外探测器及其像素级封装结构
KR102610614B1 (ko) * 2021-08-26 2023-12-07 주식회사 아이에이네트웍스 허메틱 실링 패키지 모듈 및 그 제조 방법
CN114725011A (zh) * 2022-03-18 2022-07-08 南京睿芯峰电子科技有限公司 一种气密性芯片结构及其制备方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3292240A (en) 1963-08-08 1966-12-20 Ibm Method of fabricating microminiature functional components
DE3782201T2 (de) 1986-07-16 1993-04-15 Canon Kk Halbleiterphotosensor und verfahren zu dessen herstellung.
JPH0637143A (ja) * 1992-07-15 1994-02-10 Toshiba Corp 半導体装置および半導体装置の製造方法
US5302778A (en) 1992-08-28 1994-04-12 Eastman Kodak Company Semiconductor insulation for optical devices
IL106892A0 (en) 1993-09-02 1993-12-28 Pierre Badehi Methods and apparatus for producing integrated circuit devices
IL108359A (en) 1994-01-17 2001-04-30 Shellcase Ltd Method and device for creating integrated circular devices
US6117707A (en) 1994-07-13 2000-09-12 Shellcase Ltd. Methods of producing integrated circuit devices
US5877042A (en) * 1996-08-28 1999-03-02 Motorola, Inc. Glass/Metal package and method for producing the same
US6117705A (en) 1997-04-18 2000-09-12 Amkor Technology, Inc. Method of making integrated circuit package having adhesive bead supporting planar lid above planar substrate
US6359333B1 (en) * 1998-03-31 2002-03-19 Honeywell International Inc. Wafer-pair having deposited layer sealed chambers
EP0951068A1 (en) * 1998-04-17 1999-10-20 Interuniversitair Micro-Elektronica Centrum Vzw Method of fabrication of a microstructure having an inside cavity
US6566745B1 (en) 1999-03-29 2003-05-20 Imec Vzw Image sensor ball grid array package and the fabrication thereof
JP2000286401A (ja) 1999-03-29 2000-10-13 Miyota Kk 固体撮像装置およびその製造方法
JP2000337959A (ja) * 1999-05-28 2000-12-08 Mitsubishi Electric Corp 赤外線検出器及びその製造方法
JP2001068654A (ja) 1999-06-25 2001-03-16 Sony Corp 固体撮像素子および固体撮像素子の製造方法
JP2001203913A (ja) 2000-01-21 2001-07-27 Sony Corp 撮像装置、カメラモジュール及びカメラシステム
JP4361658B2 (ja) * 2000-02-14 2009-11-11 富士通マイクロエレクトロニクス株式会社 実装基板及び実装方法
JP2001250889A (ja) 2000-03-06 2001-09-14 Matsushita Electric Ind Co Ltd 光素子の実装構造体およびその製造方法
KR100464563B1 (ko) 2000-07-12 2004-12-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조방법
TW454309B (en) 2000-07-17 2001-09-11 Orient Semiconductor Elect Ltd Package structure of CCD image-capturing chip
KR100343432B1 (ko) 2000-07-24 2002-07-11 한신혁 반도체 패키지 및 그 패키지 방법
JP2003204053A (ja) * 2001-03-05 2003-07-18 Canon Inc 撮像モジュール及び該撮像モジュールの製造方法、デジタルカメラ
US20040012698A1 (en) * 2001-03-05 2004-01-22 Yasuo Suda Image pickup model and image pickup device
US6570259B2 (en) * 2001-03-22 2003-05-27 International Business Machines Corporation Apparatus to reduce thermal fatigue stress on flip chip solder connections
JP2003032558A (ja) 2001-07-13 2003-01-31 Nippon Avionics Co Ltd イメージセンサｉｃパッケージおよびその製造方法
US6580174B2 (en) * 2001-09-28 2003-06-17 Intel Corporation Vented vias for via in pad technology yield improvements
US6747348B2 (en) 2001-10-16 2004-06-08 Micron Technology, Inc. Apparatus and method for leadless packaging of semiconductor devices
JP4766831B2 (ja) * 2002-11-26 2011-09-07 株式会社村田製作所 電子部品の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102468313A (zh) * 2010-10-28 2012-05-23 索尼公司 成像器件封装、制造成像器件封装的方法以及电子装置
CN103715210A (zh) * 2012-10-09 2014-04-09 胜开科技股份有限公司 高解析相机模块的结构及制造方法
CN103395735A (zh) * 2013-08-05 2013-11-20 天津大学 微机电系统器件的封装结构
CN103395735B (zh) * 2013-08-05 2015-12-02 天津大学 微机电系统器件的封装结构
CN109748235A (zh) * 2018-12-29 2019-05-14 深迪半导体(上海)有限公司 一种半导体器件及其密封腔体制造工艺和图案转移版
CN109748235B (zh) * 2018-12-29 2022-01-07 深迪半导体(绍兴)有限公司 一种半导体器件及其密封腔体制造工艺和图案转移版
CN111370498A (zh) * 2020-03-23 2020-07-03 中国科学院长春光学精密机械与物理研究所 一种探测器小型永久高真空腔体及制备方法
CN113035816A (zh) * 2021-03-08 2021-06-25 晨宸辰科技有限公司 封装结构和方法、半导体器件和电子设备

Also Published As

Publication number Publication date
CN100550402C (zh) 2009-10-14
TWI299894B (en) 2008-08-11
JP2008519463A (ja) 2008-06-05
WO2006049473A1 (en) 2006-05-11
US7141869B2 (en) 2006-11-28
US20060097335A1 (en) 2006-05-11
TW200625565A (en) 2006-07-16
KR100498708B1 (ko) 2005-07-01
US7384818B2 (en) 2008-06-10
US20070042530A1 (en) 2007-02-22
JP4664372B2 (ja) 2011-04-06

Similar Documents

Publication Publication Date Title
CN101053080A (zh) 图像传感器的电子封装及其封装方法
US6943423B2 (en) Electronic package of photo-image sensors in cellular phone camera modules, and the fabrication and assembly thereof
US6864116B1 (en) Electronic package of photo-sensing semiconductor devices, and the fabrication and assembly thereof
US8487437B2 (en) Electronic device package and method for fabricating the same
US7834926B2 (en) Semiconductor image sensing element and fabrication method therefor, and semiconductor image sensing device and fabrication method therefor
KR100886904B1 (ko) 소정영역 상에 밀봉구조를 갖는 전자 패키지 및 그 방법
US8097895B2 (en) Electronic device package with an optical device
US20080157251A1 (en) Package for semiconductor device and packaging method thereof
CN101232033A (zh) 影像感测器模块与其方法
KR101142347B1 (ko) 포토센서 패키지 모듈 및 제작 방법
CN102237384A (zh) 电子器件封装及其制造方法
KR20220047030A (ko) 이미지 센서 패키지 및 그 패키지 제조방법
CN1518340A (zh) 照相机组件及其制造方法
CN100472790C (zh) 一种光感应的半导体器件的电子封装及其制作和组装
KR20050116760A (ko) 이미지 센서용 패키지
CN113594151B (zh) 半导体封装及其制造方法
CN118380443A (zh) 图像传感器封装
CN1910753A (zh) 蜂窝式电话摄像头模块中的光图像传感器的电子封装及其制造和组装

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant