JP4766831B2 - 電子部品の製造方法 - Google Patents

電子部品の製造方法 Download PDF

Info

Publication number
JP4766831B2
JP4766831B2 JP2003344041A JP2003344041A JP4766831B2 JP 4766831 B2 JP4766831 B2 JP 4766831B2 JP 2003344041 A JP2003344041 A JP 2003344041A JP 2003344041 A JP2003344041 A JP 2003344041A JP 4766831 B2 JP4766831 B2 JP 4766831B2
Authority
JP
Japan
Prior art keywords
bonding
layer
sealing frame
substrate
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003344041A
Other languages
English (en)
Other versions
JP2004194290A (ja
Inventor
好司 村田
広貴 堀口
久保　　竜一
英俊 藤井
直子 相澤
敬 岩本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2003344041A priority Critical patent/JP4766831B2/ja
Priority to US10/713,253 priority patent/US7259032B2/en
Publication of JP2004194290A publication Critical patent/JP2004194290A/ja
Application granted granted Critical
Publication of JP4766831B2 publication Critical patent/JP4766831B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H03H9/0557—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement the other elements being buried in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1085—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a non-uniform sealing mass covering the non-active sides of the BAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/54—Filters comprising resonators of piezo-electric or electrostrictive material
    • H03H9/56—Monolithic crystal filters
    • H03H9/564—Monolithic crystal filters implemented with thin-film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Description

本発明は電子部品の製造方法、特に通信分野における弾性表面波フィルタや圧電薄膜共振子を用いた圧電フィルタ、光信号変調デバイス、高周波デバイスなどの素子を接合基板にフリップチップ実装し、中空封止してなる電子部品の製造方法に関する。
近年の電子機器の小型化、軽量化により、電子部品に対しても多機能化が要求されている。このような背景の中、携帯電話機等の通信装置に使用される弾性表面波装置としての弾性表面波フィルタ（以下ＳＡＷフィルタという）および圧電薄膜共振子を利用した圧電フィルタ（以下ＢＡＷフィルタという）等の圧電部品に対しても同様に小型化、軽量化が求められている。
ＢＡＷフィルタは、開口部または凹部を有するＳｉ基板と、この開口部または凹部上に形成されている少なくとも１層以上の圧電薄膜（例えば、ＺｎＯやＡｌＮからなる）を有する薄膜部の上下面を少なくとも一対の上部電極および下部電極を対向させて挟む構造の振動部とを有する圧電共振子や、Ｓｉ基板に開口部や凹部を設けることなく、下部電極とＳｉ基板との間に空間を形成してなる圧電共振子を、梯子型またはラティス型に構成したものである。このような圧電フィルタにおいては、振動部で発生する厚み縦振動を利用するため、振動空間を確保すると共に、振動部を水分や埃などから保護する必要がある。
また、ＳＡＷフィルタは、水晶やＬｉＴａＯ3 、ＬｉＮｂＯ3 等の圧電基板上にＡｌなどの金属からなる一対のくし型電極部（インターデジタルトランスデューサ、以下、ＩＤＴと略記する）を配置したものである。このような弾性表面波フィルタにおいては、くし型電極部や圧電基板の弾性表面波の伝搬部分などの振動空間を確保すると共に、くし型電極部を水分や埃などから保護する必要がある。
上記のＢＡＷフィルタおよびＳＡＷフィルタでは、アルミナなどのセラミックからなるパッケージの底面にダイボンド剤を塗布し、ＢＡＷフィルタおよびＳＡＷフィルタの素子をダイボンドでパッケージに搭載し、パッケージ内部の端子と素子の電極とをワイヤボンディングにより接続した後、パッケージをリッドによって封止していた。また、上記のＢＡＷフィルタおよびＳＡＷフィルタは、小型化のために、アルミナなどからなるパッケージの底面に電極ランドを形成し、ＢＡＷフィルタおよびＳＡＷフィルタの素子をパッケージにフリップチップボンディングで搭載し、パッケージをリッドによって封止することも行われていた。
しかし、上記のような構造では、ＢＡＷフィルタおよびＳＡＷフィルタの素子を小型化したところで、パッケージが小型化されない限り、ＢＡＷフィルタおよびＳＡＷフィルタの小型化・低背化ができないという問題があった。また、小型のパッケージにかかるコストが高いという問題もあった。さらに、特にＢＡＷフィルタでは、振動部が基板の開口部または凹部に形成されているため、素子のダイシング、実装時の素子のピックアップ、ダイボンドなどの工程における衝撃によって、振動部の破壊が発生するという問題があった。そこで、近年、チップサイズパッケージのＢＡＷフィルタおよびＳＡＷフィルタが提案されている。
チップサイズパッケージのＳＡＷフィルタとして、ＳＡＷフィルタの素子（ＳＡＷ素子）を接合基板に実装した構造が知られている。このＳＡＷ素子を接合基板に実装し、パッケージするときに必要な条件として次のものがある。
（１）ＳＡＷ素子を形成するＩＤＴ（主成分Ａｌ）を周囲環境から遮断し腐食させない中空封止構造。
（２）ＳＡＷ素子の電極から接合基板への電気的な導通。
上記の条件を満たす弾性表面波デバイスの実装構造として、特許文献１および２に記載のものが提案されている。
特許文献１には、ＳＡＷ素子を接合基板にバンプを介してフリップチップ接合するとともに、ＩＤＴ電極やバンプを取り囲む封止枠を接合させて、振動空間を確保しかつ気密封止した弾性表面波デバイスが開示されている。この場合は、バンプおよび封止枠が共にはんだで構成されており、クリーム半田の状態でスクリーン印刷法により接合基板に同時形成した後、溶融し固化させたものである。そして、ＳＡＷ素子を接合基板上に置き、バンプをＳＡＷ素子の入出力電極に接触させ、バンプを加熱加圧して入出力電極に接合させると同時に、はんだ封止枠を素子側シールリングに接合させたものである。
特許文献２も、同じくＳＡＷ素子を接合基板にフリップチップ接合し、かつＩＤＴやバンプを囲むはんだ封止枠を接合させて、気密封止するものである。すなわち、ＳＡＷ素子の表面に入出力電極とシールリングとを設け、接合基板には取出電極とシールリングとを設け、取出電極の上にバンプを形成し、接合基板側シールリング上にはんだ封止枠を設けたものである。バンプはワイヤーボンディング法によって取出電極の上に形成し、はんだ封止枠ははんだペーストを基板側シールリング上に印刷し、リフロー後、洗浄することで形成している。
特許文献１，２では、接合基板側にはんだ封止枠を形成し、かつはんだ封止枠の形成に印刷法を用いているため、次のような問題がある。
上記はんだ封止枠は接合基板が集合基板の状態で形成されるが、接合基板側へはんだを印刷するときに、集合基板上の電極累積ピッチ精度と印刷用メタルマスクの精度との整合性をとらねばならず、封止枠の微細化が困難になる。そのため、素子が大きくなり、取り個数が少なくなる。
また、印刷時に集合基板の反りや、電極厚みバラツキに起因する印刷量バラツキが発生し、リフロー後のバンプ高さバラツキが出て接合不良が発生する。さらに、リフロー時、コーナー部にはんだが凝集して盛り上がり、はんだ高さバラツキが出て、封止不良が発生する。
上記問題を解決するため、素子が多数個形成されたウエハ上にはんだペーストを印刷し、リフローすることにより、はんだ封止枠を形成する方法も考えられるが、その課題として、はんだ封止枠の精度が出ない、印刷マスクがウエハ表面の電極を傷つけ、特性劣化させる、印刷時のスキージ印圧やはんだをリフローするときの熱でウエハが割れてしまう、などの問題が発生する。
特許文献３は、ＳＡＷ素子を接合基板にフリップチップ接合し、かつＩＤＴやバンプを囲む封止枠を接合させて、気密封止するものである。すなわち、ＳＡＷ素子の表面に入出力電極とシールリングとをリフトオフ法により形成し、入出力電極とシールリングの上にそれぞれバンプと封止枠とをリフトオフ法により形成する。
バンプおよび封止枠は、例えばニッケルと金との２層構造としている。一方、接合基板には取出電極とシールリングとを設ける。基板のシールリングは例えば金をシール印刷することにより形成する。その後、ＳＡＷ素子を基板に仮圧着し、その後、リフローさせて接合するものである。
特許文献３の場合には、印刷法ではなくリフトオフ法を用いているので、上記のような問題はないが、バンプや封止枠として融点がはんだに比べて高温となる金を用いているので、リフロー時に非常に高温になり、ＳＡＷ素子の特性劣化などの問題を招く恐れがあるとともに、金の使用量が多く、コスト上昇を招く欠点がある。
また、所定の厚みの金をリフトオフする場合、金の成膜時の応力が大きいため、リフトオフ用のレジストパターンの変形が大きく、バンプや封止枠のパターンずれが発生する可能性がある。
さらに、ＳＡＷ素子の表面に予めシールリングを設け、その上に封止枠を形成するため、その位置合わせに精度が要求されるとともに、シールリングの幅を封止枠より広くせざるをえず、ＳＡＷ素子が大型になる欠点がある。
また、チップサイズパッケージのＢＡＷフィルタとして、ＢＡＷフィルタの素子（ＢＡＷ素子）を接合基板と接合した構造が知られている。このＢＡＷ素子を接合基板に実装し、パッケージするときに必要な条件として、ＳＡＷフィルタと同様に次のものがある。
（１）ＢＡＷ素子を形成する上部電極及び下部電極を周囲環境から遮断し腐食させない中空封止構造。
（２）ＢＡＷ素子の電極から接合基板への電気的な導通。
上記の条件を満たすＢＡＷデバイスの実装構造として、特許文献４および５に記載のものが提案されている。
特許文献４には、ＢＡＷ素子を接合基板にバンプを介してフリップチップ接合するとともに、振動部やバンプを取り囲むシール部材（封止枠に相当）を接合させて、振動空間を確保しかつ気密封止したＢＡＷフィルタが開示されている。この場合は、シール部材（封止枠に相当）が鉛ガラス等の低融点ガラス又はクリーム半田で構成されている。
特許文献４では、シール部材（封止枠に相当）に低融点ガラスを用いている場合、次のような問題がある。まず、鉛ガラス等の低融点ガラスは環境上問題となる鉛を含有するため、使用することが好ましくない。しかし、環境の問題を考慮し、鉛を含有していないガラスでは、融点が約４００℃以上と高くなり、製造工程において、ＢＡＷ素子の上部電極、下部電極及び圧電薄膜にダメージを与えてしまう。更に、低融点ガラスは強度が十分ではないため、ＢＡＷ素子の基板と接合基板の線膨張係数が異なる場合、その差によるひずみを吸収することが出来ない。一方、シール部材（封止枠に相当）にクリーム半田を用いている場合は、特許文献１，２と同様に印刷における問題がある。
特許文献５には、ガスケット（封止枠に相当）を備え、振動部を保護するためのマイクロキャップ（接合基板に相当）を、冷間圧接ボンディングによりＢＡＷ素子に接合させて、振動空間を確保しかつ気密封止したＢＡＷフィルタが開示されている。この場合は、ガスケット（封止枠に相当）は金で構成されている。
特許文献５では、ガスケット（封止枠に相当）を備えるマイクロキャップ（接合基板に相当）を、冷間圧接ボンディングによりＢＡＷ素子に接合させている。冷間圧接ボンディングでは、相当の圧力がＢＡＷ素子にかかるため、圧力によりＢＡＷ素子の振動部が破壊されたり、ＢＡＷ素子の基板がダメージを受けるという問題がある。また、冷間圧接ボンディングは、ＢＡＷ素子の基板の平坦度が高くなければ、封止することが難しく、歩留まり悪いと共に、ＢＡＷ素子の基板上にわずかな塵などがあると、周縁部を均一に圧接することが難しく、最悪ウエハ割れなどに至るという問題もある。
特開平４−２９３３１０号公報 特開２０００−７７９７０号公報 特開平９−１６２６９０号公報 特開平７−２８３３３４号公報 特開２００１−６８５８０号公報
そこで、本発明の目的は、バンプと封止枠とを精度よく形成でき、確実な接合性および封止性とが得られる電子部品の製造方法を提供することにある。
上記目的を達成するため、請求項１に係る発明は、一主面に機能部と端子電極とを有する電子素子と、一主面に上記電子素子の端子電極と対応する接合電極を有する接合基板とを備え、
上記電子素子の上記主面と上記接合基板の上記主面とを対面させ、上記電子素子の端子電極と接合基板の接合電極とをバンプを介して接合させて電気的導通を得るとともに、上記電子素子と接合基板とを上記機能部とバンプとを取り囲む封止枠を介して接合させて機能部とバンプとを中空封止する電子部品の製造方法において、上記電子素子および上記接合基板の一方の上記主面上に、上記バンプ形成位置および封止枠形成位置に対応した開口を持つレジストパターンを形成する工程と、上記レジストパターンの上に密着層、バリアメタル層、接合層を構成する金属を順次堆積する工程と、上記レジストパターンを除去することで、上記電子素子および上記接合基板の一方の上記主面上に、バンプと封止枠とを同時形成する工程と、上記電子素子および上記接合基板の他方の上記主面上に、上記封止枠と対向する金属層を形成する工程と、上記電子素子と接合基板とをバンプと封止枠を介して接合させる工程であって、上記接合層を加熱溶融させ、接合層とこの接合層に隣接する金属層とを合金化させて、金属接合する工程と、を含み、上記接合層はＳｎのみよりなり、上記バリアメタル層はＮｉ，Ｃｕのいずれかよりなり、上記接合層はバリアメタル層と同じ厚み以上に形成されており、上記接合層を加熱溶融させて、接合層のすべてとバリアメタル層を構成する金属の一部とを合金化させてＳｎより高融点の金属層を形成することを特徴とする電子部品の製造方法を提供する。
また、請求項３に係る発明は、一主面に機能部と端子電極とを有する電子素子と、一主面に上記電子素子の端子電極と対応する接合電極を有する接合基板とを備え、上記電子素子の上記主面と上記接合基板の上記主面とを対面させ、上記電子素子の端子電極と接合基板の接合電極とをバンプを介して接合させて電気的導通を得るとともに、上記電子素子と接合基板とを上記機能部とバンプとを取り囲む封止枠を介して接合させて機能部とバンプとを中空封止する電子部品の製造方法において、上記電子素子および上記接合基板の一方の上記主面上に、上記バンプ形成位置および封止枠形成位置に対応した開口を持つレジストパターンを形成する工程と、上記レジストパターンの上に密着層、バリアメタル層、接合層を構成する金属を順次堆積する工程と、上記レジストパターンを除去することで、上記電子素子および上記接合基板の一方の上記主面上に、バンプと封止枠とを同時形成する工程と、上記電子素子および上記接合基板の他方の上記主面上に、上記封止枠と対向する金属層を形成する工程と、上記電子素子と接合基板とをバンプと封止枠を介して接合させる工程であって、上記接合層を加熱溶融させて、金属接合する工程と、を含み、上記接合層は、Ａｕ，Ａｇ，Ｃｕ，Ｚｎ，Ｓｉ，Ｇｅ，Ｐｂ，Ｉｎ，Ｂｉ，Ｓｂのうち１つ以上の金属よりなる層の上にＳｎ層を堆積させて形成したものであり、上記Ｓｎ層は他の金属の層より厚く形成されており、上記Ｓｎ層を加熱溶融させ、上記Ｓｎ層のすべてと上記Ａｕ，Ａｇ，Ｃｕ，Ｚｎ，Ｓｉ，Ｇｅ，Ｐｂ，Ｉｎ，Ｂｉ，Ｓｂのうち１つ以上の金属よりなる層とを合金化させて、Ｓｎより高融点の合金層を形成することを特徴とする電子部品の製造方法を提供する。
本発明では、印刷法ではなく、堆積法を用いてバンプおよび封止枠を電子素子上または接合基板上に形成するので、封止枠の微細化が可能となるとともに、バンプや封止枠の高さばらつきを小さくでき、高精度なバンプおよび封止枠を形成できる。また、特性劣化やウエハの割れといった不具合を解消できる。さらに、バンプおよび封止枠を同時形成することで、工程を短縮できる。
また、はんだ封止枠を形成するために、電子素子上または接合基板上に事前にシールリングのような電極を形成することなく、封止枠を直接形成しているため、封止枠を必要最小限の幅に形成でき、素子あるいは基板の小型化が可能になる。
バンプおよび封止枠は、密着層、バリアメタル層、接合層の３層構造よりなる。密着層は電子素子または接合基板との密着性を確保するものであり、Ｔｉ，ＮｉＣｒ，Ｃｒなどが使用される。バリアメタル層は密着層や下地となる電極を構成する金属のはんだ中への拡散（はんだ食われ）を防止することを主たる目的としており、Ｃｕ，Ｎｉ，Ｐｔ，Ｐｄ，Ｔｉ、およびそれらの合金や積層体でもよい。
接合層には主にＳｎが使用されるが、接合層は接合時の熱によって加熱溶融され、接合層を構成する金属、あるいは隣接する金属層とＣｕＳｎ，ＳｎＡｇ，ＡｕＳｎ，ＮｉＳｎなどの高融点の合金となる。そのため、電子部品をマザーボード等に実装する際、バンプおよび封止枠を構成する金属が再溶融するのを防止できる。また、合金化することによって、耐蝕性や耐摩耗性など、単一の金属層のみでは得られなかった特性を得ることができる。接合時の温度を、ＡｕとＡｕの接合や、低融点ガラスによる接合に比べて低くすることができるので、高温による電子素子の特性悪化を防ぐことが出来る。
特許文献３のように、Ａｕ同士を接合する場合には、Ａｕ同士が溶融して金属接合するのみであり、別の特性を有する合金が形成される訳ではない。これに対し、本発明では単一組成の金属とは異なる優れた特性を持つ合金が形成される点を特徴としている。そのため、確実な接合性と封止性とが得られる。
３層構造の金属層を蒸着法、スパッタリング法、ＣＶＤ法、めっき法など用いた堆積法により形成しているので、電子素子や接合基板を損傷せずに安定したバンプおよび封止枠を形成することができる。
接合層を堆積したとき、Ａｕに比べて成膜時の応力が小さいため、リフトオフ用のレジストパターンの変形が小さく、バンプや封止枠のパターンずれを小さくすることができる。つまり、高精度のバンプや封止枠を形成できる。
なお、端子電極上または接合電極上にバンプが形成されるが、バンプが電極上に完全に載っている必要はなく、バンプの一部が電極上に接触しておれば、電気的導通が得られるし、またバンプと電子素子または接合基板との密着性も得られる。なお、封止枠の一部が電極上に接触していてもよい。
請求項２のように、上記電子素子および上記接合基板の他方の上記主面上に、上記封止枠と対向する金属層を形成する工程は、上記主面上に、上記バンプ形成位置および封止枠形成位置に対応した開口を持つレジストパターンを形成する工程と、上記レジストパターンの上に密着層、バリアメタル層、接合層となる金属を順次堆積する工程と、上記レジストパターンを除去することで、上記主面上にバンプと封止枠とを同時形成する工程とを含んでもよい。
つまり、電子素子と接合基板の両方に、対向するバンプおよび封止枠を、密着層、バリアメタル層、接合層からなる金属層をリフトオフすることによって同時形成したものである。そのため、電子素子と接合基板との接合時に両方の接合層が溶融一体化し、安定した金属接合が得られる。
請求項５のように、電子素子と接合基板の両方にバンプおよび封止枠を同時形成した場合に、電子素子の主面上に形成される封止枠の幅と、接合基板の主面上に形成される封止枠の幅とが異なり、幅の狭い方の封止枠を構成するバリアメタル層の厚みが、幅が広い方の封止枠を構成するバリアメタル層の厚みより大きいのがよい。
電子素子と接合基板とを接合した時、接合荷重により、余剰となったはんだが流れ出すことがある。この流れ出しが生ずると、後のダイシング時のブレード偏摩耗を生じさせてチッピングを増大させたり、封止枠とバンプ部の間や、封止枠及びバンプと上下電極部などの間でショートし、特性劣化を招く。
そこで、はんだの流れ出しを抑止するため、電子素子と接合基板の一方のバリアメタル層の厚みを厚くし、他方の封止枠の幅を広くした。これは、厚いバリアメタル層が接合時に溶融しないためスペーサとして働き、接合金属層が薄くなって余剰はんだが流れ出しても、電極幅が広い方の電極上にのみ濡れて流れ出すが、濡れ性の差を利用して電極幅が狭い方の電極外には流れ出さないようにするためである。このように流れ出しを規制することで、接合形状の均一化が図れ、封止の歩留まりが向上する。
請求項３のように、接合層は、Ｓｎよりなる層と、Ａｕ，Ａｇ，Ｃｕ，Ｚｎ，Ｓｉ，Ｇｅ，Ｐｂ，Ｉｎ，Ｂｉ，Ｓｂのうち１つ以上の金属よりなる層とを堆積させて形成したものであり、上記Ｓｎよりなる層は他の金属の層より厚く形成されており、上記Ｓｎよりなる層を加熱溶融させてＳｎより高融点の合金層を形成するのがよい。
Ｓｎのような１つの金属だけで接合層を構成することも可能であるが、低温脆性の性質があり、零下温度の環境では結晶が崩壊する。そこで、接合層を複数の金属の積層構造とし、接合時にはんだ合金を得ることで、合金蒸着のような難しい加工を必要とせずに、単一組成はんだの問題を解消できる。
また、はんだ合金を得ると同時に接合させることで、一部の金属がはんだに溶解してはんだの新生面を露出させることが可能となり、対向する電極（または金属層）にはんだ濡れを生じさせることができ、良好なはんだ接合、はんだ封止が行える。
請求項１のように、接合層はＳｎよりなり、バリアメタル層はＡｕ，Ａｇ，Ｎｉ，Ｃｕのいずれかよりなり、接合層を加熱溶融させて、接合層とバリアメタル層を構成する金属の一部とを合金化させてＳｎより高融点の金属層を形成するのがよい。
接合層を他の金属層とを合金化させる方法として種々の方法があるが、接合層とその下層のバリアメタル層の一部とを合金化させれば、Ｓｎ合金が形成され、耐熱性、耐蝕性などの優れた特性が得られるとともに、接合層とバリアメタル層とが強固に接合される。
請求項２のように、バンプおよび封止枠と対向する電極および金属層は、その表層部がＡｕ，Ａｇ，Ｎｉ，Ｃｕのいずれかの金属よりなり、接合層を加熱溶融させることで、接合層と対向する電極および金属層の表層部の金属とを合金化させてもよい。
電子素子と接合基板との接合時に、バンプおよび封止枠の上層を構成する接合層と、対向する電極および金属層とを当接させて加熱することにより、接合層が加熱溶融される。この時、接合層と電極および金属層の表層部に設けられたＡｕ，Ａｇ，Ｎｉ，Ｃｕの金属とが合金化され、金属接合される。
これにより、接合層を構成する金属より耐熱性、耐蝕性などに優れた合金が形成され、しかも接合層と対向する電極および金属層とが確実に金属接合され電気的および機械的特性に優れたチップサイズパッケージの電子部品が得られる。
以上の説明で明らかなように、本発明では、電子素子および接合基板の少なくとも一方の上にバンプと封止枠とをリフトオフ法を用いて同時形成しているので、微細かつ高精度な封止枠とバンプとを形成することができる。また、はんだ封止枠を形成するために、電子素子または接合基板上に事前にシールリングのような電極を形成することなく、封止枠を直接形成できるので、製造工程が簡単になり、位置合わせが容易になるとともに、封止枠を必要最小限の幅に形成できるので、電子部品の小型化が可能になる。
バンプおよび封止枠は、密着層、バリアメタル層、接合層の３層構造よりなり、密着層で電子素子または接合基板との密着性を確保すると同時に、バリアメタル層によって密着層のはんだ食われを防止しているので、接合不良や封止不良を低減できる。
さらに、接合時の熱で接合層を加熱溶融させることで、接合層と隣合う金属とを合金化させるので、単一組成の接合層では得られなかった優れた特性を得ることができ、信頼性の高い封止型電子部品を得ることができる。また、接合時の温度を、ＡｕとＡｕの接合や、低融点ガラスによる接合に比べて低くすることができるので、高温による電子素子の特性悪化を防ぐことが出来る。
以下に、本発明の実施の形態を、実施例を参照して説明する。
図１，図２は本発明にかかる電子部品の第１実施例である弾性表面波デバイスを示す。
弾性表面波デバイスは、弾性表面波素子（以下、ＳＡＷ素子と呼ぶ）１と、接合基板１０と、ＳＡＷ素子１の周囲をコートする樹脂２０とで構成されている。
ＳＡＷ素子１は、圧電性を持つ水晶、ＬｉＴａＯ3 、ＬｉＮｂＯ3 、ＬｉＢ4 Ｏ7 等の基板２を備えており、基板２の一主面には、櫛歯状のＩＤＴ電極３と、その周辺に電気的導通を得るための端子電極４と、端子電極４の上に一部または全部が載っているはんだバンプ５と、バンプ５とＩＤＴ電極３とを取り囲むように設けられたはんだ封止枠６とが形成されている。この例では、はんだ封止枠６の寸法を幅７０μｍ、厚み２０μｍ、バンプ５の寸法をφ７０μｍ、厚み２０μｍとした。この厚み２０μｍは接合させる電極の凹凸を吸収させ、かつ、熱衝撃疲労による破壊を起さない寸法から決めた。また、７０μｍのバンプ径や封止幅は、接合基板１０側に形成される電極の形成精度と、フリップチップ実装時の位置決め精度から、確実に接合できる寸法に設定した。
接合基板１０は多層セラミック基板であり、その上面にバンプ５を接合するためのバンプ用接合電極１１と、はんだ封止枠６を接合するための封止枠用接合電極１２とが形成されている。ここでは、バンプ用接合電極はφ７０μｍの円形、封止枠用接合電極は７０μｍ幅の矩形枠状に形成した。接合基板１０の下面には、マザーボードとＳＭＴ接合するための外部電極１３が設けられ、接合電極１１はＶＩＡ電極１４や内層配線１５を経由して外部電極１３に接続されている。なお、電気特性を維持するために、はんだ封止枠６と接合される封止枠用接合電極１２をＶＩＡ電極１４や内層配線１５を介してアース用外部電極１３ａに接続してもよい。接合電極１１，１２や外部電極１３は、はんだ実装性を考慮し、接合基板１０の電極表面に２μｍの厚みでＮｉ無電解メッキし、さらに０．５μｍの厚みでＡｕ無電解メッキを施すのがよい。図１では接合基板１０が２層のセラミック基板で構成されているが、単層や３層以上であってもよく、材質もセラミックでなく、樹脂やガラスでもよい。また、ＳＡＷ素子１を複数個実装したり、多層セラミック基板１０内にＬ，Ｃ，Ｒといった受動素子を形成したり、多層セラミック基板１０上のＳＡＷ素子１が実装されない領域に他の表面実装部品を実装したりして、多機能モジュールを形成してもよい。
ＳＡＷ素子１に形成されたバンプ５と封止枠６は接合基板１０にはんだ接合され、ＳＡＷ素子１は接合基板１０上にフリップチップ接合される。はんだ封止枠６の厚みにより中空を得るとともに、はんだバンプ５により電気的導通を得る。さらに、はんだ封止枠６とＳＡＷ素子１と接合基板１０とにより、ＩＤＴ電極３を保護する気密封止を得ている。
はんだ接合・封止されたＳＡＷ素子１上には樹脂２０がコーティングされ、ＩＤＴ電極３を保護する気密封止は一層確実になるとともに、ＳＡＷ素子１と接合基板１０との固着強度が確保される。コート樹脂２０として、本実施例では紫外線硬化樹脂を用いた。コート樹脂２０は、ＳＡＷ素子１の割れや欠けを防止するとともに、製品印字のために用いられ、エポキシ樹脂、シリコン樹脂、ポリイミド樹脂などを用いることができる。電気特性上、電磁シールドが必要なら、導電性粒子を混入させた導電性接着剤を用い、はんだ封止枠６と接着させて接地させてもよい。
上記弾性表面波デバイスのうち、ＳＡＷ素子１は図３のようにして製作される。
まず、図３（ａ）のように、水晶、ＬｉＴａＯ3 、ＬｉＮｂＯ3 、ＬｉＢ4Ｏ7 等の圧電基板２上に、フォトレジスト３０を全面に塗布する。
そし、図３（ｂ）のように、フォトリソグラフィー技術を用いて、フォトレジスト３０を露光、現像することにより、ＩＤＴ電極３、端子電極４など電極膜を形成したい部分に開口を有するリフトオフ用レジストパターン３１を形成する。
続いて、図３（ｃ）のように、蒸着やスパッタリングなどの手法を用いてレジストパターン３１上に電極材料（Ａｌ）よりなる電極膜３２を形成する。
次に、図３（ｄ）のように、リフトオフを行い、レジストパターン３１とその上に付着した不要な電極膜３２を除去することで、圧電基板２上にＩＤＴ電極３および端子電極４を含む電極パターンを形成する。
なお、ＩＤＴ電極３や端子電極４の形成方法は、フォトリソグラフィープロセスに限らず、成膜〜レジストパターニング〜エッチング〜レジスト剥離というエッチングプロセスを用いてもよい。この際、ＩＤＴ電極３の腐食の抑制のため、特性阻害しない程度の薄いパッシベーション膜（ＳｉＯ2 ，ＳｉＮ等）を設けてもよい。
次に、上記のように電極３，４を形成したＳＡＷ素子１の上に、バンプ５と封止枠６とを形成する方法を図４（ａ）〜（ｅ）に示す。
図４（ａ）は図３に示す方法でＩＤＴ電極３等のパターンが形成されたＳＡＷ素子１を示す。
まず、図４（ｂ）のように、ＩＤＴ電極３等のパターンが形成されたＳＡＷ素子１上に、リフトオフ用のネガ型フォトレジスト４０を全面に塗布する。塗布厚は、後述する３層の金属層４２〜４４の厚みの総和より厚くなるように、例えば５０μｍとする。
次に、フォトレジスト４０をバンプ５および封止枠６を形成する部分が遮光するようなフォトマスクを用いて露光し、現像液により非露光部を除去（現像）する。これにより、図４（ｃ）のように、バンプ５および封止枠６に対応した部分が開口したネガレジストパターン４１が形成される。このとき、ネガレジストパターン４１の開口が断面逆テーパ形状となるような、フォトリソグラフィー条件にする。
続いて、レジストパターン４１の上に、電子ビーム蒸着成膜法により、図４の（ｄ）のように密着層４２とバリアメタル層４３と接合層４４を順次成膜する。まず、密着層４２としてＴｉを５０ｎｍの厚みで、続いてバリアメタル層４３としてＮｉを１．２μｍの厚みで、続いて接合層４４としてＳｎを主体としＣｕを添加した膜を２０μｍの厚みで成膜する。ここでは、膜と膜の密着性を確保するため、真空破壊することなく、連続して成膜した。密着層４２にＴｉ、バリアメタル層４３にＮｉを用いた場合には、ＳＡＷ素子１の圧電基板２との確実な密着が得られ、はんだ喰われによる密着不良を防止し、接合不良・気密封止不良が減る。密着層４２には、Ｔｉの他に、Ａｌ、Ｎｉ、Ｃｒ、Ｃｕまたはこれらの合金などを用いることができる。また、バリアメタル層４３は、ＮｉのほかにＡｌ、Ｃｕ、Ｐｔ、Ｐｄ、それらを主成分とする合金など、接合層４４の拡散防止膜として作用する材料であればよい。接合層４４には、Ｓｎ系の合金のほかに、ＰｂやＡｕを主成分とする合金ろう等、接合基板１０の電極材料と問題ない接続が行える材料であれば良い。
続いて、ＳＡＷ素子１を剥離液槽の中に入れ、不要レジストおよび蒸着膜を除去するためリフトオフを行い、さらに剥離液を除去するためにＳＡＷ素子１を水洗する。上記プロセスにより、図４（ｅ）のように、電極パターン３，４と、バンプ５および封止枠６が形成されたＳＡＷ素子１が得られる。
上記のように、リフトオフ蒸着プロセスによりバンプ５および封止枠６を形成すれば、バンプ５と封止枠６の同時形成、およびバンプ５，封止枠６の小型化が可能である。勿論、本プロセスは通常のＳＡＷ素子と同様に、集合基板状態（ウエハ）で行う。
また、はんだ形成を蒸着により行なっているので、ウエハの温度上昇が小さく、従来のようにはんだ印刷後のリフローのような急昇温がないので、ウエハが割れることもない。また、機械的応力がかからないのでウエハ割れを発生させない。
上記のようにして作られたＳＡＷ素子１と接合基板１０との接合方法について、図５を用いて説明する。
図５（ａ）に示すように、ＩＤＴ電極３、端子電極４、バンプ５、はんだ封止枠６が形成されたＳＡＷウエハ１Ａを粘着シート５０に貼り付ける。ここでは、ダイシング時に発生する切り屑やブレード粉がＩＤＴ電極３に付着しないよう、ＳＡＷウエハ１Ａのはんだ封止枠６が形成された面に粘着シート５０を貼り付けた。粘着シート５０を固定したのち、図５（ａ）に破線Ｃ１で示すようにダイサーにて個々のＳＡＷ素子１に分割し、その後、切り屑などを水洗除去し、乾燥させた。
次に、図５（ｂ）に示すように、粘着シート５０に貼り付いている個片のＳＡＷ素子１の背面をツール５１にて吸着し、ピックアップして粘着シート５０から剥離した後、ＳＡＷ素子１のＩＤＴ電極３・バンプ５・封止枠６が接合基板１０Ａに対向するようにして、集合基板状態のアルミナ製接合基板１０Ａに位置決めし、６０ｋＨｚ、８０ｍＷの超音波と５Ｎの荷重を１００ｍｓ加えて仮接合した。これを所定の数量を繰り返し、集合基板１０Ａ上に所定の数量のＳＡＷ素子１を仮接合した。ここでは、はんだ４４の酸化膜の成長を抑制すると共にバリアメタル層４３のはんだ喰われを抑制するため、加熱せずに実施したが、はんだ接合に不具合を生じなければ、加熱してもよい。
続いて、図５（ｃ）に示すように、ＳＡＷ素子１が仮接合された接合基板１０Ａをホットプレート５２上に載置し、フラックスを用いず、酸素濃度１００ｐｐｍの窒素雰囲気下で、２６０℃に加熱してはんだ４４を溶融させ、次いで冷却固化し、はんだ接合とはんだ封止をした。はんだ４４の酸化を防止するため、窒素雰囲気にしているが、真空中やプラズマ中、不活性ガス中、還元ガス中などで実施してもよい。また、加熱装置としてホットプレート５２を用いているが、リフロー炉、オーブンなどであっても良い。
次に、図５（ｄ）に示すように、はんだ接合・はんだ封止されたＳＡＷ素子１が多数搭載されている集合基板１０Ａ上に、スクリーン印刷を用いてエポキシからなる紫外線硬化性樹脂（ＵＶ樹脂）２０を塗布し、紫外線を照射し硬化させる。ＵＶ樹脂を用いたのは、樹脂硬化時の集合基板１０Ａの反りを抑制するためである。電磁シールドが必要となる場合には、エポキシ樹脂にカーボンやＣｕ、Ａｇからなるフィラーを混入させてもよい。
次いで、図５（ｅ）に示すように、樹脂硬化された集合基板１０Ａを粘着シート５３に貼付け、それを破線Ｃ２で示すようにダイシングして個片のＳＡＷデバイスに分割した。
図５（ｆ）は最終的な製品となるＳＡＷデバイスを示す。
図６は、ＳＡＷ素子１に設けられたバンプ５および封止枠６を構成する金属層と、接合基板１０の接合電極１１，１２を構成する金属層の具体例を示し、（ａ）は接合前、（ｂ）は接合後を示す。
バンプ５および封止枠６の形成時において、密着層（Ｔｉ）４２とバリアメタル層（Ｎｉ）４３を形成した後、Ａｇ層を０．５μｍ、Ｓｎ層を２０μｍ、Ａｕ層を０．１μｍの厚みで順次蒸着させ、積層状態の接合層４４を形成した。なお、接合基板１０の接合電極１１，１２は、第１実施例と同様に、配線電極（例えばＣｕ）の上にＮｉ層を設け、その上にＡｕ層を設けるのがよい。
バンプ５および封止枠６の溶融接合時において、接合層４４をＳｎの融点である２３２℃以上に加熱することで、ＡｇをＳｎ中に溶解させ、ＳｎＡｇはんだ合金を得た。同時に、ＡｕもＳｎに溶解してはんだの新生面を露出させるので、接合基板１０の接合電極１１，１２にはんだ濡れを生じさせることができ、確実なはんだ接合、はんだ封止が可能となる。
なお、上記実施例では、バンプ５および封止枠６の溶融接合時にはんだ合金を得るようにしたが、接合前に加熱することで、はんだ合金を得るようにしてもよい。
Ｓｎのみでも接合は可能であるが、低温脆性の性質があり、零下温度の環境では、結晶が崩壊するため、Ａｇを共晶組成付近になるよう積層した。また、Ｓｎが表面にあると、レジスト４０の剥離やダイシング時の水分などにより、表面酸化を起こし接合不良を起こすことがあるので、Ａｕを積層したが、Ｓｎ表面のＡｕ層は省略可能である。はんだ合金がＳｎＡｇとなることで、はんだの耐疲労性を増すことができる。バリアメタル層４３にＣｕを使用すると、はんだはＳｎＡｇＣｕ合金になり、さらに耐疲労性が増すという利点がある。
ここでは耐疲労性からＳｎＡｇはんだを使用したが、はんだ耐熱性が必要なデバイスにはバリアメタル層４３の上にＡｕ１２μｍ，Ｓｎ８μｍ，Ａｕ０．２μｍを順に蒸着し、２５０℃にてＳｎを溶融させて接合させたのち、熱アニールして融点が２８０℃のＡｕＳｎ合金を得るようにしてもよい。この方法を用いれば、ＳＡＷ素子１の耐熱温度が３００℃と低いにもかかわらず、接合部が２８０℃以上のはんだ耐熱性を有するデバイスが可能になる。
上記のように、接合層４４を複数の金属の積層構造とすることにより、次のような作用効果を有する。
一般に制御が難しく、合金組成バラツキが大きくなったり、傾斜組成となってしまう合金蒸着をすることなく、それぞれを別々に蒸着させた後、実装時の加熱により容易にはんだ合金を得ることができる。
耐疲労性を有するＳｎＡｇはんだ、ＳｎＡｇＣｕはんだによる接合部を容易に形成できる。
はんだ耐熱性を有するＡｕＳｎはんだの接合を、Ｓｎの融点以上、ＡｕＳｎの融点以下の２４０℃で行なうことができ、ＳＡＷ素子へのダメージを防止できるとともに接合封止部のはんだ耐熱性を持たせることができる。
次に、電子部品としてＢＡＷフィルタの実施例について説明する。
圧電薄膜共振子の基本構造は、図７の（ａ）または（ｂ）に示す通りである。すなわち、（ａ）では、Ｓｉ基板６０に開口部６１を形成し、開口部６１上に絶縁膜（例えばＳｉＯ2 ）６２を形成した後、絶縁膜６２上に順に下部電極６３、圧電薄膜６４および上部電極６５を形成したものである。一方、（ｂ）では、Ｓｉ基板６０に凹部６６を形成し、凹部６６上に２層の絶縁膜（例えばＳｉＯ2 とＡｌ2 Ｏ3 ）６７，６８を形成し、その上に順に下部電極６３、圧電薄膜６４および上部電極６５を形成したものである。電極６３，６５には、Ａｌ、Ｔａ、Ｎｂ、Ｍｏ、Ｐｔ、Ｗなどを用い、圧電薄膜６４には、ＺｎＯやＡｌＮを用いる。
いずれも、下部電極６３、圧電薄膜６４、上部電極６５及び絶縁膜６２からなる振動部が、Ｓｉ基板６０の開口部６１又は凹部６６上に形成されたダイヤフラム構造を有する。そして、上下部電極６３，６４間に電気信号を印加することで圧電薄膜６４を共振（厚み縦振動）させ、バルク波を励振させてその振動特性を利用する。複数の圧電薄膜共振子を梯子型やラティス型に配置することで圧電フィルタが構成される。電極６３，６５や圧電薄膜６４に水分などが付着したり、吸着されると、質量付加や電極腐食により共振特性が変化し、機能劣化する。そのため、気密封止されたパッケージが必要である。
気密封止パッケージは、図８に示すように、複数の圧電薄膜共振子が形成された圧電フィルタ素子（ＢＡＷ素子）７０と、ＢＡＷ素子７０の電極からパッケージ外部電極へ電気的導通を取るためのスルーホール（接合電極）８１および外部電極８２が形成された表面接合基板８０と、ＢＡＷ素子７０の開口部６１を封止する裏面接合基板９０とから構成されている。なお、ＢＡＷ素子が凹部を有する場合（図７の（ｂ）参照）には、裏面接合基板は不要である。表面接合基板８０とＢＡＷ素子７０は、はんだ封止枠１００によって、裏面接合基板９０とＢＡＷ素子７０は、はんだ封止枠１０１によって、それぞれ金属接合（はんだ接合）され、振動部が可動できるよう中空部が設けられ、中空部が封止されている。また、ＢＡＷ素子７０に設けられた電極６３，６５は、はんだバンプ１０２，１０３によって表面接合基板８０に設けられたスルーホール８１と金属接合（はんだ接合）され、外部電極８２に導通している。なお、スルーホール８１の内面に設けた薄膜電極に代えて導電ペーストを充填してもよい。
本実施例では、表面接合基板８０および裏面接合基板９０に、ＢＡＷ素子７０に用いるＳｉ基板と線膨張係数が近い硬質ガラスを用いる。また、表面接合基板８０の配線層８１，８２には導電性の高いＣｕを用いる。配線層は、Ｃｕ以外に、Ａｌなどであってもよく、またそれらを主成分とする合金などであっても良い。はんだ封止枠およびバンプは、多層構造を有する接合金属層から構成されており、この接合金属層の密着層にはＴｉを、バリア層にはＣｕを使用し、はんだ層はＣｕＳｎ合金とした。なお、ここではＣｕＳｎ合金の組成をＣｕ3Ｓｎが主成分となるようにした。
接合金属層の密着層はＮｉＣｒやＣｒといった金属でもよい。バリア層は、密着層や端子部金属のはんだ中への拡散を防止することを主たる目的にしており、Ｎｉ、Ｐｔ、Ｐｄ、それらの合金や積層体などであってもよい。はんだ層にはＣｕ3Ｓｎ以外のＣｕＳｎ合金組成でもよく、また、ＳＡＷフィルタの実施例で述べたＳｎＡｇ、あるいはＡｕＳｎやＮｉＳｎなどを主成分とする合金であっても良い。また、中空部を確保するために、硬質ガラスに中空部に対応する凹みがあってもよい。
上記のような封止パッケージの製造方法について、以下に述べる。まず、表面接合基板８０、裏面接合基板９０、ＢＡＷ素子７０の形成方法を述べ、次いでそれらを接合し封止パッケージとする方法について述べる。
（１）表面接合基板
まず図９の（ａ）に示すように、表面接合基板８０にスルーホール８１を形成する。そのため、集合基板状態の表面接合基板である硬質ガラスウエハ８０Ａに、サンドブラスト用のレジストパターンをフォトリソグラフィによって形成し、サンドブラストして複数個の貫通穴（φ0.05mm）８３を形成した後、レジストパターンを除去する。次いで、貫通穴８３において、Ｃｕ／Ｔｉ（密着層）／硬質ガラスウエハの順となるようにスパッタにて金属膜を形成し、各表面接合基板８０に対応するスルーホール８１及び外部電極８２を形成する。ここでは、硬質ガラスウエハ８０Ａを用いたが、ＢＡＷ素子７０に用いるＳｉウエハと線膨張係数が近く、絶縁性を有し、透湿性の低い材料であれば、セラミック基板や絶縁膜を形成したＳｉウエハであっても良い。
次に、硬質ガラスウエハ８０Ａに、はんだ封止枠およびバンプを形成するためのレジストパターン８４を形成する。スルーホール８１及び外部電極８２を形成した硬質ガラスウエハ８０Ａにリフトオフ用レジストを２層塗布し、フォトリソグラフィによりはんだ封止枠部分と同時にスルーホール部分のコンタクト（接合電極）用にパターンを形成した。２層レジストのガラス側層には剥離性の良いレジストを、その上層には高強度のレジストを使用した。上層レジストには、アクリル系のレジストを用い、成膜した金属薄膜の応力や、成膜中の熱に強いリフトオフレジストパターンの形成を可能とし、その下部に剥離性の良いレジストを形成しておくことで同時に剥離性を向上させ、リフトオフ後のレジスト残査をなくした。その結果、ＳｎやＡｕなど応力が強く、成膜中の温度上昇が大きい膜を用いることができる。またフォトリソグラフィ技術を用いて形成するため、線幅や位置合わせ精度が高いだけでなく、ウエハ全面に一括してリフトオフパターンを形成することが可能である。なお、本実施例では、後の工程で形成するはんだ封止枠の幅が３０μｍとなるように、素子周縁部やスルーホール周縁部にレジスト形成した。この幅寸法は必要となる接合強度を考慮して設計した。
次に、図９の（ｂ）のように電子ビーム蒸着により、上層からＳｎ（4.5μm）／Ｃｕ（4.5μm）／Ｔｉ（0.1μm）となるように金属層８５を形成した。なお、めっきプロセス、スパッタ成膜プロセスにより形成することも可能である。ここで、Ｃｕはバリア層として働くと共に、Ｓｎの溶融によりＣｕの一部がＳｎ中へ溶解拡散することで合金化するため、接合層としても作用する。Ｓｎ膜厚とＣｕ膜厚、及び接合温度プロファイルを制御することにより、接合後の組成制御を精密に行うことができる。なお、Ｃｕに代えて、バリア層として一般に用いるバリア効果がある材料、たとえばＰｔ、Ｐｄ、Ｎｉなどを用いても良い。また、Ｔｉは密着層として用いるものであり、ＮｉＣｒ, Ｃｒといった金属でも良い。
次に、図９の（ｃ）のようにレジストパターン８４上の不要な金属層と共に、レジストパターンを剥離液にて除去し（リフトオフ）、Ｓｎ／Ｃｕ／Ｔｉの多層構造を有するはんだ封止枠８６およびバンプ８７を形成した。なお、本実施例でははんだ封止枠８６の厚みによって中空部を確保するが、表面接合基板８０のＢＡＷ素子７０の振動部と対向する位置に、サンドブラストやエッチングなどによって凹部を形成し、はんだ封止枠を薄くしてもよい。また、本実施例では、はんだ封止枠およびバンプを同時形成したが、別々に形成しても良い。
（２）裏面接合基板
図１０の（ａ）〜（ｃ）に示すように、表面接合基板８０と同じプロセスを用いて、集合基板状態の裏面接合基板である硬質ガラスウエハ９０Ａに、リフトオフ用レジストパターン９１を形成し、Ｓｎ（4.5μm）／Ｃｕ（4.5μm）／Ｔｉ（0.1μm）膜９２を電子ビーム蒸着した後、リフトオフし、Ｓｎ／Ｃｕ／Ｔｉ膜の多層構造を有する裏面接合基板９０用のはんだ封止枠９３を形成した。
なお、金属膜の形成は、めっきプロセス、スパッタ成膜プロセスにより形成することも可能である。また、硬質ガラスを用いたが、線膨張係数がＢＡＷ素子に用いるＳｉウエハに近い材料であればよく、４２アロイなどの金属や、セラミック、あるいは、Ｓｉウエハであっても良い。
（３）ＢＡＷ素子
図１１の（ａ）に示すように、ウエハ状態のＳｉ基板であるＳｉウエハ７０Ａを異方性エッチングして開口部６１を形成し、開口部６１を塞ぐようにして絶縁膜６２を形成し、絶縁膜６２上に上部電極６５（Ａｌ／Ｔｉ）／圧電薄膜６４（ＺｎＯ）／下部電極６３（Ａｌ／Ｔｉ）となるように形成して、複数の圧電薄膜共振子を梯子型に構成してなる圧電フィルタ素子（ＢＡＷ素子）を準備する。絶縁膜６２、上部電極６５、圧電薄膜６４、下部電極６３はいずれもフォトリソグラフィ技術、蒸着及びスパッタリングなどの成膜技術を用いて形成される。
図１１の（ａ）のように、Ｓｉウエハ７０Ａの裏面に、裏面接合基板の硬質ガラスウエハ９０Ａの接合金属層９３と対応するように、Ｓｎ（0.5μm）／Ｃｕ（3.0μm）／Ｔｉ（0.1μm）の多層構造を有する封止枠７１を電子ビーム蒸着により形成しておく。なお、めっきプロセス、スパッタ成膜プロセスにより形成することも可能である。
また、Ｓｉウエハ７０Ａの表面には、表面接合基板の硬質ガラスウエハ８０Ａのはんだ封止枠８６およびバンプ８７に対応するレジストパターン７２を形成する。ここでは、接合される表面接合基板の硬質ガラスウエハ８０Ａに形成したＣｕ／Ｓｎ／Ｔｉ膜と対応するようにして、封止枠の幅が５５μｍとなるようにレジストパターン７２を形成した。
次に、図１１の（ｂ）のように、レジストパターン７２の上にＳｎ（0.5μm）／Ｃｕ（3.0μm）／Ｔｉ（0.1μm）の多層構造の金属膜７３を電子ビーム蒸着により形成した。なお、めっきプロセス、スパッタ成膜プロセスにより形成することも可能である。ここではＢＡＷ素子７０の上部電極や下部電極としてＡｌを用いているが、配線抵抗を低減させるためにＣｕなどを用いても良い。Ｃｕを使用した場合、Ｓｎ下地のＣｕの成膜を省略し、接合層となるＳｎのみを成膜すれば、成膜工数が減るという利点もある。
続いて、図１１の（ｃ）のように溶剤にてレジスト７２、及び不要金属部をリフトオフし、所望のＳｎ／Ｎｉ／Ｔｉの多層構造を有するはんだ封止枠７４及びバンプ７５を形成した。はんだ封止枠７４及びバンプ７５は、表面接合基板の硬質ガラスウエハ８０Ａのはんだ封止枠８６及びバンプ８７に対応するように形成される。
図１２は、ＢＡＷ素子７０に設けられた封止枠７４と、表面接合基板８０に設けられた封止枠８６の接合前の具体的構造を示す。なお、ＢＡＷ素子７０と裏面接合基板９０との封止構造も同様である。
図１３の（ａ）は上記封止枠８６，７４の接合後の構造を示し、（ｂ）はＣｕの厚みが薄い場合の比較例を示す。
なお、バンプについては、ＢＡＷ素子７０および接合基板８０にそれぞれ下地となる配線層（６３，６５，８１など）が設けられている点を除き、封止枠７４，８６と同一構造であるため、説明を省略する。
図１２に示すように、表面接合基板８０に設けたＳｎの厚みｈ２は、硬質ガラスウエハからなる表面接合基板８０の面内厚みバラツキを吸収して接合し封止できる程度の厚みとした。また、ＢＡＷ素子７０のはんだ封止枠７４及びバンプ７５に設けたＳｎは、無くてもよいが、ＢＡＷ素子側にＳｎがあることで表面接合基板８０側のＳｎが濡れやすく流動しやすくなり、後述するはんだ流れ出しを制御しやすくなることから形成した。
一方で、Ｃｕの厚みは接合後のＣｕとＳｎの合金組成比に鑑みて、高融点のＣｕ3Ｓｎ（ε相）が形成される組成となるように膜厚を決めた。
接合層の合金はＣｕとＳｎを主成分として構成され、ＳｎとＣｕの合金におけるＣｕの重量比が３９ｗｔ％より大きいことが好ましい。
図１２に示すように、ＢＡＷ素子７０の封止枠７４に比べて表面接合基板８０の封止枠８６の方が細幅であり、かつ細幅の表面接合基板８０の封止枠８６のバリアメタル層であるＣｕを厚くしてある。その理由は、封止枠８６のＣｕが薄いと、図１３の（ｂ）に示すように、接合荷重により封止枠全体が薄くなって余剰となったはんだが流れ出してしまうからである。この流れ出しが生じると、後のダイシング時のブレード偏摩耗を生じさせてチッピングを増大させたり、封止枠とバンプ部の間や、封止枠及びバンプ部と上下電極部などの間でショートし、特性劣化を招く。はんだの流れ出しを抑止するため、表面接合基板８０の封止枠８６のＣｕを厚くし、ＢＡＷ素子７０の封止枠７４の電極幅を表面接合基板８０よりも広くした。そのため、厚いＣｕが接合時に溶融しないためスペーサとして働き、封止枠が薄くなって余剰はんだが流れ出しても、電極幅が広いＢＡＷ素子７０側の電極上にのみ濡れて流れ出すが、濡れ性の差を利用してＢＡＷ素子７０側の電極外には流れ出さないようにすることができる（図１３の（ａ）参照）。また、このように流れ出しを規制することで、接合形状の均一化が図れ、封止の歩留まりが向上する。
なお、ＢＡＷ素子７０および接合基板８０における封止枠の幅とバリアメタル層の厚みの関係を逆にしてもよい。つまり、表面接合基板８０の封止枠８６に比べてＢＡＷ素子７０の封止枠７４の方を細幅とし、かつ細幅のＢＡＷ素子７０の封止枠７４のバリアメタル層であるＣｕを厚くしてもよい。
余剰はんだの流れ出しを防止するため、次のような寸法設定とするのがよい。すなわち、図１２における一方の封止枠８６の幅をＷ１とし、その封止枠８６の接合時の温度によって溶融しない金属層（Ｔｉ＋Ｃｕ）の厚みをｈ１とし、接合時の温度によって溶融する金属層（Ｓｎ）の厚みをｈ２とし、他方の封止枠７４の幅をＷ２とし、その封止枠７４の接合時の温度によって溶融する金属層（Ｓｎ）の厚みをｈ３としたとき、
Ｗ１・ｈ２＋Ｗ２・ｈ３≦ｈ１・（Ｗ２−Ｗ１）
の関係を満たすように金属層を形成することが好ましい。
なお、他方の封止枠７４に接合層が設けられていない場合（ｈ３＝０）には、
Ｗ１・ｈ２≦ｈ１・（Ｗ２−Ｗ１）
の関係を満たすように金属層を形成すればよい。
なお、上記のことは、裏面接合基板９０のはんだ封止枠９３についても同様である。
本実施例では、ＣｕＳｎ合金を示しているが、ＮｉＳｎ合金やＡｕＳｎ合金の場合も同様に膜厚と組成を考えることができる。
例えば、ＡｕＳｎ合金の場合は、ＡｕとＳｎの厚みはウエハの厚みバラツキを考慮し、バラツキが生じても確実に接合できる厚みとし、また、ＡｕとＳｎの組成比は、溶融接合時に合金形成するＢＡＷ素子のＡｕも含めて、Ａｕ−２０ｗｔ％Ｓｎ（共晶合金）からＡｕ−３８ｗｔ％Ｓｎ（δ相）の間となる組成になるようにし、それを膜厚でコントロールする。これは、接合時の加熱によりＳｎとＮｉの金属間化合物が成長し、ＡｕＳｎの組成比がＡｕリッチになって高融点金属相（ζ相）が形成されてしまい、接合阻害を生ずるといった不具合を抑止するための組成である。上記組成範囲としておくことで、ＳｎＮｉの金属間化合物が形成されても、Ａｕリッチな高融点金属相（ζ相）の形成を抑制し、ＡｕＳｎはんだの濡れ性を確保し、均一な接合を得て、封止できるようになる。また、ＡｕＳｎ下地のバリア層の厚みを厚くし、対向する封止枠の幅を変えることで、前述の流れ出しが防止できる。
また、ＮｉＳｎ合金の場合も同様に、高融点合金が形成できるようＳｎとＮｉの組成比を制御し、流れ出し防止のための未溶融金属層（例えばＣｕ）を下地に設けてもよい。ただし、ＮｉとＳｎは拡散係数が小さく拡散しにくいので、温度条件を上げたり、拡散促進元素（たとえばＣｏ）などを添加してもよい。
合金化されて接合されたはんだ層の合金はＮｉとＳｎを主成分として構成され、ＳｎとＮｉの合金におけるＮｉの重量比が７３ｗｔ％より大きいことが好ましい。
図９〜図１１に示すように製造された表面接合基板の硬質ガラスウエハ８０Ａ、ＢＡＷ素子のＳｉウエハ７０Ａ、裏面接合基板の硬質ガラスウエハ９０Ａは位置決めされ、仮止め（仮固定）される。この際に、表面接合基板８０および裏面接合基板９０が透明な硬質ガラスであるため、ＢＡＷ素子７０をガラス越しに見ることができ、位置決めを行いやすい。
次に、仮止めされた表面接合基板８０、ＢＡＷ素子７０、裏面接合基板９０を熱圧着する。熱圧着ヘッドやステージの平坦度が十分あり、面内の温度分布が良い接合装置を用いて、表面接合基板８０、ＢＡＷ素子７０、裏面接合基板９０を同時に接合する。接合条件は膜の組成により変化させる。たとえば、Ａｕ：Ｓｎ＝２：３の組成比を持つ膜では、接合温度と圧力は、２８０℃×６０秒、０．５ＭＰａとした。また、ＣｕやＳｎの酸化防止のため、真空雰囲気下で加熱し、接合した。接合温度が低いと、Ｃｕ3Ｓｎ合金（ε相）が形成されず強度劣化を起こし、温度が高いと圧電薄膜の特性劣化を招く。また、圧力が低いとウエハの反りや厚みバラツキなどを十分に吸収して接合できない領域が生じたり、圧力が大きいとウエハ割れが生じたりする。このため、温度条件や荷重条件は適正化を図る必要がある。
この熱圧着により、層状に形成されたＣｕとＳｎが合金化されるとともに、溶融金属が濡れ広がって接合され、気密封止される（図１４の（ａ）参照）。ＣｕＳｎを用いた接合においては、本実施例で形成された電子部品をマザーボードに実装する場合の加熱（約２４０℃）において、接合・封止金属が再溶融することがない融点４１５℃以上の合金を得ることができる。なお、Ｓｎ膜厚によっては接合時の加熱だけでは所望の合金を得ることができないこともあるが、その場合には、接合後に熱アニールを加えて所望の合金を得てもよい。
ＡｕＳｎの場合においても同様に３３０℃×２０秒、０．５ＭＰａとして接合でき、封止可能である。温度が低いと、ＡｕＳｎ合金がδ相及びε相となって、未溶融成分が析出しはんだ濡れ性を阻害したりし、温度が高いと、デバイスへのダメージとともに、ＳｎとＮｉの金属間化合物が成長し、強度劣化を起こす。また、、圧力が低いとウエハの反りや厚みバラツキなどを十分に吸収して接合できない領域が生じたり、圧力が大きいと接合厚みが極端に薄くなり、余剰ＡｕＳｎ材の流れ出し大きくなったり、ウエハ割れが生じたりする。
本実施例では、表面接合基板８０、ＢＡＷ素子７０、裏面接合基板９０を同時に接合したが、表面接合基板８０とＢＡＷ素子７０、ＢＡＷ素子７０と裏面接合基板９０のいずれかの組み合わせを位置決めして接合し、その後残りの表面接合基板８０又は裏面接合基板９０を位置決めして接合しても良い。この場合、真空雰囲気下で接合すると、真空チャンバーからの取出し時に中空部と外部での圧力差のため、振動部の破壊が生じたりする。そのため、真空雰囲気下でなく、大気圧の不活性ガス雰囲気（たとえば、１×１０5ＰａのＮ2 ）下で接合するのがよい。
次いで、接合後、図１４の（ｂ）のようにダイシングし、チップサイズパッケージの圧電フィルタを得た。一般に、ＢＡＷ素子はダイシング時に振動部の破壊を防ぐため、ブレード回転速度、送り速度を遅くする必要があり、通常のＳｉをダイシングする時間よりも約４倍の時間がかかる。本実施例のように振動部が保護されている構造では、通常のダイシングスピードでのダイシングが可能となる。無論、前述のように接合金属の流れ出しを制御し、ダイシングブレードの偏摩耗を防止した方がよいことは言うまでもない。
最後に、気密封止の検査として、気密パッケージを不活性液（フロリナート）に浸漬し、その液体の侵入有無をダイヤフラム素子の振動特性で確認した。もちろん、Ｈｅガス透過による検査方法や、不活性液体への浸漬による泡の発生有無検査、気体の圧力差を利用し振動特性の変化を検知して封止性を検査する方法など、いずれの方法によっても良い。
本発明は、実施例のようなＳＡＷフィルタやＢＡＷフィルタに限定されるものではなく、中空封止が必要となる電子部品、例えば振動空間が必要となる圧電素子やエネルギー損失を抑えるために中空が必要となる高周波素子などを用いた電子部品であってもよい。
本発明にかかる電子部品の一例である弾性表面波デバイスの断面図である。 図１における弾性表面波デバイスの分解斜視図である。 ＳＡＷ素子の製造方法の一例の工程図である。 ＳＡＷ素子の上にバンプと封止枠とを形成する方法を示す工程図である。 ＳＡＷ素子と接合基板との接合方法を示す工程図である。 ＳＡＷ素子に設けられたバンプおよび封止枠と接合基板の接合電極との接合前および接合後を示す拡大断面図である。 圧電薄膜共振子の基本構造を示す図である。 気密封止パッケージされた圧電薄膜共振子が形成された圧電フィルタを示す図である。 表面接合基板の製造工程を示す図である。 裏面接合基板の製造工程を示す図である。 ＢＡＷ素子の製造工程を示す図である。 ＢＡＷ素子に設けられた封止枠と表面接合基板に設けられた封止枠の接合前の具体的構造を示す図である。 封止枠の接合後の構造を示す図である。 表面接合基板、ＢＡＷ素子および裏面接合基板の接合時およびダイシング時の工程図である。
符号の説明
１ ＳＡＷ素子（電子素子）
３ ＩＤＴ電極
４ 端子電極
５ バンプ
６ 封止枠
１０ 接合基板
１１ バンプ用接合電極
１２ 封止枠用接合電極
４２ 密着層
４３ バリアメタル層
４４ 接合層
７０ ＢＡＷ素子（電子素子）
７４ はんだ封止枠
７５ バンプ
８０ 表面接合基板
８６ はんだ封止枠
８７ バンプ
９０ 裏面接合基板

Claims (5)

  1. 一主面に機能部と端子電極とを有する電子素子と、一主面に上記電子素子の端子電極と対応する接合電極を有する接合基板とを備え、
    上記電子素子の上記主面と上記接合基板の上記主面とを対面させ、上記電子素子の端子電極と接合基板の接合電極とをバンプを介して接合させて電気的導通を得るとともに、上記電子素子と接合基板とを上記機能部とバンプとを取り囲む封止枠を介して接合させて機能部とバンプとを中空封止する電子部品の製造方法において、
    上記電子素子および上記接合基板の一方の上記主面上に、上記バンプ形成位置および封止枠形成位置に対応した開口を持つレジストパターンを形成する工程と、
    上記レジストパターンの上に密着層、バリアメタル層、接合層を構成する金属を順次堆積する工程と、
    上記レジストパターンを除去することで、上記電子素子および上記接合基板の一方の上記主面上に、バンプと封止枠とを同時形成する工程と、
    上記電子素子および上記接合基板の他方の上記主面上に、上記封止枠と対向する金属層を形成する工程と、
    上記電子素子と接合基板とをバンプと封止枠を介して接合させる工程であって、上記接合層を加熱溶融させ、接合層とこの接合層に隣接する金属層とを合金化させて、金属接合する工程と、を含み、
    上記接合層はＳｎのみよりなり、
    上記バリアメタル層はＮｉ，Ｃｕのいずれかよりなり、
    上記接合層はバリアメタル層と同じ厚み以上に形成されており、
    上記接合層を加熱溶融させて、接合層のすべてとバリアメタル層を構成する金属の一部とを合金化させてＳｎより高融点の金属層を形成することを特徴とする電子部品の製造方法。
  2. 上記バンプおよび封止枠と対向する電極および金属層は、その表層部がＡｕ，Ａｇ，Ｎｉ，Ｃｕのいずれかの金属よりなり、
    上記接合層を加熱溶融させることで、接合層と対向する電極および金属層の表層部の金属とを合金化させてＳｎより高融点の金属層を形成することを特徴とする請求項１に記載の電子部品の製造方法。
  3. 一主面に機能部と端子電極とを有する電子素子と、一主面に上記電子素子の端子電極と対応する接合電極を有する接合基板とを備え、
    上記電子素子の上記主面と上記接合基板の上記主面とを対面させ、上記電子素子の端子電極と接合基板の接合電極とをバンプを介して接合させて電気的導通を得るとともに、上記電子素子と接合基板とを上記機能部とバンプとを取り囲む封止枠を介して接合させて機能部とバンプとを中空封止する電子部品の製造方法において、
    上記電子素子および上記接合基板の一方の上記主面上に、上記バンプ形成位置および封止枠形成位置に対応した開口を持つレジストパターンを形成する工程と、
    上記レジストパターンの上に密着層、バリアメタル層、接合層を構成する金属を順次堆積する工程と、
    上記レジストパターンを除去することで、上記電子素子および上記接合基板の一方の上記主面上に、バンプと封止枠とを同時形成する工程と、
    上記電子素子および上記接合基板の他方の上記主面上に、上記封止枠と対向する金属層を形成する工程と、
    上記電子素子と接合基板とをバンプと封止枠を介して接合させる工程であって、上記接合層を加熱溶融させて、金属接合する工程と、を含み、
    上記接合層は、Ａｕ，Ａｇ，Ｃｕ，Ｚｎ，Ｓｉ，Ｇｅ，Ｐｂ，Ｉｎ，Ｂｉ，Ｓｂのうち１つ以上の金属よりなる層の上にＳｎ層を堆積させて形成したものであり、
    上記Ｓｎ層は他の金属の層より厚く形成されており、
    上記Ｓｎ層を加熱溶融させ、上記Ｓｎ層のすべてと上記Ａｕ，Ａｇ，Ｃｕ，Ｚｎ，Ｓｉ，Ｇｅ，Ｐｂ，Ｉｎ，Ｂｉ，Ｓｂのうち１つ以上の金属よりなる層とを合金化させて、Ｓｎより高融点の合金層を形成することを特徴とする電子部品の製造方法。
  4. 上記電子素子および上記接合基板の他方の上記主面上に、上記封止枠と対向する金属層を形成する工程は、
    上記主面上に、上記バンプ形成位置および封止枠形成位置に対応した開口を持つレジストパターンを形成する工程と、
    上記レジストパターンの上に密着層、バリアメタル層、接合層を構成する金属を順次堆積する工程と、
    上記レジストパターンを除去することで、上記主面上にバンプと封止枠とを同時形成する工程と、を含むことを特徴とする請求項１乃至３のいずれかに記載の電子部品の製造方法。
  5. 上記電子素子の主面上に形成される封止枠の幅と、上記接合基板の主面上に形成される封止枠の幅とが異なり、幅の狭い方の封止枠を構成するバリアメタル層の厚みが、幅が広い方の封止枠を構成するバリアメタル層の厚みより大きいことを特徴とする請求項４に記載の電子部品の製造方法。
JP2003344041A 2002-11-26 2003-10-02 電子部品の製造方法 Expired - Lifetime JP4766831B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003344041A JP4766831B2 (ja) 2002-11-26 2003-10-02 電子部品の製造方法
US10/713,253 US7259032B2 (en) 2002-11-26 2003-11-17 Hermetically sealing a package to include a barrier metal

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002341763 2002-11-26
JP2002341763 2002-11-26
JP2003344041A JP4766831B2 (ja) 2002-11-26 2003-10-02 電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2004194290A JP2004194290A (ja) 2004-07-08
JP4766831B2 true JP4766831B2 (ja) 2011-09-07

Family

ID=32328358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003344041A Expired - Lifetime JP4766831B2 (ja) 2002-11-26 2003-10-02 電子部品の製造方法

Country Status (2)

Country Link
US (1) US7259032B2 (ja)
JP (1) JP4766831B2 (ja)

Families Citing this family (172)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004129224A (ja) * 2002-07-31 2004-04-22 Murata Mfg Co Ltd 圧電部品およびその製造方法
JP3905041B2 (ja) * 2003-01-07 2007-04-18 株式会社日立製作所 電子デバイスおよびその製造方法
US6956291B1 (en) 2003-01-16 2005-10-18 National Semiconductor Corporation Apparatus and method for forming solder seals for semiconductor flip chip packages
JP3775433B2 (ja) * 2003-06-03 2006-05-17 株式会社村田製作所 電子部品装置
DE102004005668B4 (de) * 2004-02-05 2021-09-16 Snaptrack, Inc. Elektrisches Bauelement und Herstellungsverfahren
WO2005099088A1 (en) * 2004-03-26 2005-10-20 Cypress Semiconductor Corp. Integrated circuit having one or more conductive devices formed over a saw and/or mems device
JP4285753B2 (ja) * 2004-06-21 2009-06-24 田中貴金属工業株式会社 ハーメチックシールカバー及びその製造方法
DE602005013685D1 (de) * 2004-07-20 2009-05-14 Murata Manufacturing Co Piezoelektrisches filter
KR100861454B1 (ko) * 2004-07-20 2008-10-02 가부시키가이샤 무라타 세이사쿠쇼 압전 필터
US7307369B2 (en) * 2004-08-26 2007-12-11 Kyocera Corporation Surface acoustic wave device, surface acoustic wave apparatus, and communications equipment
JP2006109400A (ja) 2004-09-13 2006-04-20 Seiko Epson Corp 電子部品、回路基板、電子機器、電子部品の製造方法
CN100525097C (zh) * 2004-09-13 2009-08-05 精工爱普生株式会社 电子零件和电子零件的制造方法
KR100498708B1 (ko) * 2004-11-08 2005-07-01 옵토팩 주식회사 반도체 소자용 전자패키지 및 그 패키징 방법
CN100456635C (zh) * 2004-12-24 2009-01-28 富士通媒体部品株式会社 电子器件及其制造方法
JP4456503B2 (ja) * 2004-12-24 2010-04-28 富士通メディアデバイス株式会社 電子部品の製造方法
JP4511337B2 (ja) * 2004-12-24 2010-07-28 京セラ株式会社 電子装置
US20060147683A1 (en) * 2004-12-30 2006-07-06 Harima Chemicals, Inc. Flux for soldering and circuit board
JP2006217226A (ja) * 2005-02-03 2006-08-17 Matsushita Electric Ind Co Ltd 弾性表面波素子およびその製造方法
KR20060115095A (ko) * 2005-05-04 2006-11-08 삼성전기주식회사 기밀특성이 우수한 표면탄성파 소자 패키지
US20070004079A1 (en) * 2005-06-30 2007-01-04 Geefay Frank S Method for making contact through via contact to an offset contactor inside a cap for the wafer level packaging of FBAR chips
DE102005042554B4 (de) * 2005-08-10 2008-04-30 Curamik Electronics Gmbh Metall-Keramik-Substrat und Verfahren zur Herstellung eines Metall-Keramik-Substrats
CN100546180C (zh) * 2005-08-24 2009-09-30 京瓷株式会社 表面声波装置及其制造方法
JP4707503B2 (ja) * 2005-08-25 2011-06-22 パナソニック株式会社 薄膜バルク音響共振器
DE102005045767B4 (de) * 2005-09-23 2012-03-29 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauteils mit Kunststoffgehäusemasse
US7651879B2 (en) * 2005-12-07 2010-01-26 Honeywell International Inc. Surface acoustic wave pressure sensors
JP4665768B2 (ja) * 2006-01-10 2011-04-06 エプソントヨコム株式会社 気密封止構造および圧電デバイスとその製造方法
US7649235B2 (en) * 2006-02-07 2010-01-19 Panasonic Corporation Electronic component package
JP4798222B2 (ja) * 2006-04-07 2011-10-19 株式会社村田製作所 電子部品の接合構造およびその製造方法
JP5213360B2 (ja) * 2006-06-08 2013-06-19 キヤノン株式会社 照明光学系及び画像投射装置
KR100846569B1 (ko) * 2006-06-14 2008-07-15 매그나칩 반도체 유한회사 Ｍｅｍｓ 소자의 패키지 및 그 제조방법
JP2008113178A (ja) * 2006-10-30 2008-05-15 Hitachi Media Electoronics Co Ltd 中空封止素子およびその製造方法
DE102006058010B9 (de) * 2006-12-08 2009-06-10 Infineon Technologies Ag Halbleiterbauelement mit Hohlraumstruktur und Herstellungsverfahren
DE102007025992A1 (de) * 2007-06-04 2008-12-11 Epcos Ag Verfahren zur Herstellung eines MEMS-Packages
WO2008149584A1 (ja) * 2007-06-04 2008-12-11 Murata Manufacturing Co., Ltd. 電子部品装置およびその製造方法
US8293587B2 (en) * 2007-10-11 2012-10-23 International Business Machines Corporation Multilayer pillar for reduced stress interconnect and method of making same
DE102008020783A1 (de) * 2008-04-25 2009-10-29 Epcos Ag Filterchip mit unterschiedlichen Leitschichten und Verfahren zur Herstellung
US7641400B2 (en) * 2008-04-29 2010-01-05 Oclaro Inc. Electro-optic device packages
JP5535448B2 (ja) * 2008-05-19 2014-07-02 シャープ株式会社 半導体装置、半導体装置の実装方法、および半導体装置の実装構造
US8349635B1 (en) * 2008-05-20 2013-01-08 Silicon Laboratories Inc. Encapsulated MEMS device and method to form the same
JP2010021219A (ja) * 2008-07-09 2010-01-28 Nec Schott Components Corp パッケージングデバイス装置およびパッケージ用ベース部材
WO2010021268A1 (ja) 2008-08-21 2010-02-25 株式会社村田製作所 電子部品装置およびその製造方法
WO2010021267A1 (ja) 2008-08-21 2010-02-25 株式会社村田製作所 電子部品装置およびその製造方法
JP2010161160A (ja) * 2009-01-07 2010-07-22 Tokuyama Corp 半導体発光素子
WO2010082571A1 (ja) * 2009-01-15 2010-07-22 株式会社村田製作所 圧電デバイスおよび圧電デバイスの製造方法
US20120314390A1 (en) * 2010-03-03 2012-12-13 Mutual-Tek Industries Co., Ltd. Multilayer circuit board
JP5273073B2 (ja) * 2010-03-15 2013-08-28 オムロン株式会社 電極構造及び当該電極構造を備えたマイクロデバイス用パッケージ
US9025061B2 (en) 2010-04-01 2015-05-05 Conti Temic Microelectronic Gmbh Device having an optical module and a supporting plate
JP2013145932A (ja) * 2010-05-07 2013-07-25 Murata Mfg Co Ltd 弾性表面波装置及びその製造方法
DE102010032506A1 (de) * 2010-07-28 2012-02-02 Epcos Ag Modul und Herstellungsverfahren
JP2011103473A (ja) * 2010-12-17 2011-05-26 Dainippon Printing Co Ltd センサーパッケージおよびその製造方法
JP2012151698A (ja) * 2011-01-19 2012-08-09 Taiyo Yuden Co Ltd 弾性波デバイス
JP5708214B2 (ja) 2011-03-28 2015-04-30 セイコーエプソン株式会社 圧力センサー、センサーアレイ、センサーアレイの製造方法、及び把持装置
US8723392B2 (en) * 2011-07-15 2014-05-13 International Business Machines Corporation Saw filter having planar barrier layer and method of making
JP5848079B2 (ja) * 2011-09-26 2016-01-27 太陽誘電株式会社 弾性波デバイス及びその製造方法
US8349116B1 (en) 2011-11-18 2013-01-08 LuxVue Technology Corporation Micro device transfer head heater assembly and method of transferring a micro device
US8518204B2 (en) * 2011-11-18 2013-08-27 LuxVue Technology Corporation Method of fabricating and transferring a micro device and an array of micro devices utilizing an intermediate electrically conductive bonding layer
US8794501B2 (en) 2011-11-18 2014-08-05 LuxVue Technology Corporation Method of transferring a light emitting diode
US8333860B1 (en) 2011-11-18 2012-12-18 LuxVue Technology Corporation Method of transferring a micro device
US8573469B2 (en) 2011-11-18 2013-11-05 LuxVue Technology Corporation Method of forming a micro LED structure and array of micro LED structures with an electrically insulating layer
US9773750B2 (en) 2012-02-09 2017-09-26 Apple Inc. Method of transferring and bonding an array of micro devices
US9548332B2 (en) 2012-04-27 2017-01-17 Apple Inc. Method of forming a micro LED device with self-aligned metallization stack
JP6078994B2 (ja) * 2012-06-13 2017-02-15 セイコーエプソン株式会社 超音波トランスデューサー素子ユニットおよびプローブおよびプローブヘッド並びに電子機器および超音波診断装置
KR20150020574A (ko) * 2012-06-18 2015-02-26 에이치제트오 인코포레이티드 완전히 조립된 전자 디바이스의 내부 표면에 보호 코팅을 제공하는 시스템 및 방법
US9162880B2 (en) 2012-09-07 2015-10-20 LuxVue Technology Corporation Mass transfer tool
US9018715B2 (en) 2012-11-30 2015-04-28 Silicon Laboratories Inc. Gas-diffusion barriers for MEMS encapsulation
US9894776B2 (en) 2013-01-08 2018-02-13 Hzo, Inc. System for refurbishing or remanufacturing an electronic device
JP6034884B2 (ja) 2013-01-08 2016-11-30 エイチズィーオー・インコーポレーテッド 基板からの保護被覆選択部分の除去
US10449568B2 (en) 2013-01-08 2019-10-22 Hzo, Inc. Masking substrates for application of protective coatings
JP6247006B2 (ja) * 2013-01-23 2017-12-13 セイコーインスツル株式会社 電子デバイス、発振器及び電子デバイスの製造方法
JP6028593B2 (ja) * 2013-01-28 2016-11-16 富士通株式会社 半導体装置の製造方法
DE102013102210B4 (de) * 2013-03-06 2016-04-07 Epcos Ag Zur Miniaturisierung geeignetes elektrisches Bauelement mit verringerter Verkopplung
US9296111B2 (en) 2013-07-22 2016-03-29 LuxVue Technology Corporation Micro pick up array alignment encoder
US9087764B2 (en) 2013-07-26 2015-07-21 LuxVue Technology Corporation Adhesive wafer bonding with controlled thickness variation
DE102013215246A1 (de) * 2013-08-02 2015-02-05 Robert Bosch Gmbh Elektronikmodul mit Leiterplatten und anspritzbarem Kunststoff-Dichtring, insbesondere für ein Kfz-Getriebesteuergerät, und Verfahren zum Fertigen desselben
US9153548B2 (en) 2013-09-16 2015-10-06 Lux Vue Technology Corporation Adhesive wafer bonding with sacrificial spacers for controlled thickness variation
US9367094B2 (en) 2013-12-17 2016-06-14 Apple Inc. Display module and system applications
US9768345B2 (en) 2013-12-20 2017-09-19 Apple Inc. LED with current injection confinement trench
US9583466B2 (en) 2013-12-27 2017-02-28 Apple Inc. Etch removal of current distribution layer for LED current confinement
US9450147B2 (en) 2013-12-27 2016-09-20 Apple Inc. LED with internally confined current injection area
US9542638B2 (en) 2014-02-18 2017-01-10 Apple Inc. RFID tag and micro chip integration design
US20150262952A1 (en) * 2014-03-13 2015-09-17 Taiwan Semiconductor Manufacturing Co., Ltd Bump structure and method for forming the same
US9583533B2 (en) 2014-03-13 2017-02-28 Apple Inc. LED device with embedded nanowire LEDs
US9522468B2 (en) 2014-05-08 2016-12-20 Apple Inc. Mass transfer tool manipulator assembly with remote center of compliance
US9318475B2 (en) 2014-05-15 2016-04-19 LuxVue Technology Corporation Flexible display and method of formation with sacrificial release layer
US9741286B2 (en) 2014-06-03 2017-08-22 Apple Inc. Interactive display panel with emitting and sensing diodes
US9624100B2 (en) 2014-06-12 2017-04-18 Apple Inc. Micro pick up array pivot mount with integrated strain sensing elements
US9425151B2 (en) 2014-06-17 2016-08-23 Apple Inc. Compliant electrostatic transfer head with spring support layer
US9570002B2 (en) 2014-06-17 2017-02-14 Apple Inc. Interactive display panel with IR diodes
US10568213B2 (en) 2014-07-31 2020-02-18 Skyworks Solutions, Inc. Multilayered transient liquid phase bonding
US9828244B2 (en) 2014-09-30 2017-11-28 Apple Inc. Compliant electrostatic transfer head with defined cavity
US9705432B2 (en) 2014-09-30 2017-07-11 Apple Inc. Micro pick up array pivot mount design for strain amplification
DE102014221618A1 (de) * 2014-10-24 2016-04-28 Robert Bosch Gmbh Verfahren zum Verbinden zweier Substrate, entsprechende Anordnung zweier Substrate und entsprechendes Substrat
US9470394B2 (en) * 2014-11-24 2016-10-18 Cree, Inc. LED light fixture including optical member with in-situ-formed gasket and method of manufacture
US9478583B2 (en) 2014-12-08 2016-10-25 Apple Inc. Wearable display having an array of LEDs on a conformable silicon substrate
CN107210728B (zh) * 2015-03-16 2020-11-17 株式会社村田制作所 弹性波装置及其制造方法
TWI621378B (zh) * 2015-07-29 2018-04-11 乾坤科技股份有限公司 具有電磁屏蔽結構的電子模組及其製造方法
CN106409793B (zh) * 2015-07-29 2019-11-26 乾坤科技股份有限公司 具有电磁屏蔽结构的电子模组及其制造方法
CN105185809B (zh) * 2015-08-03 2018-09-11 深圳市华星光电技术有限公司 柔性显示屏的制作方法、柔性玻璃基板及柔性显示屏
JP2017045891A (ja) * 2015-08-27 2017-03-02 日立化成株式会社 半導体装置及びそれを製造する方法
US20170081178A1 (en) * 2015-09-22 2017-03-23 Freescale Semiconductor, Inc. Semiconductor device package with seal structure
KR102064584B1 (ko) 2015-10-29 2020-01-10 히타치가세이가부시끼가이샤 반도체용 접착제, 반도체 장치 및 그것을 제조하는 방법
US11078075B2 (en) 2015-12-31 2021-08-03 Taiwan Semiconductor Manufacturing Company Ltd. Packaging method and associated packaging structure
KR20170114313A (ko) * 2016-04-04 2017-10-16 삼성전기주식회사 Baw 필터 및 그 제조방법
WO2017195517A1 (ja) 2016-05-09 2017-11-16 日立化成株式会社 半導体装置の製造方法
JP6772574B2 (ja) * 2016-06-16 2020-10-21 株式会社村田製作所 圧電振動子及びその製造方法
JP2018110381A (ja) * 2016-12-02 2018-07-12 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. 製造中の水侵入を防止する電子デバイスの製造方法
JP6974787B2 (ja) 2016-12-12 2021-12-01 株式会社村田製作所 圧電振動子、モジュール部品及びそれらの製造方法
WO2018179153A1 (ja) * 2017-03-29 2018-10-04 三菱電機株式会社 中空封止デバイス及びその製造方法
US10989887B2 (en) 2017-09-06 2021-04-27 Agency For Science, Technology And Research Photonic integrated circuit package and method of forming the same
US11509279B2 (en) 2020-07-18 2022-11-22 Resonant Inc. Acoustic resonators and filters with reduced temperature coefficient of frequency
US11929731B2 (en) 2018-02-18 2024-03-12 Murata Manufacturing Co., Ltd. Transversely-excited film bulk acoustic resonator with optimized electrode mark, and pitch
US11323090B2 (en) 2018-06-15 2022-05-03 Resonant Inc. Transversely-excited film bulk acoustic resonator using Y-X-cut lithium niobate for high power applications
US10790802B2 (en) 2018-06-15 2020-09-29 Resonant Inc. Transversely excited film bulk acoustic resonator using rotated Y-X cut lithium niobate
US10756697B2 (en) 2018-06-15 2020-08-25 Resonant Inc. Transversely-excited film bulk acoustic resonator
US20220116015A1 (en) 2018-06-15 2022-04-14 Resonant Inc. Transversely-excited film bulk acoustic resonator with optimized electrode thickness, mark, and pitch
US11323089B2 (en) 2018-06-15 2022-05-03 Resonant Inc. Filter using piezoelectric film bonded to high resistivity silicon substrate with trap-rich layer
US11323096B2 (en) 2018-06-15 2022-05-03 Resonant Inc. Transversely-excited film bulk acoustic resonator with periodic etched holes
US20210328574A1 (en) 2020-04-20 2021-10-21 Resonant Inc. Small transversely-excited film bulk acoustic resonators with enhanced q-factor
US11936358B2 (en) 2020-11-11 2024-03-19 Murata Manufacturing Co., Ltd. Transversely-excited film bulk acoustic resonator with low thermal impedance
US11146232B2 (en) 2018-06-15 2021-10-12 Resonant Inc. Transversely-excited film bulk acoustic resonator with reduced spurious modes
US11728785B2 (en) 2018-06-15 2023-08-15 Murata Manufacturing Co., Ltd. Transversely-excited film bulk acoustic resonator using pre-formed cavities
US11374549B2 (en) 2018-06-15 2022-06-28 Resonant Inc. Filter using transversely-excited film bulk acoustic resonators with divided frequency-setting dielectric layers
US11323091B2 (en) 2018-06-15 2022-05-03 Resonant Inc. Transversely-excited film bulk acoustic resonator with diaphragm support pedestals
US11967945B2 (en) 2018-06-15 2024-04-23 Murata Manufacturing Co., Ltd. Transversly-excited film bulk acoustic resonators and filters
US11901878B2 (en) 2018-06-15 2024-02-13 Murata Manufacturing Co., Ltd. Transversely-excited film bulk acoustic resonators with two-layer electrodes with a wider top layer
US11916539B2 (en) 2020-02-28 2024-02-27 Murata Manufacturing Co., Ltd. Split-ladder band N77 filter using transversely-excited film bulk acoustic resonators
US11349452B2 (en) 2018-06-15 2022-05-31 Resonant Inc. Transversely-excited film bulk acoustic filters with symmetric layout
US11264966B2 (en) 2018-06-15 2022-03-01 Resonant Inc. Solidly-mounted transversely-excited film bulk acoustic resonator with diamond layers in Bragg reflector stack
US10826462B2 (en) 2018-06-15 2020-11-03 Resonant Inc. Transversely-excited film bulk acoustic resonators with molybdenum conductors
US11323095B2 (en) 2018-06-15 2022-05-03 Resonant Inc. Rotation in XY plane to suppress spurious modes in XBAR devices
US11876498B2 (en) 2018-06-15 2024-01-16 Murata Manufacturing Co., Ltd. Transversely-excited film bulk acoustic resonator with multiple diaphragm thicknesses and fabrication method
US11909381B2 (en) 2018-06-15 2024-02-20 Murata Manufacturing Co., Ltd. Transversely-excited film bulk acoustic resonators with two-layer electrodes having a narrower top layer
US11329628B2 (en) 2020-06-17 2022-05-10 Resonant Inc. Filter using lithium niobate and lithium tantalate transversely-excited film bulk acoustic resonators
US11888463B2 (en) 2018-06-15 2024-01-30 Murata Manufacturing Co., Ltd. Multi-port filter using transversely-excited film bulk acoustic resonators
US11146238B2 (en) 2018-06-15 2021-10-12 Resonant Inc. Film bulk acoustic resonator fabrication method
US11349450B2 (en) 2018-06-15 2022-05-31 Resonant Inc. Symmetric transversely-excited film bulk acoustic resonators with reduced spurious modes
US11171629B2 (en) 2018-06-15 2021-11-09 Resonant Inc. Transversely-excited film bulk acoustic resonator using pre-formed cavities
US11949402B2 (en) 2020-08-31 2024-04-02 Murata Manufacturing Co., Ltd. Resonators with different membrane thicknesses on the same die
US11201601B2 (en) 2018-06-15 2021-12-14 Resonant Inc. Transversely-excited film bulk acoustic resonator with multiple diaphragm thicknesses and fabrication method
US11228296B2 (en) 2018-06-15 2022-01-18 Resonant Inc. Transversely-excited film bulk acoustic resonator with a cavity having a curved perimeter
CN108917991B (zh) * 2018-06-28 2019-10-25 武汉大学 高灵敏度压电mems传感器及其制备方法
US11426818B2 (en) 2018-08-10 2022-08-30 The Research Foundation for the State University Additive manufacturing processes and additively manufactured products
CN109341843B (zh) * 2018-11-08 2020-03-06 吉林大学 一种微振动传感器及其制备方法
US11349454B2 (en) 2018-12-28 2022-05-31 Skyworks Global Pte. Ltd. Acoustic wave devices with common glass substrate
US11901873B2 (en) 2019-03-14 2024-02-13 Murata Manufacturing Co., Ltd. Transversely-excited film bulk acoustic resonator with partial BRAGG reflectors
JP2022524136A (ja) 2019-03-14 2022-04-27 レゾナント インコーポレイテッド ハーフラムダ誘電体層を有する横方向に励起されたフィルムバルク音響共振器
CN112970195B (zh) * 2019-03-29 2024-03-08 株式会社村田制作所 振子和振子的制造方法
DE112020001765T5 (de) * 2019-04-05 2021-12-23 Resonant Inc. Packung eines transversal angeregten akustischen Filmvolumenresonators und Verfahren
US10911021B2 (en) * 2019-06-27 2021-02-02 Resonant Inc. Transversely-excited film bulk acoustic resonator with lateral etch stop
WO2021114140A1 (zh) * 2019-12-11 2021-06-17 广东省半导体产业技术研究院 滤波芯片封装方法及封装结构
US11664300B2 (en) * 2019-12-26 2023-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Fan-out packages and methods of forming the same
CN111130481B (zh) * 2019-12-31 2021-06-22 诺思(天津)微系统有限责任公司 具有叠置单元的半导体结构及制造方法、电子设备
US20210273629A1 (en) 2020-02-28 2021-09-02 Resonant Inc. Transversely-excited film bulk acoustic resonator with multi-pitch interdigital transducer
DE112021001878T5 (de) * 2020-03-26 2023-01-12 Rohm Co., Ltd. Halbleiterbauteil
US11811391B2 (en) 2020-05-04 2023-11-07 Murata Manufacturing Co., Ltd. Transversely-excited film bulk acoustic resonator with etched conductor patterns
US11469733B2 (en) 2020-05-06 2022-10-11 Resonant Inc. Transversely-excited film bulk acoustic resonators with interdigital transducer configured to reduce diaphragm stress
US11817845B2 (en) 2020-07-09 2023-11-14 Murata Manufacturing Co., Ltd. Method for making transversely-excited film bulk acoustic resonators with piezoelectric diaphragm supported by piezoelectric substrate
US11264969B1 (en) 2020-08-06 2022-03-01 Resonant Inc. Transversely-excited film bulk acoustic resonator comprising small cells
US11671070B2 (en) 2020-08-19 2023-06-06 Murata Manufacturing Co., Ltd. Transversely-excited film bulk acoustic resonators using multiple dielectric layer thicknesses to suppress spurious modes
US11271539B1 (en) 2020-08-19 2022-03-08 Resonant Inc. Transversely-excited film bulk acoustic resonator with tether-supported diaphragm
US11894835B2 (en) 2020-09-21 2024-02-06 Murata Manufacturing Co., Ltd. Sandwiched XBAR for third harmonic operation
US11929733B2 (en) 2020-10-05 2024-03-12 Murata Manufacturing Co., Ltd. Transversely-excited film bulk acoustic resonator matrix filters with input and output impedances matched to radio frequency front end elements
US11658639B2 (en) 2020-10-05 2023-05-23 Murata Manufacturing Co., Ltd. Transversely-excited film bulk acoustic resonator matrix filters with noncontiguous passband
US11405017B2 (en) 2020-10-05 2022-08-02 Resonant Inc. Acoustic matrix filters and radios using acoustic matrix filters
US11476834B2 (en) 2020-10-05 2022-10-18 Resonant Inc. Transversely-excited film bulk acoustic resonator matrix filters with switches in parallel with sub-filter shunt capacitors
US11728784B2 (en) 2020-10-05 2023-08-15 Murata Manufacturing Co., Ltd. Transversely-excited film bulk acoustic resonator matrix filters with split die sub-filters
US11405020B2 (en) 2020-11-26 2022-08-02 Resonant Inc. Transversely-excited film bulk acoustic resonators with structures to reduce acoustic energy leakage
US11955396B2 (en) * 2020-11-27 2024-04-09 Yibu Semiconductor Co., Ltd. Semiconductor packaging method, semiconductor assembly and electronic device comprising semiconductor assembly
US11239816B1 (en) 2021-01-15 2022-02-01 Resonant Inc. Decoupled transversely-excited film bulk acoustic resonators
US20220337210A1 (en) * 2021-04-16 2022-10-20 Resonant Inc. Transversely-excited film bulk acoustic resonator fabrication using wafer-to-wafer bonding
CN116803002A (zh) * 2021-05-17 2023-09-22 华为技术有限公司 芯片封装结构及芯片封装方法、电子设备
US20230337353A1 (en) * 2022-04-14 2023-10-19 Hamilton Sundstrand Corporation Devices and methods to improve thermal conduction from smt and chip on board components to chassis heat sinking

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04293310A (ja) 1991-03-22 1992-10-16 Murata Mfg Co Ltd 弾性表面波装置
JPH07283334A (ja) 1994-04-11 1995-10-27 Murata Mfg Co Ltd 気密封止電子部品
JPH09148878A (ja) * 1995-11-20 1997-06-06 Toshiba Corp 弾性表面波デバイス
JPH09162690A (ja) 1995-12-07 1997-06-20 Rohm Co Ltd 弾性表面波素子を有する装置およびその製造方法
JPH09213702A (ja) * 1996-01-31 1997-08-15 Sony Corp 半導体装置及び半導体装置の実装方法
JP3303791B2 (ja) 1998-09-02 2002-07-22 株式会社村田製作所 電子部品の製造方法
JP4011214B2 (ja) * 1998-11-13 2007-11-21 富士通株式会社 半導体装置及び半田による接合方法
JP2000196400A (ja) * 1998-12-28 2000-07-14 Kyocera Corp 弾性表面波装置の実装構造
US6265246B1 (en) 1999-07-23 2001-07-24 Agilent Technologies, Inc. Microcap wafer-level package
US6853067B1 (en) * 1999-10-12 2005-02-08 Microassembly Technologies, Inc. Microelectromechanical systems using thermocompression bonding
JP2002289768A (ja) * 2000-07-17 2002-10-04 Rohm Co Ltd 半導体装置およびその製法
JP3640017B2 (ja) * 2000-07-24 2005-04-20 日本電信電話株式会社 鉛フリーはんだバンプとその形成法
JP3735526B2 (ja) * 2000-10-04 2006-01-18 日本電気株式会社 半導体装置及びその製造方法
US7138293B2 (en) * 2002-10-04 2006-11-21 Dalsa Semiconductor Inc. Wafer level packaging technique for microdevices

Also Published As

Publication number Publication date
US20040100164A1 (en) 2004-05-27
US7259032B2 (en) 2007-08-21
JP2004194290A (ja) 2004-07-08

Similar Documents

Publication Publication Date Title
JP4766831B2 (ja) 電子部品の製造方法
KR100654054B1 (ko) 압전 부품 및 그 제조 방법
US7211934B2 (en) Electronic device and method of manufacturing the same
US7939938B2 (en) Functional device package with metallization arrangement for improved bondability of two substrates
JP4057017B2 (ja) 電子装置及びその製造方法
US7513022B2 (en) Method for manufacturing surface acoustic wave device
US7486160B2 (en) Electronic component and manufacturing method thereof
EP2256924B1 (en) Piezoelectric component and manufacturing method thereof
JP4513513B2 (ja) 電子部品の製造方法
EP2290816A2 (en) Piezoelectric component and manufacturing method thereof
JP4689704B2 (ja) 圧電部品及びその製造方法
JP2012151698A (ja) 弾性波デバイス
CN103824932A (zh) 压电零件
JP2006229632A (ja) 弾性表面波デバイス
JP2007081555A (ja) 弾性表面波装置
JP5227834B2 (ja) 機能素子パッケージの製造方法
JP2004129193A (ja) 弾性表面波装置
JP2010165731A (ja) 機能素子パッケージ
KR100862379B1 (ko) 표면탄성파 디바이스 패키지 및 그 제조방법
JP2004180177A (ja) 弾性表面波装置
CN210041774U (zh) 弹性波装置
JP2013140874A (ja) 電子デバイス、セラミック基板、製造方法、及び圧電発振器
CN112352309B (zh) 基体以及半导体装置
JP4384443B2 (ja) 電子部品装置
JP4511337B2 (ja) 電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050705

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080121

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080626

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080717

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20081121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110428

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110614

R150 Certificate of patent or registration of utility model

Ref document number: 4766831

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140624

Year of fee payment: 3

EXPY Cancellation because of completion of term