JP4511337B2 - 電子装置 - Google Patents

電子装置 Download PDF

Info

Publication number
JP4511337B2
JP4511337B2 JP2004375034A JP2004375034A JP4511337B2 JP 4511337 B2 JP4511337 B2 JP 4511337B2 JP 2004375034 A JP2004375034 A JP 2004375034A JP 2004375034 A JP2004375034 A JP 2004375034A JP 4511337 B2 JP4511337 B2 JP 4511337B2
Authority
JP
Japan
Prior art keywords
metal layer
layer
input
sealing material
nickel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004375034A
Other languages
English (en)
Other versions
JP2006185966A (ja
Inventor
定功 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2004375034A priority Critical patent/JP4511337B2/ja
Publication of JP2006185966A publication Critical patent/JP2006185966A/ja
Application granted granted Critical
Publication of JP4511337B2 publication Critical patent/JP4511337B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、セラミック基板上に電子回路素子をフリップチップ接合する電子装置の気密封止に関する。
携帯電話機などの高周波フィルタとして使用される表面弾性波デバイスは、リチウムタンタレート(LiTaO3)あるいはリチウムナイオベート(LiNbO3)などの圧電性単結晶チップ(以下、SAWチップと記す)表面に櫛歯状電極対を形成し、これをパッケージ基板に搭載して、パッケージ基板の入出力電極と前記櫛歯状電極対とを電気的に接続して構成される。
通常、SAWチップは表面弾性波が伝播するチップ面、すなわち櫛歯状電極対の形成された面を上にセラミックパッケージ基板にダイボンドされ、櫛歯状電極対につながる素子入出力電極とそのパッケージ基板の入出力電極とをアルミニウム(Al)または金(Au)を主材とする金属ワイヤでボンディングして電気的接続を行っている。その後、金属性キャップで気密封止して表面弾性波デバイスが構成される。
しかし近年、携帯電話機などの部品に対する小形化の要求が強く、表面弾性波デバイスではSAWチップをパッケージ基板にフリップチップ接続することによりワイヤボンディング領域を省くことでその小形化を図っている。
下記の特許文献1のように、半導体チップを基板にはんだを用いて接合する場合、従来使用していた高温半田は、半田に含まれる鉛が環境汚染物質に指定されており、鉛を含有する錫−鉛(Sn−Pb)半田を使用した電子装置が屋外に廃棄もしくは放置され風雨に曝された場合、環境中に鉛が溶け出し環境を汚染する危険性がある。このため、近年、地球環境保護運動の高まりの中で鉛を含有しない接合材が要求されるようになってきた。
そのために、下記の特許文献2には、気密封止できる構造として、基板上に電子回路素子をフリップチップ接続する電子装置において、電子回路素子の素子入出力電極とセラミック基板の入出力電極との間を金−錫(Au−Sn)や導電性ガラス等で接合するとともに、電子回路素子の周縁部と、これと対向する前記基板とを入出力電極と同じ接続方法で接合封止したことを特徴とする電子装置構造が提案されている。
特開平4−293311号公報 特開2004−214469号公報
しかしながら、一般的に基板材料の熱膨張係数(例えばアルミナセラミックスの熱膨張係数は約7×10-6/℃)と電子回路素子の熱膨張係数(例えばリチウムタンタレートの熱膨張係数は結晶方向によって違うが、1.6×10-6〜4.1×10-6/℃)には大きな隔たりがあるため、このようなフリップチップパッケージデバイスに熱衝撃等の熱負荷を加えると、接合部に応力が加わる。従来は、応力を緩和するやわらかい鉛−錫(Pb−Sn)合金で接合していたが、環境負荷物質である鉛を含むために、鉛を含まない、金―錫(Au−Sn)合金が使用される場合がある。
しかし、Au−Sn合金のような硬い材料で電子回路素子と基板をフリップチップ接合した場合は応力を緩和することができず、一般的に基板材料より強度の弱い電子回路素子の素子入出力電極には熱膨張係数の違いによる応力がそのまま加わることになり、電子回路素子にひずみが加わることでSAWチップの周波数特性がずれる問題がある。
なお、基板材料を強度の弱いガラエポ基板等で作成すれば電子回路素子にひずみは加わらなくなるが、気密性が低下して電子装置として長期信頼性が低下してしまうことになる。
以上述べたように従来のフリップチップパッケージでは、環境に対する悪影響や周波数特性がずれる問題があった。従って、本発明の電子装置は上記問題点を鑑みて完成されたものであり、その目的は、環境汚染物質を含まず、装置に熱負荷が加わってもSAWチップの周波数特性がずれない高精度で且つ高信頼性の電子装置の開発である。
本発明の電子装置は、セラミック基板の上面中央部に前記セラミック基板側から順にメタライズ層、下地金属層および主導体層からなる入出力電極を形成するとともに上面外周部に全周にわたって前記セラミック基板側から順にメタライズ層、下地金属層および主導体層からなる環状金属層を形成し、前記入出力電極に電子回路素子の下面中央部に形成した前記電子回路素子側から順に密着金属層、拡散防止層および主導体層からなる素子入出力電極を接合材を介してフリップチップ接合するとともに前記環状金属層に前記電子回路素子の下面外周部に形成した前記電子回路素子側から順に密着金属層、拡散防止層および主導体層からなる素子環状金属層を封着材を介して全周にわたって接合した電子装置であって、前記環状金属層の前記下地金属層および前記素子環状金属層の前記拡散防止層の少なくとも一方がニッケル−コバルト合金からなり、前記入出力電極の前記下地金属層および前記素子入出力電極の前記拡散防止層の少なくとも一方がニッケル−コバルト合金からなり、前記入出力電極の前記主導体層および前記環状金属層の前記主導体層が金からなり、前記接合材および前記封着材を錫−銀合金を主成分とする半田もしくは錫−銀−銅合金を主成分とする半田に金、ニッケルおよびコバルトを含有させたもので形成したことを特徴とする。
本発明の電子装置は、好ましくは前記封着材中に含まれる金の含有率を、前記接合材中に含まれる金の含有率よりも低くしたことを特徴とする。
本発明の電子装置は、好ましくは前記封着材中に含まれるニッケルの含有率を、前記接合材中に含まれるニッケルの含有率よりも低くしたことを特徴とする。
本発明の電子装置は、好ましくは前記封着材中に含まれるコバルトの含有率を、前記接合材中に含まれるコバルトの含有率よりも低くしたことを特徴とする。
本発明の電子装置は、セラミック基板の上面中央部に入出力電極を形成するとともに上面外周部に全周にわたって環状金属層を形成し、入出力電極に電子回路素子の下面中央部に形成した素子入出力電極を接合材を介してフリップチップ接合するとともに環状金属層に電子回路素子の下面外周部に形成した素子環状金属層を封着材を介して全周にわたって接合した電子装置であって、接合材および封着材を錫−銀合金を主成分とする半田もしくは錫−銀−銅合金を主成分とする半田中に金、ニッケルおよびコバルトを含有させたもので形成したことから、入出力電極部および封止部を接合した場合の電子回路素子とセラミック基板の熱膨張係数の違いによって発生する応力は、接合半田が塑性変形することで吸収されるため、電子回路素子に歪みは発生せず電子装置本来の電気特性を発揮することができ、また、Sn−Au合金、Sn−Ni合金、Sn−Co合金を半田中に形成していることによって、ボード実装時のリフローの250℃程度の温度が加わったとしても接合半田の気密性が破れない高品質で耐熱性に優れた電子装置となる。
本発明の電子装置は、好ましくは封着材中に含まれる金の含有率を、接合材中に含まれる金の含有率よりも低くしたことから、接合材に比べ封着材は金の含有による金錫合金による融点上昇による流動性低下の影響が少ないので、封着材はより流動性や密着性に優れ、より密着強度の高い電子装置となる。
本発明の電子装置は、好ましくは封着材中に含まれるニッケルの含有率を、接合材中に含まれるニッケルの含有率よりも低くしたことから、接合材に比べ封着材はニッケルを含有することによる硬度上昇の影響が少ないため、封着材がより柔らかく耐疲労性に優れるので、より熱衝撃信頼性の高い電子装置となる。
本発明の電子装置は、好ましくは封着材中に含まれるコバルトの含有率を、接合材中に含まれるコバルトの含有率よりも低くしたことから、接合材に比べ封着材はコバルトを含有することによる硬度上昇の影響が少ないため、封着材がより柔らかく耐疲労性に優れるので、より熱衝撃信頼性の高い電子装置となる。
次に、本発明の電子装置を添付の図面に基づいて詳細に説明する。
図1は、本発明の電子装置の実施の形態の一例を示す断面図であり、図2は本発明の電子装置の封止部の拡大図である。1は電子回路素子、2は電子回路素子1の素子入出力電極、3は電子回路素子の外周部に全周にわたり環状に形成された素子環状金属層である。4はセラミック基板、5はセラミック基板4の表面に形成した入出力電極、6はボード実装するための外部電極、7はセラミック基板の外周部に全周にわたり環状に形成された環状金属層である。
8は素子入出力電極2と入出力電極5とを接合する接合材、9は素子環状金属層3と環状金属層7とを接合する封着材である。
電子回路素子1の表面に形成した素子入出力電極2は、電子回路素子1側からTiやCr,Ta,Nb,Ni−Cr合金,TaN等から成る密着金属層2a、PtやPd,Rh,Ru,Ni,Ni−Cr合金、Ti−W合金、Ni−Co合金等から成る拡散防止層2b、AuやCu,Ni,Ag等から成る主導体層2cからなっている。
また、電子回路素子1の外周部に環状に形成された素子環状金属層3は、電子回路素子1側からTiやCr,Ta,Nb,Ni−Cr合金,TaN等から成る密着金属層3a、PtやPd,Rh,Ru,Ni,Ni−Cr合金、Ti−W合金、Ni−Co合金等から成る拡散防止層3b、AuやCu,Ni,Ag等から成る主導体層3cからなっている。
セラミック基板4の表面に形成した入出力電極5は、セラミック基板4側からWやMo−Mnのメタライズ層5a、NiやNi−Cr合金、Ni−Co合金等からなる下地金属層5b、Auからなる主導体層5cからなっている。
セラミック基板4の外周部に環状に形成された環状金属層7は、セラミック基板4側からWやMo−Mnのメタライズ層7a、NiやNi−Cr合金、Ni−Co合金等からなる下地金属層7b、Auからなる主導体層7cからなっている。
電子回路素子1は、例えばSAWフィルタの場合は、リチウムタンタレート(LiTaO)あるいはリチウムナイオベート(LiNbO)などのSAWチップを薄板状に切断研磨した後、SAWフィルタを形成するための櫛歯パターンおよび素子入出力電極2や素子環状金属層3を従来周知の真空蒸着法やスパッタ法によって、密着金属層、拡散防止層、主導体層を形成し、フォトリソグラフィ法等により所望の形状に形成し、それを個片に切断することで作成する。
密着金属層2a、3aは、電子回路素子1との密着性を向上させるためのものであり、その厚みを0.01〜0.5μmの範囲とすることが好ましい。密着金属層2a、3aの厚みが0.01μm未満となると、電子回路素子1との密着強度が低下する傾向があり、0.5μmを超えると膜応力が大きなものとなり電子回路素子1から剥離し易くなる傾向がある。
また、拡散防止層2b、3bは、素子入出力電極2や素子環状金属層3を半田等のろう材を介してセラミック基板4の入出力電極5や環状金属層7に接続する際の半田の拡散を防止するためのものであり、その厚みを0.5〜2μmの範囲とすることが好ましい。拡散防止層2b、3bの厚みが0.5μm未満となると、ろう材が密着金属層2a、3aに拡散して絶縁基板2との密着性が低下し易くなる傾向があり、2μmを超えると、拡散防止層2b、3bの膜応力が大きなものとなり、密着金属層2a、3aから剥離し易く成る傾向がある。
また、主導体層2c、3cは、素子入出力電極2や素子環状金属層3を半田等のろう材を介してセラミック基板4の入出力電極5や環状金属層7に接続する際の半田等のろう材との濡れ性を良くするためのものであり、その厚みを0.1〜0.5μmの範囲とすることが好ましい。主導体層2c、3cの厚みが0.1μm未満となると、半田等のろう材との濡れ性が低下する傾向があり、0.5μmを超えると、膜応力が大きなものとなり拡散防止層18から剥離し易く成る傾向がある。
セラミック基板4は、例えば、アルミナ(Al)セラミックス,ムライト(3Al・2SiO)セラミックス,窒化アルミニウム(AlN)セラミックス,炭化ケイ素(SiC)セラミックス,窒化ケイ素(Si)セラミックス等の無機材料が用いられる。
そして、例えばセラミック基板4がアルミナセラミックスから成る場合であれば、酸化アルミニウムの原料粉末に適当な有機バインダ,溶剤,可塑剤,分散剤等を添加混合して泥漿物を作製し、この泥漿物を従来周知のドクターブレード法やカレンダーロール法等のシート成形法を採用しシート状に成形してセラミックグリーンシート(セラミック生シートともいう)を得、しかる後、それらセラミックグリーンシートに電気的な接続を行なうためメタライズ配線層や貫通導体を、タングステン,モリブデン,マンガン等の高融点金属粉末に適当な有機溶剤,溶媒,可塑剤等を添加混合して得た金属ペーストを使って従来周知のスクリーン印刷法等の厚膜手法により形成するとともに、必要に応じてこれらを複数枚積層し、約1600℃の高温で焼成することによって製作する。
なお、メタライズ層5a、7aはその露出する外表面にニッケル等の耐蝕性に優れた下地金属層5a、7bを1〜20μの厚さにめっき法で被着させ、その上に金等の耐蝕性に優れ、かつ良導電性である主導体層5a、7cをめっき法により0.1〜2μmの厚さに被着させておくと、メタライズ層7aの酸化腐食を有効に防止するとともにメタライズ配線層5を外部電気回路基板の配線導体に半田等のろう材を介してろう付けする際、そのろう付け強度を強固となすことができる。
セラミック基板4の入出力電極5および環状金属層7に錫−銀合金を主成分とするクリーム半田や、錫−銀−銅合金を主成分とするクリーム半田を従来周知のスクリーン印刷法等で塗布し、加熱することで溶融し接着することで、接合材8および封着材9を形成する。接合材8と封着材9に同じ半田を使用する場合は、一度に塗布して形成しても良い。
なお、本発明の錫−銀合金を主成分とする半田および錫−銀−銅合金を主成分とする半田とは、錫−銀合金の含有率が50質量%以上または錫−銀−銅合金の含有率が50質量%以上の半田をいう。
そして、接合材8と封着材9を介して、電子回路素子1の素子入出力電極2と素子環状金属層3それぞれセラミック基板の入出力電極5と環状金属層7とに載置し、加熱して接合することで、接合材8と封着材9とを錫−銀合金を主成分とする半田もしくは錫−銀−銅合金を主成分とする半田に金、ニッケルおよびコバルトを含有させたもので形成した電子装置となる。
接合材8中の金含有率は、接合材8全体を100質量%とした場合に金は0.1〜15質量%が好ましい。金が0.1質量%未満の場合は、素子入出力電極2、入出力電極5表面が酸化しやすくなり、接合材8の濡れが悪くなるため、接合の信頼性が低下しやすい傾向がある。金が15質量%を超えた場合は、接合材8中に融点の高い金−錫合金が多く生成するため、流動性が悪くなり、接合の信頼性が低下しやすい傾向がある。
封着材9中の金含有率は、封着材9全体を100質量%とした場合に金は0.1〜10質量%が好ましい。金が0.1質量%未満の場合は、素子環状金属層3や環状金属層7表面が酸化しやすくなり、封着材9の濡れが悪くなるため、気密封着の信頼性が低下しやすい傾向がある。金が10質量%を超えた場合は、封着材9中に融点の高い金−錫合金が多く生成するため、流動性が悪くなり、気密封着の信頼性が低下しやすい傾向がある。
封着材9中の金含有率が、接合材8中の金含有率に比べ、20〜60%の含有率であると、接合材8中に生成する金−錫合金より封止材9中に生成する金−錫合金量が少ないことで、接合材8より封着材9の流動性が高いことから、接合材8に熱衝撃等の負荷がかかり難くなるため、熱衝撃に対する電子装置の気密封着信頼性がより高くなるので、より好ましい。
接合材8中のニッケル含有率は、接合材8全体を100質量%とした場合にニッケルは0.05〜20質量%が好ましい。ニッケルが0.05質量%未満の場合は、接合材8中に融点の高いニッケル−錫合金の生成が少ないために、接合の耐熱性が十分に上がらない傾向がある。ニッケルが20質量%を超えた場合は、接合材8中に融点の高いニッケル−錫合金が多く生成するため、流動性が悪くなり、接合の信頼性が低下しやすい傾向がある。
封着材9中のニッケル含有率は、封着材9全体を100質量%とした場合にニッケルは0.05〜15質量%が好ましい。ニッケルが0.05質量%未満の場合は、封着材9中に融点の高いニッケル−錫合金の生成が少ないために、気密封着の耐熱性が十分に上がらない傾向がある。ニッケルが15質量%を超えた場合は、封着材9中に融点の高いニッケル−錫合金が多く生成するため、流動性が悪くなり、気密封着の信頼性が低下しやすい傾向がある。
封着材9中のニッケル含有率が、接合材8中のニッケル含有率に比べ、20〜60%の含有率であると、接合材8中に生成するニッケル−錫合金より封止材9中に生成するニッケル−錫合金量が少ないことで、接合材8より封着材9の流動性が高いことから、接合材8に熱衝撃等の負荷がかかり難くなるため、熱衝撃に対する電子装置の気密封着信頼性がより高くなるので、より好ましい。
接合材8中のコバルト含有率は、接合材8全体を100質量%とした場合にコバルトは0.01〜3質量%が好ましい。コバルトが0.01質量%未満の場合は、接合材8中に融点の高いコバルト−錫合金の生成が少ないために、接合の耐熱性が十分に上がらない傾向がある。コバルトが3質量%を超えた場合は、接合材8中に融点の高いコバルト−錫合金が多く生成するため、流動性が悪くなり、接合の信頼性が低下しやすい傾向がある。
封着材9中のコバルト含有率は、封着材9全体を100質量%とした場合にコバルトは0.01〜2質量%が好ましい。コバルトが0.01質量%未満の場合は、封着材9中に融点の高いコバルト−錫合金の生成が少ないために、気密封着の耐熱性が十分に上がらない傾向がある。コバルトが2質量%を超えた場合は、封着材9中に融点の高いコバルト−錫合金が多く生成するため、流動性が悪くなり、気密封着の信頼性が低下しやすい傾向がある。
封着材9中のコバルト含有率が、接合材8中のコバルト含有率に比べ、20〜60%の含有率であると、接合材8中に生成するコバルト−錫合金より封止材9中に生成するコバルト−錫合金量が少ないことで、接合材8より封着材9の流動性が高いことから、接合材8に熱衝撃等の負荷がかかり難くなるため、熱衝撃に対する電子装置の気密封着信頼性がより高くなるので、より好ましい。
ここでは、クリーム半田を使用したが、板状の半田を枠状や円状に打ち抜き、環状金属層7や入出力電極5に置き、その上に電子回路素子1を乗せて加熱して接合しても良い。
また、電子回路素子1の素子入出力電極2や素子環状金属層3は、櫛歯パターンを形成するときと別工程で形成しても良い。別工程で形成した場合は、素子入出力電極2と素子環状金属層3の金属層組成や金属を変えて作成でき、素子環状金属層3の拡散防止層や主導体層の金、ニッケル、コバルトの比率や厚みを変えることでできあがりの電子装置の接合材8と封着材9中の金、ニッケル、コバルト等の含有率を操作することができる。また、別工程で作成した場合は、図3のように密着金属層を拡散防止層や主導体層で完全に覆ってしまうように形成することも可能であり、より信頼性の高い構造とすることができる。
また、主導体層2c、3cや5c、7cは半田に完全に拡散してしまう場合があり、その場合は、接合材8付近の構成は、図4のように主導体層は無くなってしまう場合がある。
また、電子装置の接合材8と封着材9中の金、ニッケル、コバルト等の含有率を操作するためには、予め、電子回路素子1の素子入出力電極2や素子環状金属層3とセラミック基板4の入出力電極5や環状金属層7の面積を変えて設計することでも操作することができ、要求信頼性に応じた電子装置となすことができる。
本発明の電子装置の実施の形態の一例を示す断面図である。 本発明の電子装置の封止部の拡大断面図である。 本発明の電子装置の他の例の封止部の拡大断面図である。 本発明の電子装置の他の例の封止部の拡大断面図である。
符号の説明
1:電子回路素子
2:素子入出力電極
3:素子環状金属層
4:セラミック基板
5:入出力電極
7:環状金属層
8:接合材
9:封着

Claims (4)

  1. セラミック基板の上面中央部に前記セラミック基板側から順にメタライズ層、下地金属層および主導体層からなる入出力電極を形成するとともに上面外周部に全周にわたって前記セラミック基板側から順にメタライズ層、下地金属層および主導体層からなる環状金属層を形成し、前記入出力電極に電子回路素子の下面中央部に形成した前記電子回路素子側から順に密着金属層、拡散防止層および主導体層からなる素子入出力電極を接合材を介してフリップチップ接合するとともに前記環状金属層に前記電子回路素子の下面外周部に形成した前記電子回路素子側から順に密着金属層、拡散防止層および主導体層からなる素子環状金属層を封着材を介して全周にわたって接合した電子装置であって、前記環状金属層の前記下地金属層および前記素子環状金属層の前記拡散防止層の少なくとも一方がニッケル−コバルト合金からなり、前記入出力電極の前記下地金属層および前記素子入出力電極の前記拡散防止層の少なくとも一方がニッケル−コバルト合金からなり、前記入出力電極の前記主導体層および前記環状金属層の前記主導体層が金からなり、前記接合材および前記封着材を錫−銀合金を主成分とする半田もしくは錫−銀−銅合金を主成分とする半田に金、ニッケルおよびコバルトを含有させたもので形成したことを特徴とする電子装置。
  2. 前記封着材中に含まれる金の含有率を、前記接合材に含まれる金の含有率よりも低くしたことを特徴とする請求項1に記載の電子装置。
  3. 前記封着材中に含まれるニッケルの含有率を、前記接合材中に含まれるニッケルの含有率よりも低くしたことを特徴とする請求項1または請求項2に記載の電子装置。
  4. 前記封着材中に含まれるコバルトの含有率を、前記接合材中に含まれるコバルトの含有率よりも低くしたことを特徴とする請求項1乃至請求項3のいずれかに記載の電子装置。
JP2004375034A 2004-12-24 2004-12-24 電子装置 Expired - Fee Related JP4511337B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004375034A JP4511337B2 (ja) 2004-12-24 2004-12-24 電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004375034A JP4511337B2 (ja) 2004-12-24 2004-12-24 電子装置

Publications (2)

Publication Number Publication Date
JP2006185966A JP2006185966A (ja) 2006-07-13
JP4511337B2 true JP4511337B2 (ja) 2010-07-28

Family

ID=36738878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004375034A Expired - Fee Related JP4511337B2 (ja) 2004-12-24 2004-12-24 電子装置

Country Status (1)

Country Link
JP (1) JP4511337B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5764355B2 (ja) * 2011-03-09 2015-08-19 セイコーインスツル株式会社 電子部品およびその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05144965A (ja) * 1991-11-20 1993-06-11 Kyocera Corp 電子部品収納用パツケージ
JP2004194290A (ja) * 2002-11-26 2004-07-08 Murata Mfg Co Ltd 電子部品の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05144965A (ja) * 1991-11-20 1993-06-11 Kyocera Corp 電子部品収納用パツケージ
JP2004194290A (ja) * 2002-11-26 2004-07-08 Murata Mfg Co Ltd 電子部品の製造方法

Also Published As

Publication number Publication date
JP2006185966A (ja) 2006-07-13

Similar Documents

Publication Publication Date Title
JP4766831B2 (ja) 電子部品の製造方法
CN101997511B (zh) 压电部件及其制造方法
JP2005167969A (ja) 弾性波素子および弾性波素子の製造方法
CN100428432C (zh) 元件接合用基板及其制造方法
JP2012151698A (ja) 弾性波デバイス
JP2007081555A (ja) 弾性表面波装置
JP2008085108A (ja) 接合構造体および電子装置
TWI538268B (zh) 用來連接一第一電子元件及一第二元件之方法
JP4511337B2 (ja) 電子装置
JP5837845B2 (ja) 電子部品の製造方法及び電子部品
JP4012753B2 (ja) 弾性表面波装置
JP4066952B2 (ja) 電子部品素子、電子部品、及び通信機
JP2017175427A (ja) 弾性表面波装置
JP4195605B2 (ja) 弾性表面波装置
US20030137039A1 (en) Packaging substrate and manufacturing method thereof, integrated circuit device and manufacturing method thereof, and saw device
KR950012947B1 (ko) 발진기
JP2004129193A (ja) 弾性表面波装置
JP4044832B2 (ja) 電子部品収納用容器用蓋部材およびそれを用いた電子部品収納用容器
JP2011035660A (ja) 圧電デバイス
JP2008186917A (ja) 電子部品収納用パッケージ、電子装置、およびその製造方法
JP2004207674A (ja) 電子部品装置の製造方法
JP2011055033A (ja) 圧電発振器
JP2004207539A (ja) 電子部品収納用容器および電子装置
JP4349863B2 (ja) 弾性表面波装置およびその製造方法
JP2010245266A (ja) 電子部品及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100406

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100506

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees