JP2005167969A - 弾性波素子および弾性波素子の製造方法 - Google Patents

弾性波素子および弾性波素子の製造方法 Download PDF

Info

Publication number
JP2005167969A
JP2005167969A JP2004186639A JP2004186639A JP2005167969A JP 2005167969 A JP2005167969 A JP 2005167969A JP 2004186639 A JP2004186639 A JP 2004186639A JP 2004186639 A JP2004186639 A JP 2004186639A JP 2005167969 A JP2005167969 A JP 2005167969A
Authority
JP
Japan
Prior art keywords
metal layer
terminal
layer
acoustic wave
sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004186639A
Other languages
English (en)
Inventor
Taku Warashina
卓 藁科
Takashi Matsuda
隆志 松田
Masanori Ueda
政則 上田
Osamu Kawauchi
治 川内
Yasubumi Kaneda
泰文 兼田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Fujitsu Media Devices Ltd
Original Assignee
Fujitsu Ltd
Fujitsu Media Devices Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Fujitsu Media Devices Ltd filed Critical Fujitsu Ltd
Priority to JP2004186639A priority Critical patent/JP2005167969A/ja
Priority to US10/986,448 priority patent/US20050116352A1/en
Priority to KR1020040092492A priority patent/KR20050046618A/ko
Priority to CNA2004100886714A priority patent/CN1617445A/zh
Publication of JP2005167969A publication Critical patent/JP2005167969A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1078—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a foil covering the non-active sides of the SAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/64—Filters using surface acoustic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

【課題】 高信頼性で高性能なチップサイズパッケージの弾性波素子およびその製造方法を提供すること。
【解決手段】 弾性波素子は、圧電基板１０と支持基板２０とを有する。チップ状の圧電基板１０は、支持基板２０に対してフェイスダウンボンディングされている。圧電基板１０の回路形成面には、くし型電極１１、端子１５、封止金属層１３及び高抵抗パターン１２が形成されている。各端子１５は、高抵抗パターン１２を介して封止金属層１３に接続されている。封止金属層１３は、回路形成面の外周に沿って一様に形成されたリング状の封止金属層である。また、圧電基板１０の外面、封止金属層１３の外側を覆うように、封止膜５０が支持基板２０上に設けられている。この封止膜５０は導電性の樹脂を用いて形成するようにしてもよい。
【選択図】 図１

Description

本発明は弾性波素子および弾性波素子の製造方法に関し、より詳細には高信頼性で高性能なチップサイズパッケージの弾性波素子およびその製造方法に関する。
従来から、弾性波素子は様々な分野で用いられている。近年、弾性波素子を用いたフィルタ、特に表面弾性波（ＳＡＷ）素子を用いたフィルタ（以下、「ＳＡＷフィルタ」という）が注目されている。ＳＡＷフィルタは送受信の不要信号を抑圧する目的で、携帯電話などの通信装置への需要が急速に増えている。最近では、小型で高信頼性のＳＡＷフィルタが要求されており、特に、圧電基板上にくし型電極を形成した構成のＳＡＷフィルタは、安定した特性を得るために密封することが好ましい。
特許文献１には、ベースプレート上に支持された圧電基板を密封するパッケージング技術が開示されている。特許文献１によれば、ベースプレート上に設けられたシートを圧電基板の側面に接するようにしてベースプレートと圧電基板との間に密封構造を形成している。また、シートの外側にフレームを設けるとともに、圧電基板、フレーム及びシートを金属めっき材料からなるカバーで覆う構造が開示されている。
また、特許文献２には、圧電基板と支持基板とにそれぞれシールリングを設け、これらのシールリング間に封止材（半田等のろう材）を介在させることで２つの基板を接合し、圧電基板と支持基板との間の空間を気密的に封止するパッケージ構造が開示されている。また、封止材の外面を覆うように導電性被膜を設けることも開示されている。更には、圧電基板と支持基板とにそれぞれ金のシールリングを設け、これらを接合することで圧電基板と支持基板との間の空間を気密的に封止するパッケージ構造も開示されている。
特表２００２−５１３２３４号公報 特開２０００−７７９７０号公報 特許第２７５０２３２号明細書
本発明は、上記特許文献１及び２に記載の技術とは異なる構成で、高信頼性で高性能なチップサイズパッケージの弾性波素子及びその製造方法を提供することを目的とする。
本発明はかかる課題を解決するために、請求項１に記載の発明は、弾性波素子であって、素子電極と第１の端子と外周部に設けられた第１の封止金属層とを回路形成面である主面上に有する素子基板と、前記第１の端子に接合する第２の端子と前記第１の封止金属層に接合する第２の封止金属層とを主面上に有する支持基板と、前記素子基板の外側面と前記第１の封止金属層の外側面と前記第２の封止金属層の外側面に設けられた導電性膜の封止部と、を備え、前記素子電極と前記第１の端子と前記第２の端子は、前記第１及び第２の封止金属層と前記封止部とにより気密封止されていることを特徴とする。
請求項２に記載の発明は、請求項１に記載の弾性波素子において、前記第１の端子と第１の封止金属層は、前記素子基板主面上に形成された下地金属層上に設けられていることを特徴とする。
請求項３に記載の発明は、請求項１または２に記載の弾性波素子において、前記第１の端子と前記第２の端子の一方の端子は金バンプを、他方の端子は金薄膜層を備え、かつ、前記第１の封止金属層と前記第２の封止金属層の一方の層は半田層を、他方の層は金属層を備えていることを特徴とする。
請求項４に記載の発明は、請求項１または２に記載の弾性波素子において、前記第１の端子と前記第２の端子の一方の端子は半田層を、他方の端子は金属層を備え、かつ、前記第１の封止金属層と前記第２の封止金属層の一方の層は半田層を、他方の層は金属層を備えていることを特徴とする。
請求項５に記載の発明は、請求項１または２に記載の弾性波素子において、前記第１の端子と前記第２の端子の一方の端子は金バンプを、他方の端子は金薄膜層を備え、かつ、前記第１の封止金属層と前記第２の封止金属層の一方の層は金めっき層を、他方の層は金属層を備えていることを特徴とする。
請求項６に記載の発明は、請求項１または２に記載の弾性波素子において、前記第１の端子と前記第２の端子の一方の端子は金めっき層を、他方の端子は金属層を備え、かつ、前記第１の封止金属層と前記第２の封止金属層の一方の層は金めっき層を、他方の層は金属層を備えていることを特徴とする。
請求項７に記載の発明は、請求項３または４に記載の弾性波素子において、前記半田層は、銀錫を含有する合金層、錫アンチモン合金層、金錫合金層、金シリコン合金層、金ゲルマニウム合金層、錫鉛合金層の何れかであることを特徴とする。
請求項８に記載の発明は、請求項２乃至７の何れかに記載の弾性波素子において、前記下地金属の少なくとも一部領域が前記第２の封止金属層と化学的に反応しない材質の被覆膜で覆われていることを特徴とする。
請求項９に記載の発明は、請求項８に記載の弾性波素子において、前記被覆膜は、シリコン酸化膜もしくはシリコン窒化膜であることを特徴とする。
請求項１０に記載の発明は、請求項２乃至９に記載の弾性波素子において、前記第１の端子あるいは第１の封止金属層の前記下地金属層は、Ｔｉ、Ｃｕ、Ｎｉ、もしくはＣｏＮｉ合金で構成されており、該下地金属層の下地としてシリコン酸化膜が設けられていることを特徴とする。
請求項１１に記載の発明は、請求項１乃至１０の何れかに記載の弾性波素子において、前記導電性の封止部は、導電性樹脂で形成されていることを特徴とする。
請求項１２に記載の発明は、請求項１乃至１１の何れかに記載の弾性波素子において、前記素子基板上には、送信用弾性波素子により形成されたフィルタと、受信送信用弾性波素子により形成されたフィルタと、位相調整用リアクタンスまたは位相調整用キャパシタンスと、が設けられていることを特徴とする。
請求項１３に記載の発明は、請求項１乃至１２の何れかに記載の弾性波素子において、前記第１の封止金属層または前記第２の封止金属層は、複数のベルト状封止金属層により構成されていることを特徴とする。
請求項１４に記載の発明は、弾性波素子であって、素子電極と第１の端子と外周部に設けられた第１の封止金属層とを回路形成面である主面上に有する素子基板と、前記第１の端子に接合する第２の端子と前記第１の封止金属層に接合する第２の封止金属層とを主面上に有する支持基板と、を備え、前記素子電極と前記第１の端子と前記第２の端子は、前記第１及び第２の封止金属層により気密封止され、前記支持基板の裏面には、筋状の溝部が形成されていることを特徴とする。
請求項１５に記載の発明は、弾性波素子であって、素子電極と第１の端子と外周部に設けられた第１の封止金属層とを回路形成面である主面上に有する素子基板と、前記第１の端子に接合する第２の端子と前記第１の封止金属層に接合する第２の封止金属層とを主面上に有する支持基板と、を備え、前記素子電極と前記第１の端子と前記第２の端子は、前記第１及び第２の封止金属層により気密封され、前記支持基板の内部には、該支持基板とは異なる線膨張係数を有する物質が筋状に埋め込まれていることを特徴とする。
請求項１６に記載の発明は、請求項１乃至１５の何れかに記載の弾性波素子において、前記第１および第２の封止金属層の少なくとも一方は、互いに組成の異なる２種類の金属により構成されていることを特徴とする。
請求項１７に記載の発明は、請求項１乃至１６の何れかに記載の弾性波素子において、前記第１の封止金属層と前記第２の封止金属層の外側面、および該第１および第２の封止金属層の接合領域に設けられた封止材を備え、前記導電性膜の封止部は当該封止材の外側に設けられていることを特徴とする。
請求項１８に記載の発明は、請求項１７に記載の弾性波素子において、前記封止材は、半田、接着剤またはインジウムであることを特徴とする。
請求項１９に記載の発明は、請求項１乃至１８の何れかに記載の弾性波素子において、前記素子基板とは異なる材質の第２の支持基板を有し、該第２の支持基板は前記素子基板の主面に接合されていることを特徴とする。
請求項２０に記載の発明は、請求項１乃至１８の何れかに記載の弾性波素子において、前記素子基板とは異なる材質の第２の支持基板を有し、該第２の支持基板の一方の面が前記素子基板の主面に接合され、前記第２の支持基板の他方の面には受動素子が設けられていることを特徴とする。
請求項２１に記載の発明は、請求項１乃至１８の何れかに記載の弾性波素子において、前記素子基板とは異なる材質の第２の支持基板を有し、該第２の支持基板の一方の面が前記素子基板の主面に接合され、前記第２の支持基板の他方の面には別の素子基板を含む別の弾性波素子が形成されていることを特徴とする。
請求項２２に記載の発明は、請求項１乃至２１の何れかに記載の弾性波素子において、前記素子基板は、内部に連通する穴と該穴を塞ぐ部材とを有することを特徴とする。
請求項２３に記載の発明は、請求項１乃至２２の何れかに記載の弾性波素子において、前記素子基板の主面上であって、前記第２の封止金属層の内側にインダクタを構成する配線パターンが形成されていることを特徴とする。
請求項２４に記載の発明は、請求項１乃至２３の何れかに記載の弾性波素子において、導電性の封止部は、グランドと接続されていることを特徴とする。
請求項２５に記載の発明は、請求項１乃至２４の何れかに記載の弾性波素子の製造方法であって、前記第１または第２の封止金属層もしくは半田層をバイトによる切削で平坦化する工程を備えていることを特徴とする。
本発明によれば、高信頼性で高性能なチップサイズパッケージの弾性波素子を提供することができる。
以下、添付図面を参照して、本発明の実施例を説明する。
図１は本発明の実施例１に係る弾性波素子を示す図である。図１（ａ）は弾性表面波デバイスの断面図、図１（ｂ）は圧電基板の回路形成面を示す図、図１（ｃ）は支持基板の回路形成面を示す図である。
弾性波素子は、圧電基板１０と支持基板２０とを有する。圧電基板１０は、例えば、ＬｉＴａＯ３（以下では単に「ＬＴ」ということがある）やＬｉＮｂＯ３（以下では単に「ＬＮ」ということがある）で形成される。焦電対策のために、圧電基板１０の抵抗率は１０１４〜１０７Ωｍであることが好ましい。また、支持基板２０は、例えば、セラミック基板、シリコン基板、ガラス基板またはガリウム砒素（ＧａＡｓ）基板である。
チップ状の圧電基板１０は、支持基板２０に対してフェイスダウンボンディングされている。図１（ｂ）に示すように、圧電基板１０の回路形成面には、くし型電極１１、端子１５、封止金属層１３及び高抵抗パターン１２が形成されている。くし型電極１１は図示を省略する配線を介して、例えばラダー型に接続されている。図面をわかりやすくするために、図１（ａ）では図１（ｂ）に示すくし型電極１１の図示を省略してある。くし型電極１１の近傍には、ラダー型構成の入出力端子やグランド端子として機能する端子１５が設けられている。各端子１５は、高抵抗パターン１２を介して封止金属層１３に接続されている。封止金属層１３は、回路形成面の外周に沿って一様に形成されたリング状の封止金属層である。以下、この封止金属層１３をシールリングともいう。封止金属層１３は、くし型電極１１と端子１５とを囲むように形成されている。
図１（ｃ）に示すように、支持基板２０の回路形成面には、封止金属層２３と端子２５が形成されている。フェイスダウンボンディングされた状態では、圧電基板１０の封止金属層１３は支持基板２０の封止金属層２３に接合し、端子１５は端子２５に接合している。封止金属層２３は、回路形成面の外周に沿って一様に形成されたリング状の金属層である。以下、この金属層２３をシールリングともいう。図示する構成では、封止金属層２３は封止金属層１３よりも若干幅広であり、外側に段差が形成されている。支持基板２０には、端子２５に連通するスルーホール（貫通配線）２６が形成され、底面に形成された外部接続用のパッド２７に接続されている。なお、端子１５を第１の端子とすれば、端子２５は第２の端子と位置付けられ、封止金属層１３を第１の金属層とすれば、封止金属層２３は第２の金属層と位置付けられる。
封止金属層２３は、支持基板２０の回路形成面上に設けられた密着層２３１と、この上に設けられた金めっき層２３２とからなる。密着層２３１は、圧電基板１０に対する金めっき層２３２の密着度を高めるために用いることが好ましい。同様に、端子２５は、支持基板２０の回路形成面上に設けられた密着層２５１と、この上に設けられた金めっき２５２とからなる。密着層２３１と２５１上にそれぞれ、金めっき層２３２と２５２を成長させる。密着層２３１と２５１は例えば、支持基板２０がセラミックの場合、タングステン（Ｗ）とニッケル（Ｎｉ）の二層構成である。
封止金属層２３に接合される圧電基板１０の封止金属層１３は、密着層１３１とこの上に設けられた金めっき層１３２とからなる。また、端子１５は、密着層１５１とこの上に設けられた金のスタッドバンプ１５２とからなる。圧電基板１０をＬＴ（ＬｉＴａＯ３）で形成した場合、密着層１３１と１５１は例えば、下地となるチタニウム（Ｔｉ）とその上に形成された金との二層構成である。
図２は、実施例１に係る弾性表面波デバイスの製造方法を示す図である。図２中、（ａ）〜（ｃ）は圧電基板１０側の製造工程を示し、（ｄ）〜（ｆ）は支持基板２０側の製造工程を示す。圧電基板１０側の製造工程を説明すると、ＬＴウェハ１０の回路形成面上にくし型電極を形成する（ステップ（ａ））。次に、ＬＴウェハ１０の回路形成面上に、スピンコータを用いてレジストを塗布し、露光・現像処理によりレジストをパターニングした後、スパッタでＴｉ膜を成膜し、次いでＡｕ膜をスパッタ成膜して二層構成の密着層１３１と１５１を形成する（ステップ（ｂ））。次に、密着層１３１と１５１の上に、金めっき層１３２および金のスタッドバンプ１５２を形成する（ステップ（ｃ））。なお、金のスタッドバンプ１５２は金めっき層としてもよい。
支持基板２０側の製造工程を説明すると、支持基板２０に、スルーホール２６、端子２７、および二層構成の密着層２３１、２５１を形成する（ステップ（ｄ））。これらの密着総２３１、２５１をＷとＴｉの二層で形成する場合は、例えば、Ｗ膜の厚みを１０μｍ程度、Ｔｉ膜の厚みを２〜６μｍ程度とする。印刷法により、支持基板２０の裏面に端子（パッド）２７を形成する。次にレジスト７２を塗布し、密着層２３１、２５１上にめっき処理により、金を２０〜２５μｍ程度成長させる（ステップ（ｅ））。その後、金めっきを平坦化し、レジスト７２を除去して、金めっき層２３２、２５２を形成する。
ここで、金めっき層２３２、２５２の厚さは２０μｍ程度と厚いので、通常のスピンコータによる方法では段差が大きい場合は均一にレジストを塗布することが困難な場合がある。その場合には、スピンコータに替えてスプレーコータを用いることとすれば均一なレジスト塗布が可能となる。また、スプレーコータではなく、ドライフィルムを用いることとしても同様に均一な厚膜レジストを形成することが可能である。
図３は、金めっき層２３２、２５２の平坦化処理を模式的に示す図である。ウェハを旋盤の基板支持台７４に吸着させ、支持基板２０の裏面を基準に、バイト７５で切削して平坦化する。平坦化後、レジスト７１を除去する。なお、レジスト７１の代わりに、シリコン酸化膜などの絶縁膜を使用してもよい。このような平坦化処理を施すことにより、接合面が平坦となり気密性を向上させることができる。なお、このような平坦化処理は、ステップ（ｃ）における金めっき層１３２および金のスタッドバンプ１５２の平坦化にも適用することができることはいうまでもない。
次に、図２中のステップ（ｇ）に示すように、超音波接合を用いて、金めっき層１３２と金めっき層２３２を接合することで、圧電基板１０の回路形成面と支持基板２０の回路形成面との間の空間を気密封止することができる。また、接合時に酸素が含まれると金属が酸化して気密性が劣化するので、気密封止された空間に、アルゴンガスや窒素ガスなどの不活性化気体を充填するか、減圧下で接合するとよい。
また、上記金めっき層１３２と２３２を接合する際、同時に金のスタッドバンプ１５２と金めっき層２５２とが接合され、圧電基板１０に形成された回路と支持基板２０の端子２７との電気的接続が形成される。また、圧電基板１０の外面、封止金属層１３の外側を覆うように、封止膜５０が支持基板２０上に設けられている。封止膜５０は金属で形成することができる。
例えば、封止膜５０はＴｉと銅（Ｃｕ）の二層構成である。厚さ１００ｎｍのＴｉをスパッタ又は蒸着により形成し、３μｍのＣｕを電解めっきにより形成する。Ｔｉのスパッタのかわりに無電解めっき法によりＮｉを形成してもよい。また、上記二層構成のほか、銅、金またはインジウムなどを含む膜であってもよい。さらに、この封止膜５０を導電性の樹脂を用いて形成するようにしてもよい。
図４は、図１の構成において、端子と封止金属層とが同一の膜構成を形成している場合を示す。なお、図中、前述した構成要素と同一性のあるものについては同一の参照番号を付してある。図４（ａ）は圧電基板１０の回路形成面を示し、図４（ｂ）は図４（ａ）に示す破線Ｍに沿った断面を模式的に示す図である。図１の実施例１では第１の端子と第２の端子間は金のスタッドバンプ１５２で電気的に接続されていたが第２の実施例では封止金属層１３と同じ金錫２３２、２５２により電気的に接続されている。なお、実施例１では封止金属層１３は金錫を用いたが、銀錫を含む合金層あるいは錫アンチモン合金層、金錫合金層、金シリコン合金層、金ゲルマニウム合金層、錫鉛合金層などにより形成してもよい。
図５は、ＩＤＴ部への半田の侵入を防止するために、図４の構成において、金配線部の上部に半田と濡れ性の悪いシリコン酸化膜を形成した場合を示す。なお、図中、前述した構成要素と同一性のあるものについてはこれまでに用いたものと同一の参照番号を付してある。図５（ａ）は本実施例の弾性表面波デバイスの断面図、図５（ｂ）は図５（ａ）における圧電基板１０と支持基板２０の金錫２５２を介した接合部の様子を説明するための図である。封止材として半田を用いた場合には、半田が高温に維持されると溶融した半田が圧電基板１０上に形成されているＩＤＴ部にまで侵入してしまうことが生じ得る。この不都合を回避するために、圧電基板１０上に形成した金配線部の一部領域に、半田と濡れ性の悪いシリコン酸化膜６０を例えば１００ｎｍの膜厚で成長させている。
図６（ａ）は、本実施例の圧電基板１０上に設けられたシリコン酸化膜６０の配置の様子を説明するための図で、比較のために、図６（ｂ）にかかるシリコン酸化膜６０を設けない状態の圧電基板１０も図示した。図６（ａ）に示すように、金配線の高抵抗パターン１２によりくし型電極１１と端子１５が接続されており、これらの金配線のそれぞれの一部領域に、半田と濡れ性の悪いシリコン酸化膜６０が形成されている。このようなシリコン酸化膜６０が設けられていない場合には、図６（ｂ）に示すように、半田により設けられた封止金属層１３が高温に維持されることで溶融した半田が、高抵抗パターン１２、端子１５、およびくし型電極１１に侵入して素子の動作不良の原因となってしまう。これに対して図６（ａ）のようにシリコン酸化膜６０を設けると、半田との濡れ性が悪いために、溶融した半田はこのシリコン酸化膜６０でその侵入が阻止されることとなり、素子不良を回避することが可能となる。なお、シリコン酸化膜に替えて、シリコン窒化膜を設けるようにしてもよい。
図７は、ＩＤＴ部への半田の侵入を防止するために、実施例３で説明したシリコン酸化膜を設ける替わりに、配線層の一部領域をＴｉ膜６１で覆うことで半田の侵入を防止する場合を示す。なお、図中、前述した構成要素と同一性のあるものについてはこれまでに用いたものと同一の参照番号を付してある。図７（ａ）は本実施例の弾性表面波デバイスの断面図、図７（ｂ）は図７（ａ）における圧電基板１０と支持基板２０の金錫２５２を介した接合部の様子を説明するための図である。封止材として半田を用いた場合には、半田が高温に維持されると溶融した半田が圧電基板１０上に形成されているＩＤＴ部にまで侵入してしまうことが生じ得る。この不都合を回避するために、圧電基板１０上に形成した金配線部の一部領域にＴｉ膜６１を設け、これにより半田の侵入を阻止している。
本実施例は、図６（ａ）に示したシリコン酸化膜６０を設けた圧電基板１０上に形成される封止金属層１３を帯状に形成した場合である。
図８は本実施例の圧電基板１０の様子を説明するための図で、この図に示すように、封止金属層１３は３本のベルト層１３ａ、１３ｂ、１３ｃで構成され、これによりシール面積（接触面積）を減少させて接合時に圧電基板１０にかかる圧力を上げることで封止度を高めている。
なお、この圧電基板１０においても、金配線の高抵抗パターン１２によりくし型電極１１と端子１５が接続されている。また、これらの金配線のそれぞれの一部領域に、半田と濡れ性の悪いシリコン酸化膜６０が形成されており、溶融した半田の侵入をこのシリコン酸化膜６０で阻止して素子不良を回避している。
なお、このような帯状の封止金属層１３の各ベルト層を、組成の異なる半田により形成するようにしてもよい。例えば、金８０ｗｔ％錫２０ｗｔ％の組成の半田の融点は２８０℃と高いが、組成として金が含まれているためにコストが高くなる。それに対して錫９６．５ｗｔ％銀３．５ｗｔ％の組成の半田の融点は２２１℃と低い反面コストが低い。そこで、例えば、ベルト層１３ａおよび１３ｃに錫９６．５ｗｔ％銀３．５ｗｔ％の組成の半田を用い、ベルト層１３ｂに金８０ｗｔ％錫２０ｗｔ％の組成の半田を用いるなどして、異なる組成の半田を組み合わせて封止金属層１３を構成するようにする。このような半田の組み合わせにより、封止金属層１３の形成に要する半田のコストを下げることが可能となる。なお、鉛フリー半田の信頼性試験条件である２６０℃のリフローは、融点の高い金８０ｗｔ％錫２０ｗｔ％の組成の半田が含まれているので問題なくクリアできる。また、封止金属層１３の接合には、錫９６．５ｗｔ％銀３．５ｗｔ％半田を用い、接合後にリング状の金８０ｗｔ％錫２０ｗｔ％合金箔をチップの上から被せ、３００℃にアニールすることによってもリフローに対する信頼性を向上させることができる。
金属の封止金属層１３の接合を行うに際して、例えば、金８０ｗｔ％錫２０ｗｔ％の合金半田を用いる場合、その半田の融点は２８０℃であり、接合温度はこれ以上の温度（例えば３００℃）とされ、この接合温度により圧電基板１０と支持基板２０の接合が行われる。かかる温度で接合を行った後に室温まで冷却されると、セラミック基板である支持基板２０とＬＴ基板である圧電基板１０の線膨張係数の違いに起因して、接合部に残留応力が発生し、信頼性上の問題となる場合がある。このような問題を回避するために、セラミックの線膨張係数と近い線膨張係数を有するガラスエポキシなどの材料からなる有機基板を支持基板として使用するという方法が考えられる。しかしながら、ＳＡＷ基板の線膨張係数（単位：×１０−６／℃）には表１に示すような異方性がある（表中ＸはＸ方向、ＹはＹ方向を意味する）。
Figure 2005167969
 このような線膨張係数の違いに起因する応力の発生を抑制するために、有機基板に溝を形成したり、あるいはガラスやムライトなどの線膨張係数の小さい材質の部材を線状に接合するようにして、支持基板の線膨張係数を全体としてＳＡＷ基板の線膨張係数に合わせ込むようにしてもよい。また、金属の封止金属層１３にビッカース硬度が１００以下の金属（例えば金）を使用することにより、線膨張係数差による応力を緩和することもできる。
図９は、線膨張係数の小さい材料であるガラスの部材６２を線状に接合した場合を示す図である。線状のガラス部材６２は、支持基板２０の裏面に接合されて、支持基板２０の線膨張係数を全体として圧電基板１０（ＳＡＷ基板）の線膨張係数に合わせ込む効果を奏する。
また、図１０に示すように、支持基板２０上あるいはその内部に、支持基板とは線膨張係数の異なる別の物質６４（あるいは溝や空隙など）を筋状に形成するようにしてもよい。
なお、錫系半田の密着層１３１、２３１としては、濡れ性のよいＴｉやＮｉあるいはＣｕが用いられることが多い。また、ＬＴ基板上に設ける下地金属としてＮｉを用いた場合には、ＬＴ基板とＮｉ膜とは密着性が悪い。そのため、ＬＴ基板／シリコン酸化膜／Ｔｉ／Ｎｉ／金薄膜の積層構造とすると応力による膜剥がれを防ぐことができる。また、ＮｉにＣｏを含有させることにより、リフロー耐性を向上させることができる（特許文献３参照）。
図１１は、本発明の実施例７に係る弾性波素子の断面図である。図１１に示す構成では、金属製の封止膜５０はくし型電極１１に対向する部分を持たない。つまり、封止膜５０は、くし型電極１１が形成されている領域に対向する圧電基板１０の裏面側領域には形成されていない。図１１の断面では、封止金属層１３と２３が形成するシールリングの内側領域には、封止膜５０が形成されていない。つまり、封止膜５０はくし型電極１１に対向する位置に開口５１を有している。そして、この開口５１に、コーティング材（膜）６３が充填されている。開口５１に充填されたコーティング材（膜）６３を参照番号６３ａで示す。この構成により、くし型電極１１は金属製の封止膜５０に対向していないので、寄生容量を減少させることができる。封止膜５０の開口５１は、圧電基板１０の裏面にレジストを設けておき、Ｔｉをスパッタ又は蒸着し、その上にＣｕをめっきすることで形成できる。その後、パリレンやＢＣＢを塗布して開口５１を充填するコーティング膜６３を形成する。
図１２は、本発明の実施例８に係る弾性波素子の断面図である。図中、前述した構成要素と同一性のあるものには同一の参照番号を付してある。図１２（ａ）に示すように、圧電基板１０の裏面には、圧電基板１０と異なる材料で形成された支持基板６５が設けられている。支持基板２０を第１の支持基板とすれば、支持基板６５は第２の支持基板となる。支持基板６５は例えばサファイアで形成されている。支持基板６５をガラス又はダイヤモンドあるいは高抵抗シリコンで形成することもできる。このような材料の支持基板６５を圧電基板１０に接合することで、フィルタの温度特性を改善することができる。つまり、温度変化があっても通過帯域の中心周波数や帯域帯域幅の変動などを抑えることができる。この効果は、サファイアを用いた場合に特に顕著である。圧電基板１０を支持基板６５に接合するには、例えばアルゴンを用いた表面活性化処理を用いることができる。表面活性化処理は常温で行うことができる。
圧電基板１０上には、送信用の弾性波素子により形成されたフィルタと受信送信用の弾性波素子により形成されたフィルタと位相調整用のリアクタンスとキャパシタンスと設けられている（不図示）。支持基板６５の裏面には、インダクタ６６が形成されている。インダクタ６６は例えば、外部とのインピーダンス整合用として用いられる。インダクタ６６は例えば、図１２（ｂ）に示すようならせん状のパターンを有する。インダクタ６６は例えば、めっき処理で銅を１０μｍ成長させることで形成できる。インダクタ６６は、ボンディングワイヤ６７を用いて支持基板２０の回路形成面上に設けられたパッド６８に電気的に接続されている。
パッド６８は、多層構成のセラミック基板のような支持基板２０内の層間配線パターン６９を介して、端子２５に接続されている。端子２５は金スタッドバンプ１５２ａを含む圧電基板１０の端子１５を介してくし型電極１１に接続されている。この配線により、インダクタ６６をくし型電極１１に電気的に接続することができる。なお、図１２（ｂ）において、シールリングを金めっき層１３２と、半田などの封止材層２３２ａとで形成し、圧電基板１０と支持基板２０との接続を金スタッドバンプ１５２ａを用いており、この点において、実施例１および２と同様の構成である。また、シールリングを金めっき層１３２と封止材層２３２ａとで形成しているため、金属製の封止膜５０やコーティング膜６３を省略することが可能である。
このような第２の支持基板６５を用い、この裏面にインダクタ６６を形成する構成は、実施例１にも同様に適用することができる。ただし、封止膜５０やコーティング膜６３を省略する場合には、シールリングを金めっき層１３２と封止材層２３２ａとで形成することが好ましい。
なお、インダクタ６６以外にもキャパシタや抵抗などの受動素子を第２の支持基板６５の裏面上あるいは表面上に形成してもよい。
図１３は、本発明の実施例９に係る弾性波素子の断面図である。図中、前述した構成要素と同一性のあるものについては同一の参照番号を付してある。弾性波素子は、２つの弾性波素子１００と３００を縦に積み重ねた構成である。弾性表面波デバイス１００は、図１２に示す構成と同様である（ただし、インダクタ６６を除く）。また、弾性波素子３００は弾性波素子１００と同一構成である。具体的には、弾性波素子３００は、サファイアの支持基板６５上に設けられたＬＴの圧電基板１１０と、セラミックスで形成された支持基板１２０とを含む。
圧電基板１１０の回路形成面上には、密着層３３１と金めっき層３３２とで形成された封止金属層（シールリング）３１３と、パッド３５１とこの上に設けられた金スタッドバンプ３５２ａとが設けられている。支持基板１２０の回路形成面上には、密着層３３１と、この上に設けられた封止材層３３２ａとで形成された封止金属層（シールチング）３２３と、パッド状の端子３２５と、図示を省略するくし型電極と、図１（ｂ）に示すような高抵抗パターンとが設けられている。
圧電基板１１０は支持基板１２０に対しフェイスダンボンディングされ、金めっき層３３２と封止材層３３２ａとの接合により、内部に気密封止された空間が形成されている。支持基板１２０にはスルーホール７３が形成されている。また、支持基板１２０の回路形成面に対向する面（上面）には、スルーホール７８に接続するパッド７７が設けられている。パッド７７は、ボンディングワイヤ６７により、支持基板２０のパッド６８に電気的に接続されている。この配線により、２つのデバイス１００と３００とが電気的に接続される。例えば、デバイス１００と２００がそれぞれ２段のラダー構成を持っている場合、これらを直列に接続することで４段構成のラダー型フィルタを実現することができる。なお、デバイスの外面は、封止膜５０により覆われている。
この構成によれば、サファイアの支持基板６５の両側に弾性波素子を形成しているので、チップ面積を縮小することができる。
図１４は、本発明の実施例１０に係る弾性波素子の断面図である。図中、前述した構成要素と同一性のあるものについては同一の参照番号を付してある。本実施例は、図１に示す実施例１の構成に、周波数調整用の貫通穴８３を設けたものである。くし型電極にシリコン酸化膜などの絶縁物質を成長させると、通過帯域の中心周波数を調整することができる。この周波数調整用に設けたのが、気密封止された内部空間に連通する貫通穴８３である。貫通穴８３を介してＣＶＤ法によりシリコン酸化膜８１をくし型電極１１上に成長させる。シリコン酸化膜８１の成長は、必要に応じて行う。つまり、圧電基板をダイシングしてチップに切断した後に、周波数特性を測定し、その測定結果に応じてシリコン酸化膜８１を成長させるかどうかを判断する。シリコン酸化膜８１を成長させた後に、半田等の封止材８２を支持基板２０の裏面から貫通穴８３に挿入して塞ぐ。貫通穴８３は図示するように折れ曲がっていると、封止材８２を挿入し易い。
また、図１５に示すように、封止材８２を支持基板２０の回路形成面側から穴８５に挿入することもできる。封止材８２が挿入された穴８５は、コーティング膜６３を形成する際に同時に埋められる。封止材８２上のコーティング材を参照番号８６で示す。
上記構成の周波数調整は、本実施例のみならず、他の実施例に対しても同様に行うことができる。
図１６は、本発明の実施例１１に係る弾性波素子の断面図である。図中、前述した構成要素と同一性のあるものについては同一の参照番号を付してある。本実施例の弾性表面波フィルタは、デュプレクサである。デュプレクサは、近接した２つの通過帯域を有するフィルタで、一方の通過帯域を送信用、他方の通過帯域を受信用に用いる。回路構成上は、２つの通過帯域を提供する２つのフィルタが形成され、アンテナなどが接続される共通端子に接続されている。一般に、共通端子と高周波側のフィルタとの間には、インピーダンス整合用のローパスフィルタが設けられる。このローパスフィルタを構成するインダクタを、図１６の構成ではらせん状の配線パターン９０で形成している。
インダクタを構成する配線パターン９０は、支持基板２０の回路形成面上であって、パッド群を取り囲むように設けられている。配線パターン９０は、密着層上に形成された金属、例えばアルミニウムを含む。図１６の例では、配線パターン９０の一端は、支持基板２０の底面（実装面）に形成された配線９１を含む配線ルートで接続され（例えば共通端子に接続される）、他端は支持基板２０の内部パターン９２を含む配線ルートで接続されている（例えば、高周波数側のフィルタに接続される）。セラミックなどの支持基板２０上に形成された配線パターン９０は、エアギャップを介して圧電基板１０に面している。よって、インダクタのＱ値を大きくすることができる。
なお、図１６の構成の気密封止は前述した実施例１と同様であるが（封止材の図示を省略してある）、他の実施例においても同様に実施することができる。
図１７は、本発明の実施例１２に係る弾性波素子の断面図である。図中、前述した構成要素と同一のものには同一の参照番号を付してある。本実施例は、実施例１の変形例である。図１に示す実施例１では、支持基板２０の裏面に外部接続用の端子２７を設けているのに対し、図１７の構成では、支持基板２０の回路形成面上に外部接続用の端子９５を設けている。くし型電極１１に接続される端子２５は、支持基板２０の内層配線パターン２６を介して、端子９５に接続されている。なお、端子９５を用いた構成は他の実施例に対しても同様に適用することができる。この場合、端子２７に加え端子９５を設けることで、支持基板２０の両面から外部接続が可能になる。
本実施例は、印刷法の代わりに半田を基板上に形成する方法であり、印刷法に比べ微細はパターンを形成することができる。支持基板２０の封止金属層２３及び端子２５を銅で形成した構成を有する。銅の製造方法は次の通りである。粘着性付与化合物溶液として、Ｒ１２のアルキル基がＣ１１Ｈ２３、Ｒ１１が水素原子であるイミダゾール系化合物の２ｗｔ％水溶液を、酢酸によりｐＨを約４に調整して用いる。この水溶液を４０℃に加温し、これに塩酸水溶液により前処理した前記基板を３分間浸漬し、銅回路表面に粘着性物質を生成させる。
次いで前記基板を水洗し、乾燥したところ、粘着性物質は精確に銅回路表面にのみ析出する。乾燥後に平均粒径約１５μｍの８９ｗｔ％Ｓｎ：８ｗｔ％Ｚｎ：３ｗｔ％Ｂｉ半田粉末をふりかけ、軽くブラッシングして粘着性物質部分に選択的に付着させた後、２４０℃のオーブン中でこの半田粉末を溶融し、銅回路露出部上に厚さ約２０μｍの共晶半田薄層を高精度に形成することができる。その後粘着性フラックスを用いて表面実装を行う。粘着性フラックスは、重合ロジン、不均化ロジンにチクソトロピック剤として水添ひまし油を加え、溶剤としてプロピレングリコールモノフェニルエーテルを用いて作製する。このフラックスを厚さ１００μｍで印刷し、これに圧電基板をマウントし、リフロー熱源により加熱して半田付けする。リフロー条件は、プレヒート温度１５０℃、プレヒート時間６０秒、リフローピーク温度２３０℃である。
粘着性フラックスを用いて表面実装を行う。粘着性フラックスは、重合ロジン、不均化ロジンにチクソトロピック剤として水添ひまし油を加え、溶剤としてプロピレングリコールモノフェニルエーテルを用いて作製する。このフラックスを厚さ１００μｍで印刷し、これにベアチップ（金スタンドバンプ、約１００μｍ高さ）をマウントし、リフロー熱源により加熱して半田付けする。リフロー条件は、プレヒート温度１５０℃、プレヒート時間６０秒、リフローピーク温度２３０℃とする。
このように、圧電基板と基板の接合後に粘着性付与化合物を反応させることにより粘着性を付与し、半田粉末を銅部分にのみに選択的に付着させて、その後リフローすることにより半田を溶解させることで、信頼性の高い接合を得ることができる。
以上、本発明の実施例を説明した。本発明は上記実施例に限定されるものではなく、他の実施例や変形例などを含むものである。
本発明は、高信頼性で高性能なチップサイズパッケージの弾性波素子およびその製造方法を提供する。
本発明の実施例１に係る弾性波素子を示す図で、（ａ）は弾性表面波デバイスの断面図、（ｂ）は圧電基板の回路形成面を示す図、（ｃ）は支持基板の回路形成面を示す図である。 実施例１に係る弾性表面波デバイスの製造方法を示す図で、（ａ）〜（ｃ）は圧電基板１０側の製造工程を示し、（ｄ）〜（ｆ）は支持基板２０側の製造工程を示す図である。 金めっき層の平坦化処理を模式的に示す図である。 図１の構成において端子と封止金属層とが同一の膜構成を形成している場合を示す図である。 ＩＤＴ部への半田の侵入を防止するために金配線部の上部に半田と濡れ性の悪いシリコン酸化膜を形成した場合を示す図である。 （ａ）は、実施例３の圧電基板上に設けられたシリコン酸化膜の配置の様子を説明するための図で、（ｂ）はかかるシリコン酸化膜を設けない状態の圧電基板の様子を示す図である。 実施例４において、配線層の一部領域をＴｉ膜で覆うことで半田の侵入を防止する場合を示す図である。 実施例５の圧電基板１０の様子を説明するための図である。 線膨張係数の小さい材料であるガラスの部材を線状に接合した場合を示す図である。 支持基板上あるいはその内部に、支持基板とは線膨張係数の異なる別の物質（あるいは溝や空隙など）を筋状に形成する場合の様子を示す図である。 本発明の実施例７に係る弾性波素子の断面図である。 本発明の実施例８に係る弾性波素子の断面図である。 本発明の実施例９に係る弾性波素子の断面図である。 本発明の実施例１０に係る弾性波素子の断面図である。 封止材を支持基板の回路形成面側から穴に挿入する場合の様子を示す図である。 本発明の実施例１１に係る弾性波素子の断面図である。 本発明の実施例１２に係る弾性波素子の断面図である。
符号の説明
１０ 圧電基板
１１ くし型電極
１２ 高抵抗パターン
１３ 封止金属層（第１の金属層）
１５ 端子（第１の端子）
２０ 支持基板
２３ 封止金属層（第２の金属層）
２５ 端子（第２の端子）
２６ スルーホール（貫通配線）
２７ 外部接続用端子
５０ 封止膜
６０ シリコン酸化膜
６１ Ｔｉ膜
６２ ガラス部材
６３ コーティング膜
６５ 支持基板（第２の支持基板）
６６ インダクタ
７１、７２ レジスト
８１ 周波数調整用シリコン酸化膜
８２ 封止材
８３ 貫通穴
８５ 穴
９０ 配線パターン（インダクタ）
９５ 外部接続用端子
１００ 弾性波素子
１２０ 支持基板
１３１ 密着層
１３２ 金めっき層
１５１ 密着層
１５２ 金めっき層
１５２ａ 金スタッドバンプ
２３１ 密着層
２３２ 金めっき層
２３２ａ 封止材層
２５１ 密着層
２５２ 金めっき層
３００ 弾性波素子

Claims (25)

  1. 素子電極と第１の端子と外周部に設けられた第１の封止金属層とを回路形成面である主面上に有する素子基板と、前記第１の端子に接合する第２の端子と前記第１の封止金属層に接合する第２の封止金属層とを主面上に有する支持基板と、前記素子基板の外側面と前記第１の封止金属層の外側面と前記第２の封止金属層の外側面に設けられた導電性膜の封止部と、を備え、
    前記素子電極と前記第１の端子と前記第２の端子は、前記第１及び第２の封止金属層と前記封止部とにより気密封止されていることを特徴とする弾性波素子。
  2. 前記第１の端子と第１の封止金属層は、前記素子基板主面上に形成された下地金属層上に設けられていることを特徴とする請求項１に記載の弾性波素子。
  3. 前記第１の端子と前記第２の端子の一方の端子は金バンプを、他方の端子は金薄膜層を備え、かつ、前記第１の封止金属層と前記第２の封止金属層の一方の層は半田層を、他方の層は金属層を備えていることを特徴とする請求項１または２に記載の弾性波素子。
  4. 前記第１の端子と前記第２の端子の一方の端子は半田層を、他方の端子は金属層を備え、かつ、前記第１の封止金属層と前記第２の封止金属層の一方の層は半田層を、他方の層は金属層を備えていることを特徴とする請求項１または２に記載の弾性波素子。
  5. 前記第１の端子と前記第２の端子の一方の端子は金バンプを、他方の端子は金薄膜層を備え、かつ、前記第１の封止金属層と前記第２の封止金属層の一方の層は金めっき層を、他方の層は金属層を備えていることを特徴とする請求項１または２に記載の弾性波素子。
  6. 前記第１の端子と前記第２の端子の一方の端子は金めっき層を、他方の端子は金属層を備え、かつ、前記第１の封止金属層と前記第２の封止金属層の一方の層は金めっき層を、他方の層は金属層を備えていることを特徴とする請求項１または２に記載の弾性波素子。
  7. 前記半田層は、銀錫を含有する合金層、錫アンチモン合金層、金錫合金層、金シリコン合金層、金ゲルマニウム合金層、錫鉛合金層の何れかであることを特徴とする請求項３または４に記載の弾性波素子。
  8. 前記下地金属の少なくとも一部領域が前記第２の封止金属層と化学的に反応しない材質の被覆膜で覆われていることを特徴とする請求項２乃至７の何れかに記載の弾性波素子。
  9. 前記被覆膜は、シリコン酸化膜もしくはシリコン窒化膜であることを特徴とする請求項８に記載の弾性波素子。
  10. 前記第１の端子あるいは第１の封止金属層の前記下地金属層は、Ｔｉ、Ｃｕ、Ｎｉ、もしくはＣｏＮｉ合金で構成されており、該下地金属層の下地としてシリコン酸化膜が設けられていることを特徴とする請求項２乃至９に記載の弾性波素子。
  11. 前記導電性の封止部は、導電性樹脂で形成されていることを特徴とする請求項１乃至１０の何れかに記載の弾性波素子。
  12. 前記素子基板上には、送信用弾性波素子により形成されたフィルタと、受信送信用弾性波素子により形成されたフィルタと、位相調整用リアクタンスまたは位相調整用キャパシタンスと、が設けられていることを特徴とする請求項１乃至１１の何れかに記載の弾性波素子。
  13. 前記第１の封止金属層または前記第２の封止金属層は、複数のベルト状封止金属層により構成されていることを特徴とする請求項１乃至１２の何れかに記載の弾性波素子。
  14. 素子電極と第１の端子と外周部に設けられた第１の封止金属層とを回路形成面である主面上に有する素子基板と、前記第１の端子に接合する第２の端子と前記第１の封止金属層に接合する第２の封止金属層とを主面上に有する支持基板と、を備え、
    前記素子電極と前記第１の端子と前記第２の端子は、前記第１及び第２の封止金属層により気密封止され、前記支持基板の裏面には、筋状の溝部が形成されていることを特徴とする弾性波素子。
  15. 素子電極と第１の端子と外周部に設けられた第１の封止金属層とを回路形成面である主面上に有する素子基板と、前記第１の端子に接合する第２の端子と前記第１の封止金属層に接合する第２の封止金属層とを主面上に有する支持基板と、を備え、
    前記素子電極と前記第１の端子と前記第２の端子は、前記第１及び第２の封止金属層により気密封され、前記支持基板の内部には、該支持基板とは異なる線膨張係数を有する物質が筋状に埋め込まれていることを特徴とする弾性波素子。
  16. 前記第１および第２の封止金属層の少なくとも一方は、互いに組成の異なる２種類の金属により構成されていることを特徴とする請求項１乃至１５の何れかに記載の弾性波素子。
  17. 前記第１の封止金属層と前記第２の封止金属層の外側面、および該第１および第２の封止金属層の接合領域に設けられた封止材を備え、前記導電性膜の封止部は当該封止材の外側に設けられていることを特徴とする請求項１乃至１６の何れかに記載の弾性波素子。
  18. 前記封止材は、半田、接着剤またはインジウムであることを特徴とする請求項１７に記載の弾性波素子。
  19. 前記素子基板とは異なる材質の第２の支持基板を有し、該第２の支持基板は前記素子基板の主面に接合されていることを特徴とする請求項１乃至１８の何れかに記載の弾性波素子。
  20. 前記素子基板とは異なる材質の第２の支持基板を有し、該第２の支持基板の一方の面が前記素子基板の主面に接合され、前記第２の支持基板の他方の面には受動素子が設けられていることを特徴とする請求項１乃至１８の何れかに記載の弾性波素子。
  21. 前記素子基板とは異なる材質の第２の支持基板を有し、該第２の支持基板の一方の面が前記素子基板の主面に接合され、前記第２の支持基板の他方の面には別の素子基板を含む別の弾性波素子が形成されていることを特徴とする請求項１乃至１８の何れかに記載の弾性波素子。
  22. 前記素子基板は、内部に連通する穴と該穴を塞ぐ部材とを有することを特徴とする請求項１乃至２１の何れかに記載の弾性波素子。
  23. 前記素子基板の主面上であって、前記第２の封止金属層の内側にインダクタを構成する配線パターンが形成されていることを特徴とする請求項１乃至２２の何れかに記載の弾性波素子。
  24. 導電性の封止部は、グランドと接続されていることを特徴とする請求項１乃至２３の何れかに記載の弾性波素子。
  25. 請求項１乃至２４の何れかに記載の弾性波素子の製造方法であって、
    前記第１または第２の封止金属層もしくは半田層をバイトによる切削で平坦化する工程を備えていることを特徴とする弾性波素子の製造方法。
JP2004186639A 2003-11-14 2004-06-24 弾性波素子および弾性波素子の製造方法 Withdrawn JP2005167969A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004186639A JP2005167969A (ja) 2003-11-14 2004-06-24 弾性波素子および弾性波素子の製造方法
US10/986,448 US20050116352A1 (en) 2003-11-14 2004-11-12 Acoustic wave device and method of fabricating the same
KR1020040092492A KR20050046618A (ko) 2003-11-14 2004-11-12 탄성파 소자 및 탄성파 소자의 제조 방법
CNA2004100886714A CN1617445A (zh) 2003-11-14 2004-11-15 声波器件及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003385750 2003-11-14
JP2004186639A JP2005167969A (ja) 2003-11-14 2004-06-24 弾性波素子および弾性波素子の製造方法

Publications (1)

Publication Number Publication Date
JP2005167969A true JP2005167969A (ja) 2005-06-23

Family

ID=34622160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004186639A Withdrawn JP2005167969A (ja) 2003-11-14 2004-06-24 弾性波素子および弾性波素子の製造方法

Country Status (4)

Country Link
US (1) US20050116352A1 (ja)
JP (1) JP2005167969A (ja)
KR (1) KR20050046618A (ja)
CN (1) CN1617445A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007189501A (ja) * 2006-01-13 2007-07-26 Matsushita Electric Ind Co Ltd 電子部品
US7298231B2 (en) 2004-05-27 2007-11-20 Kyocera Corporation Surface acoustic wave device and communication apparatus
JP2008005241A (ja) * 2006-06-22 2008-01-10 Murata Mfg Co Ltd フィルタ装置
US7332986B2 (en) * 2004-06-28 2008-02-19 Kyocera Corporation Surface acoustic wave apparatus and communications equipment
WO2011065317A1 (ja) * 2009-11-26 2011-06-03 株式会社村田製作所 圧電デバイス及び圧電デバイスの製造方法
JP2011175008A (ja) * 2010-02-23 2011-09-08 Kyocera Corp 光デバイス用部品および光デバイス
WO2016068096A1 (ja) * 2014-10-30 2016-05-06 株式会社村田製作所 受動素子付フィルタ部品および高周波モジュール
JP2018006626A (ja) * 2016-07-05 2018-01-11 太陽誘電株式会社 電子デバイスおよびその製造方法
JP2018074051A (ja) * 2016-11-01 2018-05-10 太陽誘電株式会社 電子部品およびその製造方法
JP2021068975A (ja) * 2019-10-21 2021-04-30 太陽誘電株式会社 電子部品、フィルタおよびマルチプレクサ
JP7002782B1 (ja) 2020-09-21 2022-01-20 三安ジャパンテクノロジー株式会社 弾性表面波デバイス

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4291164B2 (ja) * 2004-01-08 2009-07-08 富士通メディアデバイス株式会社 弾性表面波装置
JP4518870B2 (ja) * 2004-08-24 2010-08-04 京セラ株式会社 弾性表面波装置および通信装置
US7579928B2 (en) * 2006-04-03 2009-08-25 Kyocera Corporation Surface acoustic wave device and communication device
JP2007305962A (ja) * 2006-05-12 2007-11-22 Honda Motor Co Ltd パワー半導体モジュール
JP4802867B2 (ja) * 2006-05-31 2011-10-26 富士ゼロックス株式会社 電子部品、レーザ装置、光書込み装置及び画像形成装置
US8319394B2 (en) * 2008-01-25 2012-11-27 Murata Manufacturing Co., Ltd. Acoustic wave device and method for manufacturing the same
JP4555359B2 (ja) * 2008-04-02 2010-09-29 日本電波工業株式会社 水晶振動子
DE112010000861B4 (de) * 2009-01-15 2016-12-15 Murata Manufacturing Co., Ltd. Piezoelektrisches Bauelement und Verfahren zur Herstellung eines piezoelektrischenBauelements
JP2014135448A (ja) * 2013-01-11 2014-07-24 Taiyo Yuden Co Ltd 電子部品
JP6314406B2 (ja) * 2013-10-03 2018-04-25 日立金属株式会社 気密封止用キャップ、電子部品収納用パッケージおよび気密封止用キャップの製造方法
CN105565248B (zh) * 2016-02-23 2017-11-10 美新半导体（无锡）有限公司 带腔体器件的气密封装结构和制造方法
KR102460754B1 (ko) 2016-03-17 2022-10-31 삼성전기주식회사 소자 패키지 및 그 제조방법
US10778183B2 (en) * 2016-07-18 2020-09-15 Skyworks Filter Solutions Japan Co., Ltd. Saw-based electronic elements and filter devices
US10804880B2 (en) * 2018-12-03 2020-10-13 X-Celeprint Limited Device structures with acoustic wave transducers and connection posts
US11274035B2 (en) 2019-04-24 2022-03-15 X-Celeprint Limited Overhanging device structures and related methods of manufacture
US20210002128A1 (en) 2018-12-03 2021-01-07 X-Celeprint Limited Enclosed cavity structures
JP7164007B2 (ja) 2019-03-06 2022-11-01 三菱電機株式会社 半導体装置及びその製造方法
JP2020202484A (ja) 2019-06-10 2020-12-17 株式会社村田製作所 フィルタモジュール
US11855608B2 (en) 2020-04-06 2023-12-26 Rf360 Singapore Pte. Ltd. Systems and methods for packaging an acoustic device in an integrated circuit (IC)
CN114498283A (zh) * 2022-01-24 2022-05-13 西安欧益光电科技有限公司 一种激光芯片封装方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5448014A (en) * 1993-01-27 1995-09-05 Trw Inc. Mass simultaneous sealing and electrical connection of electronic devices
US5459368A (en) * 1993-08-06 1995-10-17 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave device mounted module
JPH07221589A (ja) * 1994-01-31 1995-08-18 Matsushita Electric Ind Co Ltd 電子部品とその製造方法
JP2872056B2 (ja) * 1994-12-06 1999-03-17 日本電気株式会社 弾性表面波デバイス
JP3171043B2 (ja) * 1995-01-11 2001-05-28 株式会社村田製作所 弾性表面波装置
JP3301262B2 (ja) * 1995-03-28 2002-07-15 松下電器産業株式会社 弾性表面波装置
JP3123477B2 (ja) * 1997-08-08 2001-01-09 日本電気株式会社 表面弾性波素子の実装構造および実装方法
JPH11239037A (ja) * 1998-02-20 1999-08-31 Nec Corp 弾性表面波装置
JP3514361B2 (ja) * 1998-02-27 2004-03-31 Ｔｄｋ株式会社 チップ素子及びチップ素子の製造方法
US5969461A (en) * 1998-04-08 1999-10-19 Cts Corporation Surface acoustic wave device package and method
JP2001053178A (ja) * 1999-06-02 2001-02-23 Japan Radio Co Ltd 電子回路装置が封止され回路基板に実装される電子部品及びその製造方法
JP2001094390A (ja) * 1999-09-20 2001-04-06 Toshiba Corp 弾性表面波デバイスおよびその製造方法
JP3480445B2 (ja) * 2001-01-10 2003-12-22 株式会社村田製作所 弾性表面波装置
US6509813B2 (en) * 2001-01-16 2003-01-21 Nokia Mobile Phones Ltd. Bulk acoustic wave resonator with a conductive mirror
US20030080832A1 (en) * 2001-05-30 2003-05-01 Enshasy Hesham M. Single chip scale package
US7098072B2 (en) * 2002-03-01 2006-08-29 Agng, Llc Fluxless assembly of chip size semiconductor packages
US7154206B2 (en) * 2002-07-31 2006-12-26 Kyocera Corporation Surface acoustic wave device and method for manufacturing same
TWI273680B (en) * 2003-03-27 2007-02-11 Siliconware Precision Industries Co Ltd Semiconductor package with embedded heat spreader abstract of the disclosure
US6924716B2 (en) * 2003-07-10 2005-08-02 Motorola, Inc. Method and apparatus for reduction of electromagnetic feed through in a SAW filter

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7298231B2 (en) 2004-05-27 2007-11-20 Kyocera Corporation Surface acoustic wave device and communication apparatus
US7332986B2 (en) * 2004-06-28 2008-02-19 Kyocera Corporation Surface acoustic wave apparatus and communications equipment
JP2007189501A (ja) * 2006-01-13 2007-07-26 Matsushita Electric Ind Co Ltd 電子部品
JP2008005241A (ja) * 2006-06-22 2008-01-10 Murata Mfg Co Ltd フィルタ装置
US9240540B2 (en) 2009-11-26 2016-01-19 Murata Manufacturing Co., Ltd. Piezoelectric device
WO2011065317A1 (ja) * 2009-11-26 2011-06-03 株式会社村田製作所 圧電デバイス及び圧電デバイスの製造方法
JPWO2011065317A1 (ja) * 2009-11-26 2013-04-11 株式会社村田製作所 圧電デバイス及び圧電デバイスの製造方法
US8601657B2 (en) 2009-11-26 2013-12-10 Murata Manufacturing Co., Ltd. Method for manufacturing piezoelectric device
JP5569537B2 (ja) * 2009-11-26 2014-08-13 株式会社村田製作所 圧電デバイスの製造方法
JP2014197845A (ja) * 2009-11-26 2014-10-16 株式会社村田製作所 圧電デバイス
JP2011175008A (ja) * 2010-02-23 2011-09-08 Kyocera Corp 光デバイス用部品および光デバイス
WO2016068096A1 (ja) * 2014-10-30 2016-05-06 株式会社村田製作所 受動素子付フィルタ部品および高周波モジュール
JPWO2016068096A1 (ja) * 2014-10-30 2017-08-10 株式会社村田製作所 受動素子付フィルタ部品および高周波モジュール
US10236859B2 (en) 2014-10-30 2019-03-19 Murata Manufacturing Co., Ltd. Filter component with passive element and radio-frequency module
JP2018006626A (ja) * 2016-07-05 2018-01-11 太陽誘電株式会社 電子デバイスおよびその製造方法
JP2018074051A (ja) * 2016-11-01 2018-05-10 太陽誘電株式会社 電子部品およびその製造方法
JP2021068975A (ja) * 2019-10-21 2021-04-30 太陽誘電株式会社 電子部品、フィルタおよびマルチプレクサ
JP7406341B2 (ja) 2019-10-21 2023-12-27 太陽誘電株式会社 電子部品、フィルタおよびマルチプレクサ
JP7002782B1 (ja) 2020-09-21 2022-01-20 三安ジャパンテクノロジー株式会社 弾性表面波デバイス
JP2022051615A (ja) * 2020-09-21 2022-04-01 三安ジャパンテクノロジー株式会社 弾性表面波デバイス

Also Published As

Publication number Publication date
US20050116352A1 (en) 2005-06-02
CN1617445A (zh) 2005-05-18
KR20050046618A (ko) 2005-05-18

Similar Documents

Publication Publication Date Title
JP2005167969A (ja) 弾性波素子および弾性波素子の製造方法
US11050407B2 (en) Electronic devices formed in a cavity between substrates
JP4049239B2 (ja) 表面弾性波素子を含む高周波モジュール部品の製造方法
JP5795203B2 (ja) 空洞筐体用の金属被覆及び非磁性密閉空洞筐体
US7816794B2 (en) Electronic device and method of fabricating the same
JP4172566B2 (ja) セラミック多層基板の表面電極構造及び表面電極の製造方法
US8749114B2 (en) Acoustic wave device
US20040159960A1 (en) Electronic device and method of manufacturing the same
JP2004194290A (ja) 電子部品の製造方法
JP4137356B2 (ja) 表面弾性波素子を含む高周波モジュール部品の製造方法
JP4791742B2 (ja) 電子部品のはんだ接合方法
JP4066952B2 (ja) 電子部品素子、電子部品、及び通信機
JP4582352B2 (ja) 表面弾性波素子を含む高周波モジュール部品及びその集合体
JP6310354B2 (ja) 弾性波デバイス
JP3398295B2 (ja) 圧電部品及びその製造方法
JP2013004754A (ja) 半導体パッケージ及びその製造方法
JP4511337B2 (ja) 電子装置
JP2004079965A (ja) 光半導体モジュールとその製造方法
JPH09148878A (ja) 弾性表面波デバイス
JP2014158099A (ja) 電子デバイス、及び電子デバイスの製造方法
JP2002184886A (ja) はんだコートリッド
JP2012186634A (ja) 電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060227

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070907