JP5795203B2 - 空洞筐体用の金属被覆及び非磁性密閉空洞筐体 - Google Patents

空洞筐体用の金属被覆及び非磁性密閉空洞筐体 Download PDF

Info

Publication number
JP5795203B2
JP5795203B2 JP2011145582A JP2011145582A JP5795203B2 JP 5795203 B2 JP5795203 B2 JP 5795203B2 JP 2011145582 A JP2011145582 A JP 2011145582A JP 2011145582 A JP2011145582 A JP 2011145582A JP 5795203 B2 JP5795203 B2 JP 5795203B2
Authority
JP
Japan
Prior art keywords
layer
ceramic
metal coating
solderable
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011145582A
Other languages
English (en)
Other versions
JP2012111678A (ja
Inventor
グレンヴァルト リヒャルト
グレンヴァルト リヒャルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vectron International GmbH
Original Assignee
Vectron International GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vectron International GmbH filed Critical Vectron International GmbH
Publication of JP2012111678A publication Critical patent/JP2012111678A/ja
Application granted granted Critical
Publication of JP5795203B2 publication Critical patent/JP5795203B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1071—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the SAW device
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0172—Seals
    • B81C2203/019—Seals characterised by the material or arrangement of seals between parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/13—Hollow or container type article [e.g., tube, vase, etc.]
    • Y10T428/131—Glass, ceramic, or sintered, fused, fired, or calcined metal oxide or metal carbide containing [e.g., porcelain, brick, cement, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495—Thickness [relative or absolute]
    • Y10T428/24967—Absolute thicknesses specified
    • Y10T428/24975—No layer or component greater than 5 mils thick
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263—Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264—Up to 3 mils
    • Y10T428/265—1 mil or less

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Acoustics & Sound (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Products (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Description

本発明は、強磁場中(例、磁気共鳴画像(MRI)システム中)で使用される筐体技術(例、表面弾性波(SAW)素子)用の金属被覆及び密閉非磁性空洞筐体に関する。
技術に関する状況
高分解能を得るために、MRIシステムは複数の磁性誘導コイルを用いて作動する。そこでは、各々のコイルに関するシグナルは、典型的には個別の電子回路を介してプロセスされる。この電子回路は、典型的にはMRIシステムの内部で作動するので、フィールド障害を防止するために、全ての採用される構成要素は完全に非磁性でなければならない(すなわち、強磁性材質を含んではならない)。
密閉筐体が、長期安定性を有する構成要素を得るために必要とされる。よって、例えば、プリント基板材質に基づく技術的に単純な解決策は、信頼性の懸念により適切ではないだろう。本発明は、多層セラミックスに基づいて確立された筐体技術の改良に関する。そこでは、産業界で確立されたその変形は所望の目的を実現しない。なぜなら、そのセラミックコーティング中のニッケル含有物のため、ならびに溶接されたカバー又ははんだづけされたカバー中の鉄、ニッケル、及びコバルトの含有物(Kovar,FeNi42等)のためである。
MRIシステムは、シグナルを発生する誘導コイルの下流にある周波数フィルタリングと第一シグナルプロセスの直前にある周波数フィルタリングとを必要とする。現状では、このフィルタリング作業は、非磁性コイルとコンデンサーとから構築される異なるフィルタによって、主に実行される。不利なことには、これらのフィルタは異なる設計を有し、そしてかなりの空間を必要とし且つ手動による周波数同調を必要とする。その結果、高い労働費用とそれらのフィルタのエッジの急峻さが低くなることを生じる。表面弾性波(SAW)フィルタの使用により、前述の欠点を有意に克服する。しかしながら、確立された筐体技術は、その磁性特性のために、ほとんどの場合不適切である。
前記フィルタの長期安定性が要求されるため、圧電性結晶の表面に配置されるマイクロ・アコースティックアクティブ構造の任意の汚染と老朽化が防止されなければならず、したがって、密閉筐体を必要とする。これらの筐体は、主として比較的大型サイズのフィルタ用のSAW技術であって、多層金属筐体又はセラミック筐体に基づく技術中で、好ましくは実施される。そこでは、両者の技術は、通常強磁性材質を使用する。前者が鉄合金からなる一方で、セラミック筐体は、許容されないほど強磁性特性の内部導体構造体及び外部導体構造体用の、ニッケル含有金属被覆システムを一般的に使用する。さらに強力な磁性特性が、鉄-ニッケル-コバルト(Kovar)合金製のカバーであって、ニッケルコートされたカバーからさらにまた生じる。その合金は、蓋に用いられて、そして、筐体にはんだづけされるか又は溶接されるかのいずれかである。後者の場合では、一般的にはKovar製の封入リングがその下に配置される。
SAW素子のためのより新しい(例、チップスケールパッケージ(Chip Scale Package)又はCSP)筐体技術は、より小型サイズのものに主に焦点を当てていて、したがって、例えば移動無線応用用の高周波数フィルタに重点的に焦点を当てている。
典型的には相対的に低いフィルタ中心周波数であって、要求される100MHz以下又は有意に100MHzを超えない周波数が原因で、例えば、MRI応用例に関しては、これらの技術はいくつかの理由により記載された応用例に適切ではない。
米国特許第7,253,029B2号はある技術を記載し、そこでは、磁性特性を回避するために、この技術に通常用いられ且つタングステン層上に直接堆積される接着性ニッケル層を、類似した化学的特性であるが非磁性特性を有するパラジウム層で置換する。一般的な厚さが2〜10μmの従来的ニッケル層と比較可能なプロセスであって、例えば、ワイヤボンドの構築とはんだづけとのために使用するプロセス中で安定的な特性を得るために、相対的に厚いパラジウム層が必要とされるが、パラジウム層はその貴金属の高価な材質価格のために、原価重視の応用例には不利である。逆に、パラジウム層の厚さが、例えば、1μmで管理可能原価であるものは、力学的に安定なワイヤボンド接続(筐体とチップとの間の電気的接触を提供するのに不可欠なもの)を実現する適当な基盤を示さない。
米国特許第4,941,582号は、銅系金属被覆のプロセス温度が1100℃以下、典型的には1000℃以下のものを用いた低温共焼成セラミック材質(いわゆるLTCC材質)をはんだづけするのに対して安定的な層の製造方法を開示する。しかしながら、低温共焼成セラミック材質(いわゆるLTCC材質、例えば、Al2O3セラミック)は、焼成温度が約1500〜1700℃であることを要求し、その温度はセラミックの直接上に配置される(低抵抗であるが低融点の)銅(約1085℃の融点)の使用を除外する。したがって、高温の融点を有する材質(例、タングステン(約3422℃の融点)又はモリブデン(約2623℃の融点))を使用する必要があるが、これらの材質は、不利なことに、比較的に劣る電導体でもある。一般的には、米国特許第4,941,582号中に記載されるように、筐体だけを提供するのに加えて、追加的な受動素子(一般的には、コンデンサー、誘導子、遅延線)が筐体中にセラミック中間層の形態で内蔵される場合、LTCC材質が必ず使用される。不利なことには、LTCCは、HTCCと比較して、主としてより高いコスト及びより低い力学的安定性を有する。パラジウム及びニッケルは、分離層として、つまりCuとAuとの間の拡散障壁として、米国特許第4,941,582号に明確に記載されている。
発明の目的
本発明の目的は、金属被覆と筐体技術とを開示することであり、その技術は、一方で、信頼性高く密閉可能で、例えば、SAWフィルタチップを取り付けるのに適する低コストマイクロ空洞を提供し、及び、他方で、強磁場(例、核磁気共鳴画像システム内部)で使用される場合、望ましくない干渉を引き起こす可能性のある強磁性特性を示さない低コストマイクロ空洞を提供する。
発明の説明
本目的は、特許請求の範囲の請求項1の特徴を有する本発明に従って解決される。有利な効果のある本発明の実施形態とその変形を従属請求項に記載する。
セラミック材質用の本発明に係る金属被覆は、金属含有基底層と、接着層と、はんだづけ可能層と、及び酸化保護層とを有し、前記接着層はパラジウム(好ましくは全体がパラジウムで製造されるもの)を含み及び層厚さが0.1〜5μmの間であり、さらにまた、前記はんだづけ可能層が非強磁性材質(好ましくは銅)で製造される。
本発明において提案される層システムは、基底層(好ましくは、焼成タングステン系金属被覆から製造されるもの)、パラジウム接着層、はんだづけ可能(好ましくは銅の)層であって安定的はんだ接続及びワイヤボンド接続を保証する十分な厚さ(好ましくは2〜15μm)のもの、オプションの追加層(好ましくは、スズ含有はんだとの合金形成に対して銅層の安定性をさらに増加させるためのパラジウム中間層)、ならびに非酸化貴金属保護層(好ましくは、金)を有する。その層システムは、はんだ特性及びワイヤボンド特性に関して安定的挙動を有する非磁性特性の利点と、米国特許第7,253,029号に記載されるシステムと比較して有意にコストが削減されることとを組み合わせる。オプションの追加層(好ましくは、パラジウム中間層)は、銅(はんだづけ可能層)と金(酸化保護層)との間の拡散障壁(つまり、安定性の増加)に関する所望の効果を満足させる。
オプションの追加的拡散障壁を有するパラジウム系金属被覆を、(金属又はガラスはんだを使用して密閉することにより筐体の底部と、任意ではあるが連結される)セラミックカバーと組み合わせて使用することにより、密閉且つ完全非磁性筐体が実現可能である。そのことは、従来の標準的組立(例、ダイボンディング、ワイヤボンディング)及び製造プロセス(例、応用プリント基板へのはんだづけ)に適する。
好ましくは、前記基底層を、1500〜1700℃の温度で、HTCCセラミックと伴に焼成する。焼結された(しかしながら、金属的に融解していない)基底層の好ましい厚さは、約5〜20μmである。
基底層(例、タングステン基底層)と(前記基底層(例、タングステン表面)から酸化物及び汚染物質を好ましくは化学的に除去した後の)上記構造との間の高品質な層接着を生み出す接着層は、好ましい厚さが0.1〜5μmで、特に有利な実施態様では厚さ0.3〜1.3μmで、さらにより好ましい実施態様では厚さ0.5〜1.0μmで、そして、さらにずっと好ましい厚さは0.8μmで堆積される。前記層を、好ましくは、無電流式堆積とガルバニ式堆積とを組み合わせることにより堆積する。安定的な層接着のための許容できる層厚さ(<<0.5μm)は、無電流式堆積単独では得ることができない。
Sn系軟質はんだプロセス(例、SMD側上の、すなわち、外部接続におけるもの)中での合金形成に対する安定的基材としての前記はんだづけ可能層(好ましくは、銅中間層)は、好ましくは、ガルバニ式で堆積されて、2〜15μmの厚さを有する。安定性とプロセス時間との特に有利な妥協が、4〜8μmで、さらにより好ましくは5〜7μmの場合に達成される。
0.5〜3μmの厚さ、より好ましくは1〜2μmの厚さを有し、上記のように堆積される(オプションの)追加層(パラジウム拡散障壁)は、好ましくは、ガルバニ式で堆積される。そこでは、厚さ1μmの層により、良好な安定性向上効果と、堆積時間の削減及び貴金属の管理可能原価とが組み合わされる。
最終的な酸化保護層(好ましくは、金層)が酸化に対する保護のために設けられ、好ましくは、その厚さは0.3〜1.5μmであるべきである。それは、エンドユーザーによる応用プロセス中での過剰冷却濃縮の結果としての潜在的なはんだ脆弱性を防止するためである。特に好ましい値は、0.5〜1.0μmの間である。
好ましくは、追加層を、はんだづけ可能層と酸化保護層との間に配置する。追加層は、好ましくは、パラジウムからなる。好ましくは、追加層の層厚さは、0.5〜3μmの間である。好ましくは、接着層は、全体がパラジウムから製造される。好ましくは、接着層の層厚さは、0.5〜1.5μmの間である。好ましくは、基底層には、融点が少なくとも1100℃の金属を含む。好ましくは、基底層は、タングステン及び/又はモリブデンから製造される。好ましくは、基底層の層厚さは、5〜20μmの間である。好ましくは、酸化保護層は、貴金属から製造される。好ましくは、酸化保護層は、金から製造される。好ましくは、酸化保護層の層厚さは、0.3〜1.5μmの間である。好ましくは、基底層は、セラミック上に直接配置される。好ましくは、接着層は、基底層上に直接配置される。好ましくは、追加層は、はんだづけ可能層上に直接配置され、そして、酸化保護層が前記追加層上に直接配置される。代わりに、前記酸化保護層は、はんだづけ可能層上に直接配置もする。
本発明に係るセラミックは、前述した特徴の少なくとも一つを有する金属被覆を有する。好ましくは、前記セラミックはHTCCセラミックである。HTCCセラミックスは、LTCCセラミックスと比較すると、コストと力学的安定性とに関して利点がある。したがって、より電気的ロスが少なく且つ受動素子を内蔵するLTCCセラミックスの性能の利点が必要とされない場合、HTCCセラミックスを標準的筐体としてしばしば使用する。
構成要素を受け入れるための、本発明に係る空洞筐体は、底部とカバー部分とを有する。そこでは、前記底部及び/又はカバー部分は、前述した特徴の少なくとも一つを有する金属被覆を有するセラミックを含む。好ましくは、前記構成要素は、電気的、力学的、及び/又は光学的構成要素であり、特に好ましくは、SAW素子、さらにより好ましくは、SAWフィルタである。
本発明に係る空洞筐体は磁性材質(例、鉄、ニッケル、又はコバルト)を含まないので、磁場を変化させないために有利に構成される。そのような筐体技術を、好ましくは医療技術(例、核磁気共鳴画像法)中で適用する。なぜなら、測定されて画像を形成する磁場は、回路に必要とされる磁性特性により影響されるべきではないからだ。
好ましくは、本発明に係る金属被覆を有する本発明に係るセラミックを、組立プロセス及び接続プロセス(特に、ダイボンディング、及びアルミニウム又は金ワイヤボンディング)に使用することができる。本発明に係る金属被覆は、ワイヤボンディング用に特によく適している。ワイヤボンディングの間、特にアルミニウム-ウエッジ(wedge)-ワイヤボンディングの間に、金属間接続が、ボンドワイヤとその表面下にある金属被覆(ボンドパッド)との間に形成される。金酸化保護層は比較的に薄くて柔らかいので、この金属間接続を、アルミニウムと金の下に配置される層システムとの間に主に形成する。特に、アルミニウムワイヤボンドと安定的な溶接接続を達成するために、ボンドパッドは十分平面でなければならない。焼成されたタングステン金属被覆は一般的に数μmの比較的高い凹凸を有するので、安定的なワイヤボンド接続を得るために、平坦化が勧められる。平坦化に関して優れた特性、及びしたがって2〜15μmの一般的に要求される層厚さ用の経済的なプロセスと組み合わせる安定的ワイヤボンド接続用の基材として優れた特性を、銅は有する一方で、同等な厚さを有する純粋なパラジウム金属被覆(例、米国特許第7,253,029B2号に開示されるもの)は、高いプロセスコストのため不利であり、そして、得られるワイヤボンド接続の安定性及び信頼性に関しても不利である。
したがって、本発明に係る金属被覆が、(アルミニウム)ワイヤボンデイングプロセスのための安定性とコストとに関して利点を提供するということが、明示可能である。金属はんだプラグに関しては、本発明に係る金属被覆は、スズ系はんだの湿潤特性に関連する利点を有する。
好ましくは、本発明に係るセラミック(本発明に係る金属被覆を有するもの)を、電気部品を取り付ける軟質はんだプロセスにおいて使用する。
エンドユーザーによるシステム取り付けプロセスにおけるはんだぬれ性は、完成電気部品の使用に極めて重要である。金属はんだ又はガラスはんだを用いて得られる密閉筐体のシールは、したがって、このプロセスの間に再度溶けないようにしなければならない。なぜなら、筐体カバーの配置としたがってその構成要素の密閉は、さもなくば不安定であろう。筐体シールに用いられる金属はんだ又はガラスはんだは、したがって、エンドユーザー組立プロセスにおいて従来的に使用される軟質はんだ(例、典型的にはSnAg、SnAgCu、若しくはSnPb)よりも高い融点を有する必要がある。さらにまた、外部はんだ接続は、十分な力学的安定性であって、その次にはんだプロセスにおける良好な湿潤特性(つまり、合金化特性)を要求するもの(いわゆる「二次的レベルの信頼性」)を一般的には保持しなければならない。そして、また、外部はんだ接続は、例えば、通常の軟質はんだ(例、SnAg、SnAgCu、又はSnPb)である得られる合金中の過剰な金含有量により引き起こされる潜在的に脆弱な金属間相を排除もする。
図面に示される好ましい例示的実施形態を参照して、本発明を今からより詳細に説明し、それは、以下に示される。
本発明の好ましい実施形態に従う、本発明に係る金属被覆を有するセラミックの概略的断面図である。 本発明の好ましい実施形態に従う、本発明に係る空洞筐体の概略的断面図である。 本発明の他の好ましい実施形態に従う、本発明に係る空洞筐体の概略的断面図である。
図面の詳細な説明
図1は、本発明の好ましい実施形態に従う、本発明に係る金属被覆30を有するセラミック10を示す。この実施形態によれば、金属被覆30は、タングステン又はモリブデン基底層12、その上に堆積されるパラジウム接着層14、その上に堆積されるはんだづけ可能な銅層16、その上に堆積されるパラジウム拡散障壁18、及び金表面処理20を含む。
本発明に係る層システム10は、基底層12の上に堆積するパラジウム金属被覆14を用いて、基材(すなわち、HTCCセラミック10)上に安定的な層接着を提供する。一方で、その上に堆積されるはんだづけ可能層16(例、Cu又はAgであり、好ましくはCu)は、恒久的ワイヤボンド接続用の安定的基材と、軟質はんだプロセスにおける合金化に対する十分な安定性を有する層との両者を表す。拡散に対するさらなる安定化は、追加的なパラジウム中間層18をその上に堆積することにより達成可能である。その後、酸化及び老朽化に対して安定な表面を得るための、例えば、金層20を用いて前記層システムを完成させる。
本発明に係る実施態様は、したがって、力学的及び電気的に安定な接続を実現するための従来的接続プロセス(例、アルミニウム又は金ワイヤボンディング)、フリップチップボンディング、及び、はんだづけに適している。
図2は、本発明の好ましい実施形態に従う、本発明に係る空洞筐体を示す。この実施形態によると、空洞筐体28は、槽状の底部22とカバー部分24とを有する。部品22と部品24の両者は、HTCCセラミック10(任意ではあるが、各々がいくつかの層を有する)から形成され、そして、層12、層14、層16、層18及び層20(図1にて示されるもの)からなる、本発明に係る金属被覆30を、その接触領域において有する。空洞筐体28を用いて、構成要素(例、SAWフィルタ26)を密閉的に受け入れることができる。製造される空洞筐体28を、同様に非強磁性セラミックカバー28を用いて閉じる。そのカバーを、セラミック底部22に熱的に調和させ、製造される筐体28は、信頼性に関する有利な特性を有する。筐体底部22とカバー24との間の密閉を従来法を用いて作り出すことができる。軟質はんだづけ(任意ではあるが、高い融点のはんだを使用することによるもの)又はガラスフリットはんだづけ(任意ではあるが、比較的低い融点のはんだを使用することによるもの)が、本明細書では好まれる。
図2は、蓋の解決策であって、金属軟質はんだづけを用いるものを示し、それにより、底部22とカバー24との上に堆積される本発明に係るそれぞれの金属システム30間に、金属はんだ接続32を作り出す。本発明に係る金属被覆30を使用することにより、ボンドワイヤ34を用いて筐体底部22にSAWチップ26を結合する。
本発明に係る金属被覆30とのシグナル伝導接続は、プリント基板38上の配線パターン36を有する筐体28の底部側上に、はんだ接続40を介して接続され、これにより、電気的接触を生み出す。
図3は、図2の代替的実施形態を示し、そこでは、本発明に係る２つの金属被覆30の間に実施される金属はんだ接続32(図2のもの)の代わりに、セラミック表面10(セラミック底部22とセラミックカバー24との)間に直接、ガラスフリットはんだ接続42を用いて、筐体28の密閉蓋を作り出す。
参照符号のリスト
10 セラミック
12 基底層
14 接着層
16 はんだづけ可能層
18 追加層
20 酸化保護層
22 底部
24 カバー部分
26 構成要素
28 空洞筐体
30 金属被覆
32 金属はんだ
34 ボンドワイヤ
36 プリント基板配線
38 プリント基板
40 金属はんだ
42 ガラスフリットはんだ

Claims (14)

  1. 少なくとも1100℃の融点を有する金属を含む基底層(12)と、
    前記基底層（12）上に配置された接着層(14)と、
    前記接着層（14）上に配置され、且つ非強磁性材質で製造されるはんだづけ可能層(16)と、
    前記はんだづけ可能層（16）上に配置された酸化保護層(20)とを含み、
    前記基底層(12)がタングステン及び/又はモリブデンで製造され、
    前記接着層(14)がパラジウムで製造され、及び前記接着層(14)の層厚さが0.1〜5.0μmであり、
    前記接着層(14)の材質が前記はんだづけ可能層(16)の材質と異なり、
    前記はんだづけ可能層(16)が銅で製造され、
    前記酸化保護層(20)が金で製造される、セラミック用金属被覆(30)。
  2. 前記はんだづけ可能層(16)の層厚さが2〜15μmの間であることを特徴とする、請求項1記載の金属被覆(30)。
  3. 追加層(18)が前記はんだづけ可能層(16)と前記酸化保護層(20)との間に配置されることを特徴とする、請求項1又は2に記載の金属被覆(30)。
  4. 前記追加層(18)がパラジウムで製造され及び/又は前記追加層(18)の層厚さが0.5〜3.0μmの間であることを特徴とする、請求項3記載の金属被覆(30)。
  5. 前記接着層(14)の層厚さが0.3〜1.3μmの間であることを特徴とする、請求項1〜4のいずれか一項に記載の金属被覆(30)。
  6. 前記基底層(12)の層厚さが5〜20μmであることを特徴とする、請求項1〜5のいずれか一項に記載の金属被覆(30)。
  7. 前記酸化保護層(20)の層厚さが0.3〜1.5μmであることを特徴とする、請求項1〜6のいずれか一項に記載の金属被覆(30)。
  8. 前記基底層(12)が前記セラミック(10)上に直接配置され、及び/又は前記接着層(14)が前記基底層(12)上に直接配置され、及び/又は前記はんだづけ可能層(16)が前記接着層(14)上に直接配置されることを特徴とする、請求項1〜7のいずれか一項に記載の金属被覆(30)。
  9. 前記追加層(18)又は前記酸化保護層(20)が前記はんだづけ可能層(16)上に直接配置されることを特徴とする、請求項1〜8のいずれか一項に記載の金属被覆(30)。
  10. 請求項1〜9のいずれか一項に記載の金属被覆(30)を含む、セラミック(10)。
  11. 前記セラミック(10)がHTCCセラミックであることを特徴とする、請求項10記載のセラミック(10)。
  12. 底部(22)とカバー部分(24)とを有し、
    前記底部(22)及び/又はカバー部分(24)が、請求項10又は11に記載のセラミック(10)を含む、構成要素(26)を受け入れるための空洞筐体(28)。
  13. 前記構成要素(26)がSAW素子であることを特徴とする、請求項12記載の空洞筐体(28)。
  14. ダイボンドプロセス及び/若しくはワイヤボンドプロセスを介するか、又はフリップチップボンディングを介して構成要素(26)を取り付けるための、請求項10又は11に記載のセラミック(10)の使用。
JP2011145582A 2010-06-30 2011-06-30 空洞筐体用の金属被覆及び非磁性密閉空洞筐体 Active JP5795203B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE102010030778 2010-06-30
DE102010030778.5 2010-06-30
DE102010024543.5 2010-10-15
DE102010042543.5A DE102010042543B4 (de) 2010-06-30 2010-10-15 Metallisierung für Hohlraumgehäuse und nicht-magnetisches hermetisch dichtes Hohlraumgehäuse

Publications (2)

Publication Number Publication Date
JP2012111678A JP2012111678A (ja) 2012-06-14
JP5795203B2 true JP5795203B2 (ja) 2015-10-14

Family

ID=44801072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011145582A Active JP5795203B2 (ja) 2010-06-30 2011-06-30 空洞筐体用の金属被覆及び非磁性密閉空洞筐体

Country Status (4)

Country Link
US (1) US9023442B2 (ja)
JP (1) JP5795203B2 (ja)
DE (1) DE102010042543B4 (ja)
NL (1) NL2007028C2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10147660B2 (en) 2011-10-27 2018-12-04 Global Circuits Innovations, Inc. Remapped packaged extracted die with 3D printed bond connections
US10177054B2 (en) 2011-10-27 2019-01-08 Global Circuit Innovations, Inc. Method for remapping a packaged extracted die
US9935028B2 (en) 2013-03-05 2018-04-03 Global Circuit Innovations Incorporated Method and apparatus for printing integrated circuit bond connections
US10109606B2 (en) 2011-10-27 2018-10-23 Global Circuit Innovations, Inc. Remapped packaged extracted die
US10128161B2 (en) 2011-10-27 2018-11-13 Global Circuit Innovations, Inc. 3D printed hermetic package assembly and method
US9966319B1 (en) 2011-10-27 2018-05-08 Global Circuit Innovations Incorporated Environmental hardening integrated circuit method and apparatus
US10002846B2 (en) 2011-10-27 2018-06-19 Global Circuit Innovations Incorporated Method for remapping a packaged extracted die with 3D printed bond connections
US9870968B2 (en) 2011-10-27 2018-01-16 Global Circuit Innovations Incorporated Repackaged integrated circuit and assembly method
JP6167494B2 (ja) * 2012-09-26 2017-07-26 セイコーエプソン株式会社 電子デバイス用容器の製造方法、電子デバイスの製造方法、電子デバイス、電子機器及び移動体機器
EP2725715B1 (en) * 2012-10-29 2018-12-12 Optosys SA Proximity sensor
US9810751B2 (en) * 2014-02-24 2017-11-07 Northrop Grumman Systems Corporation Customized magnetic susceptibility materials
US10431509B2 (en) * 2014-10-31 2019-10-01 General Electric Company Non-magnetic package and method of manufacture
US10196745B2 (en) 2014-10-31 2019-02-05 General Electric Company Lid and method for sealing a non-magnetic package
US10115645B1 (en) 2018-01-09 2018-10-30 Global Circuit Innovations, Inc. Repackaged reconditioned die method and assembly
US11244876B2 (en) 2019-10-09 2022-02-08 Microchip Technology Inc. Packaged semiconductor die with micro-cavity
CN111933577B (zh) * 2020-07-15 2022-05-31 中国电子科技集团公司第二十九研究所 一种气密封装单元局部大面积焊接板级互连集成方法
US11508680B2 (en) 2020-11-13 2022-11-22 Global Circuit Innovations Inc. Solder ball application for singular die
CN115425938A (zh) * 2022-09-28 2022-12-02 天通瑞宏科技有限公司 高可靠性csp封装方法和声表面波滤波器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5058799A (en) * 1986-07-24 1991-10-22 Zsamboky Kalman F Metallized ceramic substrate and method therefor
JPH0741159Y2 (ja) 1988-10-07 1995-09-20 日本特殊陶業株式会社 気密封止型セラミックパッケージ
JP2984068B2 (ja) * 1991-01-31 1999-11-29 株式会社日立製作所 半導体装置の製造方法
JP4683768B2 (ja) * 2001-05-25 2011-05-18 京セラ株式会社 配線基板
JP3740407B2 (ja) * 2001-11-02 2006-02-01 京セラ株式会社 配線基板
US7253029B2 (en) 2004-03-10 2007-08-07 M/A-Com, Inc. Non-magnetic, hermetically-sealed micro device package
JP2005289665A (ja) * 2004-03-31 2005-10-20 Ebara Corp セラミックスの金属被覆方法または接合方法

Also Published As

Publication number Publication date
NL2007028C2 (nl) 2013-08-08
DE102010042543A1 (de) 2012-01-05
DE102010042543B4 (de) 2017-06-29
US9023442B2 (en) 2015-05-05
US20120177853A1 (en) 2012-07-12
JP2012111678A (ja) 2012-06-14
NL2007028A (nl) 2012-01-02

Similar Documents

Publication Publication Date Title
JP5795203B2 (ja) 空洞筐体用の金属被覆及び非磁性密閉空洞筐体
JP4049239B2 (ja) 表面弾性波素子を含む高周波モジュール部品の製造方法
KR101466428B1 (ko) 기밀 봉지용 캡
JP2005167969A (ja) 弾性波素子および弾性波素子の製造方法
JP2002100877A (ja) セラミック多層基板の表面電極構造及び表面電極の製造方法
JPH05206356A (ja) 集積回路用パッケージ
JP4555369B2 (ja) 電子部品モジュール及びその製造方法
JP2002084155A (ja) 表面弾性波素子を含む高周波モジュール部品の製造方法
JP4582352B2 (ja) 表面弾性波素子を含む高周波モジュール部品及びその集合体
JP2011096756A (ja) 電子部品収納用パッケージおよび電子装置
JP2005072421A (ja) 電子部品収納用パッケージおよび電子装置
JP4116954B2 (ja) 電子部品封止用基板およびそれを用いた電子装置
JP3866128B2 (ja) 配線基板
US8358003B2 (en) Surface mount electronic device packaging assembly
JP4828980B2 (ja) 接合部材及びその製造方法ならびに接合構造体及び基体の接続方法
JP2004079965A (ja) 光半導体モジュールとその製造方法
JP2004296791A (ja) 電波吸収蓋部材およびこれを用いた高周波装置
JP6809813B2 (ja) 半導体パッケージおよび半導体装置
JP2004140111A (ja) 配線基板
JP3881542B2 (ja) 配線基板
JP3909281B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP4189234B2 (ja) 電波吸収蓋部材およびこれを用いた高周波装置
JP2015076584A (ja) 電子部品収納用パッケージ
JP2685159B2 (ja) 電子部品収納用パッケージ
JP3318452B2 (ja) 電子部品収納用パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121011

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150701

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150728

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150812

R150 Certificate of patent or registration of utility model

Ref document number: 5795203

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250