DE102010042543B4 - Metallisierung für Hohlraumgehäuse und nicht-magnetisches hermetisch dichtes Hohlraumgehäuse - Google Patents

Metallisierung für Hohlraumgehäuse und nicht-magnetisches hermetisch dichtes Hohlraumgehäuse Download PDF

Info

Publication number
DE102010042543B4
DE102010042543B4 DE102010042543.5A DE102010042543A DE102010042543B4 DE 102010042543 B4 DE102010042543 B4 DE 102010042543B4 DE 102010042543 A DE102010042543 A DE 102010042543A DE 102010042543 B4 DE102010042543 B4 DE 102010042543B4
Authority
DE
Germany
Prior art keywords
layer
metallization
ceramic
solderable
microns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102010042543.5A
Other languages
English (en)
Other versions
DE102010042543A1 (de
Inventor
Richard Grünwald
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Frequency Technology GmbH
Original Assignee
Vectron International GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vectron International GmbH filed Critical Vectron International GmbH
Priority to DE102010042543.5A priority Critical patent/DE102010042543B4/de
Priority to JP2011145582A priority patent/JP5795203B2/ja
Priority to US13/173,017 priority patent/US9023442B2/en
Priority to NL2007028A priority patent/NL2007028C2/nl
Publication of DE102010042543A1 publication Critical patent/DE102010042543A1/de
Application granted granted Critical
Publication of DE102010042543B4 publication Critical patent/DE102010042543B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1071—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the SAW device
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0172—Seals
    • B81C2203/019—Seals characterised by the material or arrangement of seals between parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/13—Hollow or container type article [e.g., tube, vase, etc.]
    • Y10T428/131—Glass, ceramic, or sintered, fused, fired, or calcined metal oxide or metal carbide containing [e.g., porcelain, brick, cement, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495—Thickness [relative or absolute]
    • Y10T428/24967—Absolute thicknesses specified
    • Y10T428/24975—No layer or component greater than 5 mils thick
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263—Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264—Up to 3 mils
    • Y10T428/265—1 mil or less

Abstract

Metallisierung (30) für eine Keramik (10), aufweisend: – eine ein Metall aufweisende Basisschicht (12), – eine Haftschicht (14), wobei die Haftschicht (14) Palladium aufweist und die Schichtdicke der Haftschicht (14) zwischen 0,1 und 5,0 μm beträgt, – eine lötfähige Schicht (16) aus einem nicht ferro-magnetischen Material, wobei sich das Material der Haftschicht (14) vom Material der lötfähigen Schicht (16) unterscheidet, und – eine Oxidationsschutzschicht (20).

Description

  • Die Erfindung betrifft eine Metallisierung für eine Gehäusetechnologie, beispielsweise für Oberflächenwellen-Bauelemente (engl.: Surface Acoustic Wave bzw. SAW), zum Einsatz in starken magnetischen Feldern, z. B. in Kernspin-Tomographie-Systemen (auch sog. Magnetic Resonance Imaging- bzw. MRI-Systemen) sowie ein nicht-magnetisches hermetisch dichtes Hohlraumgehäuse.
  • Stand der Technik
  • Bei MRI-Systemen wird für hohe Auflösung mit einer Vielzahl magnetischer Induktionsspulen gearbeitet, deren Signale typisch über je eine separate Elektronik verarbeitet werden. Nachdem diese Elektronik in der Regel komplett im Inneren eines MRI-Systems betrieben wird, ist es zur Vermeidung von Feldstörungen notwendig, dass alle verwendeten Bauelemente vollständig nicht-magnetisch sind, d. h. keine ferro-magnetischen Materialien aufweisen.
  • Zum Erreichen langzeitstabiler Bauelemente sind hermetisch dichte Gehäuse notwendig, weswegen technologisch einfache Lösungen, wie z. B. auf Basis von Leiterplattenmaterial, im Sinne der Zuverlässigkeit nicht sinnvoll sind. Die Erfindung betrifft die Weiterentwicklung der etablierten Gehäusetechnologie auf Mehrschicht-Keramik-Basis, wobei die in der Industrie etablierte Variante aufgrund des Nickel-Gehalts in der Keramik-Beschichtung und von Eisen-, Nickel- und Kobalt-Gehalt (Kovar, FeNi42 etc.) im aufgeschweißten oder aufgelöteten Deckel nicht zielführend ist.
  • In MRI-Systemen ist, nachgeschaltet zu den signalgebenden Induktionsspulen und unmittelbar vor einer ersten Signalverarbeitung, eine Frequenzfilterung notwendig. Derzeit werden für diese Filteraufgaben hauptsächlich diskrete Filter verwendet, die aus nicht-magnetischen Spulen und Kondensatoren aufgebaut werden. Nachteile dieser Filter sind unter anderem ein diskreter Aufbau mit einem großen Platzbedarf, ein notwendiger manueller Frequenzabgleich und somit hohe Arbeitskosten sowie eine geringe Flankensteilheit der Filter. Der Einsatz von akustischen Oberflächenwellen-Filtern (auch sog. SAW-Filtern) führt zu einer deutlichen Abhilfe für die genannten Unzulänglichkeiten, allerdings sind etablierte Gehäusetechnologien aufgrund ihrer magnetischen Eigenschaften großenteils ungeeignet.
  • Die Forderung nach Langzeitstabilität der Filter bedingt die Vermeidung jeglicher Verunreinigung und Alterung der mikro-akustisch aktiven Struktur auf der Oberfläche des piezoelektrischen Kristalls und damit die Notwendigkeit hermetisch dichter Gehäuse. Diese werden in der SAW-Technik, vor allem bei Filtern vergleichsweise großer Bauform, bevorzugt auf Basis von Metall- oder Keramik-Vielschicht-Gehäusen realisiert, wobei beide Technologien in der Regel ferro-magnetische Materialen nutzen. Während erstere aus Eisenlegierungen bestehen, nutzen übliche Keramikgehäuse nickelhaltige Metallisierungssysteme für interne und externe Leiterstrukturen, die unzulässig starke magnetische Eigenschaften aufweisen. Noch stärkere magnetische Eigenschaften resultieren zudem aus den üblicherweise zum Verschluss verwendeten nickelbeschichteten Deckeln aus Eisen-Nickel-Kobalt-(Kovar-)Legierungen, die mit dem Gehäuse entweder verlötet oder verschweißt – in letzterem Fall auf einen darunterliegenden Seal-Ring, üblicherweise aus Kovar – werden.
  • Neuere (z. B. Chip Scale Package- oder CSP-)Gehäusetechnologien für SAW-Bauelemente konzentrieren sich vor allem auf kleine Bauformen und damit in erster Linie auf Hochfrequenzfilter, u. a. für Mobilfunkanwendungen.
  • Aufgrund der beispielsweise für MRI-Anwendungen notwendigen und üblichen vergleichsweise niedrigen Filter-Mittenfrequenzen unter bzw. nicht wesentlich über 100 MHz sind diese Technologien aus verschiedenen Gründen für die beschriebene Anwendung nicht sinnvoll.
  • US 7,253,029 B2 offenbart eine Technologie, bei der zur Vermeidung magnetischer Eigenschaften die in der Technik übliche, unmittelbar auf der Wolfram-Schicht abgeschiedene Nickel-Haftschicht durch eine Palladium-Schicht mit ähnlichen chemischen, jedoch nicht-magnetischen Eigenschaften ersetzt wird. Um jedoch ein vergleichbar stabiles Verhalten wie mit üblichen Nickel-Schichten – typischerweise in Dicken zwischen 2 und 10 μm – bei den Aufbauprozessen wie Draht-Bonden und Löten zu erreichen, ist eine relativ dicke Palladiumschicht notwendig, was aufgrund des hohen Materialpreises des Edelmetalls bei kostensensitiven Anwendungen nachteilig ist. Kostenmäßig sinnvolle Palladium-Schichtdicken von z. B. 1 μm Dicke hingegen stellen keine geeignete Unterlage zum Erreichen mechanisch stabiler Drahtbond Verbindungen dar, die zur elektrischen Kontaktierung zwischen Gehäuse und Chip von entscheidender Bedeutung sind.
  • US 4 941 582 A offenbart ein Verfahren zur Erzeugung einer lötstabilen Schicht für Low Temperature Cofired Ceramics-Materialien (sog. LTCC-Materialien) mit Kupfer-basierten Metallisierungen, dessen Prozess-Temperaturen unter 1100°C, typisch unter 1000°C liegen. High Temperature Cofired Ceramics-Materialien (sog. HTCC-Materialien, z. B. Al2O3-Keramik) erfordern jedoch Brenntemperaturen von ca. 1500–1700°C, was die Verwendung von – niederohmigem, aber auch niederschmelzendem – Kupfer (Schmelzpunkt bei zirka 1085°C) direkt auf der Keramik ausschließt und die Verwendung von hochschmelzenden, aber auch relativ schlecht elektrisch leitenden Materialien wie Wolfram (Schmelzpunkt bei zirka 3422°C) oder Molybdän (Schmelzpunkt bei zirka 2623°C) zwingend notwendig macht. LTCC-Materialien werden üblicherweise immer dann verwendet, wenn neben der reinen Häusungsaufgabe zusätzliche passive Bauelemente – in der Regel Kondensatoren, Spulen oder auch Verzögerungsleitungen – in Keramik-Zwischenlagen, wie in US 4 941 582 A beschrieben – in das Gehäuse integriert werden sollen. Die Nachteile von LTCC gegenüber HTCC liegen in erster Linie bei höheren Kosten und geringerer mechanischer Stabilität. Palladium bzw. Nickel werden in US 4 941 582 A explizit als Trennschicht und damit als Diffusionssperre zwischen Cu und Au beschrieben. Ferner sind Metallisierungen in US 5 058 799 A und US 5 217 922 A offenbart.
  • Aufgabenstellung
  • Der Erfindung liegt die Aufgabe zugrunde, eine Metallisierung und eine Gehäusetechnologie anzugeben, die einerseits einen preiswerten, zuverlässig hermetisch versiegelten Mikro-Hohlraum, geeignet z. B. zur Montage von SAW-Filterchips, bereitstellt, und andererseits keinerlei ferro-magnetische Eigenschaften aufweist, die bei der Verwendung in starken magnetischen Feldern, z. B. im Inneren von Kernspin-Tomographiesystemen, unerwünschte Störungen zur Folge haben würden.
  • Beschreibung der Erfindung
  • Die Aufgabenstellung wird erfindungsgemäß durch die Merkmale des Patentanspruches 1 gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung können den Unteransprüchen entnommen werden.
  • Die erfindungsgemäße Metallisierung für eine Keramik weist eine ein Metall aufweisende Basisschicht, eine Haftschicht, eine lötfähige Schicht und eine Oxidationsschutzschicht auf, wobei die Haftschicht Palladium aufweist (vorzugsweise vollständig aus Palladium besteht) und die Schichtdicke der Haftschicht zwischen 0,1 und 5 μm beträgt, und wobei weiterhin die lötfähige Schicht aus einem nicht ferro-magnetischen Material (vorzugsweise Kupfer) besteht.
  • Mit dem erfindungsgemäß vorgeschlagenen Schichtsystem, aufweisend eine Basisschicht (vorzugsweise aus einer eingebrannten Wolfram-Basismetallisierung), einer Palladium-Haftschicht, einer lotfähigen (vorzugsweise Kupfer-)Schicht ausreichender Dicke zur Gewährleistung stabiler Löt- und Drahtbond-Verbindungen (vorzugsweise 2–15 μm), einer optionalen Zusatzschicht (vorzugsweise Palladium-Zwischenschicht zur weiteren Erhöhung der Stabilität der Kupferschicht gegen Ablegieren in zinnhaltigen Loten) und einer nicht-oxidierenden Edelmetall-Schutzschicht (vorzugsweise Gold) wird der Vorteil nichtmagnetischer Eigenschaften mit stabilem Verhalten hinsichtlich Löt- und Drahtbondverhalten und signifikanter Kostenreduktion gegenüber dem in US 7 253 029 B2 beschriebenen System kombiniert. Die optionale Zusatzschicht (vorzugsweise Palladium-Zwischenschicht) erfüllt den Zweck einer Diffusionsbarriere – und damit der Stabilitätserhöhung – zwischen beispielsweise Kupfer (lötfähige Schicht) und Gold (Oxidationsschutzschicht).
  • Der Einsatz einer palladium-basierten und mit einer optional zusätzlichen Diffusionssperre versehenen Metallisierung in Verbindung mit einem keramischen Deckel, der wahlweise mittels Metall- oder Glaslot mit dem Gehäuse-Unterteil hermetisch dicht verbunden wird, ermöglicht die Realisierung eines hermetisch dichten, vollständig nicht-magnetischen Gehäuses, das für etablierte Standard-Montage- (Die-Bonden, Draht-Bonden) und Verarbeitungsprozesse (Auflöten auf Anwendungs-Platine) geeignet ist.
  • Die Basisschicht wird vorzugsweise bei Temperaturen von 1500–1700°C gemeinsam mit der HTCC-Keramik gebrannt. Bevorzugte Dicken der gesinterten – jedoch nicht metallisch aufgeschmolzenen – Basisschicht liegen bei ca. 5–20 μm.
  • Die Haftschicht zur Erzeugung guter Schichthaftung zwischen der Basisschicht (z. B. Wolfram-Basislage) und dem darüberliegenden Aufbau wird – nach vorzugsweise chemischer Entfernung von Oxiden und Verunreinigungen auf der Basisschicht (z. B. Wolfram-Oberfläche) – in einer bevorzugten Dicke von 0,1 bis 5 μm aufgebaut, wobei eine besonders vorteilhafte Realisierung mit einer Dicke von 0,3 bis 1,3 μm, noch bevorzugter von 0,5 bis 1,0 μm und noch bevorzugter 0,8 μm erzielt wird. Die Schicht wird vorzugsweise durch eine Kombination von stromloser und galvanischer Abscheidung aufgebracht. Eine rein stromlose Abscheidung erreicht keine ausreichenden Schichtdicken (<< 0,5 μm) zur Erreichung einer stabilen Schichthaftung.
  • Die lötfähige Schicht (vorzugsweise Kupfer-Zwischenschicht) als stabile Unterlage gegen Ablegieren in Sn-basierenden Weichlot-Prozessen (z. B. SMD-seitig, d. h. an den externen Verbindungen) wird vorzugsweise mit einer Dicke von 2 bis 15 μm galvanisch abgeschieden. Ein besonders vorteilhafter Kompromiss aus Stabilität und Prozesszeit wird mit 4 bis 8 μm, noch bevorzugter 5 bis 7 μm erreicht.
  • Die darauf liegende – optionale – Zusatzschicht (Palladium-Diffusionssperre) wird vorzugsweise in Dicken zwischen 0,5 und 3 μm, bevorzugter 1 und 2 μm galvanisch abgeschieden, wobei eine Schicht von 1 μm Dicke besonders gute stabilitätsverbessernde Wirkung mit geringer Abscheidezeit und vertretbaren Edelmetall-Kosten kombiniert.
  • Die abschließende Oxidationsschutzschicht (vorzugsweise Gold-Schicht) dient dem Oxidationsschutz und sollte vorzugsweise – um evtl. Lotversprödung durch überhöhte Gold-Konzentration im Verwendungsprozess durch den Endnutzer zu vermeiden – eine Dicke von 0.3 bis 1,5 μm besitzen, wobei besonders bevorzugte Werte zwischen 0,5 und 1,0 μm liegen.
  • Vorzugsweise ist zwischen der lötfähigen Schicht und der Oxidationsschutzschicht eine Zusatzschicht angeordnet. Vorzugsweise besteht die Zusatzschicht aus Palladium. Vorzugsweise besitzt die Zusatzschicht eine Schichtdicke zwischen 0,5 und 3 μm. Vorzugsweise besteht die Haftschicht vollständig aus Palladium. Vorzugsweise besitzt die Haftschicht eine Schichtdicke zwischen 0,5 und 1,5 μm. Vorzugsweise weist die Basisschicht ein Metall mit einem Schmelzpunkt von mindestens 1100°C auf. Vorzugsweise besteht die Basisschicht aus Wolfram und/oder Molybdän. Vorzugsweise besitzt die Basisschicht eine Schichtdicke zwischen 5 und 20 μm. Vorzugsweise besteht die Oxidationsschutzschicht aus einem Edelmetall. Vorzugsweise besteht die Oxidationsschutzschicht aus Gold. Vorzugsweise besitzt die Oxidationsschutzschicht eine Schichtdicke zwischen 0,3 und 1,5 μm. Vorzugsweise ist die Basisschicht direkt auf der Keramik angeordnet. Vorzugsweise ist die Haftschicht direkt auf der Basisschicht angeordnet. Vorzugsweise ist die lötfähige Schicht direkt auf der Haftschicht angeordnet. Vorzugsweise sind die Zusatzschicht direkt auf der lötfähigen Schicht und die Oxidationsschutzschicht direkt auf der Zusatzschicht angeordnet. Alternativ ist die Oxidationsschutzschicht direkt auf der lötfähigen Schicht angeordnet.
  • Die erfindungsgemäße Keramik weist eine Metallisierung mit mindestens einem der vorgenannten Merkmale auf. Vorzugsweise ist die Keramik eine HTCC-Keramik. HTCC-Keramiken bieten Vorteile gegenüber LTCC-Keramiken in Bezug auf Kosten und mechanische Stabilität und werden deshalb häufig als Standardgehäuse verwendet, wenn die Performance-Vorteile von LTCC-Keramiken hinsichtlich geringerer elektrischer Verluste und Integration von passiven Bauelementen nicht notwendig sind.
  • Das erfindungsgemäße Hohlraumgehäuse zur Aufnahme eines Bauelements weist ein Bodenteil und ein Deckelteil auf, wobei das Bodenteil und/oder das Deckelteil eine Keramik mit einer Metallisierung mit mindestens einem der vorgenannten Merkmale aufweist. Vorzugsweise ist das Bauelement ein elektronisches, mechanisches und/oder optisches Bauelement, besonders bevorzugt ein SAW-Bauelement, noch bevorzugter ein SAW-Filter.
  • Da das erfindungsgemäße Hohlraumgehäuse keine magnetischen Materialien wie Eisen, Nickel oder Kobalt enthält, ist es vorteilhafterweise derart ausgebildet, magnetische Felder nicht zu verändern. Eine solche Gehäusetechnologie findet vorzugsweise in der Medizintechnik, beispielsweise bei der Kernspintomographie Anwendung, da hier Magnetfelder zur Bildgebung vermessen werden und durch die magnetischen Eigenschaften der dazu notwendigen Schaltungstechnik nicht beeinflusst werden sollen.
  • Es ist weiterhin bevorzugt, die erfindungsgemäße Keramik mit der erfindungsgemäßen Metallisierung für Aufbau- und Verbindungsprozesse, insbesondere für das Die-Bonden sowie Aluminium- oder Gold-Drahtbonden zu verwenden. Durch die erfindungsgemäße Ausgestaltung der Metallisierung ist diese insbesondere auch für das Draht-Bonden gut geeignet. Beim Draht-Bonden, insbesondere bei Aluminium-Wedge-Draht-Bonden wird eine intermetallische Verbindung zwischen Bonddraht und darunterliegender Metallisierung (Bondpad) gebildet. Aufgrund der vergleichsweise dünnen und weichen Gold-Oxidations-Schutzschicht wird diese intermetallische Verbindung hauptsächlich zwischen Aluminium und dem unter dem Gold liegenden Schichtsystem eingegangen. Zum Erreichen einer stabilen Schweißverbindung ist – insbesondere beim Aluminium-Draht-Bonden – eine hinreichend ebene Oberfläche des Bondpads notwendig. Nachdem die eingebrannte Wolfram-Metallisierung typischerweise eine vergleichsweise hohe Rauhigkeit von einigen μm aufweist, ist eine Einebnung für eine stabile Drahtbondverbindung sinnvoll. Während Kupfer gute Eigenschaften zur Einebnung, und damit als Basis für eine stabile Drahtbondverbindung, zusammen mit einer ökonomischen Prozessierung für die üblichen notwendigen Schichtdicken von 2 bis 15 μm aufweist, bringt eine reine Palladium-Metallisierung vergleichbarer Dicke wie beispielsweise in US 7,253,029 B2 sowohl Nachteile hinsichtlich Prozessierungskosten als auch in Bezug auf die Stabilität und Zuverlässigkeit erreichbarer Drahtbond-Verbindungen mit sich.
  • Es kann daher festgestellt werden, dass die erfindungsgemäße Metallisierung Vorteile hinsichtlich Stabilität und Kosten in Bezug auf einen (Aluminium-)Drahtbondprozess bietet. Im Fall eines Metallot-Verschlusses bietet die erfindungsgemäße Metallisierung Vorteile in Bezug auf das Benetzungsverhalten in zinn-basierenden Loten.
  • Vorzugsweise wird die erfindungsgemäße Keramik (mit der erfindungsgemäßen Metallisierung) in einem Weichlötprozess zur Bestückung mit elektronischen Bauelementen verwendet.
  • Für die Verwendung des fertig gestellten elektronischen Bauelements ist die Lötfähigkeit im System-Bestückungsprozess des Endnutzers von entscheidender Bedeutung. Für diesen Prozess ist es zwingend notwendig, dass der mittels Metall- oder Glaslot erreichte hermetische Gehäuseverschluss nicht wieder aufschmilzt, da ansonsten die Positionierung des Gehäusedeckels und damit die Hermetizität des Bauteils gefährdet sind. Aus diesem Grund muss das für den Gehäuseverschluss verwendete Metall- oder Glaslot eine höhere Schmelztemperatur aufweisen als die üblicherweise im Endnutzer-Bestückungsprozess verwendeten Weichlote, typischerweise SnAg, SnAgCu oder SnPb. Überdies beinhalten typische Anforderungen an externe Lötverbindungen – sogenannte second level reliability” – ausreichende mechanische Stabilität dieser externen Lötverbindungen, was wiederum sowohl gutes Benetzungs-, d. h. Legierungsverhalten im Lötprozess, als auch die Vermeidung evtl. spröder intermetallischer Phasen, beispielsweise durch einen überhöhten Gold-Anteil in der resultierenden Legierung typischer Weichlote wie z. B. SnAg, SnAgCu oder auch SnPb, erfordert.
  • Kurzbeschreibung der Figuren
  • Die Erfindung wird anhand von in den Figuren dargestellten, bevorzugten Ausführungsbeispielen näher erläutert. Es zeigen:
  • 1 eine Keramik mit erfindungsgemäßer Metallisierung gemäß einer bevorzugten Ausführungsvariante der Erfindung in schematischer, geschnittener Darstellung,
  • 2 ein erfindungsgemäßes Hohlraumgehäuse gemäß einer bevorzugten Ausführungsvariante der Erfindung in schematischer, geschnittener Darstellung, und
  • 3 ein erfindungsgemäßes Hohlraumgehäuse gemäß einer weiteren bevorzugten Ausführungsvariante der Erfindung in schematischer, geschnittener Darstellung.
  • Detaillierte Beschreibung der Figuren
  • 1 zeigt eine Keramik 10 mit erfindungsgemäßer Metallisierung 30 gemäß einer bevorzugten Ausführungsvariante der Erfindung. Gemäß der Ausführungsvariante besteht die Metallisierung 30 aus einer Wolfram- bzw. Molybdän-Basisschicht 12, einer darauf abgeschiedenen Palladium-Haftschicht 14, einer darauf aufgebrachten, lötfähigen Kupferschicht 16, einer darauf aufgebrachten Palladium-Diffusionsbarriere 18 und einer Gold-Oberflächenveredelung 20.
  • Im erfindungsgemäßen Schichtsystem 10 wird mittels der auf der Basislage 12 abgeschiedenen Palladium-Metallisierung 14 eine stabile Schicht-Haftung auf dem Untergrund, d. h. der HTCC-Keramik 10 sichergestellt, wohingegen die darauf abgeschiedene lötfähige Schicht 16 (z. B. Cu oder Ag, Cu bevorzugt) sowohl eine stabile Basis für dauerhafte Drahtbond-Verbindungen, als auch eine Schicht mit ausreichender Stabilität gegen Ablegieren in einem Weichlot-Prozess darstellt. Eine weitere Diffusions-Stabilisierung kann durch eine zusätzliche, darauf abgeschiedene Palladium-Zwischenschicht 18 erzielt werden, wobei zur Erzielung einer oxidations- und alterungsstabilen Oberfläche das Schichtsystem z. B. mit einer Gold-Schicht 20 abgeschlossen wird.
  • Die erfindungsgemäße Realisierung eignet sich damit für übliche Verbindungsprozesse wie Aluminium- oder Gold-Drahtbonden, Flip-Chip-Bonden und Löten zur Erreichung mechanisch und elektrisch stabiler Verbindungen.
  • 2 zeigt ein erfindungsgemäßes Hohlraumgehäuse gemäß einer bevorzugten Ausführungsvariante der Erfindung. Gemäß der Ausführungsvariante weist das Hohlraumgehäuse 28 ein wannenförmiges Bodenteil 22 und ein Deckelteil 24 auf. Beide Teile 22, 24 sind aus einer HTCC-Keramik 10 – ggf. auch aus jeweils mehreren Lagen – geformt und verfügen in ihren Kontaktbereichen über die erfindungsgemäße Metallisierung 30 bestehend aus den Schichten 12, 14, 16, 18 und 20 (wie in 1 gezeigt). Das Hohlraumgehäuse 28 kann zur hermetischen Aufnahme eines Bauelements, beispielsweise eines SAW-Filters 26 dienen. Das entstandene Hohlraumgehäuse 28 wird mit einem ebenfalls nicht ferro-magnetischen Keramik-Deckel 24 verschlossen, der thermisch an das Keramik-Unterteil 22 angepasst ist, was sich vorteilhaft auf die Zuverlässigkeit des entstandenen Gehäuses 28 auswirkt. Die hermetisch dichte Verbindung zwischen Gehäuse-Unterteil 22 und Deckel 24 kann mittels üblicher Verfahren erfolgen. Bevorzugt kommen hier Weichlöten (ggf. unter Einsatz höherschmelzender Lote) oder Glasfrit-Löten (ggf. mit vergleichsweise niederschmelzenden Loten) zum Einsatz.
  • 2 zeigt eine Verschlusslösung mittels Metall-Weichlöten, bei der zwischen jeweils auf Unterteil 22 und Deckel 24 abgeschiedene erfindungsgemäße Metallsysteme 30 eine Metallot-Verbindung 32 hergestellt wird. Der SAW-Chip 26 wird durch Bonddrähte 34 über die erfindungsgemäße Metallisierung 30 an das Gehäuse-Unterteil 22 angebunden.
  • An der Unterseite des Gehäuses 28 werden die signalführenden Anschlüsse mit erfindungsgemäßer Metallisierung 30 durch eine Lötverbindung 40 mit den auf einer Leiterplatte 38 befindlichen Verdrahtungen 36 verbunden und so der elektrische Kontakt hergestellt.
  • 3 zeigt eine zur 2 alternative Ausführungsform, bei der an Stelle des zwischen zwei erfindungsgemäßen Metallisierungen 30 realisierten Metallot-Verschlusses 32 (der 2) mittels einer Glasfrit-Lotverbindung 42 direkt zwischen den Keramik-Oberflächen 10 (Keramik-Unterteil 22 und Keramik-Deckel 24) ein hermetisch dichter Verschluß des Gehäuses 28 erreicht wird.
  • Bezugszeichenliste
    • 10
    Keramik
    12
    Basisschicht
    14
    Haftschicht
    16
    Lötfähige Schicht
    18
    Zusatzschicht
    20
    Oxidationsschutzschicht
    22
    Bodenteil
    24
    Deckelteil
    26
    Bauelements
    28
    Hohlraumgehäuse
    30
    Metallisierung
    32
    Metall-Lot
    34
    Bonddraht
    36
    Leiterplatten-Verdrahtung
    38
    Leiterplatte
    40
    Metall-Lot
    42
    Glasfrit-Lot

Claims (15)

  1. Metallisierung (30) für eine Keramik (10), aufweisend: – eine ein Metall aufweisende Basisschicht (12), – eine Haftschicht (14), wobei die Haftschicht (14) Palladium aufweist und die Schichtdicke der Haftschicht (14) zwischen 0,1 und 5,0 μm beträgt, – eine lötfähige Schicht (16) aus einem nicht ferro-magnetischen Material, wobei sich das Material der Haftschicht (14) vom Material der lötfähigen Schicht (16) unterscheidet, und – eine Oxidationsschutzschicht (20).
  2. Metallisierung (30) nach Anspruch 1, dadurch gekennzeichnet, dass die lötfähige Schicht (16) aus Kupfer besteht und/oder die lötfähige Schicht (16) eine Schichtdicke zwischen 2 und 15 μm besitzt.
  3. Metallisierung (30) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass zwischen der lötfähigen Schicht (16) und der Oxidationsschutzschicht (20) eine Zusatzschicht (18) angeordnet ist.
  4. Metallisierung (30) nach Anspruch 3, dadurch gekennzeichnet, dass die Zusatzschicht (18) aus Palladium besteht und/oder die Zusatzschicht (18) eine Schichtdicke zwischen 0,5 und 3,0 μm besitzt.
  5. Metallisierung (30) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Haftschicht (14) aus Palladium besteht und eine Schichtdicke zwischen 0,3 und 1,3 μm besitzt.
  6. Metallisierung (30) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Basisschicht (12) ein Metall mit einem Schmelzpunkt von mindestens 1100°C aufweist.
  7. Metallisierung (30) nach Anspruch 6, dadurch gekennzeichnet, dass die Basisschicht (12) aus Wolfram und/oder Molybdän besteht und/oder die Basisschicht (12) eine Schichtdicke zwischen 5 und 20 μm besitzt.
  8. Metallisierung (30) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Oxidationsschutzschicht (20) aus Gold besteht und/oder die Oxidationsschutzschicht (20) eine Schichtdicke zwischen 0,3 und 1,5 μm besitzt.
  9. Metallisierung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Basisschicht (12) direkt auf der Keramik (10) und/oder die Haftschicht (14) direkt auf der Basisschicht (12) und/oder die lötfähige Schicht (16) direkt auf der Haftschicht (14) angeordnet ist.
  10. Metallisierung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Zusatzschicht (18) oder die Oxidationsschutzschicht (20) direkt auf der lötfähigen Schicht (16) angeordnet ist.
  11. Keramik (10) aufweisend eine Metallisierung (30) nach einem der vorhergehenden Ansprüche.
  12. Keramik (10) nach Anspruch 11, dadurch gekennzeichnet, dass die Keramik (10) eine HTCC-Keramik ist.
  13. Hohlraumgehäuse (28) zur Aufnahme eines Bauelements (26) mit einem Bodenteil (22) und einem Deckelteil (24), wobei das Bodenteil (22) und das Deckelteil (24) eine Keramik (10) nach einem der Ansprüche 11 und 12 aufweist.
  14. Hohlraumgehäuse (28) nach Anspruch 13, dadurch gekennzeichnet, dass das Bauelement (26) ein SAW-Bauelement ist.
  15. Verwendung der Keramik (10) nach einem der Ansprüche 11 und 12 zum Aufbringen eines Bauelements (26) mittels eines Die-Bond- und/oder Draht-Bond-Prozesses oder mittels des Flip-Chip-Bondens.
DE102010042543.5A 2010-06-30 2010-10-15 Metallisierung für Hohlraumgehäuse und nicht-magnetisches hermetisch dichtes Hohlraumgehäuse Active DE102010042543B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102010042543.5A DE102010042543B4 (de) 2010-06-30 2010-10-15 Metallisierung für Hohlraumgehäuse und nicht-magnetisches hermetisch dichtes Hohlraumgehäuse
JP2011145582A JP5795203B2 (ja) 2010-06-30 2011-06-30 空洞筐体用の金属被覆及び非磁性密閉空洞筐体
US13/173,017 US9023442B2 (en) 2010-06-30 2011-06-30 Metallization for a cavity housing and a nonmagnetic sealed cavity housing
NL2007028A NL2007028C2 (nl) 2010-06-30 2011-06-30 Metallisering voor holleruimtebehuizingen en niet-magnetisch hermetisch dichte holleruimtebehuizingen.

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102010030778.5 2010-06-30
DE102010030778 2010-06-30
DE102010042543.5A DE102010042543B4 (de) 2010-06-30 2010-10-15 Metallisierung für Hohlraumgehäuse und nicht-magnetisches hermetisch dichtes Hohlraumgehäuse

Publications (2)

Publication Number Publication Date
DE102010042543A1 DE102010042543A1 (de) 2012-01-05
DE102010042543B4 true DE102010042543B4 (de) 2017-06-29

Family

ID=44801072

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010042543.5A Active DE102010042543B4 (de) 2010-06-30 2010-10-15 Metallisierung für Hohlraumgehäuse und nicht-magnetisches hermetisch dichtes Hohlraumgehäuse

Country Status (4)

Country Link
US (1) US9023442B2 (de)
JP (1) JP5795203B2 (de)
DE (1) DE102010042543B4 (de)
NL (1) NL2007028C2 (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10002846B2 (en) 2011-10-27 2018-06-19 Global Circuit Innovations Incorporated Method for remapping a packaged extracted die with 3D printed bond connections
US10147660B2 (en) 2011-10-27 2018-12-04 Global Circuits Innovations, Inc. Remapped packaged extracted die with 3D printed bond connections
US9870968B2 (en) 2011-10-27 2018-01-16 Global Circuit Innovations Incorporated Repackaged integrated circuit and assembly method
US10177054B2 (en) 2011-10-27 2019-01-08 Global Circuit Innovations, Inc. Method for remapping a packaged extracted die
US9935028B2 (en) 2013-03-05 2018-04-03 Global Circuit Innovations Incorporated Method and apparatus for printing integrated circuit bond connections
US10109606B2 (en) 2011-10-27 2018-10-23 Global Circuit Innovations, Inc. Remapped packaged extracted die
US9966319B1 (en) 2011-10-27 2018-05-08 Global Circuit Innovations Incorporated Environmental hardening integrated circuit method and apparatus
US10128161B2 (en) 2011-10-27 2018-11-13 Global Circuit Innovations, Inc. 3D printed hermetic package assembly and method
JP6167494B2 (ja) * 2012-09-26 2017-07-26 セイコーエプソン株式会社 電子デバイス用容器の製造方法、電子デバイスの製造方法、電子デバイス、電子機器及び移動体機器
EP2725715B1 (de) * 2012-10-29 2018-12-12 Optosys SA Näherungssensor
US9810751B2 (en) * 2014-02-24 2017-11-07 Northrop Grumman Systems Corporation Customized magnetic susceptibility materials
US10431509B2 (en) 2014-10-31 2019-10-01 General Electric Company Non-magnetic package and method of manufacture
US10196745B2 (en) * 2014-10-31 2019-02-05 General Electric Company Lid and method for sealing a non-magnetic package
US10115645B1 (en) 2018-01-09 2018-10-30 Global Circuit Innovations, Inc. Repackaged reconditioned die method and assembly
US11244876B2 (en) 2019-10-09 2022-02-08 Microchip Technology Inc. Packaged semiconductor die with micro-cavity
CN111933577B (zh) * 2020-07-15 2022-05-31 中国电子科技集团公司第二十九研究所 一种气密封装单元局部大面积焊接板级互连集成方法
US11508680B2 (en) 2020-11-13 2022-11-22 Global Circuit Innovations Inc. Solder ball application for singular die
CN115425938A (zh) * 2022-09-28 2022-12-02 天通瑞宏科技有限公司 高可靠性csp封装方法和声表面波滤波器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4941582A (en) * 1988-10-07 1990-07-17 Ngk Spark Plug Co., Ltd. Hermetically sealed ceramic package
US5058799A (en) * 1986-07-24 1991-10-22 Zsamboky Kalman F Metallized ceramic substrate and method therefor
US5217922A (en) * 1991-01-31 1993-06-08 Hitachi, Ltd. Method for forming a silicide layer and barrier layer on a semiconductor device rear surface
US7253029B2 (en) * 2004-03-10 2007-08-07 M/A-Com, Inc. Non-magnetic, hermetically-sealed micro device package

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4683768B2 (ja) 2001-05-25 2011-05-18 京セラ株式会社 配線基板
JP3740407B2 (ja) 2001-11-02 2006-02-01 京セラ株式会社 配線基板
JP2005289665A (ja) 2004-03-31 2005-10-20 Ebara Corp セラミックスの金属被覆方法または接合方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5058799A (en) * 1986-07-24 1991-10-22 Zsamboky Kalman F Metallized ceramic substrate and method therefor
US4941582A (en) * 1988-10-07 1990-07-17 Ngk Spark Plug Co., Ltd. Hermetically sealed ceramic package
US5217922A (en) * 1991-01-31 1993-06-08 Hitachi, Ltd. Method for forming a silicide layer and barrier layer on a semiconductor device rear surface
US7253029B2 (en) * 2004-03-10 2007-08-07 M/A-Com, Inc. Non-magnetic, hermetically-sealed micro device package

Also Published As

Publication number Publication date
NL2007028A (nl) 2012-01-02
JP5795203B2 (ja) 2015-10-14
US9023442B2 (en) 2015-05-05
DE102010042543A1 (de) 2012-01-05
JP2012111678A (ja) 2012-06-14
NL2007028C2 (nl) 2013-08-08
US20120177853A1 (en) 2012-07-12

Similar Documents

Publication Publication Date Title
DE102010042543B4 (de) Metallisierung für Hohlraumgehäuse und nicht-magnetisches hermetisch dichtes Hohlraumgehäuse
DE112014006080B4 (de) Vorrichtung für elastische Wellen
DE60131712T2 (de) Radiofrequenzmodul mit elastische Oberflächenwellenelemente enhaltenden Bauelementen und Verfahren zur Herstellung derselben
DE10164494B4 (de) Verkapseltes Bauelement mit geringer Bauhöhe sowie Verfahren zur Herstellung
DE10164502B4 (de) Verfahren zur hermetischen Verkapselung eines Bauelements
US20100059244A1 (en) Microstructure Apparatus and Method for Manufacturing Microstructure Apparatus
DE60131342T2 (de) Verfahren zur Herstellung von Bauteilen eines Radiofrequenzmoduls mit Oberflächenwellenelementen
WO2004019490A1 (de) Verkapseltes elektronisches bauelement und verfhren zur herstellung
JP2005167969A (ja) 弾性波素子および弾性波素子の製造方法
WO2004044980A2 (de) Bauelement mit hermetischer verkapselung und waferscale verfahren zur herstellung
DE102012111654B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements
US10660207B2 (en) Circuit module and method for manufacturing the same
DE102008037835B4 (de) Elektronische Komponente mit Pufferschicht, Herstellungsverfahren dafür und Halbleiteranordnung mit Puffermitteln
DE102015118594A1 (de) Verpackte Vorrichtung aufweisend eine Hohlraumverpackung mit elastischer Schicht innerhalb einer Formmasse
DE602004010061T2 (de) Hochzuverlässige, kostengünstige und thermisch verbesserte Halbleiterchip-Befestigungstechnologie mit AuSn
DE102012202727B4 (de) Verfahren zur Verbindung eines ersten elektronischen Bauelements mit einem zweiten Bauelement
DE10124141B4 (de) Verbindungseinrichtung für eine elektronische Schaltungsanordnung und Schaltungsanordnung
DE2004776A1 (de) Halbleiterbauelement
WO2005001934A2 (de) Hochfrequenz-package
DE3811313C2 (de)
KR100438124B1 (ko) 세라믹 전자 부품
WO2012124539A1 (ja) 電子部品およびその製造方法
JP2013197634A (ja) 電子部品及び発振器
DE102005046710A1 (de) Träger für einen Halbleiterchip
JP2004128399A (ja) 電子部品

Legal Events

Date Code Title Description
R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: VECTRON INTERNATIONAL GMBH, DE

Free format text: FORMER OWNER: VECTRON INTERNATIONAL GMBH & CO.KG, 14513 TELTOW, DE

Effective date: 20141114

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final