KR100438124B1 - 세라믹 전자 부품 - Google Patents

세라믹 전자 부품 Download PDF

Info

Publication number
KR100438124B1
KR100438124B1 KR10-2002-0019231A KR20020019231A KR100438124B1 KR 100438124 B1 KR100438124 B1 KR 100438124B1 KR 20020019231 A KR20020019231 A KR 20020019231A KR 100438124 B1 KR100438124 B1 KR 100438124B1
Authority
KR
South Korea
Prior art keywords
electrode layer
ceramic electronic
electronic component
ceramic
solder
Prior art date
Application number
KR10-2002-0019231A
Other languages
English (en)
Other versions
KR20020079537A (ko
Inventor
가야타니다카유키
다카오카히데키요
하마다구니히코
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20020079537A publication Critical patent/KR20020079537A/ko
Application granted granted Critical
Publication of KR100438124B1 publication Critical patent/KR100438124B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/144—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being welded or soldered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/877—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4918—Disposition being disposed on at least two different sides of the body, e.g. dual array

Abstract

세라믹 전자 부품은 세라믹체; 세라믹체에 형성되는 단자 전극들; 및 Sn을 함유한 솔더를 가지고 단자 전극들에 결합된 납 단자들을 포함한다. 각 단자 전극들은 세라믹체에 형성된 제 1전극층 및 제 1전극층에 형성되는 제 2전극층을 포함한다. 제 2전극층은 Zn, Ag 및/또는 Cu 그리고 Sn을 함유하는 전도 성분을 함유한다. 제 2전극층에서의 Zn 함유량은 전도 성분 100중량%에 대해 약 4중량% 이상이고 AgZn 및/또는 CuZn 금속간 화합물들을 형성하지 않는 용해도 범위 내에 있다.

Description

세라믹 전자 부품{Ceramic electronic component}
본 발명은 세라믹 전자 부품에 관한 것이고, 더욱 상세하게는 세라믹체, 2층 단자 전극들, 납 단자들 및 솔더(solder)를 포함하는 세라믹 전자 부품에 관한 것이다.
이러한 형태의 종래의 세라믹 전자 부품이 도 1a 및 도 1b를 참조하여 설명될 것이다. 도면에 도시된 것처럼, 세라믹 전자 부품(11)은 주로 유전체 재료, 절연체, 반도체, 압전 재료, 자기 재료 등으로 구성되는 세라믹체(12); 세라믹체(12)의 양 주요 표면들에 형성되는 단자 전극들(13); 해당 단자 전극들(13)에 솔더(14)를 가지고 접합되는 납 단자들(15); 그리고 세라믹체(12), 단자 전극들(13), 솔더(14) 및 납 단자들(15)의 일부분을 덮도록 형성되는 외부 수지부(16)를 포함한다.
단자 전극들(13)은 스퍼터링(sputtering) 또는 증기 침전에 의해 형성된 박막들 또는 후막들을 포함하고, 도금 막들은 예를 들어, Ag 또는 Pd와 같은 귀금속 또는 그 합금, Ni 또는 Cu와 같은 비금속 또는 그 합금을 전도 성분으로서 함유한다. 솔더(14)로서, 보통 주성분으로 Sn/Pb를 함유하는 합금이 사용된다. 납 단자(15)는 예를 들어, Sn-Pb 또는 Sn 도금에 의해 도포되는 Cu, Fe 등으로 구성되는 코어(core)를 포함한다.
그러나, 종래의 기술에 따른 세라믹 전자 부품이 오랜 기간 동안 고온의 환경에 노출될 때에, 솔더에 함유된 Sn과 Ag, Cu, Ni 등으로 주로 구성된 단자 전극의 전도 성분 사이의 상호 확산에 기인하여 단자 전극 및 솔더 사이 그리고 단자 전극 및 세라믹체 사이의 접합면들에 금속간 화합물들이 형성된다. 금속간 화합물이 응고되고 부서지기 쉬워지므로, 전체 단자 전극이 금속간 화합물로 변형될 때 본딩(bonding) 신뢰성이 감소되고 세라믹체와 단자 전극 사이에 이격이 발생하여, 전기적 특성이 감소하는 결과를 초래한다.
Sn/Pb 솔더가 사용될 때, Sn의 확산에 기인하여 금속간 화합물 및 솔더 사이의 경계면에 Pb 리치상(rich phase)이 생성된다. 세라믹 전자 부품이 무른 Pb 리치상과 응고되고 부서지기 쉬운 금속간 화합물이 서로 접속되도록 이동되는 구조를 갖는다면, 응력이 가해질 때 단자 전극 등에 균열이 발생하여, 본딩 신뢰성이 저하되는 결과를 초래한다.
오랜 기간동안 고온 환경에 노출될지라도 안정된 전기적 특성이 확보되고, 세라믹체 및 단자 전극들 사이와 단자 전극들 및 납 전극들 사이에서의 만족스러운 본딩 강도를 갖는 세라믹 전자 부품을 제공하는 것이 본 발명의 목적이다.
도 1a는 종래의 세라믹 전자 부품의 부분 단면도;
도 1b는 도 1a의 선(c2-c2)을 따라 절단된 종단면도;
도 2a는 본 발명의 실시형태의 세라믹 전자 부품의 부분 단면도; 및
도 2b는 도 2a의 선(c1-c1)을 따라 절단된 종단면도; 이다.
(도면의 주요부분에 대한 간단한 설명)
1...세라믹 전자 부품 2...세라믹체
3...단자 전극 3a, 3b... 제 1전극층, 제 2전극층
4...솔더 부분 5...납 단자
본 발명의 한 양상에 따르면, 세라믹 전자 부품은 세라믹체, 세라믹체 상의 단자 전극 및 Sn을 함유하는 솔더를 가지고 상기 단자 전극들에 결합되는 납 단자를 포함한다. 각 단자 전극은 세라믹체 위에 형성된 제 1전극층 및 제 1전극층 위에 형성된 제 2전극층을 포함하고, 제 2전극층은 Ag와 Cu 중 적어도 하나, Zn 및 Sn을 함유하는 전도 성분을 함유한다. 제 2전극층 내의 Zn 함유량은 전도 성분 100중량%에 대하여 약 4중량% 이상이고 AgZn 및/또는 CuZn 금속간 화합물들을 형성하지 않는 용해도 범위 내이다.
납 단자가 솔더를 가지고 제 2전극층에 결합하는 세라믹 전자 부품에 있어서, AgZn 및/또는 CuZn 금속간 화합물들은 본 발명의 목적을 달성하기 위해 솔더링 후에 형성되는 것이 방지되어야 한다. 부수적으로, AgZn 및/또는 CuZn 금속간 화합물들을 형성하지 않는 용해도 범위는 Zn 함유량에 의해 직접 또는 전적으로 결정되지 않는다. 그것은 용융 상태로부터 응고 상태로의 냉각율 및 냉각 후의 응고 상태온도에 의해 결정된다. 특히, 본 발명의 경우와 같이 솔더링이 실행될 때, 냉각율이 빨라지므로, 비평형 상태가 발생되고, Zn 함유량을 사용하여 용해도 범위를 수치적으로 표현하는 것이 가능하지 않다. 그러므로, Zn 함유량은 AgZn 및/또는 CuZn 금속간 화합물들을 형성하지 않는 용해도 범위 내에 있음으로 제한된다.
본 발명의 다른 양상에 따르면, 세라믹 전자 부품은 세라믹체, 세라믹체 상의 단자 전극 및 Sn을 함유하는 솔더를 가지고 상기 단자 전극들에 결합되는 납 단자를 포함한다. 각 단자 전극은 세라믹체 위에 형성된 제 1전극층 및 제 1전극층 위에 형성된 제 2전극층을 포함하고, 제 2전극층 내의 Zn의 흐름과 집중도에 기인하여 제 1전극층 및/또는 제 2전극층 내에 장벽층이 형성된다.
바람직하게는, 장벽층은 제 1전극층에 놓이고 세라믹체와의 경계면으로부터 약 2㎛의 범위 내에 형성된다.
바람직하게는, 제 1전극층은 박막 또는 후막으로 구성되고 적어도 Ag 및/또는 Cu를 함유하는 전도 성분을 함유한다.
바람직하게는, 납 단자들은 부수적 분순물들은 별도로 하고 Pb를 함유하지 않는 합금 또는 Pb가 아닌 금속으로 도포되고 솔더는 부수적 불순물들은 별도로 하고 Pb를 함유하지 않는다.
바람직하게는, 제 2전극층은 열 침전에 의해 형성된다.
본 발명의 세라믹 전자 부품은 2층 단자 전극들을 포함하고, 각각은 세라믹체에 형성되는 제 1전극층 및 제 1전극층에 형성되는 제 2전극층을 포함한다. 제 2전극층은 적어도 Zn, Ag 및/또는 Cu, 그리고 Sn을 함유하는 전도 성분을 함유한다.
제 2전극층이 세라믹 전자 부품에 형성된 후에 세라믹 전자 부품이 열 에이징(aging)이 되면, 제 2전극층에서의 Zn은 제 1전극층과의 경계면의 근처에 집중되어 장벽층을 형성한다. 장벽층은 열 에이징이 진행함에 따라 제 1전극층으로 흐르고, 그리고 나서, 제 1전극층 및 세라믹체 사이의 경계면의 근처에 도달한다. 장벽층은 제 2전극층에 형성된 솔더에 함유된 Sn 및 제 1전극층에서의 모금속 사이의 상호 확산을 억제하기 때문에, 제 2전극층과 솔더 사이의 경계면 그리고 세라믹체와 제 1전극층 사이의 경계면에서 금속간 화합물들이 형성되는 것이 억제되어, 단자 전극 및 솔더 사이의 이격과 세라믹체 및 단자 전극 사이의 이격이 방지된다. 그러므로, 오랜 시간 동안 고온 환경에 노출될지라도 안정한 전기적 특성이 확보되고 그리고 만족스러운 본딩 강도가 세라믹체 및 단자 전극들 사이에서 그리고 단자 전극들 및 납 단자들 사이에서 획득된다. 추가적으로, 장벽층은 전체 영역 또는 제 2전극층 또는 제 1전극층과 동일한 정도로 형성되는 것이 반드시 요구되는 것이 아니고, 그리고 장벽층은 두께가 변하는 막으로서 실질적으로 형성되어 제 1전극층에서의 모금속과의 상호 확산이 방지될 수 있다.
제 2전극층에서의 Zn 함유량이 제 2전극층을 구성하는 전도 성분의 100중량%와 대하여 약 4중량% 이상이어야 하고, 그리고 AgZn 및/또는 CuZn 금속간 화합물들을 형성하지 않는 용해도 범위 내에서 형성되어야 한다. 만일 Zn 함유량이 약 4중량% 이상이면, 장벽층은 제 2전극층에 또는 제 1전극층에 형성되고, 그리고 솔더 내의 Sn 및 제 1전극층에서의 모금속 사이의 상호 확산이 금지된다. 즉, 금속간 화합물이 제 2전극층 및 솔더 사이의 경계면에서 그리고 세라믹체 및 제 1전극층 사이의 경계면에서 형성되는 것이 방지되어 세라믹체 및 단자 전극 사이 그리고 단자 전극 및 솔더 사이의 본딩 신뢰도가 개선되는 결과를 초래한다. Zn 함유량이 한센(Hansen)의 이중상 다이아그램(diagram)에 도시된 β, γ 및 ε상들 내의 부서지기 쉬운 AgZn 및/또는 CuZn 금속간 화합물들이 형성되지 않는 용해도 범위 내에 있다면, 금속간 화합물들이 제 2전극층 및 솔더 사이의 경계면 그리고 세라믹체 및 제 1전극층 사이의 경계면에서 형성되는 것이 억제되기 때문에 세라믹체 및 단자 전극 사이의 그리고 단자 전극 및 솔더 사이의 본딩 신뢰도가 유지된다. 그러므로, 오랜 기간동안 고온의 환경에 노출될지라도 안정된 전기적 특성이 확보되고 세라믹체 및 단자 전극들 사이에서 그리고 단자 전극들 및 납 단자들 사이에서 만족스러운 본딩 강도가 획득된다. 일반적으로, Zn이 비금속이기 때문에, 전해질 에칭이 보다 용이하게 되어 단자 전극의 기계적 강도가 감소하는 결과를 초래한다. 그러나, Zn 함유량이 상술한 범위 내에 있다면, 이러한 문제를 직면하지 않는다.
장벽층은 제 1전극층에 있고 세라믹체와의 경계면으로부터 약 2㎛의 범위 내로 형성되는 것이 바람직하다. 상술한 것처럼, 열 에이징이 진행함에 따라 제 2전극에 집중된 Zn은 제 1전극층으로 흐르고 그리고 나서 제 1전극층 및 세라믹체 사이의 경계면 부근에 도달한다. 그러나, 세라믹체로의 확산은 용이하지 않다. 그러므로, Zn의 집중에 기인하여 형성된 장벽층이 제 1전극층과 세라믹체와의 경계면 부근에 놓일 때, 열 에이징이 진행함에 따라 그 내부로 흐르는 Zn이 축적된다. 이러한 경우에, 세라믹체와의 경계면으로부터 약 2㎛ 내에 형성된 장벽층은 유리한 가장 균일한 두께를 갖는다.
납 단자들은 부수적 불순물들은 별도로 하고 Pb를 함유하지 않는 합금 또는 Pb가 아닌 금속으로 도포되는 것이 바람직하고, 그리고 솔더는 부수적 불순물들을 별도로 하고 Pb를 함유하지 않는 것이 바람직하다. Pb가 납 단자들과 솔더에 존재하지 않으면, 솔더 내의 Sn이 확산될지라도 Pb 리치상이 용이하게 산출되지 않고, 그러므로, 응력이 열 전극들로 가해질지라도, 균열이 쉽게 발생하지 않아서, 본딩 신뢰성이 증가하는 결과를 초래한다.
(본 발명의 바람직한 실시형태)
본 발명의 실시형태에서의 세라믹 전자 부품은 도 2a 및 도 2b를 참조하여 설명될 것이다. 도면에서 도시된 것처럼, 세라믹 전자 부품(1)은 세라믹체(2), 단자 전극들(3), 솔더 부분들(4), 납 단자들(5) 및 외부 수지 부분(6)을 포함한다. 각 단자 전극(3)은 제 1전극층(3a) 및 제 2전극층(3b)을 포함한다.
세라믹체(2)는 세라믹 그린 시트(ceramic green sheet)를 소성하여 획득된 디스크 형상의 소결 컴팩트로 구성된다. 제 1전극층들(3a)은 세라믹체(2)의 양 주면들 위에 형성된다. 제 2전극층들(3b)은 제 1전극층들(3a) 위에 형성된다.
제 2전극층들(3b)과 납 단자들(5)을 서로 본딩하도록 솔더 부분들(4)이 단자 전극들(3)에 형성된다. 외부 수지 부분(6)이 형성되어 세라믹체(2), 단자 전극들(2), 솔더 부분들(4) 및 납 단자들(5)의 일부분을 덮는다.
세라믹체(2)는 유전체 재료들, 절연체들, 반도체들, 압전 재료들 및 자기 재료들로 구성되는 군으로부터 선택되는 재료로 적당하게 구성될 수 있다. 추가적으로, 도 2에 도시된 세라믹체(2)가 디스크형일지라도, 세라믹체(2)의 형상은 그로 제한되지 않고, 예를 들어, 단자 전극들(3)을 형성하는데 충분한 영역을 갖는 한 직사각형 세라믹체가 사용될 수 있다.
세라믹체(2)의 양 주면들에 형성된 제 1전극층들(3a)은 예를 들어 Ag 및/또는 Cu를 함유하는 전도 성분을 함유하고, 스퍼터링 또는 증기 침전에 의해 형성된 박막들, 전도 페이스트의 프린팅에 의해 형성되는 전해질/무전해 도금 또는 후막들로 구성되는 전극들일 수 있다. 제 1전극층(3a)의 형상과 크기는 본 발명의 실시형태로 제한되지 않고, 예를 들어, 제 1전극층들은 세라믹체(2)의 전체 주면들 위에 형성되거나 소정의 형상에서 갭 폭을 가지도록 형성될 수 있다. 어느 경우에도, 본 발명의 효과들이 획득될 수 있다. 제 1전극층(3a)을 구성하는 층들의 수는 본 발명의 실시형태에 도시된 것과 같이 하나로 제한되지 않고, 제 1전극층은 복수의 부층들로 구성될 수 있다.
제 2전극층들(3b)은 적어도 Zn, Ag 및/또는 Cu 그리고 Sn을 함유하는 전도 성분을 함유하고, 스퍼터링, 열 침전 등에 의해 제 1전극층들(3a) 위에 형성되는 박막들로 구성될 수 있다. 제 2전극층(3b)의 형상과 크기는 본 발명의 실시형태로 제한되지 않고, 예를 들어, 제 2전극층들은 제 1전극층들(3a)의 전체 면들 위에서 형성될 수 있고, 소정의 형상에서 갭 폭을 갖도록 형성될 수 있다. 어느 경우에도, 본 발명의 효과가 획득될 수 있다. 제 2전극층(3b)을 구성하는 층들의 수는 본 발명의 실시형태에 도시된 것과 같이 하나로 제한되지 않고, 제 2전극층은 복수의 부층들로 구성될 수 있다.
솔더 부분들(4)에 대해, 공통 Sn 계열 솔더가 사용될지라도, 부수적 불순물은 별도로 하고 환경 비친화적 물질인 Pb를 함유하지 않는 솔더가 사용되는 것이 바람직하다. 예를 들어, 전형적인 Sn-Ag 계열 솔더들, Sn-Cu 계열 솔더들, Sn-Ag-Cu 계열 솔더들 및 Sn-Sb 계열 솔더들이 적당히 사용될 수 있다. 솔더 부분(4)의 형상 및 크기는 본 발명의 실시형태로 제한되지 않고, 예를 들어, 솔더 부분(4)은 제 2전극층(3b)의 전체 면 위에서 또는 제 2전극층(3b)의 소정의 부분들 위에서 형성될 수 있다. 솔더링 방법과 같이, 예를 들어, 침전 솔더링 또는 재흐름 솔더링이 실행될 수 있다.
납 단자들(5)로써, 어떠한 종래의 납 단자들이 적당히 사용될 수 있을지라도, 납 단자들(5)은 부수적 불순물은 별도로 하고 환경 비친화적 물질인 Pb를 함유하지 않는 것이 바람직하다. 예를 들어, Cu, Fe, Ni, Au 등으로 구성되는 금속배선은 납 단자의 코어로서 사용될 수 있고, 필요에 따라, Sn, Cu, Pb, Au, Sn-Cu, Sn-Ag, Sn-Ag-Cu 등을 사용한 금속배선의 표면에 도금이 실행된다. 추가적으로, 제 2전극층(3b)에 결합된 납 단자들(5)의 수는 본 발명의 실시형태에 제한되지 않고, 2개 이상의 납 단자들(5)이 제 2전극층(3b)에 결합될 수 있다.
외부 수지 부분(6)이 에폭시 수지, 실리콘 수지 등으로 구성될 수 있을 지라도, 본 발명은 이에 제한되지 않고, 우수한 절연 성질, 습윤 저항, 충격 저항, 열 저항 등을 갖는 한 어떤 수지도 적당히 사용될 수 있다. 외부 수지 부분(6)은 본 발명의 실시형태로 제한되지 않거나, 또는 반드시 요구될 수 있는 건 아니고, 외부 수지 부분(6)은 임의의 수의 층들을 가질 수 있다.
(실시예)
세라믹 커패시터들이 본 발명의 세라믹 전자 부품의 예들로서 형성된다. 먼저, 주성분으로서 티탄산 바륨(barium titanate)을 함유하고 유전체 커패시터로서 작동하는 지름 8mm인 복수의 디스크형 세라믹체들이 준비된다. 제 1전극층들은 아래 표 1에 도시된 층구조 및 조성으로 디스크 원주 주위에 1mm의 갭을 가지고 약 5㎛의 두께로 각 세라믹체의 주면들 위에서 형성된다. 즉, Ag 후막들로 구성된 제 1전극층들의 쌍, 모넬(Monel)/Cu에 의해 스퍼터링된 막들 및 비전해질 Cu 도금 박들이 형성된다.
다음으로, 제 1전극층들의 조성에 따라 Sn-Ag-Zn 열 침전, Sn-Cu-Zn 열 침전, Sn-Ag 열 침전 또는 Sn-Cu 열 침전에 의해 각 커패시터의 제 1전극층들의 전체 면들 위에 약 2㎛의 두께를 가진 제 2전극층들이 형성된다. 제 2전극층을 구성하는 전도 성분의 100중량%에 관한 Zn의 함유량이 표 1에 도시된다. Zn 함유량은 에너지 분산 X 선 마이크로 분석기(energy dispersive X-ray micro-analyzer; EDX)에 의해 결정되는 함유량에 의거하여 측정된다.
다음으로, Sn 도금이 실행되는 코어들로서 Cu를 포함하는 납 단자들과 표 1에 도시된 조성들을 갖는 솔더들이 준비된다. 납 단자들은 각 솔더에 대해 액체 상온도 +30℃에서 제 2전극층들에 솔더링된다. 실시예 1 ~ 실시예 15의 세라믹 커패시터들과 비교예 1 ~ 비교예 9가 그에 의해 획득된다.
실시예 1 ~ 실시예 15 및 비교예 1 ~ 비교예 9의 세라믹 커패시터들에 관하여, 단면 관찰이 실행되어, AgZn 및/또는 CuZn 금속간 화합물들이 제 2전극층들에서 형성되는지 그리고 Zn이 집중되는 장벽층들이 형성되는지를 체크한다. 그 결과가 표 2에 도시된다. 각 시료에 대한 10개의 테스트 시편들에 대하여, 납 단자들의 초기 본딩 강도가 측정되고, 테스트 시편들이 125℃의 대기 중에서 2000시간 동안 방치된 후에, 납 단자들의 본딩 강도가 다시 측정된다. 평균값들이 계산되고 결합 강도의 저하율이 그리고 나서 계산된다. 그 결과들이 표 2에 도시된다.
파장 분산 X 레이 마이크로 분석기(wave dispersive X-ray micro-analyzer; WDX)를 사용하여 단면 부분에서의 Zn의 분포를 분석함에 의해 장벽층들의 형성이 확인된다.
납 단자들의 본딩 강도를 측정하기 위해서, 시료용 납 단자들 한 쌍이 당기어 서로 떨어지게 되고, 납 단자가 단자 전극과 이격되거나 또는 단자 전극이 세라믹체로부터 이격되는 최대 강도가 측정된다. 본딩 강도의 저하율을 결정하기 위하여, 고온에서 방치된 후의 측정 결과와 초기 측정 결과 사이의 차이가 고온에서 방치된 후의 측정 결과에 의해 나누어진다.
표 2로부터 명확해지는 것처럼, 제 2전극층에서의 Zn 함유량이 4중량% 이상이고 AgZn 및/또는 CuZn 금속간 화합물들을 형성하지 않는 용해도 범위 내인, 즉, AgZn 및/또는 CuZn 금속간 화합물들이 제 2전극층에서 형성되지 않는 실시예들 1 ~ 실시예들 15의 세라믹 커패시터들에 관하여, 초기 본딩 강도는 23.5N ~ 42.2N에서 충분히 높고, 고온에서 방치된 후의 본딩 강도의 감소율은 -12 ~ -20%이고, 모두 제 1전극층과 솔더의 형의 재료와 구조와는 관계없이 우수하다. 실시예 1 ~ 실시예 15의 이러한 각 세라믹 커패시터들에서, Zn은 제 1 및/또는 제 2전극층들에 집중된다.
대조적으로, 제 2전극층이 Sn-Ag 또는 Sn-Cu 열 침전(Zn을 함유하지 않고)에 의해 형성되는 비교예들 1, 2 및 5의 세라믹 커패시터들에 관하여, 본딩 강도의 감소율은 -80 ~ -87%로 현저하게 높다.
제 2전극층에서의 Zn 함유량이 전도 성분의 100중량%에 대하여 4중량%보다 작은 비교예 3과 비교예 6 ~ 비교예 8의 커패시터에 대하여, 본딩 강도의 감소율은 -51 ~ -62%로 높다.
제 2전극층에서의 Zn 함유량이 AgZn 및/또는 CuZn 금속간 화합물들이 형성되지 않는 용해도 범위 외, 즉, AgZn 및/또는 CuZn 금속간 화합물이 형성되는 비교예 4 및 9에 대하여, 본딩 강도의 감소율은 -42 ~ -53%로 높다.
다음으로, 실시예 1 ~ 실시예 6 및 비교예 1 ~ 비교예 3의 각 세라믹 커패시터들에서, 외부 도포가 인가되어 세라믹체, 단자 전극들, 납 단자들 및 솔더 부분들을 덮고, 실시예 1 ~ 실시예 6 및 비교예 1 ~ 비교예 3의 도포된 세라믹 커패시터들이 그에 의해 생산된다.
실시예 1 ~ 실시예 6 및 비교예 1 ~ 비교예 3의 도포된 세라믹 커패시터들은 125℃의 환경에서 2000시간 동안 방치되고, 그리고 나서 3kVp-p의 AC 전압이 인가된다. 이 단계에서 열 생성(△℃)이 측정된다. 열 생성(△℃)은 생산물의 온도와 테스트 대기(125℃)의 온도 사이의 온도와는 다르게 한정된다. 그 결과들이 표 3에 도시된다.
표 3으로부터 명백해지는 것처럼, 열 생성은 실시예 1 ~ 실시예 6의 도포된 세라믹 커패시터들에 대하여 17.2 ~ 17.6℃로 작다.
대조적으로, 실시예 1 ~ 실시예 6보다 약 10℃ 높은 비교예 1 ~ 비교예 3의 도포된 세라믹 커패시터들에 대하여 열 생성은 28.2 ~ 32.7℃이다. 이러한 이유는 고온에서 방치된 것에 기인하여 솔더와 단자 전극 사이의 결합면에서 Sn과 Ag 사이의 상호 확산이 가속되므로, 고전압에 이런 부분에 인가될 때 세라믹체와 단자 전극들 사이의 전기적 본딩이 실행될 수 없기 때문에 비정상적인 열 생성이 발생하기 때문이다. 고온에서의 노출이 오랜 기간동안 실행된다면, Sn 및 Ag 사이의 상호 확산이 더 가속되기 때문에 안전한 제품 특성을 가진 전자 부품을 획득하는 것이 가능하지 않다.
상술한 것처럼, 본 발명은 오랜 기간동안 고온 환경에 노출될지라도 안정된 전기적 특성이 확보되고, 세라믹체 및 단자 전극들 사이와 단자 전극들 및 납 전극들 사이에서의 만족스러운 본딩 강도를 갖는 세라믹 전자 부품을 제공한다.
다양한 변화들 및 변형들이 본 발명의 정신과 범위를 벗어나지 않고 제조될 수 있다. 설정된 다양한 실시형태들은 단지 설명 목적을 위한 것이며, 본 발명을 제한하고자 한 것은 아니다.

Claims (19)

  1. 세라믹체;
    상기 세라믹체 상의 단자 전극들; 및
    Sn을 함유하는 솔더(solder)를 가지고 상기 단자 전극들에 결합되는 납 단자; 를 포함하는 세라믹 전자 부품으로서,
    상기 단자 전극들은 상기 세라믹체 위에 제 1전극층 및 상기 제 1전극층 위에 제 2전극층을 포함하고,
    상기 제 2전극층은 Ag와 Cu 중 적어도 하나, Zn 및 Sn을 포함하는 전도 성분을 포함하고, 상기 전도 성분에서의 Zn 함유량은 약 4중량% 이상이고 AgZn 및 CuZn 금속간 화합물들을 형성하지 않는 용해도 범위 내인 것을 특징으로 하는 세라믹 전자 부품.
  2. 제 1항에 있어서, 한 쌍의 상기 단자 전극들, 및 Sn을 함유하는 솔더를 가진 상기 단자 전극들 각각에 결합된 납 단자를 갖는 것을 특징으로 하는 세라믹 전자 부품.
  3. 제 1항에 있어서, 상기 제 1전극층과 상기 제 2전극층 중 적어도 하나에 Zn을 포함하는 장벽층을 갖는 것을 특징으로 하는 세라믹 전자 부품.
  4. 제 3항에 있어서, 상기 장벽층은 상기 제 1전극층과 상기 세라믹체와의 경계면으로부터 약 2㎛의 범위 내에 있는 것을 특징으로 하는 세라믹 전자 부품.
  5. 제 4항에 있어서, 상기 제 1전극층은 Ag와 Cu 중 적어도 하나를 포함하는 막을 포함하는 것을 특징으로 하는 세라믹 전자 부품.
  6. 제 5항에 있어서, 상기 납 단자들은 부수적 불순물과 별도인 Pb를 함유하지 않는 합금 또는 Pb가 아닌 다른 금속으로 도포되고, 상기 솔더는 부수적 불순물과 별도인 Pb를 함유하지 않는 것을 특징으로 하는 세라믹 전자 부품.
  7. 제 6항에 있어서, 상기 제 2전극층은 열 침전층인 것을 특징으로 하는 세라믹 전자 부품.
  8. 제 7항에 있어서, 상기 제 2전극층은 Ag를 포함하는 것을 특징으로 하는 세라믹 전자 부품.
  9. 제 7항에 있어서, 상기 제 2전극층은 Cu를 포함하는 것을 특징으로 하는 세라믹 전자 부품.
  10. 제 4항에 있어서, 상기 납 단자들은 부수적 불순물과 별도인 Pb를 함유하지않는 합금 또는 Pb가 아닌 다른 금속으로 도포되고, 상기 솔더는 부수적 불순물과 별도인 Pb를 함유하지 않는 것을 특징으로 하는 세라믹 전자 부품.
  11. 제 4항에 있어서, 상기 제 2전극층은 열 침전층인 것을 특징으로 하는 세라믹 전자 부품.
  12. 제 4항에 있어서, 상기 제 2전극층은 Ag를 포함하는 것을 특징으로 하는 세라믹 전자 부품.
  13. 제 4항에 있어서, 상기 제 2전극층은 Cu를 포함하는 것을 특징으로 하는 세라믹 전자 부품.
  14. 제 1항에 있어서, 상기 납 단자들은 부수적 불순물과 별도인 Pb를 함유하지 않는 합금 또는 Pb가 아닌 다른 금속으로 도포되고, 상기 솔더는 부수적 불순물과 별도인 Pb를 함유하지 않는 것을 특징으로 하는 세라믹 전자 부품.
  15. 제 1항에 있어서, 상기 제 2전극층은 열 침전층인 것을 특징으로 하는 세라믹 전자 부품.
  16. 제 1항에 있어서, 상기 제 2전극층은 Ag를 포함하는 것을 특징으로 하는 세라믹 전자 부품.
  17. 제 16항에 있어서, 상기 제 1전극층은 Ag와 Cu 중 적어도 하나를 포함하는 막을 포함하는 것을 특징으로 하는 세라믹 전자 부품.
  18. 제 1항에 있어서, 상기 제 2전극층은 Cu를 포함하는 것을 특징으로 하는 세라믹 전자 부품.
  19. 제 18항에 있어서, 상기 제 1전극층은 Ag와 Cu 중 적어도 하나를 포함하는 막을 포함하는 것을 특징으로 하는 세라믹 전자 부품.
KR10-2002-0019231A 2001-04-10 2002-04-09 세라믹 전자 부품 KR100438124B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2001111328 2001-04-10
JPJP-P-2001-00111328 2001-04-10
JP2002015470A JP3804539B2 (ja) 2001-04-10 2002-01-24 セラミック電子部品
JPJP-P-2002-00015470 2002-01-24

Publications (2)

Publication Number Publication Date
KR20020079537A KR20020079537A (ko) 2002-10-19
KR100438124B1 true KR100438124B1 (ko) 2004-07-02

Family

ID=26613363

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0019231A KR100438124B1 (ko) 2001-04-10 2002-04-09 세라믹 전자 부품

Country Status (6)

Country Link
US (1) US6614641B2 (ko)
JP (1) JP3804539B2 (ko)
KR (1) KR100438124B1 (ko)
CN (1) CN1221992C (ko)
DE (1) DE10215572B4 (ko)
TW (1) TW536715B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4817418B2 (ja) * 2005-01-31 2011-11-16 オンセミコンダクター・トレーディング・リミテッド 回路装置の製造方法
DE102005044392A1 (de) * 2005-09-16 2007-03-29 Siemens Ag Piezoaktor mit verbesserter Verbindung zwischen Aktorkörper und Kontaktstift
US7671519B2 (en) 2007-08-31 2010-03-02 Cts Corporation Bond pad for use with piezoelectric ceramic substrates
JP2018142608A (ja) * 2017-02-27 2018-09-13 株式会社村田製作所 表面実装型電子部品
JP7408975B2 (ja) * 2019-09-19 2024-01-09 Tdk株式会社 セラミック電子部品
CN116352075B (zh) * 2023-04-03 2023-11-07 潮州三环（集团）股份有限公司 一种复合铜粉及其制备方法和应用

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4130854A (en) * 1976-09-23 1978-12-19 Erie Technological Products, Inc. Borate treated nickel pigment for metallizing ceramics
GB2044531B (en) * 1979-02-09 1983-05-25 Tdk Electronics Co Ltd Non-linear resistance elements and method for manufacturing same
EP0612578A1 (en) * 1993-02-22 1994-08-31 AT&T Corp. An Article comprising a pb-free solder having improved mechanical properties
EP0704272B1 (en) * 1994-09-30 2002-01-09 AT&T Corp. Lead-free alloys for use in solder bonding
JP3031268B2 (ja) * 1996-11-20 2000-04-10 株式会社村田製作所 磁器コンデンサ
US5985212A (en) * 1996-12-12 1999-11-16 H-Technologies Group, Incorporated High strength lead-free solder materials
JPH11189894A (ja) * 1997-12-24 1999-07-13 Murata Mfg Co Ltd Ｓｎ合金メッキ皮膜、電子部品およびチップ型セラミック電子部品

Also Published As

Publication number Publication date
JP2002373826A (ja) 2002-12-26
JP3804539B2 (ja) 2006-08-02
US20030037962A1 (en) 2003-02-27
US6614641B2 (en) 2003-09-02
DE10215572A1 (de) 2002-12-05
DE10215572B4 (de) 2011-03-24
KR20020079537A (ko) 2002-10-19
CN1221992C (zh) 2005-10-05
TW536715B (en) 2003-06-11
CN1380665A (zh) 2002-11-20

Similar Documents

Publication Publication Date Title
JP3861927B1 (ja) 電子部品、電子部品の実装構造および電子部品の製造方法
JP7048163B2 (ja) 積層型キャパシター及びその製造方法
KR101973433B1 (ko) 적층형 커패시터 및 그 제조 방법
US11158460B2 (en) Ceramic electronic component with lead terminals having a coating layer
JP3775172B2 (ja) はんだ組成物およびはんだ付け物品
JP3760770B2 (ja) 積層セラミック電子部品及びその製造方法
JPH11219849A (ja) 積層セラミックコンデンサ
KR100438124B1 (ko) 세라믹 전자 부품
EP1134757B1 (en) Ceramic electronic component having lead terminal
JP4363372B2 (ja) はんだ組成物およびはんだ付け物品
JP2973558B2 (ja) チップ型電子部品用導電性ペースト
JPH0656825B2 (ja) セラミックコンデンサ
JP4560874B2 (ja) セラミック電子部品
JP2003109838A (ja) セラミック電子部品
JP7059751B2 (ja) 電子部品及び電子部品の製造方法
WO2020218218A1 (ja) 電子部品および実装構造体
JP2000260654A (ja) 極小チップ型電子部品
JP2587858B2 (ja) 電子部品用多層構造電極
JP2005324257A (ja) はんだ付け物品
JP2003013280A (ja) 積層型チップ部品
JPH04334001A (ja) チップ型サーミスタ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130520

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160613

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170609

Year of fee payment: 14