WO2004044980A2 - Bauelement mit hermetischer verkapselung und waferscale verfahren zur herstellung - Google Patents

Bauelement mit hermetischer verkapselung und waferscale verfahren zur herstellung Download PDF

Info

Publication number
WO2004044980A2
WO2004044980A2 PCT/EP2003/011448 EP0311448W WO2004044980A2 WO 2004044980 A2 WO2004044980 A2 WO 2004044980A2 EP 0311448 W EP0311448 W EP 0311448W WO 2004044980 A2 WO2004044980 A2 WO 2004044980A2
Authority
WO
WIPO (PCT)
Prior art keywords
component
cover
frame structure
metallization
chip
Prior art date
Application number
PCT/EP2003/011448
Other languages
English (en)
French (fr)
Other versions
WO2004044980A3 (de
Inventor
Wolfgang Pahl
Original Assignee
Epcos Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos Ag filed Critical Epcos Ag
Priority to JP2004550698A priority Critical patent/JP4636882B2/ja
Priority to US10/527,932 priority patent/US7102224B2/en
Publication of WO2004044980A2 publication Critical patent/WO2004044980A2/de
Publication of WO2004044980A3 publication Critical patent/WO2004044980A3/de

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1078—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a foil covering the non-active sides of the SAW device
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Definitions

  • the invention relates to a component with microelectronic components including MEMS and MEOMS - microelectronic / (optical) / mechanical systems - with hermetic encapsulation and a wafer level packaging for this component, in which an optional hermeticity in the sense of moisture diffusion tightness is generated.
  • microelectronics For almost four decades, the integration density in microelectronics has followed "Moore's Law", which indicates a doubling approximately every 18 months - with a simultaneous halving of the manufacturing costs.
  • the manufacture of microelectronic products is divided into the so-called front end (essentially applying and structuring thin films on wafers) and - after sawing into individual chips - the so-called back end (assembly of the chips on the carrier, electrical contacting and closure or Wrapping.
  • the flip-chip technology combines the mechanical and electrical connection of the chip with the carrier in one step. This connection technology enables considerable miniaturization and better signal transmission due to low inductivities.
  • Real wafer level packaging avoids the individual handling of individual chips. This enables the realization of a real CSP even with very small chip dimensions.
  • all housing functionalities can be implemented at the wafer level.
  • rewiring can also be carried out here.
  • Chip connections can be freely positioned on the outer surface of the housing. This is made possible by means of one or more insulation layers, plated-through holes and line structures. Internal connections are also possible in this way.
  • the demand for real CSP is also given emphasis by miniaturization printing and especially in the case of expensive substrates (eg LiTa0 3 , GaAs).
  • expensive substrates eg LiTa0 3 , GaAs.
  • a fundamental technical problem of all solutions proposed so far is the long-term reliability of the components, since the internal and external connections tire due to temperature changes. This must be taken into account in particular by coordinating the thermal expansion properties of the materials used.
  • the task is further complicated as soon as - for example with SAW (Surface Acoustic Wave) components - the requirements for a housing cavity for the component structures are added.
  • Hermetically in the sense of diffusion-tightness of this cavity is also often required at the same time, since otherwise the resistance to moist heat may be inadequate, with the result of corrosion, malfunctions due to condensates on active structures, problems with the moisture content of the polymers used in soldering processes, etc. ).
  • hermeticity cannot be achieved with polymer-based molding compounds, resins or adhesives, since these materials are more or less permeable to gases and moisture through permeation processes.
  • Sufficient hermeticity is not achieved with the sealing layer, which covers the back of the chip and the side surfaces of the component, since the printed circuit board is not completely covered, since the conventional resin laminates with fiber reinforcement proposed as the sealing layer are particularly unfavorable in terms of their diffusion density, since moisture can spread along the boundary layer between polymer and fibers.
  • the decisive disadvantage, however, is that the sealing layer described can no longer be applied to the wafer level, but only subsequently to the isolated component.
  • a further method for packaging is known from WO2001 / 43181A1.
  • the wafer is glued between two covers.
  • frame-shaped spacers define a cavity above the active chip structure. They run using metal structures that were originally created on the wafer and those that are structured in sawn-in notches along the separation lines (108) electrical connections around the chip to contacts (110) on the back cover.
  • the joining materials are polymers with which, as stated, no diffusion tightness can be achieved. The concept does not allow complete metallization (and thus sealing), since the electrical connections require several metal structures that are electrically separated from one another.
  • the object of the present invention is therefore to provide a simple and inexpensive method for real CSP at wafer level for SAW filters and other components with similar framework conditions, with which diffusion-tight components can be produced.
  • SAW and FBAR Thin Film Bulk Acoustic Wave Resonator
  • numerous applications are possible in diversifying microsystem technology, integrated optics and sensors.
  • the invention specifies a component with hermetic encapsulation, which has a sandwich-like construction.
  • the structure comprises a chip, preferably made of a piezoelectric material, on the surface of which component structures and connection metallizations connected to them are realized, a frame structure which surrounds the component structures in a ring and a diffusion-tight cover which rests on the frame structure and is firmly connected to it Forms cavity for the component structures.
  • the component has a rear side metallization, which is applied to the rear side of the chip. is brought and covers at least all outwardly facing surfaces of the sandwich-like structure on the edges of the component.
  • the cover has contacts on the surface which are electrically conductively connected to the component structures on the chip by means of plated-through holes.
  • the plated-through holes are guided through holes or recesses in the cover, which are completely metallized on the inner surfaces with an underside metallization and are therefore sealed against diffusion.
  • the component according to the invention has an improved hermetic encapsulation, since all potential leak points of the component are provided with a dense metallization.
  • the metallization can be applied to the entire back of the chip and is drawn down over the abutting edges of the interfaces.
  • the vias that provide access to the interior of the encapsulation are also securely sealed with an underside metallization.
  • the structure which is already known and forms a closed cavity for the component structures, also enables safe and contact-free encapsulation of even the most sensitive component structures.
  • Such sensitive component structures are known in particular in the case of components working with acoustic waves, such as SAW components, FBAR resonators and in numerous components of microsystem technology, and in the case of integrated optical and optoelectronic applications or in sensor technology.
  • the frame structure encloses the component structures on the one hand shaped and also forms inward-facing extensions or insulated islands which enclose a further cavity within the sandwich-like structure, in which the connection metallizations are exposed on the surface of the chip.
  • the connection metallizations are exposed on the surface of the chip.
  • a further wiring level is provided within the sandwich-like structure, which is connected via plated-through holes both to the connection metallizations on the chip and to the contacts on the underside of the cover.
  • the wiring level can be applied to the frame structure.
  • this wiring level cannot be used to produce complex interconnections, but it can be used to produce interconnection crossings without short-circuits.
  • the intermediate layer is preferably but not necessarily made of the same material as the frame structure. This guarantees a simple and secure connection.
  • a benzocyclobutene, a polyimide or a benzoxazole are preferred as preferred materials for the frame structure and, if appropriate, intermediate layers.
  • the most important requirement for the diffusion-tight cover is its diffusion-tight structure. It is also advantageous if the material has sufficient rigidity and mechanical strength. Ceramic, metal and in particular glass are therefore preferred as the material for the cover.
  • the cover is preferably in one piece or one layer.
  • the additional layers or their connections can be made sufficiently diffusion-resistant.
  • a wiring level on the top of the cover but this hardly distinguishes this in the component from a wiring level which is arranged on the intermediate layer.
  • the cavity surrounding the component structures is filled with a gas, for example a protective gas, which Can raise or lower voltage. It is also possible to determine the dew point.
  • a gas for example a protective gas, which Can raise or lower voltage. It is also possible to determine the dew point.
  • the plated-through holes have a conical cross-section that tapers visually into the structure. It is also advantageous if the outer edges of the structure are chamfered, so that an increasing cross-section is obtained, starting from the back of the chip over the frame structure to the carrier. Conical formation of the plated-through holes and slanted side edges facilitate the production of a dense metallization and thus also improve the hermetic sealing of the interior of the component. If the plated-through holes lead through further layers apart from the cover, the openings for the plated-through holes are preferably arranged concentrically and are conical in all layers.
  • a component can comprise one or more individual functional units (in the case of SAW components, for example, “2-in-1” or “n-in-1” filters), and can be constructed using multilayer or mixed technologies.
  • Components that can be formed on a common chip can be integrated in a simple manner. It is also possible for the component to comprise hybrid structures in which, for example, micromechanical, optical and microelectronic or passive electronic components are integrated to form a component or in a component according to the invention.
  • FIG. 1 shows a component according to the invention in a schematic cross section
  • FIG. 2 shows a schematic top view of the chip front side
  • FIG. 3 shows a cross section through a further component with an intermediate layer
  • FIG. 4 shows a further schematic plan view of a chip front
  • FIG. 5 shows a top view of a wafer with applied frame structures
  • FIG. 6 shows a sandwich-like structure consisting of a wafer, a frame structure and a cover
  • FIG. 7 shows the structure after making wedge-shaped incisions in the chip
  • Figure 8 shows the structure after the production of the back and bottom metallization
  • FIG. 9 shows several types of possible plated-through holes on the basis of a schematic cross section.
  • FIG. 1 shows a component according to the invention in a schematic cross section.
  • the component has a sandwich-like structure in which a chip CH provided with component structures BS on its front side and a cover AD are glued together, a frame structure RS acting as a spacer.
  • the component structures BS are arranged in a cavity between the cover AD and the chip CH.
  • the side edges of the component are chamfered on the chip side and provided with a rear side metallization RM. This covers the entire back of the chip and extends up to the likewise bevelled area of the side edges of the cover AD, so that all the abutting edges SK, which form the interfaces between the chip, frame structure and cover on the chip side edge, are covered by the rear side metallization RM.
  • At least one plated-through hole is guided through the cover and is provided on the inner surfaces with an underside metallization UM.
  • the connection metallization AM is electrically conductively connected to the component structures BS. All surfaces of the component thus either consist of cover AD, which consists of a diffusion-tight material, or are covered with a metallization that is also extremely tight against diffusion. As a result, the cavity in which the
  • Component structures are arranged, hermetically sealed against the outside world.
  • the chip comprises e.g. made of a semiconducting material such as Si, SiGe or an Ill / V compound semiconductor such as GaAs, InP, InSb etc.
  • Piezoelectric materials such as quartz (Si0 2 ), lithium niobate (LiNb0 3 ), lithium tantalate (LiTa0 3 ), lithium tetraborate (Li 2 B 4 0 7 ), langasite (La 3 Ga 5 Si0 14 ), berlinite (A1P0 4 ), Gallium orthophosphate (Ga P0 4 ), zinc oxide (ZnO), gallium arsenide (GaAs) etc. or layers thereof on substrate wafers are suitable as base materials for the chip.
  • the component structures BS can be designed as electrical conductors, micromechanical or micro-optical structures or as a sensor.
  • FIG. 2 shows the arrangement of the frame structure RS in a schematic plan view of the front side of the chip CH. This is closed in a ring in the outer region of the chip surface.
  • the frame structure has also a ring-shaped closed extension AL, which encloses a further smaller area within the frame structure. This is the area also shown in FIG. 1, in which the plated-through hole is provided, so that there the bottom metallization UM can come into contact with the connection metallization AM, which in turn is electrically conductively connected to the component structures BS.
  • FIG. 3 shows a further embodiment of a component according to the invention, in which, in addition to the frame structure in FIG. 1, an intermediate layer is arranged between the frame structure and cover AD.
  • the cavity for the component structures is spanned between the intermediate layer ZS and chip CH.
  • the frame structure RS serves as a spacer.
  • a further wiring level VE is provided between the intermediate layer ZS and the cover AD, in which electrical connections or specific passive components can be arranged.
  • the wiring level VE is connected to the terminal metallization AM on the surface of the chip CH via a via DK X.
  • the wiring level VE is connected to the underside contact UK on the underside of the cover AD via the underside metallization UM of a further plated-through hole DK 2 .
  • This embodiment has the advantage that, parallel to the surface that is provided for the component structures BS, a different level is used for wiring or for interconnection. This enables a further reduction in the base area required for the component.
  • Wiring level VE can be carried out more simply and less critically with regard to the adjustment than a through-connection leading from the bottom to the front of the chip, as shown, for example, in FIG. This makes manufacture easier.
  • FIG. 5 shows a section of the surface of a wafer W already provided with component structures (not shown in the figure), to which a frame structure RS is applied.
  • the frame structure RS is structured in such a way that the component structures which are provided for an individual component are surrounded in a ring shape by a partial structure of the frame structure.
  • the later division into individual components is carried out later along dividing lines TL, of which only two are shown in the figure for the sake of clarity.
  • the dividing lines run along structures of the frame structure, in such a way that ring-shaped closed frame structures remain on each individual component when divided into individual components.
  • the frame structure is preferably applied to the front of the wafer, but alternatively also to the top of the cover.
  • the frame structure can first be applied over the entire surface and then structured.
  • a corresponding film can be laminated on to apply the entire layer. It is also possible to spin on or print on a layer over the entire surface.
  • the frame structure is structured to apply, examples • example by laminating a structured foil, or by printing. It is also possible to first apply a roughly structured layer for the frame structure RS and then to structure it finely.
  • the material for the frame structure RS it is possible to set the material for the frame structure RS to be photosensitive, to expose it via a mask or by scanning, and then to develop it.
  • FIG. 4 shows such an island-shaped additional frame structure RSJ, which is generated together with the frame structure RS.
  • the component structures BS are indicated schematically in the figure by the area that can be occupied by the component structures.
  • a plated-through hole can make contact with the connection metallization on the surface of the chip or wafer within the island-shaped frame structure RS.
  • the sandwich-like structure can be produced by gluing, for example by gluing the cover AD to the frame structure already applied on the chip front side, or the chip or wafer with the frame structure RS applied to the cover.
  • the height of the frame structure is set so that it is significantly higher than the height of the component structures. This ensures that the component structures BS are arranged at a distance from the cover AD in the cavity enclosed by the frame structure.
  • FIG. 6 shows the arrangement after the gluing in sections based on a schematic cross section which comprises two individual components.
  • an intermediate layer ZS for receiving an additional wiring level VE is to be produced, this can be achieved, for example, in principle with a method called PROTEC, as described, for example, in EP0759231B1, to which reference is hereby made in full is taken.
  • DE 100 064 46 AI proposes a further solution which can be used according to the invention. It comprises void-spanning lamination of a very thin auxiliary film on a frame structure, application of a liquid processable reaction resin and structuring of the resin layer and the auxiliary film, it being possible for the auxiliary film exposed, for example, via contact holes to be removed by solvent or plasma.
  • a photostructurable polymer to an auxiliary film.
  • the auxiliary film can be clamped in a device.
  • Suitable films are available in good mechanical and optical quality in thicknesses down to less than 1 ⁇ m (e.g. capacitor films).
  • the initially viscous layer can be adjusted in a wide range between gel-like and solid / sticky by means of heat processes.
  • the layer including the auxiliary film can be laminated to the frame structure and photo-structured through the then transparent auxiliary film.
  • the auxiliary film is then simply e.g. completely removed in the subsequent development process. What remains is the structured and hardened polymer, which can now form the intermediate layer and thus offer additional space for producing a wiring level.
  • the intermediate layer can also be realized by gluing a film, a polymer film or a thin glass layer onto the first layer and then photostructuring.
  • contact surfaces e.g. in the form of solder pads or bumps.
  • the additional wiring level VE can also be applied to the surface of the frame structure RS facing the cover.
  • the frame structure on the Wafer W generated and structured.
  • the component structures BS are then covered with a protective cover, for example with a protective lacquer.
  • the metallization for the wiring level is then generated, for example by full-area metallization and subsequent structuring thereof.
  • the protective varnish is removed.
  • a plated-through hole from the underside of the cover to the wiring level on the frame structure then no longer needs to be routed to the surface of the wafer. This also saves space and enables the through-hole to be adjusted more precisely.
  • the cover is now glued onto the intermediate layer prepared in this way or onto the frame structure as in FIG.
  • the surface can be roughened over the entire surface or locally to improve adhesion.
  • the adhesive can be applied over the entire surface or selectively - in the form of the frame structure - to the cover and / or intermediate layer or, in the case of the cover provided with the frame structure, to the wafer.
  • the adhesive is preferably made of the same or similar material as the frame structure. It is also possible to use an adequately sticky frame structure for gluing, or to soften, dissolve or otherwise make it sticky for this purpose.
  • the adhesive can be applied in a layer thickness so that it reaches a layer height of 0.2 to 20 ⁇ m in the hardened state.
  • the application can be on one or both
  • the adhesive can be applied structured in accordance with the frame structure of the wafer or in a simple manner over the entire surface.
  • the curing of the adhesive will preferably take place at temperatures which are not too high, since it would otherwise occur because of the mentioned mismatching of the thermal expansion coefficients of the wafer and cover, which can hardly be avoided, leads to displacements (during heating) and tension (during cooling). At a room temperature of 25 ° C, for example, the hardening temperature should therefore not exceed 50 ° C.
  • a radiation-curing adhesive (VIS or UV) with open pre-activation (especially with a non-transparent cover) or radiation through the cover (if it is sufficiently transparent for the wavelengths used) is particularly suitable.
  • a cold-curing adhesive can also be used, which is activated by a mixture of components.
  • thermosetting adhesive can of course also be used. Then, however, it is advantageous to use the material of the wafer for the cover.
  • a mismatch is particularly desirable when the temperature coefficient of a specified feature (for example the center frequency of a SAW filter) is disadvantageously high due to the crystallographic wafer properties.
  • the non-positive connection with a cover of suitable thermal expansion behavior can then be used specifically to reduce the expansion coefficient of the component.
  • FIG. 7 In the next step, wedge-shaped incisions ES are produced in the back of the wafer along the dividing lines TL.
  • the incisions ES are made so deep that they extend into the cover AD.
  • the incisions divide individual structures of the frame structure in the middle without opening the cavity created for the component structures BS.
  • the incisions ES can be produced by sawing in, grinding, sandblasting, wet etching, dry etching, ultrasonic eroding or using a laser. They are produced either with vertical walls with a depth / width ratio ⁇ 3, as V-shaped inclined walls with an opening angle of up to 150 ° (preferably 30 ° - 90 °) or as U-shaped cuts. In order to create better conditions for the subsequent metallization, a V-shaped saw profile is preferred if the ratio of the depth to the width of the incisions exceeds a value of approx. 1-2.
  • the incision must have at least one cutting edge with this conductor.
  • the wafer Before or after making the incisions, it is possible to thin the wafer from the back. It can be sanded down to a layer thickness of up to approx. 50 ⁇ m or otherwise removed.
  • the firm bond with the frame structure and cover guarantees ' sufficient mechanical stability in spite of the low layer thickness, so that the components are neither damaged nor impaired in their function.
  • a rear side metallization with a total thickness of, for example, 10 to 20 ⁇ m is applied to the rear side of the wafer W provided with the cuts ES.
  • PVD or CVD methods are preferably used in combination with electroplating.
  • the metallization can comprise a layer structure which contains Ti, W, V, Cr, Cu, Al, Ag, Sn, Pt, Pd, Au and / or Ni or any layers or alloys thereof with a total thickness of 1-3 ⁇ m.
  • 0.05-5 ⁇ m Ag, Pd, Ni and / or Au are applied to the surface.
  • the plated-through holes DK are produced by the cover AD.
  • the machining depth " can be controlled very precisely by the number and the energy of the laser pulses. Since different materials have different ablation threshold intensities, the material can also be automatically terminated when an interface is reached.
  • depth measurement or stop can be used.
  • the detection can also be carried out on the basis of the changed structure-borne noise when the boundary layer is reached.
  • the holes for the plated-through holes are then metallized on the inner surfaces.
  • a metallization is produced over the entire surface on the underside of the cover, for example in a method analogous to the production of the rear metallization RM.
  • the underside metallization is then structured so that an underside contact UK is created for each through-contact, via which the component can be connected later. For the sake of simplicity, only one via is shown for each individual component.
  • the vias can be filled with bumps before or after the structuring of the underside metallization.
  • a solder mask eg a dry resist film
  • the holes in the mask above the contact holes define the area of the later under bump metallization (UBM). They are filled with solder paste by screen / stencil printing or galvanically, or they are prefabricated solder balls brought in. After the remelting, the solder mask is removed and the exposed copper is etched away, the solder bump serving as an etching resist for the UBM.
  • the bump is formed by partially pressing a solid or hollow ball (diameter 30 to 300 ⁇ m) into the metallized bore for the plated-through hole.
  • a solid or hollow ball Possible materials for the solid or hollow sphere are glass, ceramic, metal or polymer, the latter being preferred due to their flexibility.
  • the ball surface can be metallized for non-conductive materials.
  • solderable galvanic metal coating that gas-tightly connects the exposed metallization collar of the through-hole and the exposed spherical cap.
  • solder balls can be inserted into the holes and melted, for example.
  • FIG. 9 shows, on the basis of a schematic cross section through a sandwich-like structure, the possibility of providing different plated-through holes.
  • the through-contact DK1 shown on the left in the figure connects an underside contact UK1 to the surface of the wafer W.
  • An intermediate layer ZS is arranged between the frame structure RS and the cover AD, so that a cavity is spanned between the wafer and the intermediate layer ZS by the component structures (in the figure not shown) are arranged contact-free without contact with the intermediate layer.
  • a further wiring level VE is arranged on the surface of the intermediate layer (between cover and intermediate layer) and is connected to the surface of the wafer or to a connection metallization present there via a through-contact DK2 is.
  • Another through-contact DK3 connects the bottom contact UK3 with the wiring level VE.
  • the additional wiring level clamps additional surface in the component.
  • the plated-through hole DK2 in particular can be positioned more precisely and adjusted relative to the component structures or their connection metallizations. For the plated-through holes DK3, their positioning can now be carried out with a greater tolerance, the plated-through holes DK3 also being able to be designed with a larger opening, without this increasing the area required for the component. •
  • a further possibility for producing the additional wiring level consists in arranging it on the top of the cover, in particular opposite the component structures within the cavity. In this case, a plated-through hole must nevertheless be used in order to establish contact between the connection metallization on the surface of the wafer and the wiring level on the top of the cover.
  • the method just described can be used to produce the via with the aid of a protective lacquer over the component structures.
  • the invention could only be reproduced on the basis of a few exemplary embodiments, it is not restricted to the precise configuration according to these embodiments and the associated figures. Variations are possible in particular with regard to the spatial configuration of the components, the number of intermediate layers and vias and the position of the vias.
  • the backside metallization can be partially removed from the backside of the wafer / chip.
  • a cavity for the component structures is not absolutely necessary. With correspondingly insensitive component structures, it is also necessary for the covering or the intermediate layer to lie directly on the front of the

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Acoustics & Sound (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Micromachines (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

Es wird ein Bauelement mit sandwichartigem Aufbau beschrieben, bei dem der Bauelementstrukturen tragende Chip mit einer Rahmenstruktur und einer diffusionsdichten Abdeckung so verklebt wird, dass die Bauelementstrukturen im Inneren des Aufbaus und vorzugsweise in einem Hohlraum angeordnet sind. Die Schichtübergänge des Aufbaus sind an den Seitenkanten mit einer Metallisierung geschützt. Durchkontaktierungen durch die Abdeckung verbinden Kontakte auf der Unterseiten der Abdekkung mit den Anschlussmetallisierungen der Bauelementstrukturen auf dem Chip. Die Durchkontaktierungen sind mit einer Unterseitenmetallisierung abgedichtet.

Description

Bauelement mit hermetischer Verkapselung und Waferscale Verfahren zur Herstellung
Die Erfindung betrifft ein Bauelement mit mikroelektronischen Komponenten einschließlich MEMS und MEOMS - Mikroelektronische / (optische) / mechanische Systeme - mit hermetischer Verkapselung und ein Wafer Level Packaging für dieses Bauelement, bei dem eine optionale Hermetizität im Sinne von Feuchtediffusionsdichtheit erzeugt wird.
Seit fast vier Jahrzehnten folgt die Integrationsdichte in der Mikroelektronik "Moore ' s Law" , das eine Verdopplung etwa alle 18 Monate angibt - bei gleichzeitiger Halbierung der Herstellkosten. Klassisch teilt sich die Fertigung mikroelek- tronischer Produkte in das sog. Frontend (im wesentlichen Aufbringen und Strukturieren dünner Filme auf Wafer) und - nach dem Zersägen in einzelne Chips - das sog. Backend (Montage der Chips auf Träger, elektrische Kontaktierung und Verschluß bzw. Umhüllung.
Mit der Flip-Chip-Technik werden die mechanische und elektrische Verbindung des Chips mit dem Träger zu einem Schritt zusammenfaßt. Es wird so eine erhebliche Miniaturisierung und eine bessere Signalübertragung aufgrund niedriger Induktivi- täten durch diese Verbindungstechnik ermöglicht.
Besonders vorteilhaft ist die Kombination der Flip-Chip- Montage mit einer Nutzentechnik, bei der eine Vielzahl von Chips auf einen gemeinsamen Träger montiert werden. Auf diese Weise werden inzwischen Bauelemente realisiert, deren Grundfläche die eigentliche für aktive Strukturen und Anschlüsse benötigte Chipfläche um nicht mehr als 20% übersteigt, wofür dann die Bezeichnung Chip Sized Package (CSP) geläufig ist.
Bei lateralen Chipdimensionen unterhalb von etwa 1mm sind konventionelle Gehäusen ("Wanne" mit Deckel) längst nicht mehr einsetzbar. Aus diesen Gründen haben alle führenden Halbleiterhersteller in den letzten Jahren Packagingkonzepte entwickelt, die nach der Waferstrukturierung auch den Verkap- selungsprozeß möglichst vollständig auf Waferebene, d.h. vor der Individualiserung der Bauelemente vorsehen.
Ein echtes Wafer Level Packaging meidet das individuelle Handling von Einzelchips. Damit wird die Realisierung eines echten CSP auch bei sehr kleinen Chipdimensionen ermöglicht. Prinzipiell lassen sich alle Gehäuse-Funktionalitäten auf Wa- ferebene implementieren. Neben dem Schutz vor mechanischen und klimatischen Einflüssen sowie der Bereitstellung von elektrischen Anschlüssen, die mit Industriestandards wie Oberflächenmontage und Reflowlöten kompatibel sind, kann hier beispielsweise auch eine Umverdrahtung erfolgen. Dabei können Chipanschlüsse auf der Gehäuseaußenfläche frei positioniert werden. Ermöglich wird dies mittels einer oder mehrerer Isolationsschichten, Durchkontaktierungen und LeitungsStrukturen. Auch interne Verbindungen sind auf diese Weise möglich.
Die Forderung nach echtem CSP erhält auch durch den Miniatu- risierungsdruck und in besonderem Maße im Falle teurer Substrate (z.B. LiTa03, GaAs) Nachdruck.
Für Halbleiterbauelemente, die aufgrund ihrer Funktionsweise keinen Gehäusehohlraum benötigen, gibt es eine große Zahl entsprechender Konzepte. Einige davon sind bereits so weit etabliert, daß sie von auf Packaging spezialisierten Dienstleistern angeboten werden. Ein Beispiel dafür ist das unter dem Warenzeichen UltraCSP bekannte Verfahren.
Ein grundlegendes technisches Problem aller bisher vorgeschlagenen Lösungswege ist die Langzeit-Zuverlässigkeit der Bauelemente, da die internen und externen Verbindungen durch Temperaturwechselbelastung ermüden. Dem ist insbesondere durch Abstimmung der thermischen Ausdehnungseigenschaften der verwendeten Werkstoffe Rechnung zu tragen. Die Aufgabenstellung wird weiter erschwert, sobald - beispielsweise bei SAW- (Surface Acoustic Wave) -Komponenten - die Forderungen nach einem Gehäusehohlraum für die Bauelement- Strukturen hinzukommt. Oftmals wird zugleich auch Hermetizi- tat im Sinne von Diffusions-Dichtheit dieser Kavität verlangt, da andernfalls die Beständigkeit gegenüber feuchter Wärme unzureichend sein kann mit der Folge von Korrosion, Störungen durch Kondensate auf aktiven Strukturen, Probleme mit dem Feuchtegehalt verwendeter Polymere bei Lötprozessen etc.) . Mit polymerbasierten Preßmassen, Harzen oder Klebern ist Hermetizität grundsätzlich nicht erzielbar, da diese Materialien durch Permeationsvorgänge für Gase und Feuchte mehr oder minder durchlässig sind.
In der WO2000/35085A1 wird eine aktive Struktur auf einem
Wafer mit einem Rahmen aus z.B. Fotolack umgeben, auf den eine Leiterplatte als Abdeckung geklebt wird. Durchkontaktierungen führen die elektrischen Anschlüsse vom Chip zu Kontakten auf der Leiterplatte. Mit der abdichtenden Schicht, wel- ehe die Chiprückseite sowie die Seitenflächen des Bauelements bedeckt, wird keine ausreichende Hermetizität erreicht, da die Leiterplatte nicht vollstänfig bedeckt ist da die als abdichtende Schicht vorgeschlagenen üblichen Harzlaminate mit Faserverstärkung hinsichtlich ihrer Diffusionsdichte beson- ders ungünstig sind, da sich Feuchte entlang der Grenzschicht zwischen Polymer und Fasern ausbreiten kann. Entscheidender Nachteil ist aber, daß die beschriebene Dichtungsschicht nicht mehr auf Wafer Level, sondern nur nachträglich am vereinzelten Bauteil aufgebracht werden kann.
Aus der WO2001/43181A1 ist ein weiteres Verfahren zur Verpak- kung bekannt . Hier wird der Wafer zwischen zwei Abdeckungen verklebt. Rahmenförmige Abstandshalter definieren erforderlichenfalls einen Hohlraum über der aktiven Chipstruktur. Mit- tels Metallstrukturen, die ursprünglich auf dem Wafer erzeugt wurden und solchen, die in eingesägten Kerben entlang der Vereinzelungslinien strukturiert werden (108) , laufen die elektrischen Anschlüsse um den Chip herum zu Kontakten (110) auf der rückseitigen Abdeckung. Bei den Fügematerialien handelt es sich um Polymere, mit denen sich wie ausgeführt keine Diffusionsdichtheit erzielen läßt. Das Konzept läßt eine vollständige Metallisierung (und damit Abdichtung) nicht zu, da die elektrischen Verbindungen mehrere elektrisch voneinander getrennte Metallstrukturen erfordern.
Aufgabe der vorliegenden Erfindung ist es daher, für SAW- Filter und andere Bauelemente mit ähnlichen Rahmenbedingungen ein einfaches und kostengünstiges Verfahren für echtes CSP auf Wafer Level anzugeben, mit dem sich diffusionsdichte Bauelemente herstellen lassen.
Diese Aufgabe wird in der vorliegenden Erfindung mit einen
Bauelement nach Anspruch 1 gelöst. Ein Verfahren zur Herstellung des Bauelements sowie vorteilhafte Ausgestaltungen der Erfindung sind weiteren Ansprüchen zu entnehmen.
Das erfindungsgemäße Bauelement erfüllt alle diese Anforderungen und ist überdies kompatibel zu unterschiedlichen Technologien wie SAW und FBAR (= Thin Film Bulk Acoustic Wave Resonator) . Darüber hinaus sind zahlreiche Anwendungen in der sich diversifizierenden Mikrosystemtechnik, der integrierten Optik und Sensorik möglich.
Die Erfindung gibt ein Bauelement mit hermetischer Verkapselung an, welches einen sandwichartig verklebten Aufbau aufweist. Der Aufbau umfaßt einen Chip, vorzugsweise aus einem piezoelektrischen Material, auf dessen Oberfläche Bauelementstrukturen und mit diesen verbundene Anschlußmetallisierungen realisiert sind, eine Rahmenstruktur, die die Bauelementstrukturen ringförmig umschließt sowie eine diffusionsdichte Abdeckung, die auf der Rahmenstruktur aufliegend und mit die- ser fest verbunden einen Hohlraum für die BauelementStrukturen ausbildet. Weiterhin weist das Bauelement eine Rückseitenmetallisierung auf, die auf der Rückseite des Chips aufge- bracht ist und an den Kanten des Bauelements zumindest alll nach außen weisenden Oberflächen des sandwichartigen Aufbaus abdeckt. D.h., alle Schichtübergänge des sandwichartigen Aufbaus sind an ihren Stoßkanten (Außenkanten des Bauelements) mit der Rückseitenmetallisierung überdeckt. Die Abdeckung weist auf der Oberfläche Kontakte auf, die mit Hilfe von Durchkontaktierungen durch die Abdeckung mit den Bauelement- Strukturen auf dem Chip elektrisch leitend verbunden sind. Die Durchkontaktierungen sind durch Löcher oder Ausnehmungen in der Abdeckung geführt, die an den Innenflächen vollständig mit einer Unterseitenmetallisierung metallisiert und dadurch diffusionsfest abgedichtet sind.
Das erfindungsgemäße Bauelement weist eine verbesserte herme- tische Verkapselung auf, da sämtliche potentielle Undichtigkeitsstellen des Bauelements mit einer dichten Metallisierung versehen sind. Die Metallisierung kann auf der Rückseite des Chips ganzflächig aufgebracht sein und ist bis über die Stoßkanten der Grenzflächen herabgezogen. Auch die Durchkontak- tierungen, die Zugang zum Inneren der Verkapselung schaffen, sind mit einer Unterseitenmetallisierung sicher abgedichtet. Gleichzeitig ist gewährleistet, daß das Bauelement gegenüber einem nackten Chip (bare die) eine nur unwesentlich größere Grundfläche benötigt und daher insbesondere zur Herstellung weiter miniaturisierter Bauelemente geeignet ist. Der für sich bereits bekannte einen geschlossenen Hohlraum für die Bauelementstrukturen ausbildende Aufbau ermöglicht außerdem eine sichere und berührungsfreie Verkapselung auch empfindlichster BauelementStrukturen. Solche empfindlichen Bauele- mentStrukturen sind insbesondere bei mit akustischen Wellen arbeitenden Bauelementen, wie SAW-Bauelemente, FBAR Resonato- ren sowie bei zahlreichen Bauelementen der Mikrosystemtech- nik, sowie bei integrierten optischen und optoelektronischen Anwendungen oder in der Sensorik bekannt .
In einer vorteilhaften Ausgestaltung der Erfindung umschließt die Rahmenstruktur zum einen die Bauelementstrukturen ring- förmig und bildet darüber hinaus nach innen weisende Ausläufer oder isolierte Inseln aus, die innerhalb des sandwichartigen Aufbaus einen weiteren Hohlraum umschließen, in dem die Anschlußmetallisierungen auf der Oberfläche des Chips frei- liegen. Auf diese Weise ist es möglich, die Durchkontaktierungen durch die Abdeckung in diese zusätzlichen Hohlräume zu führen, ohne daß dabei der Hohlraum mit den Bauelementstrukturen geöffnet wird. Dies ermöglicht es auch, bei der Herstellung der Unterseitenmetallisierung die Bauelementstruktu- ren frei von Metallisierung zu halten, ohne daß dazu weitere Anstrengungen zur Abdichtung oder Abdeckung erforderlich sind.
In einer weiteren Ausgestaltung der Erfindung ist innerhalb des sandwichartigen Aufbaus eine weitere Verdrahtungsebene vorgesehen, die über Durchkontaktierungen sowohl mit den Anschlußmetallisierungen auf dem Chip als auch mit den Kontakten auf der Unterseite der Abdeckung verbunden ist. In einer einfachen Ausgestaltung kann die Verdrahtungsebene auf der Rahmenstruktur aufgebracht sein. Da bei einem miniaturisierten Bauelement jedoch über der Rahmenstruktur wenig zusätzlicher Platz für die Verdrahtungsebene zur Verfügung steht, kann diese Verdrahtungsebene zwar nicht zum Herstellen komplexer Verschaltungen genutzt werden, wohl aber dazu, Leiter- bahnüberkreuzungen ohne Kurzschluß herzustellen.
Vorteilhaft wird in einer weiteren Ausgestaltung der Erfindung ist als Verdrahtungsebene zumindest eine Zwischenschicht zwischen Rahmenstruktur und Abdeckung eingefügt, auf deren Ober- oder Unterseite für die Verdrahtungsebene ausreichend Fläche zur Verfügung steht. Dann ist es auch möglich, in der Verdrahtungsebene Metallstrukturen zu erzeugen, mit denen sowohl Leiterbahnen als auch konkrete passive Bauelemente realisiert sind, die mit den BauelementStrukturen verschaltet sind. Als konkrete Bauelemente kommen insbesondere Kapazitäten, Induktivitäten und oh 'sche Widerstände in Frage. Die Zwischenschicht ist vorzugsweise aber nicht notwendigerweise aus dem gleichen Material wie die Rahmenstruktur ausgebildet. Dies garantiert eine einfache und sichere Verbindung. Als bevorzugte Materialien für Rahmenstruktur und gegebenen- falls Zwischenschichten ein Benzocyclobuten, ein Polyimid oder ein Benzoxazol bevorzugt sind. Diese Materialien haben sich als besonders günstig in Bezug auf Temperaturstabilität, Haftung auf keramischen und metallischen Schichten, bzgl . Me- tallisierbarkeit und Strukturierbarkeit erwiesen. Diese Poly- mere sind auch in fotosensibilisierten Versionen zugänglich bzw. herstellbar, die durch direkte Belichtung strukturiert werden können. Aber auch Polyurethan (PU) , Epoxidharz und Acrylate sind Zwischenschicht und Rahmenstruktur geeignet.
Wichtigste Anforderung an die diffusionsdichte Abdeckung ist deren diffusionsdichte Struktur. Weiterhin ist es vorteilhaft, wenn das Material eine ausreichende Steifigkeit und mechanische Festigkeit aufweist. Bevorzugt als Material für die Abdeckung sind daher Keramik, Metall und insbesondere Glas.
Da die zumindest eine zusätzliche Verdrahtungsebene vorzugsweise auf Rahmenstruktur und/oder auf zusätzlichen (organischen) Zwischenschichten aufgebracht ist, ist die Abdeckung vorzugsweise einteilig bzw. einschichtig. Prinzipiell ist es so auch möglich, eine mehrschichtige Abdeckung zu verwenden, sofern die zusätzlichen Schichten bzw. deren Verbindungen ausreichend diffusionsfest gestaltet werden können. Es ist auch möglich, eine Verdrahtungsebene auf der Oberseite der Abdeckung anzuordnen, was diese im Bauelement allerdings kaum von einer Verdrahtungsebene unterscheidet, die auf der Zwischenschicht angeordnet ist.
In einer vorteilhaften Ausgestaltung ist zur Erzielung bestimmter Durchbruchs-Charakteristiken bei Überspannung der die BauelementStrukturen umschließende Hohlraum mit einem Gas, z.B. einem Schutzgas gefüllt, welches die Durchbruch- Spannung anheben oder absenken kann. Auch eine Festlegung des Taupunktes ist damit möglich.
Für die Herstellung und die erzielbare Dichtigkeit ist es von Vorteil, wenn die Durchkontaktierungen einen konischen Querschnitt aufweisen, der sich nach Innen in den Aufbau hinein zusehends verjüngt. Von Vorteil ist es auch, wenn die Außenkanten des Aufbaus abgeschrägt sind, so daß, beginnend von der Rückseite des Chips über die Rahmenstruktur hin zum Trä- ger, ein zunehmender Querschnitt erhalten wird. Konische Ausbildung der Durchkontaktierungen und abgeschrägte Seitenkanten erleichtern das Herstellen einer dichten Metallisierung und verbessern damit auch die hermetische Abdichtung des Bauelementinneren. Führen die Durchkontaktierungen außer durch die Abdeckung durch weitere Schichten, so sind die Öffnungen für die Durchkontaktierungen vorzugsweise konzentrisch angeordnet und in allen Schichten konisch ausgebildet.
Dabei kann ein Bauelement eine oder mehrere individuelle Funktionseinheiten umfassen (Bei SAW Bauelementen beispielsweise "2-in-l"- oder "n-in-1" -Filter) , in Mehrschicht- oder Mischtechnologien aufgebaut sein. In einfacher Weise lassen sich solche Bauelemente integrieren, die auf einem gemeinsamen Chip ausgebildet werden können. Möglich ist es auch, daß das Bauelement hybride Strukturen umfaßt, bei denen beispielsweise mikromechanische, optische und mikroelektronische oder passive elektronische Komponenten zu einem Bauelement bzw. in einem erfindungsgemäßen Bauelement integriert sind.
Im folgenden wird die Erfindung und insbesondere das Verfahren zur Herstellung eines erfindungsgemäßen Bauelements anhand von Ausführungsbeispielen und der dazugehörigen Figuren näher erläutert. Die Figuren sind nur schematisch ausgeführt, nicht maßstabsgetreu und geben nicht die richtigen Größenver- hältnisse wieder. Figur 1 zeigt ein erfindungsgemäßes Bauelement im schematischen Querschnitt
Figur 2 zeigt eine schematische Draufsicht auf die Chipvor- derseite
Figur 3 zeigt einen Querschnitt durch ein weiteres Bauelement mit einer Zwischenschicht
Figur 4 zeigt eine weitere schematische Draufsicht auf eine Chipvorderseite
Figur 5 zeigt einen Wafer mit aufgebrachten Rahmenstrukturen in der Draufsicht
Figur 6 zeigt einen sandwichartigen Aufbau aus einem Wafer, einer Rahmenstruktur und einer Abdeckung
Figur 7 zeigt den Aufbau nach dem Herstellen von keilförmi- gen Einschnitten in den Chip
Figur 8 zeigt den Aufbau nach der Herstellung der Rückseiten und Unterseitenmetallisierung
Figur 9 zeigt anhand eines schematischen Querschnitts mehrere Arten möglicher Durchkontaktierungen.
Figur 1 zeigt ein erfindungsgemäßes Bauelement im schematischen Querschnitt. Das Bauelement weist einen sandwichartigen Aufbau auf, bei dem ein mit Bauelementstrukturen BS auf seiner Vorderseite versehener Chip CH und eine Abdeckung AD miteinander verklebt werden, wobei eine Rahmenstruktur RS als Abstandhalter fungiert. Die BauelementStrukturen BS sind in einem Hohlraum zwischen Abdeckung AD und Chip CH angeordnet. Die Seitenkanten des Bauelements sind chipseitig abgeschrägt und mit einer Rückseitenmetallisierung RM versehen. Diese bedeckt hier die gesamte Rückseite des Chips und reicht bis auf den ebenfalls abgeschrägten Bereich der Seitenkanten der Abdeckung AD, so daß sämtliche Stoßkanten SK, die die Grenzflächen zwischen Chip, Rahmenstruktur und Abdeckung an der Chip- Seitenkante bilden, von der Rückseitenmetallisierung RM be- deckt sind. Durch die Abdeckung hindurch ist zumindest eine Durchkontaktierung geführt, die an den Innenflächen mit einer Unterseitenmetallisierung UM versehen ist. Diese verbindet eine Anschlußmetallisierung AM auf dem Chip mit einem Unterseitenkontakt UK auf der Unterseite der Abdeckung AD. Die An- schlußmetallisierung AM ist elektrisch leitend mit den Bauelementstrukturen BS verbunden. Sämtliche Oberflächen des Bauelements bestehen somit entweder aus Abdeckung AD, die aus einem diffusionsdichten Material besteht oder sind mit einer ebenfalls gegen Diffusion äußerst dichten Metallisierung ab- gedeckt. Dies hat zur Folge, daß der Hohlraum, in dem die
Bauelementstrukturen angeordnet sind, hermetisch dicht gegen die Außenwelt abgeschlossen ist .
Der Chip umfaßt z.B. aus einem halbleitende Materialien wie Si, SiGe oder einem Ill/V-Verbindungshalbleiter wie GaAs, InP, InSb etc..
Auch piezoelektrische Materialien wie Quarz (Si02) , Lithium- niobat (LiNb03) , Lithiumtantalat (LiTa03) , Lithiumtetraborat (Li2B407) , Langasit (La3Ga5Si014) , Berlinit (A1P04) , Galliu- morthophosphat (Ga P04) , Zinkoxid (ZnO) , Galliumarsenid (GaAs) etc. bzw. Schichten davon auf Substratscheiben sind als Basismaterialien für den Chip geeignet.
Die BauelementStrukturen BS können als elektrische Leiter, mikromechanische oder mikrooptische Strukturen oder als Sensor ausgebildet sein.
Figur 2 zeigt in schematischer Draufsicht auf die Vorderseite des Chips CH die Anordnung der Rahmenstruktur RS . Diese ist im Außenbereich der Chipoberfläche ringförmig geschlossen. In der hier dargestellten Ausführung weist die Rahmenstruktur einen ebenfalls ringförmig geschlossenen Ausläufer AL auf, der einen weiteren kleineren Bereich innerhalb der Rahmenstruktur umschließt. Dies ist der auch in Figur 1 dargestellte Bereich, in dem die Durchkontaktierung vorgesehen wird, so daß dort die Unterseitenmetallisierung UM im Kontakt mit der Anschlußmetallisierung AM treten kann, die wiederum elektrisch leitend mit den BauelementStrukturen BS verbunden ist.
Figur 3 zeigt eine weitere Ausführung eines erfindungsgemäßen Bauelements, bei dem zusätzlich zur Rahmenstruktur in Figur 1 eine Zwischenschicht zwischen Rahmenstruktur und Abdeckung AD angeordnet ist. In diesem dargestellten Fall ist der Hohlraum für die Bauelementstrukturen zwischen Zwischenschicht ZS und Chip CH aufgespannt. Die Rahmenstruktur RS dient hierbei als Abstandshalter. Zwischen der Zwischenschicht ZS und der Abdeckung AD ist eine weitere Verdrahtungsebene VE vorgesehen, in der elektrische Verbindungen oder konkrete passive Bauelemente angeordnet sein können. Die Verdrahtungsebene VE ist über eine Durchkontaktierung DKX mit der Anschluß etallisie- rung AM auf der Oberfläche des Chips CH verbunden. Über die Unterseitenmetallisierung UM einer weiteren Durchkontaktierung DK2 ist die Verdrahtungsebene VE mit dem Unterseitenkontakt UK auf der Unterseite der Abdeckung AD verbunden.
Diese Ausführung hat den Vorteil, daß parallel zur Fläche, die für die Bauelementstrukturen BS vorgesehen ist, eine davon unterschiedliche Ebene zur Verdrahtung bzw. zur Verschal- tung genutzt wird. Dies ermöglicht eine weitere Reduzierung der für das Bauelement erforderlichen Grundfläche. Die Durch- kontaktierung DK2 von der Unterseite der Abdeckung AD zur
Verdrahtungsebene VE kann einfacher und bezüglich der Justierung unkritischer durchgeführt werden als eine von der Unterseite bis zur Chipvorderseite führende Durchkontaktierung wie z.B. in Figur 1 dargestellt. Dies erleichtert die Herstel- lung . Zur rationellen Fertigung erfindungsgemäßer Bauelemente wird auf Waferebene angesetzt. Figur 5 zeigt ausschnittsweise die bereits mit Bauelementstrukturen (in der Figur nicht dargestellt) versehene Oberfläche eines Wafers W, auf die eine Rahmenstruktur RS aufgebracht wird. Die Rahmenstruktur RS ist so strukturiert, daß die BauelementStrukturen, die für ein einzelnes Bauelement vorgesehen sind, von einer Teilstruktur der Rahmenstruktur ringförmig umgeben sind. Die spätere Aufteilung in Einzelbauelemente erfolgt später entlang von Tren- nungslinien TL, von denen der Übersichtlichkeit halber in der Figur nur zwei dargestellt sind. Die Trennungslinien verlaufen entlang von Strukturen der Rahmenstruktur, und zwar so, daß beim Aufteilen in Einzelbauelemente ringförmig geschlossene Rahmenstrukturen auf jedem Einzelbauelement verbleiben. Die Rahmenstruktur wird vorzugsweise auf der Vorderseite des Wafers aufgebracht, alternativ jedoch auch auf der Oberseite der Abdeckung. Die Rahmenstruktur kann zunächst ganzflächig aufgebracht und anschließend strukturiert werden. Zur ganz- flächigen Schichtaufbringung kann eine entsprechende Folie auflaminiert werden. Möglich ist es auch, ganzflächig eine Schicht aufzuschleudern oder aufzudrucken. Möglich ist es auch, die Rahmenstruktur strukturiert aufzubringen, bei- • spielsweise durch Auflaminieren einer strukturierten Folie, oder durch Aufdrucken. Möglich ist es auch, zunächst eine grob strukturierte Schicht für die Rahmenstruktur RS aufzubringen und diese anschließend fein zu strukturieren.
Zur Strukturierung ist es möglich, das Material für die Rahmenstruktur RS fotoempfindlich einzustellen, über eine Maske oder scannend zu belichten und anschließend zu entwickeln.
Möglich ist es auch, eine Trockenresistfolie aufzulaminieren, zu belichten und anschließend zu entwickeln. Möglich ist es auch, eine nicht fotostrukturierbare Schicht mit Hilfe einer Resistmaske und anschließendes naßchemisches oder Plasmaätzen zu strukturieren. Eine weitere Möglichkeit besteht darin, eine ganzflächig aufgebrachte oder grob vorstrukturierte Schicht für die Rahmenstruktur mittels Laserablation fein zu strukturieren. In der Figur 5 nicht dargestellt sind Ausläufer der Rahmenstruktur oder Inseln, die Bereiche der Oberfläche des Wafers wie in Figur 2 beim Einzelbauelement dargestellt ringförmig umschließen, in denen die Kontakte zur An- schlußmetallisierung AM vorgesehen werden.
Figur 4 zeigt eine solche inselförmige zusätzliche Rahmenstruktur RSJ, die zusammen mit der Rahmenstruktur RS erzeugt wird. Die BauelementStrukturen BS sind in der Figur Schema- tisch durch die von den Bauelementstrukturen belegbare Fläche angedeutet. Innerhalb der inselförmigen Rahmenstruktur RS kann eine Durchkontaktierung Kontakt zur Anschlußmetallisierung auf der Oberfläche des Chips bzw. Wafers schaffen.
Nachdem die Rahmenstruktur entweder auf dem Wafer W oder auf der Abdeckung AD strukturiert erzeugt ist, kann der sandwichartige Aufbau durch Verkleben hergestellt werden, beispielsweise indem die Abdeckung AD mit der bereits auf der Chipvorderseite aufgebrachten Rahmenstruktur verklebt wird, oder der Chip bzw. Wafer mit der auf der Abdeckung aufgebrachten Rahmenstruktur RS . Die Höhe der Rahmenstruktur ist so eingestellt, daß sie deutlich höher als die Höhe der Bauelementstrukturen ist. Auf diese Weise ist gewährleistet, daß die Bauelementstrukturen BS beabstandet zur Abdeckung AD in dem von der Rahmenstruktur umschlossenen Hohlraum angeordnet sind.
Figur 6 zeigt die Anordnung nach dem Verkleben ausschnitte- weise anhand eines schematischen Querschnitts, der zwei Ein- zelbauelemente umfaßt.
Wenn, wie bereits anhand von Figur 3 erläutert, eine Zwischenschicht ZS zur Aufnahme einer zusätzlichen Verdrahtungsebene VE erzeugt werden soll, läßt sich dies z.B. prin- zipiell mit einem PROTEC genannten Verfahren erreichen, wie es etwa in EP0759231B1 beschrieben ist, auf die hiermit vollinhaltlich Bezug genommen wird. In der DE 100 064 46 AI wird eine weitere, erfindungsgemäß einsetzbare Lösung vorgeschlagen. Sie umfaßt ein hohlraumüberspannendes Auflaminieren einer sehr dünnen Hilfsfolie auf einer Rahmenstruktur, Auftragen eines flüssig verarbeitbaren Reaktionsharzes und Strukturieren der Harzschicht und der Hilfsfolie, wobei das Entfernen der z.B. über Kontaktlöchern exponierten Hilfsfolie durch Lösemittel oder Plasma erfolgen kann.
Erfindungsgemäß wird weiterhin vorgeschlagen, auf eine Hilfsfolie ein photostrukturierbares Polymer aufzutragen. Dazu kann die Hilfsfolie in eine Vorrichtung gespannt werden. Geeignete Folien sind in guter mechanischer und optischer Qualität in Dicken bis unter Iμm erhältlich (z.B. Kondensatorfolien) . Die zunächst viskose Schicht läßt sich durch Wärmeprozesse in weitem Bereich zwischen gelartig und fest/klebrig einstellen. In diesem Zustand kann die Schicht samt Hilfsfolie auf die Rahmenstruktur laminiert und durch die dann transparente Hilfsfolie hindurch fotostrukturiert werden. Die Hilfsfolie wird dann auf einfache Weise z.B. im anschließenden Entwicklungsprozeß restlos entfernt. Es verbleibt das strukturierte und gehärtete Polymer, das nun die Zwischenschicht bilden kann und damit zusätzliche Fläche zur Herstellung einer Verdrahtungsebene bieten kann.
Alternativ kann die Zwischenschicht auch durch ganz lächiges Aufkleben einer Folie, eines Polymerfilms oder einer dünnen Glasschicht auf die erste Lage und anschließendes Fotostruk- turieren realisiert werden.
Unmittelbar auf die Überdachung können Kontaktfl chen z.B. in Form von Lötpads oder Bumps aufgebracht werden.
Die zusätzliche Verdrahtungsebene VE kann auch auf der zur Abdeckung weisenden Oberfläche der Rahmenstruktur RS aufgebracht werden. Dazu wird zunächst die Rahmenstruktur auf dem Wafer W erzeugt und strukturiert. Anschließend werden die BauelementStrukturen BS mit einer Schutzabdeckung, beispielsweise mit einem Schutzlack abgedeckt. Anschließend wird die Metallisierung für die Verdrahtungsebene erzeugt, beispiels- weise durch ganzflächige Metallisierung und anschließende Strukturierung derselben. Im nächsten Schritt wird der Schutzlack entfernt . Eine Durchkontaktierung von der Unterseite der Abdeckung hin zur Verdrahtungsebene auf der Rahmenstruktur braucht dann nicht mehr bis auf die Oberfläche des Wafers geführt werden. Auch dies spart Fläche und ermöglicht es, die Durchkontaktierung exakter zu justieren.
Auf die so vorbereitete Zwischenschicht oder wie in Figur 6 auf die Rahmenstruktur wird nun die Abdeckung aufgeklebt. Auch hier kann die Oberfläche wieder zur Haftungsverbesserung zuvor ganzflächig oder lokal aufgerauht werden.
Zum Verkleben kann der Kleberauftrag ganzflächig oder selektiv - in Form der Rahmenstruktur - auf Abdeckung und/oder Zwischenschicht oder im Fall der mit Rahmenstruktur versehenen Abdeckung auf den Wafer erfolgen. Vorzugsweise ist der Kleber aus gleichem oder ähnlichem Material wie die Rahmenstruktur. Es ist auch möglich, eine noch ausreichend klebrige Rahmenstruktur zum Verkleben zu nutzen, oder diese zu diesem Zweck zu thermisch zu erweichen, anzulösen oder anderweitig klebrig einzustellen.
Der Klebstoff kann in einer Schichtdicke aufgebracht werden, daß er im ausgehärteten Zustand 0,2 bis 20-μm Schichthöhe er- reicht. Die Aufbringung kann auf einer oder auch auf beiden
Fügeflächen erfolgen. Wird dazu die Abdeckung gewählt, so kann der Kleberauftrag strukturiert entsprechend der Rahmenstruktur des Wafers oder auch in einfacher Weise ganzflächig erfolgen.
Die Aushärtung des Klebers wird vorzugsweise bei nicht zu hohen Temperaturen erfolgen, da es sonst wegen der erwähnten kaum vermeidbaren Fehlanpassung der thermischen Ausdehnungskoeffizienten von Wafer und Abdeckung zu Verschiebungen (beim Aufheizen) und Verspannungen (beim Abkühlen) kommt. Bei einer Raumtemperatur von z.B. 25°C sollte die Härtetemperatur daher also 50°C nicht überschreiten.
Daher eignet sich besonders ein strahlungshärtender Kleber (VIS oder UV) mit offener Voraktivierung (speziell bei nicht transparenter Abdeckung) bzw. Bestrahlung durch die Abdeckung (wenn diese für die verwendeten Wellenlängen hinreichend durchlässig ist) . In jedem Fall ist auch ein kalthärtender Kleber anwendbar, der durch Mischung aus Komponenten aktiviert wird.
Falls die genannte Fehlanpassung ausreichend minimiert wird, kann natürlich auch ein warmhärtender Kleber verwendet werden. Dann ist es allerdings vorteilhaft, für die Abdeckung das Material des Wafers zu verwenden.
In einem wichtigen Fall ist eine Fehlanpassung aber gerade wünschenswert, wenn nämlich der Temperaturkoeffizient eines spezifizierten Merkmals (beispielsweise die Mittenfrequenz eines SAW-Filters) aufgrund der kristallografischen Waferei- genschaften ungünstig groß ist. Erfindungsgemäß kann dann die kraftschlüssige Verbindung mit einer Abdeckung von geeignetem thermischen Ausdehnungsverhalten gezielt zu einer Reduktion des Ausdehnungskoeffizienten des Bauelement eingesetzt werden.
Figur 7: Im nächsten Schritt werden in der Rückseite des Wafers keilförmige Einschnitte ES entlang der Trennungslinien TL erzeugt. Die Einschnitte ES werden so tief geführt, daß sie bis in die Abdeckung AD hineinreichen. Die Einschnitte teilen EinzelStrukturen der Rahmenstruktur mittig, ohne den für die Bauelementstrukturen BS geschaffenen Hohlraum zu öffnen. Die Einschnitte ES können durch Einsägen, Schleifen, Sandstrahlen, Naßätzen, Trockenätzen, Ultraschallerodieren oder mit einem Laser erzeugt werden. Sie werden entweder mit senkrechte Wandungen mit einem Tiefen/Breiten-Verhältnis <3 , als V-förmig geneigte Wandungen mit einem Öffnungswinkel bis 150° (vorzugsweise 30°- 90°) oder als U-förmige Einschnitte erzeugt. Um bessere Voraussetzungen für die anschließende Metallisierung zu schaffen, ist ein V-förmiges Sägeprofildann bevorzugt, wenn das Verhältnis von Tiefe zu Breite der Ein- schnitte einen Wert von ca. 1 - 2 überschreitet.
Wenn eine elektrische Anbindung der Rückseitenmetallisierung an einen Leiter der Verdrahtungsebene VE erfolgen soll, um beispielsweise die Rückseitenmetallisierung mit Masse zu ver- binden und so eine elektromagnetische Abschirmung des Bauelements zu erreichen, muß der Einschnitt zumindest eine Schnittkante mit diesem Leiter aufweisen.
Vor oder nach dem Herstellen der Einschnitte ist es möglich, den Wafer von der Rückseite her zu dünnen. Dabei kann er auf eine Schichtdicke bis ca. 50 μm abgeschliffen oder anderweitig abgetragen werden. Der feste Verbund mit Rahmenstruktur und Abdeckung garantiert dabei' trotz der geringen Schichtdik- ke eine ausreichende mechanische Stabilität, so daß die Bau- element weder beschädigt noch in ihrer Funktion beeinträchtigt werden.
Im nächsten Schritt wird eine Rückseitenmetallisierung in einer Gesamtdicke von beispielsweise 10 bis 20μm auf die mit den Einschnitten ES versehene Rückseite des Wafers W aufgebracht. Vorzugsweise werden dazu PVD- oder CVD-Verf hren evtl. in Kombination mit Galvanik eingesetzt. Die Metallisierung kann einen Schichtaufbau umfassen, der Ti, W, V, Cr, Cu, AI, Ag, Sn, Pt, Pd, Au und/oder Ni oder beliebige Schichten oder Legierungen daraus mit einer Gesamtdicke von 1-3Oμm enthält. In einem bevorzugten Ausführungsbeispiel wird gesput- terte Haftschicht einer Dicke < 2 μm (Ti, W, V, Ni und/oder Cr) , an die sich eine elektrochemische Aufdickung mit z. B. 5-30μm Cu anschließt. Auf der Oberfläche werden abschließend 0,05-5μm Ag, Pd, Ni und/oder Au au gebracht.
In einem vorhergehenden oder nachfolgenden Schritt werden die Durchkontaktierungen DK durch die Abdeckung AD erzeugt.
Für alle Durchkontaktierungen gilt, daß sie vorzugsweise mit konischem Querschnitt gefertigt sind, wobei der größere Quer- schnitt der konischen Öffnung nach außen weist, so daß die Herstellung einer dichten und durchgehenden Metallisierung erleichtert ist. Diese Löcher können bei allen beispielhaft aufgezählten Verfahrensvarianten sowohl vor als auch nach dem Verkleben gebohrt werden. Falls dies danach geschieht, kann man in vorteilhafter Weise ein Ende oder eine Verlangsamung des Vorgangs erreichen, sobald der Durchbruch erfolgt ist, indem man stark unterschiedliche Abtragsraten nutzt, mit reproduzierbaren Anschlägen arbeitet oder das Eindringen in die nächste Schicht sicher detektiert und dann die Bearbeitung abbricht.
Anwendbar sind beispielsweise die folgenden Verfahren:
Mit einem Excimer-Laser läßt sich die Bearbeitungstiefe " sehr genau durch die Zahl und die Energie der Laserpulse steuern. Da verschiedene Materialien unterschiedliche Abtrags-Schwellintensitäten aufweisen, kann durch geeignete Materialauswahl auch ein selbsttätiger Abbruch der Bearbeitung bei Erreichen einer Grenzfläche erzielt wer- den.
Beim Naßätzen mit Fotoresistmaske oder mit fotostruktu- rierbarem Glas z.B. Foturan® als Abdeckung ist die Auswahl eines selektiven Ätzmittels vorteilhaft, das im we- sentlichen nur das Glas angreift. Beim Trockenätzen mit Fotoresistmaske ist eine Steuerung über die Prozeßzeit möglich. Außerdem kann eine selektiv wirksames Plasmaätzverfahren gewählt werden.
- Beim Bohren/Schleifen kann mit Tiefenmessung oder - anschlag gearbeitet werden. Auch kann die Detektion an Hand des veränderten Körperschalls bei Erreichen der Grenzschicht erfolgen.
- Beim Sandstrahlen durch eine Resistmaske werden Spröd- stoffe wie Glas viel schneller abgetragen als elastische. Polymere . Daher kommt bei diesem Verfahren der Prozeß an der Grenzfläche zum Polymer (Rahmenstruktur oder Zwischenschicht) fast zum Stillstand.
Beim Ultraschallerodieren mit Sonotrode und Abrasiv- stoff-Suspension gilt das' gleiche wie beim Sandstrahlen.
Anschließend werden die Löcher für die Durchkontaktierungen an den Innenflächen metallisiert. Dazu wird auf der Unterseite der Abdeckung ganzflächig eine Metallisierung erzeugt, beispielsweise in einem Verfahren analog zur Herstellung der Rückseitenmetallisierung RM. Anschließend wird die Unterseitenmetallisierung strukturiert, so daß für jede Durchkontak- tierung ein Unterseitenkontakt UK entsteht, über den das Bauelement später angeschlossen werden kann. Der Einfachheit halber ist für jedes Einzelbauelement nur eine Durchkontaktierung dargestellt .
Vor oder nach der Strukturierung der Unterseitenmetallisierung können die Durchkontaktierungen mit Bumps gefüllt werden. Eür eine besonders rationelle Bumpmethode wird eine Lötmaske (z.B. ein Trockenresistfilm) aufgebracht und strukturiert. Die Löcher in der Maske über den Kontaktbohrungen de- finieren die Fläche der späteren Under Bump Metallisierung (UBM) . Sie werden per Sieb-/Schablonendruck oder galvanisch mit Lotpaste gefüllt, oder es werden vorgefertigte Lotkugeln eingebracht. Nach dem Umschmelzen wird die Lötmaske entfernt und das freiliegende Kupfer weggeätzt, wobei der Lotbump als Ätzresist für die UBM dient.
In einer erfindungsgemäßen Ausführungsform wird der Bump gebildet, indem eine Voll- oder Hohlkugel (Durchmesser 30 bis 300μm) in die metallisierte Bohrung für die Durchkontaktierung teilweise eingepreßt wird. Mögliche Werkstoffe für die Voll- oder Hohlkugel sind Glas, Keramik, Metall oder Polyme- re, letztere sind aufgrund ihrer Flexibilität bevorzugt. Bei .nichtleitenden Materialien kann Kugeloberfläche metallisiert werden. Zur Verbesserung der mechanischen und elektrischen Anbindung erfolgt anschließend ein lötbarer galvanischer Metallüberzug, der den freiliegenden Metallisierungskragen der Bohrung der Durchkontaktierungen und die freiliegende Kugel- kalotte gasdicht verbindet .
Für andere Bumpverfahren, die bereits in großer Zahl vorge- schlagen wurden, erfolgt eine direkte fototechnische Struktu- rierung der Unterseitenmetallisierung, die insbesondere Kupfer umfaßt. Nun können beispielsweise wiederum Lotkugeln in die Löcher eingebracht und angeschmolzen werden.
Figur 9 zeigt anhand eines schematischen Querschnitts durch einen sandwichartigen Aufbau die Möglichkeit, unterschiedliche Durchkontaktierungen vorzusehen. Die in der Figur links dargestellte Durchkontaktierung DK1 verbindet einen Unterseitenkontakt UK1 mit der Oberfläche des Wafers W. Zwischen Rahmenstruktur RS und Abdeckung AD ist eine Zwischenschicht ZS angeordnet, so daß ein Hohlraum zwischen Wafer und Zwischenschicht ZS aufgespannt ist, indem die Bauelementstrukturen (in der Figur nicht dargestellt) berührungsfrei ohne Kontakt mit der Zwischenschicht angeordnet sind. Auf der Oberfläche der Zwischenschicht (zwischen Abdeckung und Zwischenschicht) ist eine weitere Verdrahtungsebene VE angeordnet, die über eine Durchkontaktierung DK2 mit der Oberfläche des Wafers bzw. einer dort vorhandenen Anschlußmetallisierung verbunden ist . Eine weitere Durchkontaktierung DK3 verbindet den Unterseitenkontakt UK3 mit der Verdrahtungsebene VE. Wie bereits aus der Figur ersichtlich, ist mit der zusätzlichen Verdrahtungsebene zusätzliche Fläche beim Bauelement eingespannt. Außerdem kann insbesondere die Durchkontaktierung DK2 feiner positioniert und relativ zu den Bauelementstrukturen bzw. deren Anschlußmetallisierungen justiert werden. Für die Durchkontaktierungen DK3 gilt, daß deren Positionierung nun mit größerer Toleranz erfolgen kann, wobei die Durchkontaktierung DK3 auch mit größerer Öffnung ausgeführt werden kann, ohne daß dies die für das Bauelement benötigte Fläche erhöht. •
Eine weitere Möglichkeit zur Herstellung der zusätzlichen Verdrahtungsebene besteht darin, diese auf der Oberseite der Abdeckung anzuordnen, insbesondere gegenüber den Bauelementstrukturen innerhalb des Hohlraums. In diesem Fall muß dennoch eine Durchkontaktierung erfolgen, um einen Kontakt zwischen der Anschlußmetallisierung auf der Oberfläche des Wafers und der Verdrahtungsebene auf der Oberseite der Abdek- kung herzustellen. Für die Herstellung der Durchkontaktierung kann das eben beschriebene Verfahren mit Hilfe eines Schutzlacks über den BauelementStrukturen eingesetzt werden.
Da die Erfindung nur anhand weniger Ausführungsbeispiele wie- der gegeben werden konnte, ist sie nicht auf die genaue Ausgestaltung gemäß diesen Ausführungen und der dazugehörigen Figuren beschränkt. Variationen sind insbesondere bezüglich der räumlichen Ausgestaltung der Bauelemente, der Anzahl der Zwischenschichten und Durchkontaktierungen sowie der Lage der Durchkontaktierungen möglich. Die Rückseitenmetallisierung kann teilweise von der Rückseite des Wafers/Chips entfernt sein. Ein Hohlraum für die BauelementStrukturen ist nicht unbedingt erforderlich. Bei entsprechend unempfindlichen Bauelementstrukturen ist auch ein direktes Aufliegen der Abdek- kung oder der Zwischenschicht auf der Vorderseite des
Chips/Wafers möglich. Dies gilt insbesondere für rein mikroelektronische Bauelemente.

Claims

Patentansprüche
1. Bauelement mit hermetischer Verkapselung mit- einem sandwichartig verklebten Aufbau, dessen Außen- kanten fluchtend sind, umfassend einen Chip(Ch), auf dessen Oberfläche Bauelementstrukturen (BS) und mit diesen verbundene Anschlußme- tallisierungen (AM) realisiert sind, einer Rahmenstruktur (RS) , die die Bauelementstruktu- ren umschließt und eine diffusionsdichten. Abdeckung (AD), mit einer Rückseitenmetallisierung (RM) , die über die Rückseite des Chips bis über alle Stoßkanten (SK) des sandwichartigen Aufbaus reicht, - mit Unterseitenkontakten (UK) auf der vom Chip wegweisenden Unterseite der Abdeckung (AD) , mit Durckkontaktierungen (DK) durch die Abdeckung, die die BauelementStrukturen (BS) auf dem Chip elektrisch leitend mit den Unterseitenkontakten verbindet, - wobei die Innenflächen der Durckkontaktierungen mit einer
Unterseitenmetallsierung (UM) metallisiert und dadurch diffusionsdicht abgedichtet sind.
2. Bauelement nach Anspruch 1, oei dem innerhalb der Rahmenstruktur (RS) , zwischen dem Chip (Ch) und der Abdeckung innerhalb des sandwichartigen Aufbaus einen geschlossener Hohlraum ausbildet ist .
3. Bauelement nach Anspruch 1 oder 2, bei dem die Rahmenstruktur (RS) einen nach innen weisenden
Ausläufer (AL) oder eine isolierte Insel (RSJ_) ausbildet, die innerhalb des sandwichartigen Aufbaus einen weiteren Hohlraum umschließen, in dem die Anschlußmetallisierungen (AM) auf der Oberfläche des Chips (CH) frei liegen.
4. Bauelement nach einem der Ansprüche 1 - 3 , bei dem innerhalb des sandwichartigen Aufbaus eine weitere Verdrahtungsebene (VE) vorgesehen ist, die über. Durchkontaktierungen (DK) sowohl mit den Anschlußmetallisierungen (AM) als auch mit den Unterseitenkontakten (UK) verbunden ist-. 5
5. Bauelement nach einem der Ansprüche 1 bis 4, bei dem zwischen Abdeckung (AD) und Rahmenstruktur (RS) zumindest eine weiter Zwischenschicht und zumindest eine Verdrahtungsebene (VE) vorgesehen ist. 10
6. Bauelement nach einem der Ansprüche 4 oder 5, bei dem in den Verdrahtungsebenen (VE) Metallstrukturen vorgesehen sind, die Leiterbahnen und konkrete passive Bauelemente realisieren, ausgewählt aus Kapazitäten, Induktivitäten 15 und ohm' sehen Widerständen.
7. Bauelement nach einem der Ansprüche 1 bis 6, bei dem das Material der Abdeckung (AD) ausgewählt ist aus Keramik, Metall und Glas, und bei dem das Material der Rah- 20 menstruktur ausgewählt ist aus Benzocyclobuten, Polyimid und Benzoxazol .
8. Bauelement nach einem der Ansprüche 1 bis 7, bei dem durch die Bauelementstrukturen (BS) auf dem Chip (Ch) 25 ein mikroelektronisches Bauelement, 'ein Oberflächenwellen- bauelement, ein FBAR Resonator, ein mikrooptisches Bauelement, ein mikromechanisches- Bauelement oder ein Hybridbauelement aus den genannten Typen realisiert ist.
309. Bauelement nach einem der Ansprüche 1 bis 8, bei dem der die Bauelementstrukturen (BS) umschließende Hohlraum mit einem Schutzgas mit höherer oder niedriger Überschlagsfestigkeit als Luft gefüllt ist.
3510. Bauelement nach einem der Ansprüche 1 bis 9, bei dem alle Durchkontaktierungen (DK) konisch ausgebildet sind.
1. Verfahren zur Herstellung eines hermetisch verkapselten Bauelements nach einem der vorangehenden Ansprüche, folgende Verfahrensschritte umfassend - auf der Vorderseite eines Wafers (W) werden Bauelement- Strukturen (BS) für eine Vielzahl von Einzel-Bauelementen erzeugt auf dem Wafer wird eine Rahmenstruktur (RS) aufgebracht, die jeweils die einem Einzel-Bauelement zugeordneten Bau- elementstrukturen (BS) ringförmig umschließt die Rahmenstruktur wird mit einer diffusionsdichten Abdeckung (AD) verklebt, so daß die einem Einzel-Bauelement zugeordneten Bauelementstrukturen jeweils in einem dichten Hohlraum angeordnet sind - in der Abdeckung werden Durchkontaktierungen (DK) vorgesehen, die die Bauelementstrukturen auf dem Wafer elektrisch leitend mit Kontakten (UK) auf der dem Wafer abgewandten Unterseite der Abdeckung verbinden, die Durchkontaktierungen werden von der Unterseite der Abdeckung her mit einer diffusionsdichten Unterseitenmetallisierung (UM) abgedichtet von der Rückseite des Wafers her wird ein Grabenmuster aus Einschnitten (ES) erzeugt, welches den äußeren Randbereich jeder Rahmenstruktur durchschneidet und bis in die Abdeckung reicht die gesamte Rückseite des Wafers einschließlich der in den Einschnitten (ES) freigelegten Oberflächen wird mit einer Rückseitenmetallisierung versehen es wir eine Vereinzelung der Einzel-Bauelemente entlang des Einschnitte durchgeführt.
12. Verfahren nach Anspruch 11, bei dem zusammen mit der oder zusätzlich zur Rahmenstruktur (RS) eine Zwischenschicht (ZS) erzeugt wird, bei dem auf der Zwischenschicht eine weitere Verdrahtungsebene (VE) erzeugt und über Durchkontaktierungen (DK) mit den
.Anschlußmetallisierungen (AM) auf dem Wafer (W) verbunden wird.
13. Verfahren nach Anspruch 11 oder 12,
5 bei dem als Zwischenschicht (ZS) eine Abdeckfolie über die Rahmenstruktur (RS) geklebt wird, die die Bauelementstrukturen (BS) in Hohlräume einschließt.
14. Verfahren nach einem der Ansprüche 11 bis 13,
10 bei dem die Abdeckfolie zunächst auf eine Hilfsfolie aufgebracht, mit dieser zusammen auf die .Rahmenstruktur (RS) laminiert und strukturiert wird und bei dem anschließend die Hilfsfolie entfernt wird.
1515. Verfahren nach Anspruch 14, bei dem die Abdeckfolie als Reaktionsharz in viskoser Form auf die Hilfsfolie aufgebracht wird und nach dem Laminieren ausgehärtet wird.
2016. Verfahren nach einem der Ansprüche 11 bis 15,
■ bei dem die Rahmenstruktur (RS) sowie falls vorhanden die Zwischenschicht (ZS) und/oder die Abdeckfolie nach dem Aufbringen strukturiert werden.
2517. Verfahren nach'Anspruch 16, bei dem das Verfahren zur Strukturierung von Rahmenstruktur (RS) und/oder Zwischenschicht (ZS) und/oder Abdeckfolie ausgewählt ist aus Photostrukturierung, strukturierendes Ätzen mit Hilfe einer Resistmaske oder Laserabiation.
30
18. Verfahren nach einem der Ansprüche 11 bis 17, bei dem zur Herstellung der Unterseitenmetallisierung (UM) und/oder der Rückseitenmetallisierung (RM) und/oder der Verdrahtungsebene (VE) zunächst eine Grundmetallisierung aufge-
35 sputtert und anschließend naßchemisch oder galvanisch verstärkt wird.
19. Verfahren nach Anspruch 18, bei dem die Metallisierung für die Rückseitenmetallisierung (RM) und/oder die Unterseitenmetallisierung (UM) und/oder die Verdrahtungsebene (VE) ganzflächig aufgebracht und anschlie- ßend strukturiert wird.
20. Verfahren nach Anspruch 19, bei dem vor dem Aufbringen der ganzflächigen Metallisierung für die Verdrahtungsebene (VE) die freileigenden Bauelement- Strukturen (BS) mit einem Schutzlack abgedeckt werden, und bei dem anschließend der Schutzlack zusammen mit der darüber aufgebrachten Metallisierung entfernt wird.
21. Verfahren nach einem der vorangehenden Ansprüche, bei dem auf der Vorderseite des Wafers (W) und/oder auf der Oberseite der Abdeckung (AD) zumindest im Bereich der Rahmenstruktur (RS) die Oberfläche aufgerauht wird.
PCT/EP2003/011448 2002-11-14 2003-10-15 Bauelement mit hermetischer verkapselung und waferscale verfahren zur herstellung WO2004044980A2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004550698A JP4636882B2 (ja) 2002-11-14 2003-10-15 気密に密封された素子、及びこれを製造するための方法
US10/527,932 US7102224B2 (en) 2002-11-14 2003-10-15 Encapsulated component and method for the production thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10253163.3 2002-11-14
DE10253163.3A DE10253163B4 (de) 2002-11-14 2002-11-14 Bauelement mit hermetischer Verkapselung und Waferscale Verfahren zur Herstellung

Publications (2)

Publication Number Publication Date
WO2004044980A2 true WO2004044980A2 (de) 2004-05-27
WO2004044980A3 WO2004044980A3 (de) 2004-07-29

Family

ID=32185681

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2003/011448 WO2004044980A2 (de) 2002-11-14 2003-10-15 Bauelement mit hermetischer verkapselung und waferscale verfahren zur herstellung

Country Status (4)

Country Link
US (1) US7102224B2 (de)
JP (1) JP4636882B2 (de)
DE (1) DE10253163B4 (de)
WO (1) WO2004044980A2 (de)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006131216A1 (de) * 2005-06-07 2006-12-14 Epcos Ag Elektrisches bauelement und herstellungsverfahren
EP1783902A2 (de) * 2005-10-31 2007-05-09 Samsung Electronics Co., Ltd. Gehäuse auf der Waferebene für ein akustisches Oberflächenwellenbauelement und Verfahren zu dessen Herstellung
DE102006037587A1 (de) * 2006-08-11 2008-02-14 Advanced Chip Engineering Technology Inc. Halbleitervorrichtungs-Schutzstruktur und Verfahren zum Herstellen derselben
US7422962B2 (en) * 2004-10-27 2008-09-09 Hewlett-Packard Development Company, L.P. Method of singulating electronic devices
JP2008546553A (ja) * 2005-06-21 2008-12-25 フリースケール セミコンダクター インコーポレイテッド キャップを備えたｍｅｍｓ用基板コンタクト及び同基板コンタクトをウェハレベルにて形成する方法
WO2009003565A1 (de) * 2007-06-29 2009-01-08 Schott Ag Verfahren zum verpacken von halbleiter-bauelementen und verfahrensgemäss hergestellten erzeugnis
JP2009539235A (ja) * 2006-05-30 2009-11-12 エプコス アクチエンゲゼルシャフト フリップチップ素子及びその製造方法
CN106888001A (zh) * 2017-03-08 2017-06-23 宜确半导体（苏州）有限公司 声波设备及其晶圆级封装方法

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100386849B1 (ko) * 2001-07-10 2003-06-09 엘지.필립스 엘시디 주식회사 박막 트랜지스터 표시장치의 정전방전 방지회로
KR100807484B1 (ko) * 2004-10-07 2008-02-25 삼성전기주식회사 소수성 물질층을 구비한 ｍｅｍｓ 패키지
KR100855819B1 (ko) * 2004-10-08 2008-09-01 삼성전기주식회사 금속 밀봉부재가 형성된 ｍｅｍｓ 패키지
DE102005006833B4 (de) * 2005-02-15 2017-02-23 Epcos Ag Verfahren zur Herstellung eines BAW-Bauelements und BAW-Bauelement
WO2007083432A1 (ja) * 2006-01-18 2007-07-26 Murata Manufacturing Co., Ltd. 弾性表面波装置及び弾性境界波装置
US20070251719A1 (en) * 2006-04-27 2007-11-01 Rick Sturdivant Selective, hermetically sealed microwave package apparatus and methods
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US8513789B2 (en) 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
US7829438B2 (en) 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
US7671515B2 (en) * 2006-11-07 2010-03-02 Robert Bosch, Gmbh Microelectromechanical devices and fabrication methods
US20080112037A1 (en) * 2006-11-10 2008-05-15 Spatial Photonics, Inc. Hermetic sealing of micro devices
DE102006056598B4 (de) 2006-11-30 2013-10-02 Globalfoundries Inc. Verfahren zur Herstellung eines Transistorbauelements für eine integrierte Schaltung
US7952195B2 (en) 2006-12-28 2011-05-31 Tessera, Inc. Stacked packages with bridging traces
DE102007001518B4 (de) * 2007-01-10 2016-12-15 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vorrichtung und Verfahren zum Häusen eines mikromechanischen oder mikrooptoelektronischen Systems
WO2009017758A2 (en) 2007-07-27 2009-02-05 Tessera, Inc. Reconstituted wafer stack packaging with after-applied pad extensions
CN101861646B (zh) 2007-08-03 2015-03-18 泰塞拉公司 利用再生晶圆的堆叠封装
TWI345830B (en) * 2007-08-08 2011-07-21 Xintec Inc Image sensor package and fabrication method thereof
US8043895B2 (en) 2007-08-09 2011-10-25 Tessera, Inc. Method of fabricating stacked assembly including plurality of stacked microelectronic elements
WO2009038686A2 (en) * 2007-09-14 2009-03-26 Tessera Technologies Hungary Kft. Hermetic wafer level cavity package
US7863699B2 (en) * 2008-05-21 2011-01-04 Triquint Semiconductor, Inc. Bonded wafer package module
WO2009154761A1 (en) 2008-06-16 2009-12-23 Tessera Research Llc Stacking of wafer-level chip scale packages having edge contacts
DE102008058003B4 (de) * 2008-11-19 2012-04-05 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleitermoduls und Halbleitermodul
EP2406821A2 (de) 2009-03-13 2012-01-18 Tessera, Inc. Gestapelte mikroelektronische baugruppen mit sich durch bondkontaktstellen erstreckenden durchgangslöchern
DE102011018296B4 (de) * 2010-08-25 2020-07-30 Snaptrack, Inc. Bauelement und Verfahren zum Herstellen eines Bauelements
KR20120071819A (ko) * 2010-12-23 2012-07-03 한국전자통신연구원 미세가공 소자의 진공 웨이퍼 레벨 패키지 방법
CN103415995B (zh) 2011-03-09 2016-08-17 株式会社村田制作所 电子元器件
DE112011105113B4 (de) 2011-03-28 2018-03-01 Murata Manufacturing Co., Ltd. Elektronische Komponente und Herstellungsverfahren dafür
JP2015065553A (ja) 2013-09-25 2015-04-09 株式会社東芝 接続部材、半導体デバイスおよび積層構造体
CN106888002B (zh) * 2017-03-08 2020-03-20 宜确半导体（苏州）有限公司 声波设备及其晶圆级封装方法
US11244876B2 (en) 2019-10-09 2022-02-08 Microchip Technology Inc. Packaged semiconductor die with micro-cavity

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5300812A (en) * 1992-12-09 1994-04-05 General Electric Company Plasticized polyetherimide adhesive composition and usage
US5334874A (en) * 1991-09-13 1994-08-02 Metzler Richard A Electronic device package
US5987732A (en) * 1998-08-20 1999-11-23 Trw Inc. Method of making compact integrated microwave assembly system
WO2000035085A1 (fr) * 1998-12-08 2000-06-15 Thomson-Csf Composant a ondes de surface encapsule et procede de fabrication collective
WO2002103784A1 (en) * 2001-06-16 2002-12-27 Oticon A/S Method for producing miniature amplifier and signal processing unit
DE10136743A1 (de) * 2001-07-27 2003-02-13 Epcos Ag Verfahren zur hermetischen Verkapselung eines Bauelementes

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3615913A (en) * 1968-11-08 1971-10-26 Westinghouse Electric Corp Polyimide and polyamide-polyimide as a semiconductor surface passivator and protectant coating
US4040874A (en) * 1975-08-04 1977-08-09 General Electric Company Semiconductor element having a polymeric protective coating and glass coating overlay
KR100648751B1 (ko) 1994-05-02 2007-03-02 지멘스 마츠시타 컴포넌츠 게엠베하 운트 콤파니 카게 전자부품용밀봉장치
JP3265889B2 (ja) * 1995-02-03 2002-03-18 松下電器産業株式会社 表面弾性波装置及びその製造方法
US5750926A (en) * 1995-08-16 1998-05-12 Alfred E. Mann Foundation For Scientific Research Hermetically sealed electrical feedthrough for use with implantable electronic devices
IL133453A0 (en) 1999-12-10 2001-04-30 Shellcase Ltd Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
DE10006446A1 (de) 2000-02-14 2001-08-23 Epcos Ag Verkapselung für ein elektrisches Bauelement und Verfahren zur Herstellung

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5334874A (en) * 1991-09-13 1994-08-02 Metzler Richard A Electronic device package
US5300812A (en) * 1992-12-09 1994-04-05 General Electric Company Plasticized polyetherimide adhesive composition and usage
US5987732A (en) * 1998-08-20 1999-11-23 Trw Inc. Method of making compact integrated microwave assembly system
WO2000035085A1 (fr) * 1998-12-08 2000-06-15 Thomson-Csf Composant a ondes de surface encapsule et procede de fabrication collective
WO2002103784A1 (en) * 2001-06-16 2002-12-27 Oticon A/S Method for producing miniature amplifier and signal processing unit
DE10136743A1 (de) * 2001-07-27 2003-02-13 Epcos Ag Verfahren zur hermetischen Verkapselung eines Bauelementes

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7422962B2 (en) * 2004-10-27 2008-09-09 Hewlett-Packard Development Company, L.P. Method of singulating electronic devices
US8294535B2 (en) 2005-06-07 2012-10-23 Epcos Ag Electrical component and production method
WO2006131216A1 (de) * 2005-06-07 2006-12-14 Epcos Ag Elektrisches bauelement und herstellungsverfahren
KR101278959B1 (ko) * 2005-06-07 2013-07-02 에프코스 아게 전기 소자 그리고 전기 소자의 제조 방법
JP2008546553A (ja) * 2005-06-21 2008-12-25 フリースケール セミコンダクター インコーポレイテッド キャップを備えたｍｅｍｓ用基板コンタクト及び同基板コンタクトをウェハレベルにて形成する方法
EP1783902A2 (de) * 2005-10-31 2007-05-09 Samsung Electronics Co., Ltd. Gehäuse auf der Waferebene für ein akustisches Oberflächenwellenbauelement und Verfahren zu dessen Herstellung
EP1783902A3 (de) * 2005-10-31 2008-01-23 Samsung Electronics Co., Ltd. Gehäuse auf der Waferebene für ein akustisches Oberflächenwellenbauelement und Verfahren zu dessen Herstellung
US7755151B2 (en) 2005-10-31 2010-07-13 Samsung Electronics Co., Ltd. Wafer level package for surface acoustic wave device and fabrication method thereof
JP2009539235A (ja) * 2006-05-30 2009-11-12 エプコス アクチエンゲゼルシャフト フリップチップ素子及びその製造方法
DE102006037587A1 (de) * 2006-08-11 2008-02-14 Advanced Chip Engineering Technology Inc. Halbleitervorrichtungs-Schutzstruktur und Verfahren zum Herstellen derselben
US8420445B2 (en) 2007-06-29 2013-04-16 Wafer-Level Packaging Portfolio Llc Method for packing semiconductor components and product produced according to the method
WO2009003565A1 (de) * 2007-06-29 2009-01-08 Schott Ag Verfahren zum verpacken von halbleiter-bauelementen und verfahrensgemäss hergestellten erzeugnis
CN106888001A (zh) * 2017-03-08 2017-06-23 宜确半导体（苏州）有限公司 声波设备及其晶圆级封装方法

Also Published As

Publication number Publication date
JP2006506805A (ja) 2006-02-23
JP4636882B2 (ja) 2011-02-23
US20060043601A1 (en) 2006-03-02
WO2004044980A3 (de) 2004-07-29
US7102224B2 (en) 2006-09-05
DE10253163A1 (de) 2004-05-27
DE10253163B4 (de) 2015-07-23

Similar Documents

Publication Publication Date Title
DE10253163B4 (de) Bauelement mit hermetischer Verkapselung und Waferscale Verfahren zur Herstellung
EP1412974B1 (de) Verfahren zur hermetischen verkapselung eines bauelementes
DE10238523B4 (de) Verkapseltes elektronisches Bauelement und Verfahren zur Herstellung
DE102005026243B4 (de) Elektrisches Bauelement und Herstellungsverfahren
DE102007058951B4 (de) MEMS Package
DE102005053767B4 (de) MEMS-Mikrofon, Verfahren zur Herstellung und Verfahren zum Einbau
DE102008025202B4 (de) Hermetisch geschlossenes Gehäuse für elektronische Bauelemente und Herstellungsverfahren
DE102011102266B4 (de) Anordnung mit einem MEMS-Bauelement mit einer PFPE Schicht und Verfahren zur Herstellung
WO2003019653A2 (de) Verfahren zum kontaktieren und gehäusen von integrierten schaltungen
WO2012079927A1 (de) Gehäustes elektrisches bauelement
WO2003032484A1 (de) Verfahren zur verkapselung eines elektrischen bauelementes und damit verkapseltes oberflächenwellenbauelement
DE19818824B4 (de) Elektronisches Bauelement und Verfahren zu dessen Herstellung
DE102011018296B4 (de) Bauelement und Verfahren zum Herstellen eines Bauelements
WO2011003732A1 (de) Elektronisches bauteil
WO2005086233A2 (de) Bauelement mit wlp-fähiger verkapselung und herstellverfahren
DE102006033701B4 (de) Herstellungsverfahren für ein elektronisches Bauelement in VQFN-Bauweise
DE10152343B4 (de) Verfahren zur Verkapselung eines elektrischen Bauelementes und verkapseltes Oberflächenwellenbauelement
WO2012013416A1 (de) Modul und herstellungsverfahren
DE10256945A1 (de) Elektronisches Bauelement mit mehreren Chips und Verfahren zur Herstellung
DE10329326B3 (de) Miniaturisiertes MEMS-Package mit Kontakten auf der Wafer-Rückseite
DE102018132644B4 (de) Mikroakustisches Gehäuse auf Waferebene und Herstellungsverfahren
DE102005029453B4 (de) Chipbauelement mit verbesserter thermischer Beständigkeit
EP3381052A1 (de) Elektrisches bauelement mit dünner lot-stopp-schicht und verfahren zu seiner herstellung
DE102015122434A1 (de) MEMS Bauelement
DE102005006833B4 (de) Verfahren zur Herstellung eines BAW-Bauelements und BAW-Bauelement

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): JP US

ENP Entry into the national phase

Ref document number: 2006043601

Country of ref document: US

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 10527932

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2004550698

Country of ref document: JP

WWP Wipo information: published in national office

Ref document number: 10527932

Country of ref document: US