DE10152343B4 - Verfahren zur Verkapselung eines elektrischen Bauelementes und verkapseltes Oberflächenwellenbauelement - Google Patents

Verfahren zur Verkapselung eines elektrischen Bauelementes und verkapseltes Oberflächenwellenbauelement Download PDF

Info

Publication number
DE10152343B4
DE10152343B4 DE10152343A DE10152343A DE10152343B4 DE 10152343 B4 DE10152343 B4 DE 10152343B4 DE 10152343 A DE10152343 A DE 10152343A DE 10152343 A DE10152343 A DE 10152343A DE 10152343 B4 DE10152343 B4 DE 10152343B4
Authority
DE
Germany
Prior art keywords
carrier
chip
film
component
plastic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10152343A
Other languages
English (en)
Other versions
DE10152343A1 (de
Inventor
Alois 81549 Stelzl
Hans 81737 Krüger
Gregor Dr. 80689 Feiertag
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SnapTrack Inc
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Priority to DE10152343A priority Critical patent/DE10152343B4/de
Priority to CNB028191307A priority patent/CN100557967C/zh
Priority to PCT/DE2002/002886 priority patent/WO2003032484A1/de
Priority to US10/491,056 priority patent/US7094626B2/en
Priority to JP2003535326A priority patent/JP2005505939A/ja
Publication of DE10152343A1 publication Critical patent/DE10152343A1/de
Priority to US11/485,049 priority patent/US7518201B2/en
Application granted granted Critical
Publication of DE10152343B4 publication Critical patent/DE10152343B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/05Holders; Supports
    • H03H9/10Mounting in enclosures
    • H03H9/1064Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1078Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a foil covering the non-active sides of the SAW device
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/05Holders; Supports
    • H03H9/058Holders; Supports for surface acoustic wave devices
    • H03H9/059Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/05Holders; Supports
    • H03H9/10Mounting in enclosures
    • H03H9/1064Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1085Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a non-uniform sealing mass covering the non-active sides of the BAW device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

Verfahren zur Verkapselung eines elektrischen Bauelements, welches einen Chip umfaßt, der auf der Vorderseite Bauelementstrukturen aufweist – bei dem das Bauelement in Flip Chip Technik auf die Oberfläche eines Trägers montiert und mit dort vorhandenen elektrischen Anschlußflächen verbunden wird, so daß die Vorderseite des Chips zum Träger weist und im Abstand zu diesem angeordnet ist, – bei dem ganzflächig auf die mit dem aufmontierten Chip versehene Oberfläche des Trägers eine Folie auflaminiert wird, – bei dem eine Kunststoffmasse in flüssiger Form das Bauelement umgebend auf den Träger aufgebracht und gehärtet wird – bei dem die Kunststoffmasse nach dem Härten ringförmig um den Chip herum eingesägt und dort die Oberfläche des Trägers frei gelegt wird.

Description

  • Ein Verfahren zur hermetischen Verkapselung eines Bauelementes ist beispielsweise aus der WO 99/43084 A1 bekannt. Dort werden Bauelemente, insbesondere Oberflächenwellenbauelemente, auf einem mit lötbaren Anschlußflächen versehenen Träger in Flip-chip-Technik aufgebracht. Dabei ist des Bauelement über Bumps (Lotkugeln) im lichten Abstand zum Träger so auf diesem aufgelötet, daß diejenige Oberfläche mit den Bauelementstrukturen zum Träger weist. Zur hermetischen Verkapselung der auf dem Träger befindlichen Bauelemente werden diese schließlich mit einer Metallfolie oder einer metallbeschichteten Kunststoffolie auf dem Träger von der Rückseite her abgedeckt und verklebt oder laminiert. Die Folie schließt dabei zwischen den Bauelementen und rund um diese dicht mit dem Träger ab, so daß eine hermetische Verkapselung für die Bauelementstrukturen entsteht.
  • Vorgeschlagen wird auch, die Verkapselung durch Umpressen z. B. mit einem Thermoplast oder durch Vergießen, z. B. mit Epoxidharz weiter zu stabilisieren und weiter hermetisch abzudichten. Anschließend können die Bauelemente durch Auftrennen der Trägerplatte vereinzelt werden.
  • Aus der EP 1 093 159 A1 ist ein Verfahren zur Verkapselung eines elektrischen Bauelementes mittels einer Laminatfolie und einer aufgebrachten Kunststoffmasse bekannt. Eine Laminatverkapselung ist auch aus der US 6 329 739 B1 bekannt. Aus der EP 0 794 616 A2 ist ein mit einem Harz verkapseltes elektronisches Bauelement bekannt.
  • Es hat sich herausgestellt, daß die Verwendung einer Metallfolie ebenso wie die Verwendung einer metallbeschichteten Kunststoffolie zur direkten Aufbringung auf die Rückseite eines Bauelementes mit Problemen behaftet ist und Bauelemente erzeugen kann, deren hermetische Abdichtung unbefriedigend ist. Des Weiteren ergeben sich Probleme beim Laminierprozeß, da insbesondere bei Oberflächenwellenbauelementen die Bauelementchips scharfkantig sind, so daß zum Herstellen einer hermetisch dichten Verkapselung sowohl an die Folie als auch an den Laminierprozeß hohe Ansprüche zu stellen sind. Insbesondere ist das Verfahren bislang nur mit dicken und teuren Spezialfolien durchführbar.
  • Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zur Verkapselung eines elektrischen Bauelementes anzugeben, welches technologisch einfach durchzuführen ist und insbesondere zu einer mechanisch stabilen Verkapselung führt.
  • Diese Aufgebe wird erfindungsgemäß durch ein Verfahren nach Anspruch 1 gelöst. Vorteilhafte Ausgestaltungen der Erfindung, sowie ein Bauelement, das mit dem erfindungsgemäßen Verfahren herstellbar ist, sind weiteren Ansprüchen zu entnehmen.
  • Grundlegende Idee der Erfindung ist es, zur Verkapselung von in Flip-chip-Technik auf einem Träger montierten elektrischen Bauelementen diese zunächst mit einer Folie von der Rückseite her zu laminieren, dabei aber auf eine aufwendige Spezialfolie zu verzichten. Vielmehr wird in einem zweiten Schritt eine Kunststoffmasse in flüssiger Form so auf den Träger mit aufmontiertem Bauelement und auflaminierter Folie aufgebracht, daß zumindest ein dem Bauelementumfang folgender inniger Kontakt der Kunststoffmasse zum Bauelement bzw. zur dazwischen liegenden Folie sowie zum Träger bzw. zur dazwischen liegenden Folie hergestellt wird. Bei diesem Verfahren dient die Folie allein dazu, den Abstand zwischen dem Bauelement (Chip) und dem Träger entlang der Chipkanten so abzudichten, daß die flüssig aufgebrachte Kunststoffmasse nicht in den die Bauelementstrukturen bergenden Zwischenraum zwischen Chip und Träger eindringen kann. Die Kunststoffmasse, die als Glob Top-Abdeckung aufgebracht wird, kann dabei gleichzeitig mehrere Funktionen erfüllen. Sie fixiert das auf dem Träger aufgebrachte Bauelement, schützt dieses gegen mechanische Einwirkung und kann bereits für sich eine ausreichende Abdichtung des Bauelementes darstellen, insbesondere gegen eindringende Feuchtigkeit und/oder andere Verunreinigungen.
  • Die flüssige bis zähflüssige Kunststoffmasse wird in einer weiteren Ausgestaltung der Erfindung nach dem Härten um den Chip herum ringförmig eingesägt, bis dort die Oberfläche des Trägers freigelegt ist. Dabei wird ein ringförmiger Graben erzeugt. Das Einsägen erfolgt dabei in einem gegebenen Abstand zur Außenkante des Bauelementes, damit dort eine ausreichend breite bzw. dicke Glob-top-Abdeckung verbleibt. Durch das Freilegen des Trägers in dem Graben ist es möglich, über der Glob-top-Abdeckung zur weiteren Versiegelung des Bauelementes eine Metallschicht aufzubringen, die eine noch höhere Dichtigkeit für das Bauelement gewährleistet. Durch die ringförmig um den Chip herum freigelegte Trägeroberfläche gelingt ein dichter Abschluß der Metallschicht mit dem Träger. Auf diese Weise wird eine hermetische Verkapselung des Bauelementes erreicht, wobei die Metallschicht gleichzeitig eine HF-Abschirmung für das Bauelement zur Verfügung stellt. Diese HF-Abschirmung kann ein empfindliches Bauelement vor äußerer Strahlung schützen oder die Emission unerwünschter, hochfrequenter Strahlung aus einem mit Hochfrequenz arbeitenden Bauelement verhindern. In Abhängigkeit von dem gewünschten Zweck wird die Dicke der abzuscheidenden Metallschicht gewählt. Eine hermetische Versiegelung ist bereits mit einer dünnen geschlossenen Metallschicht möglich, während eine ausreichende HF-Abschirmung eine darüber hinausgehende Schichtdicke erfordert.
  • Auch ohne zusätzliche Metallisierung wird eine verbesserte Abdichtung des Bauelementes erreicht, wenn ein direkter Kontakt sowohl zwischen Glob-top-Abdeckung und Bauelement als auch zwischen Grob-top-Abdeckung und Träger hergestellt werden kann. Dazu wird in einer weiteren Ausgestaltung der Erfindung die Folie vor dem Aufbringen der Kunststoffmasse im Bereich eines geschlossenen Streifens rund um den Chip entfernt. Der Abstand des Streifens zum Umfang des Chips wird dabei so gewählt, daß zwischen Streifen und Chip stets ein Laminierrand verbleibt, in dem die Folie mit dem Träger verbunden ist. Nach dem Aufbringen der Glob-top-Abdeckung kann so im Bereich des umlaufenden Streifens ein inniger Kontakt der Kunststoffmasse mit dem Träger hergestellt werden. Dies führt zu einer besseren Haftung der Glob-top-Abdeckung auf dem Träger, sowie zu einer Abdichtung gegebenenfalls noch vorhandener feiner Spalte zwischen Folie und Träger. Diese können insbesondere an Stellen auftreten, wo die Folie erhabene Strukturen auf dem Träger abdeckt und ein inniger formschlüssiger Kontakt zwischen Folie, den Strukturen und dem Träger nur schwierig erreichbar ist. Die Abdichtung zwischen Glob-top Abdeckung und Folie ist dagegen bei geeigneter Materialkombination von Folie und Kunststoffmasse problemlos möglich. Ebenfalls keinerlei Probleme bereitet die Haftung der Kunststoffmasse auf der Folie.
  • In einer weiteren Ausgestaltung der Erfindung wird ohne zusätzliche Metallisierung eine weiter verbesserte Versiegelung des Bauelementes gegen das Eindringen äußerer Einflüsse erreicht, wenn zusätzlich ein direkter Kontakt von Glob-top-Abdeckung und Bauelement bzw. Chip hergestellt werden kann. Dazu wird die Folie vor dem Aufbringen der Kunststoffmasse an den Seitenwänden des Chips entfernt, beispielsweise innerhalb eines den Chip umlaufenden streifenförmigen Bereiches auf den Seitenflächen des Chips. Auf diese Weise gelingt es, nach dem Aufbringen der Kunststoffmasse eine weitere potentielle Undichtigkeit des verkapselten Bauelementes abzudichten. Sowohl die bessere Haftung als auch der formschlüssige innige Kontakt zwischen Klebstoffmasse und Chip selbst ist bezüglich der Dichtigkeit gegenüber der Verbindung zwischen Chip und Folie bevorzugt. In vorteilhafter Weise werden beide streifenförmige Strukturierungen auf dem Träger und auf den Seitenflächen des Chips eingesetzt, um die Glob-top-Abdeckung gegen Chip und Träger abzudichten.
  • Das Verfahren kann für beliebige elektrische Bauelemente eingesetzt werden, ist aber dennoch vorteilhaft für solche Bauelemente einzusetzen, die an einer Oberfläche empfindliche Bauelementstrukturen tragen. Insbesondere ist es für Bauelemente geeignet, deren Bauelementstrukturen nicht abgedeckt werden dürfen, wie dies beispielsweise bei Oberflächenwellenbauelementen und anderen mit akustischen Wellen arbeitenden Bauelementen wie FBAR Resonatoren oder BAW Bauelementen der Fall ist. Eine Abdeckung würde dort in unzulässiger bzw. nicht exakter reproduzierbarer Weise zu Veränderungen der Bauelementeigenschaften führen. Für solche Bauelemente ist daher die Flip-chip-Montagetechnik bevorzugt, bei der die Bauelementstrukturen zum Träger weisen und in dem Zwischenraum zwischen Chip und Träger sicher angeordnet sind. Mit der erfindungsgemäßen Verkapselung wird zusätzlich eine bezüglich ihrer Wirksamkeit einstellbare hermetische Abdichtung für diese Bauelemente erreicht. Flip-chip-Technik bedeutet dabei, daß das Bauelement z. B. über Bumps, also mit Hilfe von Lötverbindungen auf dem Träger aufmontiert ist. Vorzugsweise erfolgt über die Bumps gleichzeitig die elektrische Kontaktierung des Bauelementes, so daß sowohl auf dem Chip als auch auf dem Träger lötfähige elektrische Anschlußflächen für die Bumps vorgesehen sind. Der Träger weist entsprechend Leiterbahnen auf und ist vorzugsweise zumindest zweilagig ausgebildet, wobei dann zwischen den beiden Lagen eine Verdrahtungsebene angeordnet sein kann. Elektrische Anschlüsse für das verkapselte Bauelement finden sich dann auf der nicht bestückten Unterseite des Trägers. Die unterschiedlichen Ebenen, die Leiterbahnen enthalten, sind dabei über Durchkontaktierungen miteinander verbunden. Vorzugsweise weist ein erfindungsgemäß verkapseltes Bauelementes keine Durchkontaktierung auf, die in einer Linie durch sämtliche Ebenen des gesamten Trägers führen. Die Durchkontaktierungen sind daher vorzugsweise je Lage gegeneinander versetzt, so daß Undichtigkeiten über gegebenenfalls nicht vollständig geschlossene Durchkontaktierungen durch den Träger hindurch ausgeschlossen sind.
  • Für den Träger ist ein mechanisch und elektrisch angepaßtes Material oder eine Kombination solcher Materialien geeignet. Diese weisen vorzugsweise ausreichend mechanische Festigkeit auf und sind vorzugsweise hermetisch dicht gegenüber Gasen und Feuchtigkeit. Geeignete Materialien für den Träger sind beispielsweise Aluminiumoxyd, Glas, HTCC, LTCC oder organische Träger wie beispielsweise PCB oder Folienmaterialien wie Kapton® oder Mylar®. Um bei zunehmender Miniaturisierung der Bauelemente noch eine zuverlässige Kontaktierung beispielsweise mittels Bumps zu ermöglichen, ist eine LTCC-Keramik von Vorteil, die auf Grund ihres geringen Schwunds beim Brennen eine exakt vorher bestimmbare Geometrie der Metallisierungen aufweist. Träger aus organischen Materialien können zwar ebenfalls mit exakter Geometrie hergestellt werden, weisen dafür jedoch eine geringere Dichtigkeit gegenüber Umwelteinflüssen auf.
  • Gegenüber bekannten Verfahren, die hochwertige Folien zum Abdecken der Bauelemente benötigen, ist das erfindungsgemäße Verfahren mit einer Vielzahl herkömmlicher, auch dünner Folien sicher durchführbar. Es können thermoplastische oder duroplastische Folien verwendet werden. Die Folien können im B-Zustand sein, wobei eine Dicke von ca. 1–10 μm vorteilhaft ist. Eine dickere Folie ist möglich aber nicht erforderlich, würde einen höheren Aufwand zum selektiven Abtragen bei der nachfolgenden Strukturierung benötigen und zu einer stärkeren Kopplung zwischen Bauelement und Folie führen. Das ist zumindest OFW-Bauelementen und bei FBAR Resonatoren unerwünscht.
  • Als wesentliche Eigenschaft weist die Folie vorzugsweise eine Laminierfähigkeit auf, und wird daher unter gegebenenfalls einwirkender Wärmebehandlung klebrig und verformbar bzw. dehnbar. Gut geeignet sind beispielsweise Folien aus Mylar® in einer Dicke von ca. 1 μm. Zum Auflaminieren kann die Folie durch Wärmeeinwirkung erweicht und dabei in einen klebrigeren Zustand überführt werden. Möglich ist auch der Einsatz von Klebefolien, die einseitig mit einem Klebstoff oder einem entsprechend wirkenden Material beschichtet sind.
  • Das Auflaminieren erfolgt unter Druck und erhöhter Temperatur. Um einen besonders guten formschlüssigen Abschluß zwischen Folie, Träger und Bauelement zu erreichen, wird der Raum zwischen Folie und Träger evakuiert. Der normale Luftdruck oberhalb der Folie reicht aus, diese dicht auf den Träger samt dem darauf montierten Bauelement anzudrücken. Für das Verfahren ist es dabei unkritisch, wenn an gegebenenfalls scharfkantigen Chipoberflächen eine lokale Beschädigung der Folie auftritt. Diese ist für das erfindungsgemäße Verfahren unbedenklich, da die Abdichtung unabhängig von der dicht aufsitzenden Folie erreicht wird. Das allein mit pneumatischem Über- und Unterdruck arbeitende Laminierverfahren kann durch IR-Strahler unterstützt werden, so daß das gesamte Laminierverfahren nahezu kontaktlos durchgeführt werden kann.
  • Nach dem Laminieren kann unmittelbar das Aufbringen der Kunststoffmasse zur Erzeugung einer Glob-top-Abdeckung erfolgen. Die Kunststoffmasse wird dabei in flüssiger Form appliziert, wobei die gewünschte Viskosität durch Erhitzen auf eine geeignete Temperatur erreicht wird. Das Aufbringen kann mit einem einfachen Dispenser erfolgen, beispielsweise durch Auftropfen oder Aufgießen. Sofern ein Verlaufen der Kunststoffmasse auf Grund einer geeigneten höheren Viskosität verhindert werden kann, genügt das Aufbringen der Kunststoffmasse rund um den Chip herum, so daß er an Chipaußenkanten und Träger formschlüssig anliegt, gegebenenfalls natürlich formschlüssig mit der zwischen angeordneter Folie.
  • In einer bevorzugten Ausführungsform der Erfindung werden mehrere Bauelemente auf dem gleichen Träger moniert und nach Fertigstellung der Verkapselung durch Auftrennen des Trägers vereinzelt. In diesem Fall kann das Aufbringen der Kunststoffmasse ganzflächig bis zu einer gewünschten Höhe erfolgen. Minimalhöhe für die Glob-top-Abdeckung ist dabei der Abstand zwischen Träger und Chip zuzüglich einem Sicherheitsbereich, in dem die Glob-top-Abdeckung mit dem Chip überlappt. Möglich und vorteilhaft ist es auch, die Glob-top-Abdeckung bis zu einer Höhe der Chipoberkante oder leicht darüber aufzubringen.
  • Neben dem Ausbringen der Kunststoffmasse auf eine unstrukturierte, ganzflächig aufliegende Folie ist es wie oben bereits erwähnt auch möglich, die Folie so zu strukturieren, daß in gewünschten Teilbereichen die Oberfläche von Chip und Träger freigelegt wird. Die Strukturierung erfolgt dabei vorzugsweise so, daß die Folie zumindest im Bereich zweier oben bereits erwähnter Streifen entfernt wird. Dies kann beispielsweise mit einem Laser erfolgen. Dabei kann der Laser den gewünschten Strukturierungslinien folgend über den Träger bzw. die Folie geführt werden. Neben dem streifenförmigen Entfernen von Folienbereichen ist es auch möglich, weitere Folienbereiche zu entfernen, beispielsweise auf der Rückseite des Chips außerhalb des äußeren rahmenförmig um den Chip geschlossenen Streifens. Wichtig ist dabei stets, daß der lichte Abstand zwischen den Chipunterkanten und dem Träger von einem Folienstreifen verschlossen bleibt, der sowohl am Chip als auch auf dem Träger einen ausreichend breiten Laminierrand aufweist. Dazu ist es beispielsweise auch möglich, eine Folie zu verwenden, die mit Hilfe einer Bestrahlung in ein chemisch und physikalisch stabilere Form überführt wird, beispielsweise in der Art eines Fotolacks. Auf diese Weise kann eine ganzflächig auflaminierte Folie in dem Bereich durch Strahlung gehärtet werden, der später auf dem Bauelement bzw. der Anordnung von Bauelement und Träger verbleiben soll. Die übrig nicht gehärteten Bereiche können dann im einem zweiten Schritt entfernt werden, beispielsweise mit Hilfe eines Plasmas, insbesondere eines sauerstoffhaltigen Plasmas. Auch im Falle der strukturierten Folie wird anschließend die Kunststoffmasse wie beschrieben aufgebracht. Durch den durch die Strukturierung möglichen direkten Kontakt zwischen Kunststoffmasse und Chip und Kunststoffmasse und Träger wird diese wie ein dicht anliegender und selbstklebender Dichtungsring.
  • Vorzugsweise wird als Kunststoffmasse ein thermisch härtbares Reaktionsharz aufgebracht, beispielsweise ein Epoxidharz. Neben einer ausreichenden mechanischen Festigkeit ist die Kunststoffmasse vorzugsweise so optimiert, daß deren thermisches Ausdehnungsverhalten an das denjenigen der Bump-Verbindungen angepaßt ist und vorzugsweise annähernd übereinstimmt. Auf diese Weise wird gewährleistet, daß es bei Temperaturschwankungen nicht zu Spannungen auf Grund von unterschiedlichen thermischen Ausdehnungen kommen kann, so daß weder die Glob-top-Abdeckmasse noch die Bumpverbindungen dabei belastet werden. Die Anpassung des Ausdehnungskoeffizienten erfolgt vorzugsweise mit Hilfe anorganischer Füllstoffe, mit denen sich die gehärtete Reaktionsharzmasse beispielsweise auf einen thermischen Ausdehnungskoeffizienten von ca. 22 ppm/K einstellen läßt. Dies entspricht exakt dem Ausdehnungskoeffizienten, den ein bekanntes und für Bumpverbindungen verwendetes Material aufweist.
  • Nach dem Härten der Kunststoffmasse wird die Glob-top-Abdeckung rund um den oder die Chips herum eingesägt, wobei die Oberfläche der Folie oder die Trägeroberfläche freigelegt wird. Das Einsägen erfolgt so, daß ein ausreichend breiter mit dem Träger bzw. der darauf angeordneten Folie abschließender Glob-top-Rand um den Chip herum verbleibt. Sofern nur die Folie freigelegt wird, kann diese in einem zusätzlichen Schritt, beispielsweise durch Einwirkung eines Plasmas entfernt werden. Möglich ist es auch, das Einsägen bis in den Träger hinein vorzunehmen. Mit dem Einsägen kann einerseits die Vereinzelung von mehreren im Nutzen auf einem gemeinsamen Träger montierter Bauelemente unterstützt werden. Die Freilegung der Oberfläche des Trägers in den Einsägungen kann jedoch auch zum Herstellen eines dichten Kontaktes mit einer weiteren Abdeckschicht genützt werden, insbesondere der bereits genannten Metallisierung.
  • Die Metallisierung kann dabei in mehreren Stufen und entsprechend unterschiedlichen Verfahren erzeugt werden. Eine Grundmetallisierung zur Unterstützung der Haftung kann in geringer Schichtdicke beispielsweise durch Sputtern erzeugt werden. Dazu sind beispielsweise Nickel und Chrom geeignet. Die Grundmetallisierung kann auch durch stromlose Abscheidung erfolgen, beispielsweise aus einem geeigneten kupferhaltigen Bad. Die Verstärkung der Grundmetallisierung bis hin zur gewünschten Dicke erfolgt dann vorzugsweise in einem galvanischen Prozeß, kann aber ebenfalls stromlos durchgeführt werden. Zur Aufdickung der Grundmetallisierung ist insbesondere Kupfer geeignet. Eine abschließende Metallschicht kann zum Erzeugen einer Lötbarkeit oder einer Oxydationsbeständigkeit aufgebracht werden, beispielsweise eine Deckschicht aus Nickel oder Gold. Alternativ können auch andere Metallisierungsverfahren verwendet werden. Nickel oder ein anderes magnetisches Metall wird insbesondere dann eingesetzt, wenn mit der Bauelement-Abdeckung gleichzeitig eine Abschirmung gegen elektromagnetische Felder erzielt werden soll. In einer weiteren Ausgestaltung der Erfindung wird eine elektrisch leitfähige Glob-top-Abdeckung verwendet, welche beispielsweise leitfähige Partikel enthält. Auf dieser Abdeckung kann nun direkt die galvanische Abscheidung eines für die Metallisierung geeigneten Metalles erfolgen, so daß hier keine zweistufige Metallisierung erfolgen muß.
  • Die Metallisierung kann wie erwähnt zur HF-Abstimmung dienen. Dazu ist es vorteilhaft, die Metallisierung mit einem Masseanschluß auf der Rückseite des Chips oder auf der Oberfläche des Trägers zu verbinden. Vorzugsweise wird dazu beim Einsägen eine elektrische Anschlußfläche auf dem Träger freigelegt, die mit der Metallisierung kontaktiert werden kann.
  • Sofern parallel mehrere Bauelemente auf einem gemeinsamen Träger montiert und verkapselt sind, können diese in dieser Phase nun vereinzelt werden. Möglich ist es jedoch auch, das erfindungsgemäße Verfahren zur Verkapselung mehrerer gegebenenfalls unterschiedlicher Bauelemente auf einem gemeinsamen Träger zu verwenden, die anschließend auf dem Träger verbleiben können und beispielsweise ein Modul darstellen. Das erfindungsgemäße Verfahren zeichnet sich neben seiner vereinfachten kostengünstigen Durchführung auch durch eine geringe Bauhöhe aus, da die durch die Erfindung gewährleistete Dichtigkeit und mechanische Festigkeit bereits mit einer geringen Höhe an Glob-top-Abdeckung erreicht wird. In bekannten Verfahren wird die Verkapselung beispielsweise durch Umspritzen mit einem Thermoplasten vervollständigt, was zu wesentlich höheren Bauhöhen führt.
  • Im folgenden wird die Erfindung an Hand von Ausführungsbeispielen und der zugehörigen Figuren näher erläutert.
  • Die 1 bis 8 zeigen dabei an Hand schematischer Querschnitte verschiedene Verfahrensstufen des erfindungsgemäßen Verkapselungsverfahrens bzw. verschiedene Variationsmöglichkeiten des Verfahrens.
  • Ausgegangen wird von einem Träger T, der hier zweischichtig mit den Teilschichten T1 und T2 ausgebildet ist. Auf der Oberfläche des Trägers befinden sich Anschlußmetallisierungen A zum Verbinden mit den Bauelementstrukturen, während sich auf der Unterseite des Trägers lötbare Anschlußflächen L befinden, die zur Kontaktierung mit einer externen Schaltungsumgebung geeignet sind. Zwischen den Teilschichten T1 und T2 ist eine Verdrahtungsebene V angeordnet, während die unterschiedlichen Metallisierungsebenen durch Durchkontaktierungen T1 und T2 verbunden sind.
  • 2: Mit Hilfe von Bumps wird nun ein Bauelement (Chip) in Flip-Chip-Montage auf dem Träger T aufgelötet. Mit Hilfe der Bump-Verbindungen B werden gleichzeitige Bauelementstrukturen BS auf der Vorderseite des Chips C elektrisch mit den Anschlußmetallisierungen A auf dem Träger T kontaktiert.
  • 3: Auf die gesamte Oberfläche des Trägers T und des Chips C wird nun eine Folie F so auflaminiert, daß sie dicht sowohl auf Seitenwänden als auch auf der Rückseite des Chips C aufliegt. Die Bauelementstrukturen BS sind auf diese Weise in einem Hohlraum H angeordnet, der im wesentlichen von der Oberfläche des Trägers T der Vorderseite des Chips C und an der seitlichen Begrenzung von der Folie F gebildet wird.
  • 4: Über die gesamte Anordnung wird nun eine Kunststoffmasse zur Ausbildung einer Glob-top-Abdeckung G aufgebracht, für die eine Füllhöhe über der Oberfläche des Trägers T gewählt wird, die bis über die Oberkante des Chips reicht. Möglich sind jedoch auch geringere Füllhöhen.
  • 5 zeigt eine Strukturierungsmöglichkeit der Folie F vor dem Aufbringen der Kunststoffmasse. In einem ersten Streifen ST im Abstand zum Chip C wird dabei die Folie F rahmenförmig rund um den Chip, dessen Außenkante folgend entfernt, beispielsweise mittels eines Lasers. Eine zweite wahlweise vorzunehmende Strukturierungslinie SC befindet sich an den Seitenwänden des Chips. Auch hier wird in einem den gesamten Chip C umlaufenden Streifen die Folie F entfernt. Die zweite Strukturierungslinie SC kann auch die Rückseite des Chips mit umfassen oder ausschließlich auf der Chiprückseite verlaufen. Alternativ wird ggf. ausschließlich die gesamte Chiprückseite freigelegt. Anschließend wird die Glob-top-Abdeckung G so aufgebracht, daß sie zumindest im Bereich der Strukturierungsstreifen SC mit dem Chip C und im Bereich der Strukturierungsstreifen ST mit der Oberfläche des Trägers T in Kontakt steht. Alternativ kann anstelle der Glob-top-Abdeckung G auch eine Metallisisierung direkt auf die in 5 dargestellte oder alternativ auch auf der Rückseite strukturierte Anordnung aufgebracht werden.
  • 8 zeigt eine weitere Strukturierungsmöglichkeit der Folie F, bei der die gesamte Folie bis auf einen Streifen geeigneter Breite soweit entfernt wird, daß der Hohlraum H verschlossen bleibt und ein Eindringen von Kunststoffmasse während der späteren Abdeckung verhindert wird. Alternativ zur Abdeckung mit Kunststoffmasse (z. B. Globe-top Abdeckung) kann über der in 8 dargestellten Anordnung direkt eine Metallisierung aufgebracht werden.
  • 6: Nach dem vorzugsweise thermischen Aushärten der Glob-top-Masse G wird in einem weiteren Strukturierungsschritt die Oberfläche des Trägers T im Bereich der Strukturierungslinien SL freigelegt, beispielsweise durch Einsägen der Glob-top-Masse G. Die Strukturierungslinie SL ist dabei vorzugsweise so gewählt, daß sie vom Chip C weiter entfernt ist, als die Strukturierungslinie ST. Auf diese Weise ist gewährleistet, daß auch nach dem Einsägen ausreichend Grenzfläche zwischen Glob-top-Abdeckung G und der Oberfläche des Trägers T verbleibt. 6 zeigt die Anordnung nach dem Einsägen.
  • Anschließend kann ganzflächig eine Metallisierung M aufgebracht werden, beispielsweise in einer Schichtdicke von 10 μm. Die Metallisierung M schließt dabei im Bereich der Strukturierungslinie SL mit der Oberfläche des Trägers T ab. Da die Strukturierungslinie SL rahmenförmig um den Chip C geschlossen ist, entsteht so eine allseitig geschlossene metallische Abdeckung, die rundum mit dem Träger T abschließt. Sie liegt dicht auf der Glob-top-Masse auf, sofern die Füllhöhe bis über die Rückseite des Chips gewählt ist. Bei niedrigeren Füllhöhen an Glob-top-Masse G kann die Metallisierung M auch auf der Folie F aufliegen oder im Fall einer Strukturierung gemäß 8 auch auf der Rückseite des Chips C.
  • Eine weitere Ausgestaltung der Erfindung ist in 7 dargestellt. Zur Verbesserung der HF-Abschirmung der Metallisierung M wird diese elektrisch mit Masse verbunden. Dazu wird auf der Oberfläche des Trägers T ein Masseanschluß MA geschaffen, der über eine Durchkontaktierung D3 mit einer Verdrahtungsebene im Inneren des mehrschichtigen Trägers T und durch eine weiter Durchkontaktierung mit einem äußeren Lötanschluß L verbunden ist. Vorzugsweise wird bei dieser Ausführungsform die Durchkontaktierung D3 so ausgeführt, daß sie entweder innerhalb des Hohlraums H zwischen Chipvorderseite und Trägeroberfläche erfolgt, oder in einem Laminierbereich der Folie F, der auch nach dem Entfernen der Folie im Bereich der Strukturierungslinie ST von einem verbleibenden auf dem Träger T auflaminierten Folienstreifen überdeckt bleibt. Auf diese Weise wird ein Eindringen der Kunststoffmasse für die Glob-top-Abdeckung G in die Durchkontaktierung D3 verändert.

Claims (23)

  1. Verfahren zur Verkapselung eines elektrischen Bauelements, welches einen Chip umfaßt, der auf der Vorderseite Bauelementstrukturen aufweist – bei dem das Bauelement in Flip Chip Technik auf die Oberfläche eines Trägers montiert und mit dort vorhandenen elektrischen Anschlußflächen verbunden wird, so daß die Vorderseite des Chips zum Träger weist und im Abstand zu diesem angeordnet ist, – bei dem ganzflächig auf die mit dem aufmontierten Chip versehene Oberfläche des Trägers eine Folie auflaminiert wird, – bei dem eine Kunststoffmasse in flüssiger Form das Bauelement umgebend auf den Träger aufgebracht und gehärtet wird – bei dem die Kunststoffmasse nach dem Härten ringförmig um den Chip herum eingesägt und dort die Oberfläche des Trägers frei gelegt wird.
  2. Verfahren nach Anspruch 1, bei dem vor dem Aufbringen der Kunststoffmasse die Folie im laminierten Bereich auf dem Träger im Bereich eines ersten Streifens rund um den Chip entfernt wird.
  3. Verfahren nach einem der Ansprüche 1 oder 2, bei dem die Folie auf den Seitenflächen des Chips in einem zweiten, dem vollen Umfang des Chips folgenden Streifen vor dem Aufbringen der Kunststoffmasse entfernt wird und die Kunststoffmasse dann so aufgebracht wird, daß sie im Bereich des zweiten Streifens umlaufend am Chip anliegt und mit diesem dicht abschließt.
  4. Verfahren nach einem der Ansprüche 1 bis 3, bei dem nach dem Einsägen der gehärteten Kunststoffmasse die gesamte Oberfläche des Trägers mit dem erzeugten Aufbau metallisiert wird.
  5. Verfahren nach einem der Ansprüche 1 bis 4, bei dem nach dem Einsägen der Kunststoffmasse die Folie in sämtlichen nicht von der Kunststoffmasse abgedeckten Bereichen entfernt wird.
  6. Verfahren nach einem der Ansprüche 3 bis 5, bei dem das Entfernen der Folie im Bereich des ersten oder der beiden Streifen mit einem Laser erfolgt.
  7. Verfahren nach einem der Ansprüche 1 bis 5, – bei dem eine Folie verwendet wird, die sich durch Einwirken eines Lasers härten läßt, – bei dem die Folie nach dem Auflaminieren in einem Bereich, dessen innerer Rand umlaufend dicht am Chip, und dessen äußerer Rand dicht am Träger aufliegt, mit einem Laser gehärtet wird – bei dem die nicht gehärteten Bereiche der Folie vor dem Aufbringen der Kunststoffmasse in einem Plasmaprozeß entfernt werden.
  8. Verfahren nach einem der Ansprüche 1 bis 7, bei dem das Auflaminieren unter Erweichen der Folie bei erhöhter Temperatur erfolgt und durch Evakuieren des Raums zwischen Träger und Folie unterstützt wird.
  9. Verfahren nach einem der Ansprüche 1 bis 8, bei dem eine Folie in einer Dicke von 1 bis 10 μm verwendet wird.
  10. Verfahren nach einem der Ansprüche 4 bis 8, bei dem die Metallisierung in zwei Stufen erfolgt, wobei zunächst eine Grundmetallisierung durch Sputtern erzeugt wird, die anschließend in einem zweiten davon unterschiedlichen Prozeß verstärkt wird.
  11. Verfahren nach Anspruch 10, bei dem das Verstärken der Grundmetallisierung durch einen galvanischen Prozeß erfolgt.
  12. Verfahren nach einem der Ansprüche 1 bis 11, bei dem als Kunststoffmasse ein gegebenenfalls gefülltes Epoxidharz verwendet wird.
  13. Verfahren nach einem der Ansprüche 1 bis 12, bei dem als Träger eine LTCC Keramik verwendet wird.
  14. Verfahren nach einem der Ansprüche 1 bis 13, bei dem der erste Streifen, in dem die Folie entfernt wird, so plaziert wird, daß im Träger vorhandene offene Durchkontaktierungen von der Folie verschlossen bleiben und ein Eindringen der Kunststoffmasse verhindert wird.
  15. Verfahren nach einem der Ansprüche 1 bis 14, bei dem die Kunststoffmasse ganzflächig in einer solchen Höhe aufgebracht wird, daß auch die Rückseite des Chips bedeckt ist.
  16. Verfahren nach einem der Ansprüche 1 bis 15, bei dem auf dem Träger Abstandsstrukturen für den Chip angeordnet werden, die den Abstand der Chipvorderseite vom Träger gewährleisten, und bei dem der Chip auf den Abstandsstrukturen aufliegend mit Hilfe von Bumps auf dem Träger befestigt wird.
  17. Verfahren nach Anspruch 16, bei dem als Abstandsstruktur eine geschlossene rahmenförmige, die Bauelementstrukturen umschließende Rahmenstruktur aus Kunststoff auf dem Substrat erzeugt wird.
  18. Mit akustischen Wellen arbeitendes Bauelement, insbesondere Oberflächenwellen-Bauelement, FBAR Resonator, BAW Resonator oder aus solchen Resonatoren bestehendes Filter, welches in Flip-Chip Anordnung mittels Bump-Verbindungen auf einem Träger in lichtem Abstand zu diesem montiert ist, bei dem zumindest der Zwischenraum zwischen Bauelement und Träger im Bereich der unteren Bauelementkante mit einer Folie verschlossen ist, bei dem zumindest um das Bauelement herum eine Kunststoffmasse als Glob Top Abdeckung bis zu einer gegebenen Höhe aufgebracht ist, bei dem die Kunststoffmasse entlang eines das Bauelement umschließenden Streifens durch Einsägen bis auf die Oberfläche des Trägers entfernt ist.
  19. Bauelement nach Anspruch 18, bei dem direkt über der Folie eine Metallisierung in Form einer dünnen Metallschicht angeordnet ist.
  20. Bauelement nach Anspruch 18 oder 19, bei dem ganzflächig über dem Bauelement, die Kunststoffmasse überdeckend eine Metallschicht aufgebracht ist, die im Bereich des Streifens mit der Oberfläche des Trägers abschließt.
  21. Bauelement nach einem der Ansprüche 18 bis 20, bei dem die Kunststoffmasse beiderseits eines das Bauelement umschließenden streifenförmigen Folienabschnitts einerseits mit der Oberfläche des Bauelement andererseits mit der Oberfläche des Trägers abschließt.
  22. Bauelement nach einem der Ansprüche 18 bis 21, bei dem der thermische Ausdehnungskoefizient der Kunststoffmasse an denjenigen des Materials der Bump-Verbindungen angepaßt ist.
  23. Bauelement nach Anspruch 22, bei dem die Glob Top Abdeckung eine mit einem anorganischen Füllstoff gefüllte Kunststoffmasse umfaßt.
DE10152343A 2001-09-28 2001-10-24 Verfahren zur Verkapselung eines elektrischen Bauelementes und verkapseltes Oberflächenwellenbauelement Expired - Fee Related DE10152343B4 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE10152343A DE10152343B4 (de) 2001-10-24 2001-10-24 Verfahren zur Verkapselung eines elektrischen Bauelementes und verkapseltes Oberflächenwellenbauelement
CNB028191307A CN100557967C (zh) 2001-09-28 2002-08-06 封装电构件的方法和由此封装的表面波构件
PCT/DE2002/002886 WO2003032484A1 (de) 2001-09-28 2002-08-06 Verfahren zur verkapselung eines elektrischen bauelementes und damit verkapseltes oberflächenwellenbauelement
US10/491,056 US7094626B2 (en) 2001-09-28 2002-08-06 Method for encapsulating an electrical component
JP2003535326A JP2005505939A (ja) 2001-09-28 2002-08-06 電気的な素子のカプセル化方法およびこれによりカプセル化された表面弾性波素子
US11/485,049 US7518201B2 (en) 2001-09-28 2006-07-12 Method for encapsulating an electrical component, and surface acoustic wave device encapsulated using said method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10152343A DE10152343B4 (de) 2001-10-24 2001-10-24 Verfahren zur Verkapselung eines elektrischen Bauelementes und verkapseltes Oberflächenwellenbauelement

Publications (2)

Publication Number Publication Date
DE10152343A1 DE10152343A1 (de) 2003-05-08
DE10152343B4 true DE10152343B4 (de) 2011-08-11

Family

ID=7703488

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10152343A Expired - Fee Related DE10152343B4 (de) 2001-09-28 2001-10-24 Verfahren zur Verkapselung eines elektrischen Bauelementes und verkapseltes Oberflächenwellenbauelement

Country Status (1)

Country Link
DE (1) DE10152343B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013224645A1 (de) * 2013-11-29 2015-06-03 Continental Teves Ag & Co. Ohg Verfahren zum Herstellen einer elektronischen Baugruppe

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7608789B2 (en) 2004-08-12 2009-10-27 Epcos Ag Component arrangement provided with a carrier substrate
DE102013100388B4 (de) * 2013-01-15 2014-07-24 Epcos Ag Bauelement mit einer MEMS Komponente und Verfahren zur Herstellung

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0794616A2 (de) * 1996-03-08 1997-09-10 Matsushita Electric Industrial Co., Ltd. Elektronisches Bauteil und Herstellungsverfahren
DE19806818C1 (de) * 1998-02-18 1999-11-04 Siemens Matsushita Components Verfahren zur Herstellung eines elektronischen Bauelements, insbesondere eines mit akustischen Oberflächenwllen arbeitenden OFW-Bauelements
JP2000004140A (ja) * 1998-04-14 2000-01-07 Rohde & Schwarz Gmbh & Co Kg 高周波受信器用前置選択フィルタ―
JP2000004139A (ja) * 1998-06-16 2000-01-07 Oki Electric Ind Co Ltd 弾性表面波デバイスの封止構造及びその封止方法
EP1093159A1 (de) * 1999-10-15 2001-04-18 Thomson-Csf Verfahren zum Einkapseln von elektronischen Komponenten
US6329739B1 (en) * 1998-06-16 2001-12-11 Oki Electric Industry Co., Ltd. Surface-acoustic-wave device package and method for fabricating the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0794616A2 (de) * 1996-03-08 1997-09-10 Matsushita Electric Industrial Co., Ltd. Elektronisches Bauteil und Herstellungsverfahren
DE19806818C1 (de) * 1998-02-18 1999-11-04 Siemens Matsushita Components Verfahren zur Herstellung eines elektronischen Bauelements, insbesondere eines mit akustischen Oberflächenwllen arbeitenden OFW-Bauelements
JP2000004140A (ja) * 1998-04-14 2000-01-07 Rohde & Schwarz Gmbh & Co Kg 高周波受信器用前置選択フィルタ―
JP2000004139A (ja) * 1998-06-16 2000-01-07 Oki Electric Ind Co Ltd 弾性表面波デバイスの封止構造及びその封止方法
US6329739B1 (en) * 1998-06-16 2001-12-11 Oki Electric Industry Co., Ltd. Surface-acoustic-wave device package and method for fabricating the same
EP1093159A1 (de) * 1999-10-15 2001-04-18 Thomson-Csf Verfahren zum Einkapseln von elektronischen Komponenten

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013224645A1 (de) * 2013-11-29 2015-06-03 Continental Teves Ag & Co. Ohg Verfahren zum Herstellen einer elektronischen Baugruppe

Also Published As

Publication number Publication date
DE10152343A1 (de) 2003-05-08

Similar Documents

Publication Publication Date Title
DE10136743B4 (de) Verfahren zur hermetischen Verkapselung eines Bauelementes
WO2003032484A1 (de) Verfahren zur verkapselung eines elektrischen bauelementes und damit verkapseltes oberflächenwellenbauelement
DE10253163B4 (de) Bauelement mit hermetischer Verkapselung und Waferscale Verfahren zur Herstellung
EP0759231B1 (de) Verkapselung für elektronische bauelemente
DE10238523B4 (de) Verkapseltes elektronisches Bauelement und Verfahren zur Herstellung
DE69920407T2 (de) Umhülltes oberflächenwellen-bauelement und massenherstellungsverfahren
DE19941872B4 (de) Elektronikkomponente, wie z.B. ein Akustikoberflächenwellenbauelement, und Verfahren zum Herstellen derselben
DE102004040465B4 (de) Gehäuseanordnung für elektronische Bauelemente und Verfahren zum Verpacken elektronischer Bauelemente
DE10217747A1 (de) Verfahren zur Herstellung eines akustischen Oberflächenwellenfilterpakets
EP3231262B1 (de) Semiflexible leiterplatte mit eingebetteter komponente
DE19818824B4 (de) Elektronisches Bauelement und Verfahren zu dessen Herstellung
DE10043172A1 (de) Halbleiter-Baustein und Verfahren zur Herstellung desselben
EP1652232A1 (de) Multichip-Schaltungsmodul und Verfahren zur Herstellung hierzu
DE102007025992A1 (de) Verfahren zur Herstellung eines MEMS-Packages
DE10223035A1 (de) Elektronisches Bauteil mit Hohlraumgehäuse, insbesondere Hochfrequenz-Leistungsmodul
DE102004020204A1 (de) Verkapseltes elektrisches Bauelement und Verfahren zur Herstellung
DE102004039229B4 (de) Bauelement-Anordnung mit einem Trägersubstrat
EP0868744A1 (de) Verfahren zur herstellung von für eine flip- chip-montage geeigneten kontakten von elektrischen bauelementen
DE102011018296B4 (de) Bauelement und Verfahren zum Herstellen eines Bauelements
DE19542883A1 (de) Chip-Gehäusung sowie Verfahren zur Herstellung einer Chip-Gehäusung
WO2012016898A2 (de) Verfahren zur herstellung einer mehrzahl von elektronischen bauelementen mit elektromagnetischer schirmung und insbesondere mit wärmeabführung und elektronisches bauelement mit elektromagnetischer schirmung und insbesondere mit wärmeabführung
DE10152343B4 (de) Verfahren zur Verkapselung eines elektrischen Bauelementes und verkapseltes Oberflächenwellenbauelement
DE102007035181B4 (de) Verfahren zur Herstellung eines Moduls und Modul
DE10329329A1 (de) Kostengünstiges Hochfrequenz-Package
DE102004018468A1 (de) Verfahren zum strukturierten Aufbringen einer laminierbaren Folie auf ein Substrat für ein Halbleitermodul

Legal Events

Date Code Title Description
8181 Inventor (new situation)

Inventor name: FEIERTAG, GREGOR, DR., 80689 MUENCHEN, DE

Inventor name: KRUEGER, HANS, 81737 MUENCHEN, DE

Inventor name: STELZL, ALOIS, 81549 MUENCHEN, DE

8110 Request for examination paragraph 44
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20111112

R081 Change of applicant/patentee

Owner name: SNAPTRACK INC., SAN DIEGO, US

Free format text: FORMER OWNER: EPCOS AG, 81669 MUENCHEN, DE

R082 Change of representative

Representative=s name: BARDEHLE PAGENBERG PARTNERSCHAFT MBB PATENTANW, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee