DE102004040465B4 - Gehäuseanordnung für elektronische Bauelemente und Verfahren zum Verpacken elektronischer Bauelemente - Google Patents

Gehäuseanordnung für elektronische Bauelemente und Verfahren zum Verpacken elektronischer Bauelemente Download PDF

Info

Publication number
DE102004040465B4
DE102004040465B4 DE102004040465A DE102004040465A DE102004040465B4 DE 102004040465 B4 DE102004040465 B4 DE 102004040465B4 DE 102004040465 A DE102004040465 A DE 102004040465A DE 102004040465 A DE102004040465 A DE 102004040465A DE 102004040465 B4 DE102004040465 B4 DE 102004040465B4
Authority
DE
Germany
Prior art keywords
buffer layer
substrate
electronic component
edge
contact terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE102004040465A
Other languages
English (en)
Other versions
DE102004040465A1 (de
Inventor
Huang Yu-Tung
Wu Chih-Hsyong
Hsu Bade Yung-Cheng
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tai-Saw Technology Co Ltd
Tai Saw Tech Co Ltd
Original Assignee
Tai-Saw Technology Co Ltd
Tai Saw Tech Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tai-Saw Technology Co Ltd, Tai Saw Tech Co Ltd filed Critical Tai-Saw Technology Co Ltd
Publication of DE102004040465A1 publication Critical patent/DE102004040465A1/de
Application granted granted Critical
Publication of DE102004040465B4 publication Critical patent/DE102004040465B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders or supports
    • H03H9/058—Holders or supports for surface acoustic wave devices
    • H03H9/059—Holders or supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders or supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1078—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a foil covering the non-active sides of the SAW device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H01L2224/81207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Acoustics & Sound (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

Gehäuseanordnung für mindestens ein elektronisches Bauelement, mit:
– einem Substrat mit einer ersten und einer zweiten Oberfläche, wobei die erste Oberfläche mehrere erste und zweite Kontaktanschlüsse aufweist, die zweite Oberfläche mehrere Verbindungsanschlüsse aufweist und die ersten Kontaktanschlüsse mit den Verbindungsanschlüssen über Durchgangslöcher verbunden sind,
– einer elastischen Pufferschicht zwischen der ersten Substratoberfläche und elektronischen Bauelement, wobei eine Oberfläche des elektronischen Bauelementes mit Elektroden gegenüber der ersten Oberfläche des Substrats angeordnet ist, die Pufferschicht mindestens eine Öffnung aufweist, um die mehreren ersten Kontaktanschlüsse freizulassen, die Pufferschicht den Rand des elektronischen Bauelementes umgibt und die einander zugewandten Befestigungsseiten des Randes des elektronischen Bauelementes und der Pufferschicht Schultern und Ecken/Zacken aufweisen und der Rand des elektronischen Bauelementes in die Pufferschicht eingedrückt ist, womit ein verdichteter Bereich der Pufferschicht zwischen der Oberfläche des elektronischen Bauelementes und der ersten Oberfläche des Substrats gebildet ist, so daß der Zwischenraum zwischen dem Bauelement und dem...

Description

  • Hintergrund der Erfindung
  • 1. Bereich der Erfindung
  • Die Erfindung bezieht sich auf eine Gehäuseanordnung für mindestens ein elektronisches Bauelement, das mit einer Pufferschicht montiert ist, und ein Verfahren zum Verpacken elektronischer Bauelemente auf einer Packungsstruktur oder Gehäuseanordnung mit der Pufferschicht, was die Planarisierung eines Flip-Chips verbessert und negative Wirkungen während des Packungsprozesses vermindert.
  • 2. Stand der Technik
  • Bei herkömmlichen Packungstechnologien wird das Drahtbonden verwendet, was Prozesse und Vorrichtungen benutzt wie Systemträger bzw. Leiterrahmen oder ein Substrat, den Chipanschluß, das Bonden, das Umgießen mit Kunststoff, das Abgleichen und das Formen. Die gepackte integrierte Schaltung (IC) weist die Größe des Chips auf. Die E/A-Anschlüsse (Eingang/Ausgang) nehmen jedoch schnell zu, und die Entwicklungstendenz geht für elektronische Einrichtungen zur Miniaturisierung, so daß das Drahtbonden die Anforderung nicht erfüllen kann. Die verschiedenen Packungstechnologien, beispielsweise bandautomatisiertes Bonden (TAB – „Tape Automated Bonding"), Kugelgitter-Anordnung (BGA – „Ball Grid Array") oder Flip-Chip, wurden nacheinander zur Verbesserung oder zur Abhilfe der Nachteile der herkömmlichen Packungstechnologie entwickelt. Die erwähnte Flip-Chip-Technologie ist eine moderne Packungstechnologie zum Verbinden von Chip und Substrat. Während des Packungsprozesses wird der Chip „umgedreht", so daß die Anschlüsse des Chips sich mit den Anschlüssen des Substrats verbinden. Die für Flip-Chip geeigneten Substratmaterialien umfassen allgemein zum Beispiel Keramiksubstrat, Silizium-Wafer, Polymere oder Glas. Die Anwendungen hierfür sind vielfältig, zum Beispiel für Computer, PCMCIA-Karte, militärische Ausrüstung, persönliche Kommunikationen, Uhren, Armbanduhren, LCD und SAW(„surface acoustic wave")-Geräte.
  • Das Anwenden von Flip-Chip hat hauptsächlich zwei Vorteile. Zunächst kann die Signalübertragungsentfernung reduziert werden, so daß es für die Packung von Hochgeschwindigkeits einrichtungen geeignet ist. Des weiteren kann die Größe des gepackten Chips wie die Größe des Chips vor dem Packen vermindert werden, so daß es für die IC-Einrichtung geeignet ist, welcher eine kleinere Packungsgröße verlangt.
  • Obwohl die Flip-Chip-Technologie einige Vorteile aufweist, verfügt sie auch über einige inhärente Nachteile oder Grenzen. Hierzu gehören beispielsweise: Hochpräziser Zusammenbau, Aushärtezeit und niedrige Zuverlässigkeit für bestimmte Substrate. Zum Lösen und zum Verbessern dieser inhärenten Nachteile oder Grenzen wurden unterschiedliche Flip-Chip-Technologien zur Überwindung dieser inhärenten Nachteile entwickelt. Einige Flip-Chip-Technologien werden im folgenden beschrieben und zum Teil in den 1A bis 1F dargestellt.
  • In dem US-Patent 6,310,421 und der US-Anmeldung 20030009864 A1 wird eine Luftspalt-Packungstechnologie („air gap package technology") beschrieben. 1A zeigt eine Packungsstruktur, wie sie in dem US-Patent 6,310,421 offenbart ist. Die Luftspalt-Packungstechnologie bildet einen Luftspalt 117 auf einem aktiven Bereich 105 einer elektronischen Einrichtung 110 unter Luftspaltschichten 115 und 116, und dann wird der Chip auf ein Substrat 120 umgeklappt. Die hermetische Abdichtung der mittels der Luftspalt-Packungstechnologie gebildeten Struktur ist sehr gut, es werden jedoch zwei Entwicklungen benötigt, so daß der Prozeß komplizierter ist, und die Höhe der Struktur ist darüber hinaus größer.
  • Die Film-Packungstechnologie, wie sie in dem US-Patent 6,492,194 , WO 99/43084 A1 und WO 03/012856 A2 offenbart ist, wendet einen auf einer elektronischen Einrichtung und einem Substrat gebildeten Film an und drückt den Film, um diesen auf der elektronischen Einrichtung und dem Substrat fest abzulegen. 1B zeigt die Darstellung der Struktur aus WO 03/012856 A2 . Der Film 240 lagert fest auf der elektronischen Einrichtung 210 und der Struktur 220. Die hermetische Abdichtung der Struktur ist jedoch nicht ausreichend, insbesondere der Teil des Films 270 an der Seite der elektronischen Einrichtung 210 wird dick, wenn der Film 240 gedrückt wird, was in 1C gezeigt ist. Deshalb kann Gas leicht durch den Teil des Films 270 gelangen. Des weiteren bilden die Hohlräume in der Nähe des Anbringpunktes zwischen dem Teil des Films 270 Bereiche, die die hermetische Abdichtung der Struktur vermindern. Des weiteren verändern sich die Eigenschaften der Einrichtung oder die gepackte Einrichtung wird zerstört infolge von Feuchtigkeit oder dergleichen, die die gepackte Einrichtung während des oftmaligen Absenkens und Erhöhens der Temperatur angreift.
  • Deshalb muß ein weiterer Film 260 auf dem Film 240 gebildet werden, um die hermetische Abdichtung zu verbessern, wodurch die Kompliziertheit des Prozesses erhöht ist.
  • Das US-Patent 6,078,229 offenbart eine Packungsstruktur mit einem Harzfilm 330 und das Verfahren zum Herstellen derselben, wie dies in 1D gezeigt ist. Der Vorteil hiervon besteht darin, daß die Metallschicht nicht gebildet werden muß, wodurch Gewicht und Kosten vermindert sind. Der Harzfilm 330 muß jedoch mit mehreren Öffnungen zum Vermeiden einer Wiedergewinnung eines Schwingungshohlraums 317 eines Bauteils akustischer Oberflächenwellen 314 und der Bondstelle 316 gebildet werden, so daß der Prozeß eine hohe Präzision verlangt und komplizierter ist.
  • Eine andere Packungstechnologie ist die Unterfüll-Packungstechnologie. 1E zeigt die Struktur der Unterfüll-Packungstechnologie gemäß dem US-Patent 5,969,461 . Das Harz 440 fließt in den Raum zwischen der elektronischen Einrichtung 410 und dem Substrat 420 während der Zeit zwischen dem Einbringen des Harzes 440 bis zum Aushärten des Harzes 440. Deshalb wird die Steilwand 480 hinzugefügt, um ein Anhaften des Harzes 440 an dem aktiven Bereich der elektronischen Einrichtung 410 und einen Einfluß auf die Charakteristik der elektronischen Einrichtung zu vermeiden, beispielsweise ein Bauteil akustischer Oberflächenwellen. Desweiteren muß der redundante Teil des Harzes gereinigt werden. Folglich ist der Prozeß komplizierter und erhöht die Kosten.
  • In dem US-Patent 6,262,513 B1 ist die Harzkapselung-Packungstechnologie beschrieben, wie sie in 1F dargestellt ist. Eine Harzschicht 540 wird auf einer elektronischen Einrichtung 510 und dem Substrat 520 aufgebracht. Die Fließfähigkeit der Harzschicht 540 muß gering sein, um das Fließen in den Raum zwischen der elektronischen Einrichtung 510 und dem Substrat 520 und eine Beeinflussung der Eigenschaft der elektronischen Einrichtung wie bei der Unterfüll-Packungstechnologie zu vermeiden. Trotzdem hat die Harzschicht 540 das Problem einer thermischen Expansion, wenn das Harz zum Harten erwärmt wird. SiO2 wird der Harzschicht 540 hinzugefügt, um den thermischen Ausdehnungskoeffizienten zu vermindern, was jedoch zu einer Verminderung der Haftung zwischen der Harzschicht 540 und den Leitungen 590 führt, so daß die hermetische Abdichtung der Struktur unbefriedigend ist.
  • Die Dokumente US 2002/0094671 A1 und US 6,448,635 B1 beschreiben jeweils ein Verfahren zum Aufbringen eines Chips auf einem Substrat. Bei jedem der bekannten Verfahren wird der Chip zunächst auf dem Substrat angeordnet und mit diesem elektrisch verbunden. An schließend wird um den Rand des Chips auf dem Substrat ein Verkapselungsmaterial aufgetragen, um einen Bereich zwischen dem Chip und dem Substrat abzudichten.
  • Aus dem Dokument US 6,459,164 B2 geht eine Packungsanordnung für eine elektronische Einrichtung hervor, wobei die Packungsanordnung ein Substrat mit einer ersten Oberfläche mit mehreren ersten Kontaktanschlüssen, eine zweite Oberfläche mit mehreren Verbindungsanschlüssen und mehreren Durchgangslöchern, welche die mehreren ersten Kontaktanschlüsse und die mehreren Verbindungsanschlüsse verbinden, sowie zum Beispiel einen Gummiring zwischen dem Substrat und der elektronischen Einrichtung aufweist. Auch andere ähnliche Materialien können zum Abdichten verwendet werden.
  • Zusammenfassung der Erfindung
  • Bei dem beschriebenen Stand der Technik haben die Prozesse der herkömmlichen Packungstechnologien die Probleme einer hohen Komplexität und nicht befriedigender hermetischer Abdichtung. Aufgabe der Erfindung ist es, eine elastische Pufferschicht zwischen einem elektronischen Bauelement und einem Substrat zu bilden, um eine sehr gute hermetische Abdichtung zu erreichen und den Prozeß hierfür einfach zu gestalten.
  • Weiterhin soll die Pufferschicht angewendet werden, um die Ebenheit zwischen den elektronischen Bauelementen und dem Substrat zu verbessern.
  • Des weiteren soll ein Zusammendrücken in der Pufferschicht während des Packungsprozesses zum Verdichten und zum Ausdehnen einer Gasaustrittskontur angewendet werden. Deshalb wird die Gasaustrittskontur zum Leiten durch die Pufferschicht und zum Austreten entlang der Verbindungsfläche zwischen den elektronischen Bauelementen und der Pufferschicht länger und schwieriger. Folglich liefert die Erfindung eine Struktur mit guter hermetischer Abdichtung, um das verpackte Bauelement vor Angriffen durch Feuchtigkeit, Sauerstoff, Kohlendioxid oder dergleichen zu schützen.
  • Mit der Erfindung ist eine Packungsanordnung, bzw. Gehäuseanordnung für mindestens ein elektronisches Bauelement geschaffen. Die Packungsanordnung umfaßt ein Substrat und eine elastische Pufferschicht. Das Substrat hat eine erste Oberfläche mit mehreren ersten Kontaktanschlüssen und mehreren zweiten Kontaktanschlüssen, eine zweite Oberfläche mit mehreren Verbindungsanschlüssen und mehrere Durchgangslöcher, die die mehreren ersten Kontaktan schlüsse und die mehreren Verbindungsanschlüsse verbinden. Die Pufferschicht ist zwischen dem Substrat und dem elektronischen Bauelement angeordnet, und eine Oberfläche des elektronischen Bauelements weist gegenüber der ersten Oberfläche des Substrats Elektroden auf. Die Pufferschicht verfügt über mindestens eine Öffnung, um die mehreren ersten Anschlüsse freizulegen. Die Pufferschicht umgibt den Rand des elektronischen Bauelements und eine Befestigungsvorderseite des Randes des elektronischen Bauelements und Pufferschicht weisen Schultern und Ecken/Zacken auf. Der Rand des elektronischen Bauelements ist in die Pufferschicht eingedrückt, so daß der Zwischenraum zwischen Substrat und Bauelement hermetisch abgedichtet ist.
  • Die Erfindung liefert des weiteren ein Packungsverfahren für elektronische Bauelemente. Das Verfahren umfaßt die folgenden Schritte: Bilden einer Pufferschicht auf einer ersten Oberfläche eines Substrats, wobei die Pufferschicht eine erste Öffnung aufweist, um mehrere erste Kontaktanschlüsse auf der ersten Oberfläche freizulegen, wobei das Substrat die erste Oberfläche mit den mehreren ersten Kontaktanschlüssen und mehrere zweite Kontaktanschlüsse eine zweite Oberfläche mit mehreren Verbindungsanschlüssen und mehrere Durchgangslöcher aufweist, die die mehreren ersten Kontaktanschlüsse mit mehreren Verbindungsanschlüssen verbinden; und Montieren eines ersten elektronischen Bauelements auf der Pufferschicht entsprechend der ersten Öffnung, wobei eine Oberfläche des elektronischen Bauelements mit Elektroden gegenüber der ersten Oberfläche des Substrats angeordnet ist, die Pufferschicht den Rand des ersten elektronischen Bauelements umgibt und eine Befestigungsvorderseite des Randes des ersten elektronischen Bauelements und die Pufferschicht uneben sind. Das elektronische Bauelement wird in der Weise am Substrat angebracht, daß der dadurch gebildete Zwischenraum hermetisch abgedichtet ist.
  • Im Vergleich zum Stand der Technik, welcher die erwähnten Nachteile aufweist, ist bei der Erfindung eine elastische Pufferschicht zwischen dem elektronischen Bauelement und dem Substrat vorgesehen und gebildet, um die bekannten Nachteile zu überwinden. Die Pufferschicht dient nicht nur als eine Selbst-Planarisierungs-Pufferschicht zur Verbesserung der Planarisierung zwischen dem elektronischen Bauelement und dem Substrat, sondern erhöht den Luftaustrittsabstand und den Luftaustrittswiderstand, um die hermetische Abdichtung zu verbessern, und vermeidet, daß Feuchtigkeit, Sauerstoff, Kohlendioxid oder dergleichen angreifen. Darüber hinaus ist der Prozeß sehr einfach und führt so zur Verbesserung der Ausbeute.
  • Kurzbeschreibung der Zeichen
  • 1A–1F zeigen schematische Darstellungen für bekannte Packungstechnologien für ein elektronisches Bauelement;
  • 2A–2C sind schematische Darstellungen des Verfahrens nach einer bevorzugten Ausführungsform der Erfindung;
  • 3A–3E sind schematische Darstellungen eines Beispiels eines Waferniveau-Verfahrens nach der Erfindung; und
  • 4 ist eine schematische Darstellung einer anderen bevorzugten Ausführungsform der Erfindung.
  • Beschreibung der bevorzugten Ausführungsform
  • Die Komponenten der unterschiedlichen Elemente sind nicht maßstabsgerecht dargestellt. Einige Abmessungen der betroffenen Komponenten sind vergrößert, und bedeutungslose Teile sind nicht dargestellt, um eine deutlichere und kompakte Beschreibung der Erfindung zu liefern.
  • Da die herkömmliche Flip-Chip-Technologie die Probleme hoher Komplexität und unbefriedigender hermetischer Abdichtung aufweist, beschäftigt sich die Erfindung hiermit und liefert eine Packungsanordnung für ein elektronisches Bauelement mit einer Pufferschicht. Die Flip-Chip-Struktur und das Flip-Chip-Verfahren nach der Erfindung sind sehr einfach, und die hermetische Abdichtung der Packung ist auch verbessert. Darüber hinaus besteht die Flip-Chip-Technologie darin, den Chip zum Verbinden von Kontaktanschlüssen des Chips und Kontaktanschlüssen des Substrats umzuklappen. Die Planarisierung bzw. Ebenheit (zwischen dem Chip und dem Substrat) beeinflußt direkt die Ausbeute von Flip-Chip, insbesondere für Gold-Gold, und die Planarisierung muß exakter sein, wenn die Kontaktanschlüsse deutlich zunehmen. Folglich kann die Funktion einer Selbst-Planarisierung während des Verpackens mittels der elastischen Pufferschicht erreicht werden, um das Problem der Planarisierung zu vermindern. Die erwähnten Vorteile der Erfindung werden im folgenden detailliert beschrieben und illustriert.
  • Die Herstellung einer Packungsstruktur nach einer Ausführungsform des erfindungsgemäßen Verfahrens ist in den 2A bis 2C dargestellt. In 2A sind die mehreren ersten Kontakt anschlüsse 11 und die mehreren zweiten Kontaktanschlüsse 40 auf einer ersten Oberfläche eines Substrats 20, mehrere Verbindungsanschlüsse 21 sind auf einer zweiten Oberfläche des Substrats 20, und die ersten Kontaktanschlüsse 11 und die Verbindungsanschlüsse 21 sind miteinander über die Durchgangslöcher 31 verbunden. Danach wird auf dem Substrat 20 eine elastische Pufferschicht 30 gebildet, und die Pufferschicht 30 wird mit Ausnahme der zweiten Kontaktanschlüsse 40 entfernt, um die mehreren Öffnungen 90 gemäß 2B zu bilden. Der Prozeß zum Entfernen des Teils der Pufferschicht kann mittels Fotolithografie, Laser oder einer Pufferschicht 30 mit vorgeformten Öffnungen auf dem Substrat 20 ausgeführt werden. Die Dicke der Pufferschicht beträgt vorzugsweise 30–200 Mikrometer. Dann wird jedes der elektronischen Bauelemente 10 entsprechend einer der Öffnungen 90 auf der Pufferschicht montiert, und die Pufferschicht 30 unterstützt den Rand der elektronischen Bauelemente, wie dieses in 2C gezeigt ist. Schließlich wird ein Bondprozeß zum festen Bonden des elektronischen Bauelements 10 und des Substrats ausgeführt.
  • Folgend wird die Packungsstruktur nach dem vorher beschriebenen Packungsverfahren erneut detailliert beschrieben. Ein Substrat 20 verfügt über mehrere erste Kontaktanschlüsse 11, mehrere zweite Kontaktanschlüsse 40, mehrere Verbindungsanschlüsse 21 und mehrere Durchgangslöcher 31. Die mehreren ersten Kontaktanschlüsse 11 und die mehreren zweiten Kontaktanschlüsse 40 sind auf einer ersten Oberfläche des Substrats 20, die mehreren Verbindungsanschlüsse 21 sind auf einer zweiten Oberfläche des Substrats 20, und die mehreren Durchgangslöcher 31 verbinden die mehreren Kontaktanschlüsse 11 und die mehreren Verbindungsanschlüsse 21. Eine elastische Pufferschicht 30 weist mehrere Öffnungen auf, um die mehreren ersten Kontaktanschlüsse 11 freizugeben. Wenn die elektronischen Bauelemente 10 auf der Pufferschicht 30 montiert sind, entsprechen die elektronischen Bauelemente jeweils Öffnungen, und die Ränder der elektronischen Bauelemente 10 sind an der Pufferschicht 30 befestigt.
  • Wenn Gas aus dem Raum zwischen dem elektronischen Bauelement 10, dem Substrat 20, der Pufferschicht 30 und den mehreren zweiten Kontaktanschlüssen 40 austreten würde, bilden die Befestigungsflächen zwischen dem elektronischen Bauelement 10 und der Pufferschicht 30 und ein Durchgang durch die Pufferschicht 30 allgemein den Hauptaustrittsweg. Bei der Erfindung wird die elastische Pufferschicht 30 zusammengedrückt, um ihre Dichte zu erhöhen und sie entlang des Raums zwischen dem elektronischen Bauelement 10 und dem Substrat 20 auszudehnen. Deshalb wird die Dicke der Pufferschicht größer, und die Befestigungsvorderseiten sind nicht eben und weisen infolge des Drucks Ecken auf. Im Vergleich zum Stand der Technik ist bei der Erfindung folglich die hermetische Abdichtung sehr gut. Darüber hinaus kann eine Oberfläche des elektronischen Bauelements 10, die an der Pufferschicht 30 befestigt ist, als unebene Oberfläche, beispielsweise eine Oberfläche mit Zacken, aufweisen. Dadurch wird die Gasaustrittsentfernung vergrößert, um die hermetische Abdichtung zu erhöhen.
  • Der beschriebene Bondprozeß zum festen Bonden des elektronischen Bauelements 10 mit der Pufferschicht kann ein herkömmlicher Bondprozeß sein, beispielsweise Thermodruck-Bonden, Ultraschall-Bonden, Thermoschall-Bonden oder Haftbonden. Beim Bondprozeß kann eine Kraft 60 auf das elektronische Bauelement 10 angewendet werden, um die Festigkeit des Teils der Pufferschicht 30, welcher sich mit dem elektronischen Bauelement 10 verbindet, zur Verbesserung des Widerstands gegenüber Angriffen von Feuchtigkeit, Kohlendioxid oder dergleichen zu erhöhen, welche das elektronische Bauelement angreifen können oder dessen Zuverlässigkeit beeinflussen können. Darüber hinaus wird bei dem Prozeß des Zusammendrückens die Länge der Pufferschicht 30 entlang des Raum zwischen dem elektronischen Bauelement 10 und dem Substrat 20 ausgedehnt, um die Länge der Gasaustrittskontur für eine Erhöhung des Austrittswiderstands von Gas auszudehnen, welches durch die Pufferschicht 30 gelangt. Eine andere Gasaustrittskontur ist die Befestigungsseite zwischen der Pufferschicht 30 und dem elektronischen Bauelement 10. Die Befestigungsseite ist uneben und weist eine Ecke auf, und ihre Länge ist wegen des Drucks ebenfalls verlängert. Deshalb ist es für Gas schwer, durch die Befestigungsseite auszutreten. Deshalb ist die erfindungsgemäße Struktur besser als die Strukturen nach dem Stand der Technik. Vor Ort kann der Bondprozeß im Vakuum, einem speziellen Gas oder einem Gasgemisch, beispielsweise einem inerten Gas (zum Beispiel Stickstoff, Wasserstoff oder Helium) oder einem gemischten inerten Gas ausgeführt werden. Das spezielle Gas oder das Gasgemisch können einige Gase nicht enthalten, die das elektronische Bauelement angreifen oder dessen Zuverlässigkeit beeinflussen, beispielsweise Feuchtigkeit, Sauerstoff oder Kohlendioxid. Deshalb beeinflußt das innere Gas das verpackte Bauelement nicht.
  • Ein weiterer Vorteil der Pufferschicht 30 zwischen dem elektronischen Bauelement 10 besteht darin, daß die Planarisierung zwischen dem elektronischen Bauelement 10 und dem Substrat 20 verbessert werden kann. Insbesondere wenn der Bondprozeß ein Ultraschall-Bonden oder ein Thermoschall-Bonden ist, kann die elastische Pufferschicht 30 effizient die Ultraschallenergie absorbieren, die zum Rand des elektronischen Bauelements 10 übertragen wird. Die Ultraschallenergie, welche zu den leitenden Zwischenelementen 16 übertragen wird, wird von der Pufferschicht 30 jedoch nicht vermindert, so daß die Planarisierung verbessert ist, ohne das Bonden zu beeinflussen, wobei die Planarisierung insbesondere für Gold-Gold-Bonden das Hauptproblem ist. Die Erfindung wendet die Pufferschicht 30 zwischen der elektronischen Einrichtung 10 und dem Substrat 20 an, um die Funktion der Selbst-Planarisierung zu erreichen, so daß die Erfindung das Planarisierungsproblem bei bekannten Techniken überwinden kann.
  • Arten des elektronischen Bauelements 10, die mit der Erfindung genutzt werden können, sind nicht begrenzt. Beispielsweise können die Packungsanordnung und das Verfahren nach der Erfindung für RF-Komponenten, Sensoren, EPROM, CCD, Halbleiterlaser, LED, SAW oder dergleichen verwendet werden. Materialarten des Substrats 20, die mit der Erfindung genutzt werden können, sind vielfältig, beispielsweise gemeinsam gebrannte Hochtemperatur-Keramiken (HTCC) oder gemeinsam gebrannte Tieftemperatur-Keramiken (LTCC). Die bekannten Substrate, beispielsweise Siliziumwafer, Polymersubstrat, Glassubstrat, sind ebenfalls für die Erfindung geeignet. Obwohl die Pufferschicht 30 durch den Druck fest werden kann, so daß der Widerstand gegenüber Feuchtigkeit, Sauerstoff, Kohlendioxid oder dergleichen erhöht ist, kann das Material der Pufferschicht 30 mit einem hohen Widerstand gegenüber Feuchtigkeit, Sauerstoff und Kohlendioxid ausgewählt werden, um die Zuverlässigkeit der gepackten Einrichtung zu erhöhen, beispielsweise organische Verbindungen oder Polymere (zum Beispiel PET, PEN, PVC, OPP, PI). Die Pufferschicht 30 kann leitend sein, um den Erdungseffekt zu erhöhen.
  • Die Erfindung ist auch für einen Prozeß auf Wafer-Niveau geeignet, wie dies in den 3A bis 3E gezeigt ist. Nach 3 sind die mehreren ersten Kontaktanschlüsse 11 und die mehreren zweiten Kontaktanschlüsse 40 auf einer ersten Oberfläche eines Substrats 20, mehrere Verbindungsanschlüsse 21 auf einer zweiten Oberfläche des Substrats 20 und die ersten Kontaktanschlüsse 11 sowie die Verbindungsanschlüsse 21 miteinander über die Durchgangslöcher 31 verbunden. Danach wird auf dem Substrat 20 eine elastische Pufferschicht 30 gebildet, und die Pufferschicht 30 wird mit Ausnahme der zweiten Kontaktanschlüsse 40 entfernt, um die mehreren Öffnungen 90 gemäß 3B zu bilden.
  • Danach entsprechen die elektronischen Bauelemente 10 jeweils Öffnungen 90 und sind auf der Pufferschicht montiert, wie dies 3C zeigt, und die Pufferschicht 30 unterstützt die Ränder der elektronischen Bauelemente 10 gemäß 3D. Es kann mit einem Schnittprozeß zum Unterteilen der elektronischen Bauelemente 10 fortgefahren werden, wie dies 3E zeigt. Der Schnittprozeß kann ein Halbschnitt sein, um die Anforderung für folgende Prozesse zu erfüllen. Die Pufferschichten 30 in den 3D und 3E sind anders geformt als die in der 3C gezeigte Pufferschicht 30. Da in den 3D und 3E jeweils die Pufferschicht 30 an einen bestimmten Bereich hiervon einer Kraft 60 ausgesetzt worden ist, was nachfolgend erläutert wird, wird sie wie eine Schulter mit einem ersten Bereich 34 mit einer ersten Oberfläche 32, einem zweiten Bereich 35 mit einer zweiten Oberfläche 33 und einer Ecke 36. Der erste Bereich 34 hat eine erste Dichte und der zweite Bereich 35 hat eine zweite Dichte, welche größer ist, als die erste Dichte, da der zweite Bereich 35 einer Kraft 60 ausgesetzt worden ist, während der erste Bereich 34 nicht zusammengedrückt wurde. In diesem Fall bietet die Pufferschicht 30 nicht nur die vorangehend beschriebene Selbst-Planarisierungsfunktion für das elektronische Bauelement 10 am zweiten Bereich 35, sondern auch gleichzeitig die hermetische Abdichtung an dem ersten Bereich 34.
  • Eine andere bevorzugte Ausführungsform des erfindungsgemäßen Verfahrens ist in 4 gezeigt. Im Vergleich zu der vorher beschriebenen Struktur ist eine leitende Schicht 50 auf dem elektronischen Bauelement 10, der Pufferschicht 30 und den mehreren zweiten Kontaktanschlüssen 40 gebildet. Die leitende Schicht 50 erfüllt die Funktion einer Abschirmung elektromagnetischer Wellen und erhöht die hermetische Abdichtung. Ferner ist die Pufferschicht 40 in der 4 wie eine Schulter mit einem ersten Bereich 44 mit einer ersten Oberfläche 42, einem zweiten Bereich 45 mit einer zweiten Oberfläche 43 und einer Ecke 46 gebildet. Der erste Bereich 44 hat eine erste Dichte und der zweite Bereich 45 hat eine zweite Dichte, welche größer ist als die erste Dichte. In diesem Fall bietet die Pufferschicht 30 nicht nur die vorangehend beschriebene Selbst-Planarisierungsfunktion für das elektronische Bauelement 10 an dem zweiten Gereicht 45, sondern auch gleichzeitig die hermetische Abdichtung an dem ersten Bereich 44.
  • Im Vergleich zum Stand der Technik, welcher die oben beschriebenen Nachteile aufweist, sieht die Erfindung eine elastische Pufferschicht zwischen den elektronischen Bauelementen und dem Substrat vor, um die bekannten Nachteile zu überwinden. Die Pufferschicht erfüllt nicht nur die Funktion einer Selbst-Planarisierung, um die Planarisierung zwischen den elektronischen Bauelementen und dem Substrat zu verbessern, sondern vergrößert auch die Luftaustrittsentfernung und den Luftaustrittswiderstand, um die hermetische Abdichtung zu verbessern und Angriffe durch Feuchtigkeit, Sauerstoff oder Kohlendioxid zu vermeiden. Darüber hinaus ist das Verfahren sehr einfach und führt deshalb zur Verbesserung der Ausbeute.

Claims (5)

  1. Gehäuseanordnung für mindestens ein elektronisches Bauelement, mit: – einem Substrat mit einer ersten und einer zweiten Oberfläche, wobei die erste Oberfläche mehrere erste und zweite Kontaktanschlüsse aufweist, die zweite Oberfläche mehrere Verbindungsanschlüsse aufweist und die ersten Kontaktanschlüsse mit den Verbindungsanschlüssen über Durchgangslöcher verbunden sind, – einer elastischen Pufferschicht zwischen der ersten Substratoberfläche und elektronischen Bauelement, wobei eine Oberfläche des elektronischen Bauelementes mit Elektroden gegenüber der ersten Oberfläche des Substrats angeordnet ist, die Pufferschicht mindestens eine Öffnung aufweist, um die mehreren ersten Kontaktanschlüsse freizulassen, die Pufferschicht den Rand des elektronischen Bauelementes umgibt und die einander zugewandten Befestigungsseiten des Randes des elektronischen Bauelementes und der Pufferschicht Schultern und Ecken/Zacken aufweisen und der Rand des elektronischen Bauelementes in die Pufferschicht eingedrückt ist, womit ein verdichteter Bereich der Pufferschicht zwischen der Oberfläche des elektronischen Bauelementes und der ersten Oberfläche des Substrats gebildet ist, so daß der Zwischenraum zwischen dem Bauelement und dem Substrat hermetisch abgedichtet ist.
  2. Gehäuseanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Pufferschicht eine organische Filmschicht oder eine Polymerfilm-Schicht ist.
  3. Gehäuseanordnung nach Anspruch 1, dadurch gekennzeichnet, daß auf dem elektronischen Bauelement eine leitende Schicht gebildet ist.
  4. Gehäuseanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Pufferschicht einen ersten Bereich mit einer ersten Dichte und einen zweiten Bereich mit einer zweiten Dichte aufweist, wobei die erste Dichte größer ist als die zweite Dichte, der zweite Bereich der Pufferschicht den Rand des elektronischen Bauelementes abdichtet und der erste Bereich der Pufferschicht mit dem elektronischen Bauelement so konfiguriert ist, daß die Pufferschicht als ein Selbst-Planarisierungs- Puffer zwischen dem elektronischen Bauelement und dem Substrat wirkt, um die Hermetizität zu erhöhen.
  5. Verfahren zum Verpacken elektronischer Bauelemente, wobei das Verfahren die folgenden Schritte aufweist: – Bereitstellen eines Substrates mit einer ersten und einer zweiten Oberfläche, wobei die erste Oberfläche mehrere erste und zweite Kontaktanschlüsse aufweist, die zweite Oberfläche mehrere Verbindungsanschlüsse aufweist und die ersten Kontaktanschlüsse mit den Verbindungsanschlüssen über Durchgangslöcher verbunden sind; – Bilden einer elastischen Pufferschicht auf der ersten Substratoberfläche; – Bilden von mindestens einer Öffnung in der Pufferschicht, so daß die ersten Kontaktanschlüsse freiliegen und die Pufferschicht auf den zweiten Kontaktanschlüssen verbleibt; – Eindrücken mindestens eines Bauelementes in die Pufferschicht entsprechend einer der Öffnungen, wobei eine Oberfläche des Bauelementes, welche Elektroden aufweist, gegenüber der ersten Oberfläche des Substrates angeordnet ist, die Pufferschicht den Rand des elektronischen Bauelementes umgibt und die einander zugewandten Befestigungsseiten des Randes des Bauelementes und der Pufferschicht uneben sind, so daß die Pufferschicht den Zwischenraum zwischen dem Bauelement und dem Substrat hermetisch abdichtet; – Befestigen des Bauelementes am Substrat.
DE102004040465A 2003-09-24 2004-08-20 Gehäuseanordnung für elektronische Bauelemente und Verfahren zum Verpacken elektronischer Bauelemente Expired - Lifetime DE102004040465B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/671,334 2003-09-24
US10/671,334 US7239023B2 (en) 2003-09-24 2003-09-24 Package assembly for electronic device

Publications (2)

Publication Number Publication Date
DE102004040465A1 DE102004040465A1 (de) 2005-05-04
DE102004040465B4 true DE102004040465B4 (de) 2009-07-30

Family

ID=34313921

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004040465A Expired - Lifetime DE102004040465B4 (de) 2003-09-24 2004-08-20 Gehäuseanordnung für elektronische Bauelemente und Verfahren zum Verpacken elektronischer Bauelemente

Country Status (3)

Country Link
US (1) US7239023B2 (de)
CN (1) CN1300843C (de)
DE (1) DE102004040465B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8759677B2 (en) 2008-05-27 2014-06-24 Epcos Ag Hermetically sealed housing for electronic components and manufacturing method

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040019672A1 (en) * 2002-04-10 2004-01-29 Saumitra Das Method and system for managing computer systems
US7397067B2 (en) 2003-12-31 2008-07-08 Intel Corporation Microdisplay packaging system
DE102004005668B4 (de) * 2004-02-05 2021-09-16 Snaptrack, Inc. Elektrisches Bauelement und Herstellungsverfahren
KR20060115095A (ko) * 2005-05-04 2006-11-08 삼성전기주식회사 기밀특성이 우수한 표면탄성파 소자 패키지
KR100691160B1 (ko) * 2005-05-06 2007-03-09 삼성전기주식회사 적층형 표면탄성파 패키지 및 그 제조방법
US20070015300A1 (en) * 2005-07-15 2007-01-18 Yu-Chuan Liu Method for fabricating a light-emitting device
KR100722635B1 (ko) * 2005-09-27 2007-05-28 삼성전기주식회사 와이어 본딩 패드면과 볼패드면의 회로층이 다른 두께를갖는 반도체 패키지 기판 및 그 제조방법
US8283756B2 (en) * 2007-08-20 2012-10-09 Infineon Technologies Ag Electronic component with buffer layer
DE102007058951B4 (de) * 2007-12-07 2020-03-26 Snaptrack, Inc. MEMS Package
DE102008030843B4 (de) * 2008-06-30 2021-08-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronische Anordnung sowie Verfahren zur Herstellung einer optoelektronischen Anordnung
JP5537081B2 (ja) 2009-07-28 2014-07-02 浜松ホトニクス株式会社 加工対象物切断方法
US8021930B2 (en) * 2009-08-12 2011-09-20 Stats Chippac, Ltd. Semiconductor device and method of forming dam material around periphery of die to reduce warpage
US8143110B2 (en) * 2009-12-23 2012-03-27 Intel Corporation Methods and apparatuses to stiffen integrated circuit package
TWI427753B (zh) * 2010-05-20 2014-02-21 Advanced Semiconductor Eng 封裝結構以及封裝製程
DE102010054782B4 (de) * 2010-12-16 2025-02-06 Snaptrack, Inc. Gehäustes elektrisches Bauelement
JP6116120B2 (ja) * 2012-01-24 2017-04-19 太陽誘電株式会社 弾性波デバイス及び弾性波デバイスの製造方法
US8575767B1 (en) * 2012-10-06 2013-11-05 Ixys Corporation Reflow of thermoplastic sheet for passivation of power integrated circuits
KR102003881B1 (ko) * 2013-02-13 2019-10-17 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9622356B2 (en) 2013-03-14 2017-04-11 Lockheed Martin Corporation Electronic package mounting
TWI575682B (zh) * 2015-04-02 2017-03-21 南茂科技股份有限公司 晶片封裝結構及堆疊式晶片封裝結構
DE102015109764A1 (de) * 2015-06-18 2016-12-22 Infineon Technologies Ag Eine Laminarstruktur, ein Halbleiterbauelementund Verfahren zum Bilden von Halbleiterbauelementen
US10689248B2 (en) * 2017-03-16 2020-06-23 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
DE102017212796A1 (de) * 2017-07-26 2019-01-31 Robert Bosch Gmbh Elektrische Baugruppe
US11784622B2 (en) 2018-08-30 2023-10-10 Skyworks Solutions, Inc. Laser-marked packaged surface acoustic wave devices
CN111003682A (zh) * 2018-10-08 2020-04-14 凤凰先驱股份有限公司 电子封装件及其制法
CN110542455B (zh) * 2019-09-16 2021-11-05 中北大学 一种压力/振动同步测量的htcc复合微传感器及其制备方法
US11244876B2 (en) 2019-10-09 2022-02-08 Microchip Technology Inc. Packaged semiconductor die with micro-cavity

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999043084A1 (de) * 1998-02-18 1999-08-26 Epcos Ag Verfahren zur herstellung eines elektronischen bauelements, insbesondere eines mit akustischen oberflächenwellen arbeitenden ofw-bauelements
US5969461A (en) * 1998-04-08 1999-10-19 Cts Corporation Surface acoustic wave device package and method
US6078229A (en) * 1997-08-05 2000-06-20 Nec Corporation Surface acoustic wave device mounted with a resin film and method of making same
US6262513B1 (en) * 1995-06-30 2001-07-17 Kabushiki Kaisha Toshiba Electronic component and method of production thereof
US6310421B2 (en) * 1998-10-05 2001-10-30 Mitsubishi Denki Kabushiki Kaisha Surface acoustic wave device and method for fabricating the same
US20020094671A1 (en) * 1996-03-07 2002-07-18 Distefano Thomas H. Methods for providing void-free layers for semiconductor assemblies
US6448635B1 (en) * 1999-08-30 2002-09-10 Amkor Technology, Inc. Surface acoustical wave flip chip
US6459164B2 (en) * 2000-02-01 2002-10-01 Lockheed Martin Corporation Apparatus for sealing a ball grid array package and circuit card interconnection
US6492194B1 (en) * 1999-10-15 2002-12-10 Thomson-Csf Method for the packaging of electronic components
US20030009864A1 (en) * 2001-07-12 2003-01-16 Samsung Electro-Mechanics Co., Ltd. Method for fabricating surface acoustic wave filter package
WO2003012856A2 (de) * 2001-07-27 2003-02-13 Epcos Ag Verfahren zur hermetischen verkapselung eines bauelementes

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4545610A (en) * 1983-11-25 1985-10-08 International Business Machines Corporation Method for forming elongated solder connections between a semiconductor device and a supporting substrate
GB8727926D0 (en) * 1987-11-28 1987-12-31 British Aerospace Surface mounting leadless components on conductor pattern supporting substrates
US5120678A (en) * 1990-11-05 1992-06-09 Motorola Inc. Electrical component package comprising polymer-reinforced solder bump interconnection
US5136366A (en) * 1990-11-05 1992-08-04 Motorola, Inc. Overmolded semiconductor package with anchoring means
US5220200A (en) * 1990-12-10 1993-06-15 Delco Electronics Corporation Provision of substrate pillars to maintain chip standoff
US5557150A (en) * 1992-02-07 1996-09-17 Lsi Logic Corporation Overmolded semiconductor package
US5311402A (en) * 1992-02-14 1994-05-10 Nec Corporation Semiconductor device package having locating mechanism for properly positioning semiconductor device within package
US5523628A (en) * 1994-08-05 1996-06-04 Hughes Aircraft Company Apparatus and method for protecting metal bumped integrated circuit chips during processing and for providing mechanical support to interconnected chips
US5633535A (en) * 1995-01-27 1997-05-27 Chao; Clinton C. Spacing control in electronic device assemblies
US5659203A (en) * 1995-06-07 1997-08-19 International Business Machines Corporation Reworkable polymer chip encapsulant
JP3982876B2 (ja) * 1997-06-30 2007-09-26 沖電気工業株式会社 弾性表面波装置
US6324069B1 (en) * 1997-10-29 2001-11-27 Hestia Technologies, Inc. Chip package with molded underfill
US5942798A (en) * 1997-11-24 1999-08-24 Stmicroelectronics, Inc. Apparatus and method for automating the underfill of flip-chip devices
JPH11239037A (ja) * 1998-02-20 1999-08-31 Nec Corp 弾性表面波装置
JP2000299330A (ja) * 1999-04-14 2000-10-24 Matsushita Electric Ind Co Ltd ベアチップ実装基板、ベアチップ実装方法及びベアチップ実装装置
US6516104B1 (en) * 1999-06-25 2003-02-04 Kabushiki Kaisha Toshiba Optical wiring device
JP3631956B2 (ja) * 2000-05-12 2005-03-23 富士通株式会社 半導体チップの実装方法
KR100443504B1 (ko) * 2001-06-12 2004-08-09 주식회사 하이닉스반도체 볼 그리드 어레이 패키지 구조 및 그 제조방법
JP3860000B2 (ja) * 2001-09-07 2006-12-20 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
JP4000960B2 (ja) * 2001-10-19 2007-10-31 株式会社村田製作所 分波器、通信装置
JP3891838B2 (ja) * 2001-12-26 2007-03-14 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP3956199B2 (ja) * 2002-02-20 2007-08-08 シャープ株式会社 固体撮像装置の製造方法およびその製造方法において使用するマスク
US7047633B2 (en) * 2003-05-23 2006-05-23 National Starch And Chemical Investment Holding, Corporation Method of using pre-applied underfill encapsulant
US20050056946A1 (en) * 2003-09-16 2005-03-17 Cookson Electronics, Inc. Electrical circuit assembly with improved shock resistance

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6262513B1 (en) * 1995-06-30 2001-07-17 Kabushiki Kaisha Toshiba Electronic component and method of production thereof
US20020094671A1 (en) * 1996-03-07 2002-07-18 Distefano Thomas H. Methods for providing void-free layers for semiconductor assemblies
US6078229A (en) * 1997-08-05 2000-06-20 Nec Corporation Surface acoustic wave device mounted with a resin film and method of making same
WO1999043084A1 (de) * 1998-02-18 1999-08-26 Epcos Ag Verfahren zur herstellung eines elektronischen bauelements, insbesondere eines mit akustischen oberflächenwellen arbeitenden ofw-bauelements
US5969461A (en) * 1998-04-08 1999-10-19 Cts Corporation Surface acoustic wave device package and method
US6310421B2 (en) * 1998-10-05 2001-10-30 Mitsubishi Denki Kabushiki Kaisha Surface acoustic wave device and method for fabricating the same
US6448635B1 (en) * 1999-08-30 2002-09-10 Amkor Technology, Inc. Surface acoustical wave flip chip
US6492194B1 (en) * 1999-10-15 2002-12-10 Thomson-Csf Method for the packaging of electronic components
US6459164B2 (en) * 2000-02-01 2002-10-01 Lockheed Martin Corporation Apparatus for sealing a ball grid array package and circuit card interconnection
US20030009864A1 (en) * 2001-07-12 2003-01-16 Samsung Electro-Mechanics Co., Ltd. Method for fabricating surface acoustic wave filter package
WO2003012856A2 (de) * 2001-07-27 2003-02-13 Epcos Ag Verfahren zur hermetischen verkapselung eines bauelementes

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8759677B2 (en) 2008-05-27 2014-06-24 Epcos Ag Hermetically sealed housing for electronic components and manufacturing method

Also Published As

Publication number Publication date
CN1645599A (zh) 2005-07-27
DE102004040465A1 (de) 2005-05-04
US20050062167A1 (en) 2005-03-24
CN1300843C (zh) 2007-02-14
US7239023B2 (en) 2007-07-03

Similar Documents

Publication Publication Date Title
DE102004040465B4 (de) Gehäuseanordnung für elektronische Bauelemente und Verfahren zum Verpacken elektronischer Bauelemente
DE10238523B4 (de) Verkapseltes elektronisches Bauelement und Verfahren zur Herstellung
DE10253163B4 (de) Bauelement mit hermetischer Verkapselung und Waferscale Verfahren zur Herstellung
DE112020001765T5 (de) Packung eines transversal angeregten akustischen Filmvolumenresonators und Verfahren
EP3231261B1 (de) Leiterplatte mit einem asymmetrischen schichtenaufbau
DE102007058951B4 (de) MEMS Package
DE69209772T2 (de) Gehäuseanordnung für ein funktionales bauelement und herstellungsverfahren
DE112018001053T5 (de) Halbleitereinheit und verfahren zur herstellung einer halbleitereinheit
DE102011102266B4 (de) Anordnung mit einem MEMS-Bauelement mit einer PFPE Schicht und Verfahren zur Herstellung
DE10241344A1 (de) Waferebenengehäuse mit Siliziumdichtung
WO2003032484A1 (de) Verfahren zur verkapselung eines elektrischen bauelementes und damit verkapseltes oberflächenwellenbauelement
DE10308448A1 (de) Hochfrequenzmodul
DE19941872A1 (de) Elektronikkomponente, wie z.B. ein Akustikoberflächenwellenbauelement, und Verfahren zum Herstellen derselben
DE102010056562B4 (de) Elektroakustisches Bauelement und Verfahren zur Herstellung des elektroakustischen Bauelements
DE102008010098A1 (de) Halbleiterpackage mit einer ein Die aufnehmenden durchgehenden Ausnehmung und einer Verbindungsbohrung und ein Verfahren zu deren Herstellung
DE102013205138A1 (de) Halbleiterbauelement, Halbleitermodul sowie Verfahren zur Herstellung eines Halbleiterbauelements und eines Halbleitermoduls
DE10394239B4 (de) Verfahren zum Verpacken integrierter Schaltungen und integriertes Schaltungsgehäuse
DE19540306C1 (de) Verfahren zur Herstellung von Leiterrahmen für Halbleiterbauelemente
DE60006365T2 (de) Akustische oberflächenwellenanordnung verbunden mit einem sockel durch einen leitenden klebstoff
EP3231010A1 (de) Einfach herstellbares elektrisches bauelement und verfahren zur herstellung eines elektrischen bauelements
WO2005006432A2 (de) Elektronisches bauelement und verfahren zur herstellung
DE102009000058A1 (de) Sensoranordnung und Verfahren zur Herstellung einer Sensoranordnung
EP1405822A2 (de) Verfahren zum Herstellen eines Gehaeuses für einen Chip mit einer mikromechanischen Struktur
DE102018132644B4 (de) Mikroakustisches Gehäuse auf Waferebene und Herstellungsverfahren
DE102006033701B4 (de) Herstellungsverfahren für ein elektronisches Bauelement in VQFN-Bauweise

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 23/12 AFI20051017BHDE

8364 No opposition during term of opposition
R071 Expiry of right