DE102008030843B4 - Optoelektronische Anordnung sowie Verfahren zur Herstellung einer optoelektronischen Anordnung - Google Patents

Optoelektronische Anordnung sowie Verfahren zur Herstellung einer optoelektronischen Anordnung Download PDF

Info

Publication number
DE102008030843B4
DE102008030843B4 DE102008030843.9A DE102008030843A DE102008030843B4 DE 102008030843 B4 DE102008030843 B4 DE 102008030843B4 DE 102008030843 A DE102008030843 A DE 102008030843A DE 102008030843 B4 DE102008030843 B4 DE 102008030843B4
Authority
DE
Germany
Prior art keywords
points
connection
semiconductor chip
optoelectronic
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102008030843.9A
Other languages
English (en)
Other versions
DE102008030843A1 (de
Inventor
Dr. Kruppa Michael
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102008030843.9A priority Critical patent/DE102008030843B4/de
Publication of DE102008030843A1 publication Critical patent/DE102008030843A1/de
Application granted granted Critical
Publication of DE102008030843B4 publication Critical patent/DE102008030843B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/02002Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

Optoelektronische Anordnung mit- einem optoelektronischen Halbleiterchip (1) umfassend einen Halbleiterkörper (10), an dessen Unterseite (10a) zumindest zwei Kontaktstellen (11) zur elektrischen Kontaktierung des Halbleiterchips (1) angeordnet sind,- einem Anschlussträger (2) umfassend einen Grundkörper (20), an dessen der Unterseite (10a) des Halbleiterkörpers (10) zugewandten Oberseite (20a) zumindest zwei Anschlussstellen (21) angeordnet sind, wobei- zwischen zwei Anschlussstellen (21) des Anschlussträgers (2) an der Oberseite (20a) des Grundkörpers (20) eine elektrisch isolierende Trennstelle (22) angeordnet ist,- die Kontaktstellen (11) des Halbleiterchips (1) und die Anschlussstellen (21) des Anschlussträgers (2) einander gegenüberliegend angeordnet sind,- zwischen dem Anschlussträger (2) und dem Halbleiterchip (1) ein anisotropes Haftmittel (3) angeordnet ist, das ein elektrisch isolierendes Matrixmaterial (30) und ein elektrisch leitendes Material (31) umfasst, wobei- das elektrisch leitende Material (31) zwischen einander gegenüberliegenden Anschlussstellen (21) und Kontaktstellen (11) eine elektrisch leitende Verbindung vermittelt, und- bei der zwischen zwei Kontaktstellen (11) des Halbleiterchips (1) an der Unterseite (10a) des Halbleiterkörpers (10) eine elektrisch isolierende Trennstelle (12) angeordnet ist.

Description

  • Es wird eine optoelektronische Anordnung angegeben. Darüber hinaus wird ein Verfahren zur Herstellung einer optoelektronischen Anordnung angegeben.
  • Die Druckschrift US 2007/0001313 A1 beschreibt eine optoelektronische Anordnung sowie ein Verfahren zur Herstellung einer optoelektronischen Anordnung.
  • Die Druckschrift US 2006/0012967 A1 beschreibt ein Trägersubstrat für einen IC-Chip und ein Verfahren zu dessen Herstellung sowie ein optisches Kommunikationsbauteil und dessen Herstellung.
  • Die Druckschrift DE 102004040465 A1 beschreibt eine Paketanordnung für elektronische Einrichtungen und deren Herstellung.
  • Die Druckschrift DE 10133959 A1 beschreibt ein elektronisches Bauteil mit einem Halbleiterchip und ein Verfahren zu dessen Herstellung.
  • Die Druckschrift EP 0739043 A2 beschreibt eine Lichtquelle und ein Verfahren zur Montage von lichtemittierenden Dioden.
  • Die Druckschrift US 2003/0160256 A1 beschreibt eine Kunststoffverpackung für LED-Anordnungen.
  • Die Druckschrift DE 10206818 A1 beschreibt ein elektronisches Bauteil mit einer Klebstoffschicht und ein Verfahren zu dessen Herstellung.
  • Eine zu lösende Aufgabe besteht darin, eine gegenüber dem Stand der Technik verbesserte optoelektronische Anordnung anzugeben.
  • Die optoelektronische Anordnung umfasst zumindest einen optoelektronischen Halbleiterchip. Bei dem optoelektronischen Halbleiterchip handelt es sich beispielsweise um einen Lumineszenzdiodenchip, also um einen Laserdiodenchip oder einen Leuchtdiodenchip. Ferner ist es möglich, dass es sich bei dem optoelektronischen Halbleiterchip um einen Detektorchip wie beispielsweise einen Fotodiodenchip handelt.
  • Der optoelektronische Halbleiterchip umfasst einen Halbleiterkörper. Der Halbleiterkörper umfasst eine Unterseite. An der Unterseite des Halbleiterkörpers sind zumindest zwei Kontaktstellen angeordnet. Die Kontaktstellen an der Unterseite des Halbleiterkörpers dienen zur elektrischen Kontaktierung des Halbleiterchips. Beispielsweise befinden sich die Kontaktstellen in direktem Kontakt zum Halbleitermaterial des Halbleiterkörpers. Bei den zumindest zwei Kontaktstellen handelt es sich beispielsweise um so genannte Flip-Chip-Kontakte, welche zu einer Flip-Chip-Montage des optoelektronischen Halbleiterchips vorgesehen sind.
  • Der Halbleiterkörper weist beispielsweise eine Strahlungsdurchtrittsfläche auf, welche an der der Unterseite des Halbleiterkörpers gegenüberliegenden Oberseite und/oder an zumindest einer Seitenfläche des Halbleiterkörpers angeordnet sein kann. An der Unterseite des Halbleiterkörpers, dort wo sich die Kontaktstellen zur elektrischen Kontaktierung des Halbleiterchips befinden, tritt vorzugsweise keine Strahlung aus oder ein.
  • Die optoelektronische Anordnung umfasst ferner einen Anschlussträger. Bei dem Anschlussträger handelt es sich um einen Träger, an den der Halbleiterchip mechanisch und elektrisch anschließbar ist. Beispielsweise handelt es sich bei dem Anschlussträger um eine Leiterplatte. Das heißt, der Anschlussträger umfasst einen Grundkörper und an einer Oberseite des Grundkörpers sind zumindest zwei Anschlussstellen angeordnet, an die der optoelektronische Halbleiterchip elektrisch leitend angeschlossen werden kann. Die Oberseite des Grundkörpers des Anschlussträgers ist dabei vorzugsweise der Unterseite des Halbleiterkörpers zugewandt.
  • Zwischen zwei Anschlussstellen des Anschlussträgers an der Oberseite des Grundkörpers ist eine elektrisch isolierende Trennstelle angeordnet. Das heißt, der Anschlussträger umfasst beispielsweise zumindest zwei Anschlussstellen, zwischen den Anschlussstellen sind elektrisch isolierende Trennstellen angeordnet. Dabei kann zwischen je zwei Anschlussstellen genau eine elektrisch isolierende Trennstelle angeordnet sein. Vorzugsweise ist dann der Grundkörper an seiner Oberseite mit Anschlussstellen und Trennstellen bedeckt. Anschlussstellen und Trennstellen können sich beispielsweise in direktem Kontakt mit dem Grundkörper befinden. Ferner können die Trennstellen seitlich direkt an die Anschlussstellen grenzen und sich mit diesen in direktem Kontakt befinden.
  • Anschlussstellen und Trennstellen sind vorzugsweise aus einem anderen Material als der Grundkörper gebildet. Das heißt, die elektrisch isolierenden Trennstellen sind nicht aus dem Material des Grundkörpers gebildet, sondern bei Bildung der Trennstellen ist das die Trennstellen bildende elektrisch isolierende Material auf den Grundkörper aufgebracht. Anschlussstellen und Trennstellen bedecken beispielsweise eine Deckfläche des Grundkörpers an der Oberseite des Grundkörpers vollständig.
  • Die Kontaktstellen des Halbleiterchips und die Anschlussstellen des Anschlussträgers sind einander gegenüberliegend angeordnet. Das heißt, der Halbleiterchip ist derart auf den Anschlussträger aufgebracht, dass je genau eine Anschlussstelle des Anschlussträgers genau einer Kontaktstelle des Halbleiterchips gegenüberliegt.
  • Zwischen dem Anschlussträger und dem Halbleiterchip ist ein Haftmittel angeordnet. Das Haftmittel umfasst ein elektrisch isolierendes Material und ein elektrisch leitendes Material. Bei dem elektrisch isolierenden Material handelt es sich um ein Matrixmaterial, in dem das elektrisch leitende Material eingebracht ist. Dabei ist das elektrisch leitende Material jeweils zwischen einander gegenüberliegenden Anschlussstellen und Kontaktstellen angeordnet und vermittelt eine elektrisch leitende Verbindung zwischen einem Paar von Anschlussstellen und Kontaktstellen. Mit anderen Worten benetzt das elektrisch leitende Material eine Anschlussstelle des Anschlussträgers und die gegenüberliegende Kontaktstelle des Halbleiterchips, wobei sich zwischen dieser Anschlussstelle und dieser Kontaktstelle das elektrisch leitende Material befindet, das eine elektrisch leitende Verbindung zwischen den beiden Elementen vermittelt.
  • Vorzugsweise verbindet das elektrisch leitende Material jeweils nur zwei gegenüberliegende Anschluss- und Kontaktstellen miteinander. Es besteht dann keine elektrische Verbindung mittels des elektrisch leitenden Materials zwischen zwei Anschlussstellen auf dem Anschlussträger oder zwei Kontaktstellen des Halbleiterchips.
  • Der verbleibende Raum zwischen Anschlussträger und Halbleiterchip, in dem sich das elektrisch leitende Material nicht befindet, ist vorzugsweise mit dem elektrisch isolierenden Matrixmaterial des Haftmittels befüllt, welches Anschlussstellen und Kontaktstellen elektrisch voneinander isoliert. Das heißt, der Raum, in dem sich kein elektrisch leitendes Material zur Vermittlung einer elektrischen Verbindung zwischen Anschlussträger und Halbleiterchip befindet, ist in Wesentlichen mit dem isolierenden Matrixmaterial des Haftmittels ausgefüllt. Dieses isolierende Matrixmaterial kann dann seinerseits eine mechanische Verbindung zwischen dem Halbleiterchip und dem Anschlussträger vermitteln, ohne dass es eine elektrische Verbindung zwischen diesen beiden Elementen darstellt.
  • Bei dem Haftmittel handelt es sich um ein anisotropes Haftmittel, wie es in der Druckschrift US 2007/0001313 A1 beschrieben ist. Diese Druckschrift wird hiermit hinsichtlich der Zusammensetzung des dort beschriebenen Haftmittels ausdrücklich durch Rückbezug aufgenommen.
  • Die optoelektronische Anordnung umfasst einen optoelektronischen Halbleiterchip mit einem Halbleiterkörper, an dessen Unterseite zumindest zwei Kontaktstellen zur elektrischen Kontaktierung des Halbleiterchips angeordnet sind. Ferner umfasst die Anordnung einen Anschlussträger mit einem Grundkörper, an dessen der Unterseite des Halbleiterkörpers zugewandten Oberseite zumindest zwei Anschlussstellen angeordnet sind. Dabei ist zwischen vorzugsweise je zwei Anschlussstellen des Anschlussträgers an der Oberseite des Grundkörpers jeweils eine elektrisch isolierende Trennstelle angeordnet. Die Kontaktstellen des Halbleiterchips und die Anschlussstellen des Anschlussträgers liegen einander gegenüber, wobei ein Haftmittel zwischen dem Anschlussträger und dem Halbleiterchip angeordnet ist, das ein elektrisch isolierendes Matrixmaterial und ein elektrisch leitendes Material umfasst, wobei das elektrisch leitende Material zwischen einander gegenüberliegenden Anschlussstellen und Kontaktstellen eine elektrisch leitende Verbindung vermittelt.
  • Die hier beschriebene optoelektronische Anordnung beruht unter anderem auf der Erkenntnis, dass die Verwendung einer elektrisch isolierenden Trennstelle zwischen je zwei Anschlussstellen des Anschlussträgers zu einer verbesserten Isolation zwischen benachbarten Anschlussstellen des Anschlussträgers und damit zu einer verringerten Gefahr von Kurzschlüssen beim Betrieb der optoelektronischen Anordnung führt. Darüber hinaus kann durch die Verwendung von elektrisch isolierenden Trennstellen der Abstand zwischen zwei Anschlussstellen verringert werden, da die elektrisch isolierende Trennstelle zwischen den Anschlussstellen eine Fehlkontaktierung unwahrscheinlicher macht. Dies ermöglicht eine optoelektronische Anordnung, die besonders klein und damit Platz sparend ist.
  • Zwischen zwei Kontaktstellen des Halbleiterchips an der Unterseite des Halbleiterkörpers ist eine elektrisch isolierende Trennstelle angeordnet. Das heißt, der Bereich zwischen zwei Kontaktstellen des Halbleiterchips ist mit einer elektrisch isolierenden Trennstelle befüllt, die aus einem elektrisch isolierenden Material besteht. Das elektrisch isolierende Material kann dabei direkt auf die Unterseite des Halbleiterkörpers aufgebracht sein. Dabei ist es auch möglich, dass sich die elektrisch isolierende Trennstelle in direktem Kontakt zum Halbleiterkörper befindet. Halbleiterkörper und Anschlussträger können dabei derart relativ zueinander angeordnet sein, dass sich die elektrisch isolierenden Trennstellen von Halbleiterkörper und Anschlussträger einander gegenüberliegen. Die elektrisch isolierenden Trennstellen an der Unterseite des Halbleiterkörpers führen zu einer weiteren Verbesserung der elektrischen Eigenschaften der optoelektronischen Anordnung.
  • Gemäß zumindest einer Ausführungsform der optoelektronischen Anordnung sind die Materialien der Trennstellen am Halbleiterkörper und Grundkörper des Anschlussträgers und die Materialien der Anschlussstellen und/oder der Kontaktstellen derart ausgewählt, dass das elektrisch leitende Material des Haftmittels zu den Anschlussstellen und/oder den Kontaktstellen eine stärkere Haftung aufweist als zu den Trennstellen. Dies kann beispielsweise dadurch erreicht sein, dass für das Material der Trennstellen ein Material ausgewählt wird, das eine besonders geringe Oberflächenenergie aufweist.
  • Die hier beschriebene optoelektronische Anordnung macht dabei unter anderem von der Erkenntnis Gebrauch, dass bei der Verwendung eines anisoptropen Haftmittels, wie es in der Druckschrift US 2007/0001313 A1 beschrieben ist, die Trennung des Haftmittels in seine elektrisch leitenden und elektrisch isolierenden Bestandteile problematisch sein kann. Bei einer unzureichenden Trennung zwischen elektrisch leitendem Material und elektrisch isolierendem Matrixmaterial kann es zu elektrisch leitenden Verbindungen zwischen benachbarten Anschlussstellen kommen. Dies kann zu Fehlkontaktierungen führen, welche beispielsweise in einem Kurzschluss beim Betreiben der optoelektronischen Anordnung resultieren. Dieses Problem tritt verstärkt bei besonders kleinen optoelektronischen Anordnungen auf, bei denen die Kontaktstellen an der Unterseite des Halbleiterkörpers einen sehr geringen Abstand voneinander aufweisen. Je geringer der Abstand der Kontaktstellen, desto schwieriger ist es, dass das elektrisch leitende Material des Haftmittels sauber vom elektrisch isolierenden Material getrennt werden kann, so dass nur zwischen gegenüberliegenden Anschlussstellen und Kontaktstellen eine elektrisch leitende Verbindung besteht und der verbleibende Raum zwischen Halbleiterkörper und Anschlussträger mit dem elektrisch isolierenden Matrixmaterial des Haftmittels ausgefüllt ist.
  • Findet nun für die Trennstellen zumindest auf der Oberseite des Anschlussträgers oder an der Unterseite des Halbleiterkörpers ein Material Verwendung, an das das elektrisch leitende Material des Haftmittels eine geringere Haftung aufweist als an die Anschlussstellen, so ist eine verbesserte Trennung von elektrisch leitendem Material und dem Matrixmaterial des Haftmittels möglich. Die Verwendung von Trennstellen, die ein solches Material enthalten, erlaubt andererseits für die Anschlussstellen auch die Verwendung eines edleren Metalls als beispielsweise Kupfer.
  • Gemäß zumindest einer Ausführungsform der optoelektronischen Anordnung sind die Anschlussstellen und/oder die Kontaktstellen mit zumindest einem der folgenden Metalle gebildet: Silber, Gold, Platin, Palladium. Die Anschlussstellen beziehungsweise die Kontaktstellen können dabei auch Mischungen oder Legierungen mit diesen Metallen enthalten. Die Verwendung von solch edlen Metallen, an welche das elektrisch leitende Material im Haftmittel gewöhnlicherweise eine schlechtere Haftung aufweist als an unedlere Metalle wie Kupfer, ist aufgrund der Verwendung der Trennstellen möglich. Ferner ist es aufgrund der Trennstellen möglich, auf die Verwendung eines chemisch reduzierenden, beispielsweise sauren Matrixmaterials im Haftmittel zu verzichten. Ein solches chemisch reduzierendes Haftmittel kann eingesetzt werden, um die Oberfläche der Anschlussstellen zu aktivieren und dadurch die Affinität eines Haftens des elektrisch leitenden Materials im Haftmittel an die Anschlussstellen zu erhöhen. Findet nun für die Trennstellen ein Material Verwendung, zu dem das elektrisch leitende Material des Haftmittels eine sehr geringe Haftung aufweist, so kann auf solch aggressive, den Halbleiterkörper des Halbleiterchips angreifende Matrixmaterialien für das Haftmittel verzichtet werden.
  • Gemäß zumindest einer Ausführungsform der optoelektronischen Anordnung sind die Trennstellen mit zumindest einem der folgenden Materialien gebildet: Polytetrafluorethylen (Teflon), Polyethylen, Polypropylen. All diese Materialien zeichnen sich durch eine besonders geringe Oberflächenenergie aus. Ferner sind diese Materialien chemisch besonders beständig. Diese Materialien erweisen sich als vorteilhaft, da aufgrund der geringen Oberflächenenergie kaum oder gar kein elektrisch leitendes Material während der Herstellung der optoelektronischen Anordnung an ihnen haften bleibt. Trennstellen, die zumindest eines dieser Materialien enthalten oder aus diesem Material bestehen, zeichnen sich daher durch eine besonders gute elektrische Isolierung zwischen benachbarten Anschlussstellen und benachbarten Kontaktstellen aus. Auch die Verwendung alternativer Materialien für die Trennstellen, deren Oberflächenenergie kleiner ist als die Oberflächenenergie der Anschlussstellen und der Kontaktstellen, ist möglich.
  • Gemäß zumindest einer Ausführungsform der optoelektronischen Anordnung sind die Anschlussstellen sowie die Trennstellen des Anschlussträgers an einem Grundkörper des Anschlussträgers angeordnet, welcher aus einem der folgenden Materialien besteht oder zumindest eines der folgenden Materialien enthält: Keramisches Material, Kunststoffmaterial, Metall.
  • Bei dem Anschlussträger kann es sich beispielsweise um einen Anschlussträger handeln, der einen Grundkörper aus einem keramischen Material umfasst, wie beispielsweise Aluminiumnitrid oder Aluminiumoxid. Zumindest auf der Oberseite des Grundkörpers kann dann eine Metallisierung beispielsweise aus Gold aufgebracht sein. Die Metallisierung kann auch an die Oberseite des Grundkörpers aufgedampft sein und eine so genannte Dünnschichtmetallisierung bilden mit einer Dicke von weniger als 500 nm. Die Bereiche zwischen der Metallisierung, das heißt zwischen den Anschlussstellen, können von den Trennstellen bedeckt sein.
  • Ferner ist es möglich, dass der Grundkörper einen Kunststoff umfasst. In diesem Fall handelt es sich bei dem Anschlussträger beispielsweise um eine bedruckte Leiterplatte. Die Leiterplatte kann auch flexibel ausgebildet sein. Die Bereiche zwischen den Anschlussstellen, das heißt zwischen den Metallisierungen auf dem Kunststoffgrundkörper, sind dann mit den beschriebenen Trennstellen versehen.
  • Darüber hinaus ist es möglich, dass es sich bei dem Anschlussträger um eine Metallkernplatine handelt. In diesem Fall enthält der Grundkörper ein besonders gut wärmeleitfähiges Metall wie beispielsweise Kupfer, Aluminium oder Legierungen aus Kupfer und Aluminium.
  • Es wird darüber hinaus ein Verfahren zur Herstellung einer Vielzahl von optoelektronischen Anordnungen angegeben. Das Verfahren beinhaltet dabei beispielsweise die folgenden Schritte:
    • Zunächst wird ein Anschlussträger bereitgestellt, der einen Grundkörper aufweist, an dessen Oberseite zumindest zwei, insbesondere eine Mehrzahl von elektrisch leitenden Anschlussstellen angeordnet ist. Zwischen den elektrisch leitenden Anschlussstellen wird eine elektrisch isolierende Trennstelle angeordnet, derart, dass zwischen je zwei Anschlussstellen eine elektrisch isolierende Trennstelle vorhanden ist.
  • Anschließend wird zumindest ein optoelektronischer Halbleiterchip, insbesondere eine Mehrzahl von optoelektronischen Halbleiterchips bereitgestellt, welche jeweils einen Halbleiterkörper umfassen, an dessen Unterseite zumindest zwei Kontaktstellen zur elektrischen Kontaktierung des Halbleiterchips angeordnet sind.
  • Anschließend wird ein anisotropes Haftmittel zwischen den Anschlussträger und den Halbleiterchips eingebracht. Das anisotrope Haftmittel benetzt vorzugsweise den Anschlussträger an seiner Oberseite und die Halbleiterkörper der Halbleiterchips an deren Unterseite. Das anisotrope Haftmittel ist beispielsweise wie eines der in der US-Offenlegungsschrift US2007/0001313A1 beschriebenen anisotropen Haftmittel ausgebildet. Das heißt, das Haftmittel umfasst ein elektrisch isolierendes Matrixmaterial, das beispielsweise aus einem Harz gebildet ist. In das Matrixmaterial sind Teilchen eines elektrisch leitenden Materials gelöst.
  • Anschließend wird der Anschlussträger mit den Halbleiterchips durch Erwärmen verbunden. Die Anordnung wird dabei zunächst auf eine Temperatur erwärmt, bei der das elektrisch isolierende Matrixmaterial noch nicht aushärtet, das elektrisch leitende Material jedoch aufschmilzt. Das elektrisch leitende Material bleibt dabei vorzugsweise an den Anschlussstellen und Kontaktstellen von Anschlussträger und Halbleiterchip haften und lagert sich dort an. Weitere elektrisch leitende Teilchen bleiben an diesen Anlagerungen haften, so dass mit der Zeit eine elektrische Verbindung mittels des elektrisch leitenden Materials des Haftmittels zwischen einander gegenüberliegenden Anschlussstellen und Kontaktstellen erzeugt wird. Anschließend wird das Haftmittel ausgehärtet. Das heißt, das Matrixmaterial des Haftmittels wird beispielsweise durch Erhitzen oder UV-Strahlung oder andere Techniken ausgehärtet. Im Raum zwischen zwei benachbarten Anschlussstellen und Kontaktstellen befindet sich dann im Wesentlichen das Matrixmaterial des Haftmittels. Elektrisch leitendes Material befindet sich in diesen Bereichen höchstens in einer derart niedrigen Konzentration, dass keine elektrisch leitende Verbindung zwischen Anschlussträger und Halbleiterchip in diesen Bereichen besteht.
  • Insbesondere die Verwendung der elektrisch isolierenden Trennstellen zwischen den Anschlussstellen des Anschlussträgers erlaubt dabei eine besonders gute elektrische Separation zwischen den Bereichen im Haftmittel, in denen eine elektrische Verbindung besteht.
  • Gemäß zumindest einer Ausführungsform des Verfahrens ist mit dem Verfahren eine Anordnung herstellbar, wie sie in Verbindung mit zumindest einem der oben beschriebenen Ausführungsformen angegeben ist. Das heißt, die in Verbindung mit der optoelektronischen Anordnung beschriebenen Merkmale sind auch in Verbindung mit dem hier beschriebenen Verfahren offenbart.
  • Gemäß zumindest einer Ausführungsform des Verfahrens liegen die Halbleiterchips im Verbund vor. Das heißt, die Halbleiterchips sind miteinander verbunden, wenn sie auf den Anschlussträger aufgebracht werden. Beispielsweise können die Halbleiterchips auf einem gemeinsamen Zwischenträger aufgebracht sein.
  • Die Halbleiterchips liegen beim Aufbringen der Halbleiterchips auf dem Anschlussträger im Wafer-Verbund vor. Das heißt, die Halbleiterchips sind dann noch nicht zu einzelnen Halbleiterchips aus dem Wafer vereinzelt, sondern sind noch miteinander verbunden.
  • In jedem Fall werden die im Verbund vorliegenden Halbleiterchips auf dem Anschlussträger aufgebracht und mittels des anisotropen Haftmittels miteinander mechanisch verbunden und elektrisch angeschlossen. Die Verwendung einer großen Zahl von Halbleiterchips, welche gleichzeitig auf den Anschlussträger aufgebracht werden und in Flip-Chip-Montagetechnik mit diesen verbunden werden, ist aufgrund der Verwendung der elektrisch isolierenden Trennstelle möglich. Zwischen den Anschlussstellen angeordnete Trennstellen ermöglichen es, dass eine Separation des Haftmittels in elektrisch leitendes und elektrisch isolierendes Matrixmaterial auch über große Flächen wie beispielsweise über einen ganzen Wafer erfolgen kann, ohne dass Fehlkontaktierungen auftreten.
  • Im Folgenden wird die hier beschriebene optoelektronische Anordnung sowie das hier beschriebene Verfahren zur Herstellung einer optoelektronischen Anordnung anhand von Beispielen, Ausführungsbeispielen und den dazu gehörigen Figuren näher erläutert.
    • Die 1A, B, C zeigt in schematischen Schnittdarstellungen ein erstes Beispiel eines hier beschriebenen Verfahrens.
    • Die 2A, B, C zeigt in schematischen Schnittdarstellungen ein zweites Beispiel eines hier beschriebenen Verfahrens.
    • Die 3A und 3B zeigen in schematischen Schnittdarstellungen ein drittes Beispiel eines hier beschriebenen Verfahrens.
    • Die 4A und 4B zeigen in schematischen Schnittdarstellungen ein Ausführungsbeispiel eines hier beschriebenen Verfahrens.
  • Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit denselben Bezugszeichen versehen. Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als maßstäblich zu betrachten. Vielmehr können einzelne Elemente zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben groß dargestellt sein.
  • Die 1A zeigt in einer schematischen Schnittdarstellung einen Halbleiterchip 1. Der Halbleiterchip 1 umfasst einen Halbleiterkörper 10. Der Halbleiterkörper 10 umfasst beispielsweise eine epitaktisch hergestellte Schichtenfolge, welche auch eine aktive Zone umfasst, die zur Strahlungserzeugung oder Strahlungsdetektion geeignet ist. Bei dem optoelektronischen Halbleiterchip 1 handelt es sich beispielsweise um eine Laserdiode, eine Leuchtdiode oder einen Photodiodenchip. Auf die Unterseite 10a des Halbleiterkörpers 10 sind Kontaktstellen 11 zum elektrischen Kontaktieren des Halbleiterchips 1 aufgebracht. Die Kontaktstellen 11 bestehen beispielsweise aus Silber oder Gold.
  • Mit seiner Unterseite 10a ist der Halbleiterkörper 10 dem Anschlussträger 2 zugewandt. Bei dem Anschlussträger 2 handelt es sich um eine Leiterplatte mit einem Grundkörper 20, der ein metallisches Material, ein keramisches Material oder ein Kunststoffmaterial enthält. Auf die Oberseite 20a des Grundkörpers 20 sind elektrische Anschlussstellen 21 aufgebracht. Die elektrischen Anschlussstellen 21 können beispielsweise Teile von Leiterbahnen sein oder mit Leiterbahnen verbunden sein.
  • Zwischen den elektrischen Anschlussstellen 21 ist eine elektrische Trennstelle 22 eingebracht. Auch die elektrische Trennstelle 22 ist an der Oberseite 20a auf den Grundkörper 20 aufgebracht. Die Trennstelle 22 zeichnet sich dadurch aus, dass sie aus einem Material besteht, zu dem elektrisch leitendes Material 31 des Haftmittels 3 eine geringere Haftung aufweist als zu den Anschlussstellen 21.
  • Die Anschlussstellen 21 sind beispielsweise aus Gold oder Silber gebildet. Die Trennstelle 22 ist beispielsweise aus Polytetrafluorethylen gebildet.
  • Zwischen die Unterseite 10a des Halbleiterkörpers 10 und die Oberseite 20a des Grundkörpers 20 ist das anisotrope Haftmittel 3 eingebracht. Das anisotrope Haftmittel 3 besteht aus einem elektrisch isolierenden Matrixmaterial, das beispielsweise mit einem Harz gebildet ist. In das Matrixmaterial sind Partikel eines elektrisch leitenden Materials, die beispielsweise Gold und/oder Indium enthalten, eingebracht. Unter Ausübung eines Drucks P wird nun der Halbleiterchip 1 auf den Anschlussträger 2 aufgepresst, derart, dass sich das Haftmittel 3 zwischen Halbleiterchip 1 und Anschlussträger 2 befindet, 1B.
  • In Verbindung mit der 1C ist ein abschließender Verfahrensschritt beschrieben, bei dem die Anordnung aus Halbleiterchip 1, Haftmittel 3 und Anschlussträger 2 erhitzt wird. Das Erhitzen erfolgt bei einer Temperatur, bei der das elektrisch leitende Material 31 im Haftmittel 3 schmilzt. Aufgrund der unterschiedlichen Haftung an die Anschlussstellen 21 und die Trennstellen 22 lagert sich geschmolzenes elektrisch leitendes Material 31 zwischen gegenüberliegenden Anschlussstellen und Kontaktstellen an und schafft eine elektrisch leitende Verbindung zwischen dem Anschlussträger 2 und dem Halbleiterchip 1. Bereiche zwischen den Anschlussstellen und Kontaktstellen, das heißt, Bereiche in denen sich Trennstellen 22 befinden, sind mit elektrisch isolierendem Matrixmaterial 30 befüllt. Dies trägt zu einer elektrischen Separation zwischen benachbarten Anschlussstellen und Kontaktstellen sowie zwischen Anschlussträger und Halbleiterchip bei. Die Konzentration von elektrisch leitendem Material in diesem Bereich ist derart gering, dass keine leitende Verbindung entsteht, die einen Kurzschluss mit sich bringen würde.
  • Bei dem beschriebenen Herstellungsverfahren wird also eine optoelektronische Anordnung mit einem Anschlussträger 2 und einem optoelektronischen Halbleiterchip 1 erzeugt. Der Vorteil des Verfahrens liegt darin, dass alleine durch selbstorganisierende Eigenschaften des Haftmittels 3 sowie die Wahl des Materials für die Trennstelle 22 eine Separierung des Haftmittels 3 in das elektrisch leitende Material und das elektrisch isolierende Material stattfindet. Durch das Aushärten des Haftmittels 3 nach dem Erhitzen über eine Temperatur, bei der das elektrisch leitende Material 31 schmilzt und das elektrisch isolierende Matrixmaterial 30 noch flüssig ist, sind die notwendigen elektrischen Kontakte des optoelektronischen Halbleiterchips erzeugt.
  • Das Material der Trennstelle 22 zeichnet sich dabei beispielsweise durch seine geringe Oberflächenenergie aus, aufgrund derer das elektrisch leitende Material an der Trennstelle 22 mit geringerer Wahrscheinlichkeit haften bleibt, als an den Anschlussstellen 21 und Kontaktstellen 11 von Anschlussträger 2 und Halbleiterchip 1. Die Trennstellen 22 ermöglichen die Verwendung von edlen Metallen für die Anschlussstellen 21 und die Kontaktstellen 11, was zu einer verbesserten elektrischen Kontaktierung des optoelektronischen Halbleiterchips beiträgt. Ferner ermöglicht die Trennstelle 22 die Verringerung des lateralen Abstands zwischen den Anschlussstellen des Anschlussträgers und/oder zwischen den Kontaktstellen des Halbleiterchips 1. Darüber hinaus kann aufgrund der Verwendung der Trennstellen 22 auf ein säurehaltiges Matrixmaterial 30 im Haftmittel 3 verzichtet werden. Eine Aktivierung der Oberflächen von Anschlussstellen 21 und Kontaktstellen 11 ist nicht notwendig, da die Separation des Haftmittels 3 in elektrisch leitendes Material 31 und elektrisch isolierendes Matrixmaterial 30 durch die Wahl des Materials für die Trennstelle 22 verbessert wird.
  • In Verbindung mit den 2A bis 2C ist in schematischen Schnittdarstellungen ein weiteres Beispiel eines hier beschriebenen Verfahrens näher erläutert. In diesem Verfahren ist auf die der Unterseite 10a des Halbleiterkörpers 10 abgewandte Deckfläche des Halbleiterkörpers 10 ein Lumineszenzkonversionsmaterial 4 aufgebracht, das beispielsweise zur Umwandlung von elektromagnetischer Strahlung im blauen Spektralbereich zu elektromagnetischer Strahlung im gelben Spektralbereich dient. Bei dem optoelektronischen Halbleiterchip kann es sich dabei beispielsweise um einen Leuchtdiodenchip handeln, der aufgrund des Lumineszenzkonversionsmaterials 4, beispielsweise weißes Mischlicht emittieren kann.
  • In Verbindung mit den 3A und 3B ist anhand schematischer Schnittdarstellungen ein weiteres Beispiel eines hier beschriebenen Verfahrens näher erläutert. Im Unterschied zum in Verbindung mit den 1A bis 1C beschriebenen Beispiel werden in diesem Beispiel wenigstens zwei Halbleiterchips 1 auf einen gemeinsamen Anschlussträger 2 aufgebracht, der anschließend entlang von Trennlinien 5 zu Anordnungen mit weniger Halbleiterchips 1 separiert werden kann. Dabei kann eine Vielzahl von Halbleiterchips 1 aufgebracht werden. Eine Trennung in Anordnungen mit nur einem optoelektronischen Halbleiterchip ist dabei nicht erforderlich, sondern es können auch Module auf diese Weise erzeugt werden, welche eine Vielzahl von optoelektronischen Halbleiterchips enthalten.
  • In Verbindung mit den 4A und 4B ist anhand schematischer Schnittdarstellungen ein weiteres Ausführungsbeispiel eines hier beschriebenen Verfahrens näher erläutert. In diesem Ausführungsbeispiel werden die Halbleiterchips 1 im Wafer-Verbund 100 auf einen Anschlussträger 2 aufgebracht. Das heißt, die Halbleiterchips 1 werden nach ihrer Herstellung nicht vereinzelt, sondern der gesamte Wachstumswafer mit Halbleiterchips, die an der Unterseite 10a ihrer Halbleiterkörper 10 elektrische Kontaktstellen aufweisen, werden mit dem Anschlussträger 2 verbunden. Anschließend kann eine Separation entlang der Trennlinien 5 zu Anordnungen mit einzelnen Halbleiterchips 1 erfolgen.

Claims (9)

  1. Optoelektronische Anordnung mit - einem optoelektronischen Halbleiterchip (1) umfassend einen Halbleiterkörper (10), an dessen Unterseite (10a) zumindest zwei Kontaktstellen (11) zur elektrischen Kontaktierung des Halbleiterchips (1) angeordnet sind, - einem Anschlussträger (2) umfassend einen Grundkörper (20), an dessen der Unterseite (10a) des Halbleiterkörpers (10) zugewandten Oberseite (20a) zumindest zwei Anschlussstellen (21) angeordnet sind, wobei - zwischen zwei Anschlussstellen (21) des Anschlussträgers (2) an der Oberseite (20a) des Grundkörpers (20) eine elektrisch isolierende Trennstelle (22) angeordnet ist, - die Kontaktstellen (11) des Halbleiterchips (1) und die Anschlussstellen (21) des Anschlussträgers (2) einander gegenüberliegend angeordnet sind, - zwischen dem Anschlussträger (2) und dem Halbleiterchip (1) ein anisotropes Haftmittel (3) angeordnet ist, das ein elektrisch isolierendes Matrixmaterial (30) und ein elektrisch leitendes Material (31) umfasst, wobei - das elektrisch leitende Material (31) zwischen einander gegenüberliegenden Anschlussstellen (21) und Kontaktstellen (11) eine elektrisch leitende Verbindung vermittelt, und - bei der zwischen zwei Kontaktstellen (11) des Halbleiterchips (1) an der Unterseite (10a) des Halbleiterkörpers (10) eine elektrisch isolierende Trennstelle (12) angeordnet ist.
  2. Optoelektronische Anordnung gemäß dem vorherigen Anspruch, bei der die Materialien der Trennstellen (12, 22) und die Materialien der Anschlussstellen (21) und/oder der Kontaktstellen (11) derart ausgewählt sind, dass das elektrisch leitende Material (31) des Haftmittels (3) zu den Anschlussstellen (21) und/oder den Kontaktstellen (11) eine stärkere Haftung aufweist als zu den Trennstellen (12, 22).
  3. Optoelektronische Anordnung gemäß einem der vorherigen Ansprüche, bei der die Anschlussstellen (21) und/oder die Kontaktstellen (11) mit zumindest einem der folgenden Metalle gebildet sind: Silber, Gold, Platin, Palladium.
  4. Optoelektronische Anordnung gemäß einem der vorherigen Ansprüche, bei der die Trennstellen (12, 22) mit zumindest einem der folgenden Materialien gebildet sind: Polytetrafluorethylen, Polyethylen, Polypropylen.
  5. Optoelektronische Anordnung gemäß einem der vorherigen Ansprüche, bei dem der Grundköper (20) des Anschlussträgers (2) ein keramisches Material umfasst.
  6. Optoelektronische Anordnung gemäß einem der vorherigen Ansprüche, bei dem der Grundköper (20) des Anschlussträgers (2) einen Kunststoff umfasst.
  7. Optoelektronische Anordnung gemäß einem der vorherigen Ansprüche, bei dem der Grundköper (20) des Anschlussträgers (2) ein Metall umfasst.
  8. Verfahren zur Herstellung einer Vielzahl von optoelektronischen Anordnungen mit den folgenden Schritten: - Bereitstellen eines Anschlussträgers (2) umfassend einen Grundkörper (20) an dessen Oberseite (20a) zumindest zwei, insbesondere wenigstens zwei, elektrisch leitenden Anschlussstellen (21) angeordnet sind und zwischen je zwei Anschlussstellen (21) eine elektrisch isolierende Trennstelle angeordnet ist, - Bereitstellen zumindest eines optoelektronischen Halbleiterchips, insbesondere einer Mehrzahl von optoelektronischen Halbleiterchips (1), umfassend jeweils einen Halbleiterkörper (10), an dessen Unterseite (10a) zumindest zwei Kontaktstellen (11) zur elektrischen Kontaktierung des Halbleiterchips (1) angeordnet sind, wobei die Halbleiterchips (1) im Wafer-Verbund (100) vorliegen, - Einbringen eines anisotropen Haftmittels (3) umfassend ein elektrisch isolierendes Matrixmaterial (30), in dem Teilchen eines elektrisch leitenden Materials (31) eingebracht sind, zwischen die Unterseiten (10a) der Halbleiterkörper (10) und der Oberseite (20a) des Grundkörpers (20) des Anschlussträgers (2), und - Verbinden des Anschlussträger (2) mit den Halbleiterchips (1) mittels Erwärmen.
  9. Verfahren gemäß dem vorherigen Anspruch, wobei eine Anordnung gemäß einem der Ansprüche 1 bis 7 herstellbar ist.
DE102008030843.9A 2008-06-30 2008-06-30 Optoelektronische Anordnung sowie Verfahren zur Herstellung einer optoelektronischen Anordnung Expired - Fee Related DE102008030843B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102008030843.9A DE102008030843B4 (de) 2008-06-30 2008-06-30 Optoelektronische Anordnung sowie Verfahren zur Herstellung einer optoelektronischen Anordnung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102008030843.9A DE102008030843B4 (de) 2008-06-30 2008-06-30 Optoelektronische Anordnung sowie Verfahren zur Herstellung einer optoelektronischen Anordnung

Publications (2)

Publication Number Publication Date
DE102008030843A1 DE102008030843A1 (de) 2009-12-31
DE102008030843B4 true DE102008030843B4 (de) 2021-08-19

Family

ID=41360714

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008030843.9A Expired - Fee Related DE102008030843B4 (de) 2008-06-30 2008-06-30 Optoelektronische Anordnung sowie Verfahren zur Herstellung einer optoelektronischen Anordnung

Country Status (1)

Country Link
DE (1) DE102008030843B4 (de)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0739043A2 (de) 1992-08-20 1996-10-23 Hewlett-Packard Company Lichtquelle und Verfahren zur Montage lichtemittierender Dioden
DE10133959A1 (de) 2001-07-18 2003-02-06 Infineon Technologies Ag Elektronisches Bauteil mit Halbleiterchip
US20030160256A1 (en) 2000-09-01 2003-08-28 General Electric Company Plastic packaging of LED arrays
DE10206818A1 (de) 2002-02-18 2003-08-28 Infineon Technologies Ag Elektronisches Bauteil mit Klebstoffschicht und Verfahren zur Herstellung derselben
DE102004040465A1 (de) 2003-09-24 2005-05-04 Tai Saw Technology Co Paketanordnung für elektronische Einrichtung und Verfahren zum Herstellen der Paketanordnung
US20060012967A1 (en) 2002-04-01 2006-01-19 Ibiden Co., Ltd. Ic chip mounting substrate, ic chip mounting substrate manufacturing method, optical communication device, and optical communication device manufacturing method
US20070001313A1 (en) 2003-02-05 2007-01-04 Kozo Fujimoto Method of interconnecting terminals and method for mounting semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0739043A2 (de) 1992-08-20 1996-10-23 Hewlett-Packard Company Lichtquelle und Verfahren zur Montage lichtemittierender Dioden
US20030160256A1 (en) 2000-09-01 2003-08-28 General Electric Company Plastic packaging of LED arrays
DE10133959A1 (de) 2001-07-18 2003-02-06 Infineon Technologies Ag Elektronisches Bauteil mit Halbleiterchip
DE10206818A1 (de) 2002-02-18 2003-08-28 Infineon Technologies Ag Elektronisches Bauteil mit Klebstoffschicht und Verfahren zur Herstellung derselben
US20060012967A1 (en) 2002-04-01 2006-01-19 Ibiden Co., Ltd. Ic chip mounting substrate, ic chip mounting substrate manufacturing method, optical communication device, and optical communication device manufacturing method
US20070001313A1 (en) 2003-02-05 2007-01-04 Kozo Fujimoto Method of interconnecting terminals and method for mounting semiconductor device
DE102004040465A1 (de) 2003-09-24 2005-05-04 Tai Saw Technology Co Paketanordnung für elektronische Einrichtung und Verfahren zum Herstellen der Paketanordnung

Also Published As

Publication number Publication date
DE102008030843A1 (de) 2009-12-31

Similar Documents

Publication Publication Date Title
DE102009036621B4 (de) Optoelektronisches Halbleiterbauteil
DE112014004403B4 (de) Flexible Leiterplatte für Elektronikanwendungen, diese enthaltende Lichtquelle, sowie ein Verfahren zur Herstellung einer Lichtquelle
WO2009132618A1 (de) Oberflächenmontierbares leuchtdioden-modul und verfahren zur herstellung eines oberflächenmontierbaren leuchtdioden-moduls
DE102007003809A1 (de) Verfahren zum Herstellen einer Leuchtdiodenanordnung und Leuchtdiodenanordnung
DE19544980A1 (de) Lichtemittierendes Bauelement und Herstellverfahren für dieses
DE102014115909B4 (de) Press-Pack-Zelle und Verfahren zum Betrieb einer Press-Pack-Zelle
DE102012212968A1 (de) Optoelektronisches halbleiterbauteil mit elektrisch isolierendem element
WO2015010997A1 (de) Oberflächenmontierbares optoelektronisches halbleiterbauteil und verfahren zur herstellung zumindest eines oberflächenmontierbaren optoelektronischen halbleiterbauteils
DE102013210668A1 (de) Verfahren zur Herstellung eines optischen Moduls
DE102006015115A1 (de) Elektronisches Modul und Verfahren zum Herstellen eines elektronischen Moduls
DE10339985B4 (de) Optoelektronisches Bauelement mit einer transparenten Kontaktschicht und Verfahren zu dessen Herstellung
DE102013217802B4 (de) Halbleiteranordnung, verfahren zur herstellung einer halbleiteranordnung und verfahren zum betrieb einer halbleiteranordnung
WO2016120047A1 (de) Optoelektronisches halbleiterbauteil, optoelektronische anordnung und verfahren zur herstellung eines optoelektronischen halbleiterbauteils
DE102016103585B4 (de) Verfahren zum Herstellen eines Package mit lötbarem elektrischen Kontakt
WO2024079183A1 (de) Verfahren zum herstellen eines bauelements und bauelement
DE102008058003A1 (de) Halbleitermodul und Verfahren zu dessen Herstellung
WO2017194620A1 (de) Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils
DE102008030843B4 (de) Optoelektronische Anordnung sowie Verfahren zur Herstellung einer optoelektronischen Anordnung
DE102015100001A1 (de) Chipanordnung und Verfahren zu deren Herstellung
DE102014112818A1 (de) Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
WO2017050617A1 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
DE102010015942A1 (de) Solarmodul und Verfahren zu dessen Herstellung
DE102015107591B4 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102015226137A1 (de) Verfahren zum Herstellen eines Schaltungsbauteils und Schaltungsbauteil
DE19941637A1 (de) Chipkarte und Verfahren zur Herstellung einer Chipkarte

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
R012 Request for examination validly filed
R012 Request for examination validly filed

Effective date: 20150427

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee