DE102004005668B4 - Elektrisches Bauelement und Herstellungsverfahren - Google Patents

Elektrisches Bauelement und Herstellungsverfahren Download PDF

Info

Publication number
DE102004005668B4
DE102004005668B4 DE102004005668.4A DE102004005668A DE102004005668B4 DE 102004005668 B4 DE102004005668 B4 DE 102004005668B4 DE 102004005668 A DE102004005668 A DE 102004005668A DE 102004005668 B4 DE102004005668 B4 DE 102004005668B4
Authority
DE
Germany
Prior art keywords
component
module substrate
substrate
chip
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE102004005668.4A
Other languages
English (en)
Other versions
DE102004005668A1 (de
Inventor
Dr. Metzger Thomas
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SnapTrack Inc
Original Assignee
SnapTrack Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SnapTrack Inc filed Critical SnapTrack Inc
Priority to DE102004005668.4A priority Critical patent/DE102004005668B4/de
Priority to JP2006551742A priority patent/JP4838732B2/ja
Priority to PCT/EP2005/000178 priority patent/WO2005076470A1/de
Publication of DE102004005668A1 publication Critical patent/DE102004005668A1/de
Priority to US11/497,592 priority patent/US7868448B2/en
Application granted granted Critical
Publication of DE102004005668B4 publication Critical patent/DE102004005668B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/0023—Packaging together an electronic processing unit die and a micromechanical structure die
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0504—Holders; Supports for bulk acoustic wave devices
    • H03H9/0514—Holders; Supports for bulk acoustic wave devices consisting of mounting pads or bumps
    • H03H9/0523—Holders; Supports for bulk acoustic wave devices consisting of mounting pads or bumps for flip-chip mounting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1092—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a cover cap mounted on an element forming part of the surface acoustic wave [SAW] device on the side of the IDT's
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/092—Buried interconnects in the substrate or in the lid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/093—Conductive package seal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/096—Feed-through, via through the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Wire Bonding (AREA)

Abstract

Elektrisches Bauelement- mit einem Modulsubstrat (MS), das auf seiner Oberseite Kontaktflächen (E5, E6), einen rahmenförmig geschlossenen Kontaktbereich und auf seiner Oberseite oder Unterseite Außenkontakte (E7, E8) aufweist,- mit mindestens einem Chip, der ein Chipsubstrat (DS) und darauf angeordnete zum Modulsubstrat gewandte Bauelementstrukturen und Anschlussflächen (E3, E4) aufweist,- wobei das Chipsubstrat (DS) einen umlaufenden Randbereich aufweist, der allseitig und vollständig auf dem Kontaktbereich des Modulsubstrats aufsitzt und durch ein Direct Waferbonding-Verfahren mit dem Kontaktbereich des Modulsubstrats verbunden ist,- wobei das Chipsubstrat so aufliegt, dass zwischen dem Modulsubstrat (MS) und dem Chipsubstrat (DS) ein geschlossener Hohlraum (HR) ausgebildet ist, in dem die Bauelementstrukturen angeordnet sind.

Description

  • Die Erfindung betrifft ein vorzugsweise oberflächenmontierbares und modular aufgebautes elektrisches Bauelement mit empfindlichen Bauelementstrukturen wie insbesondere elektroakustische Wandler und Resonatoren.
  • Akustische Bauelementstrukturen sind empfindlich gegenüber Umwelteinflüssen und müssen daher gegenüber diesen geschützt werden. Andererseits können diese Strukturen nicht ohne weiteres z. B. durch eine Vergussmasse verkapselt werden, da die Vergussmasse die Ausbreitung der akustischen Welle beeinflusst. Dementsprechend werden akustische Bauelemente heutzutage in einem Hohlraum angeordnet. Die Beschaffung und die Abdichtung eines solchen Hohlraums ist aufwendig.
  • Der erforderliche Hohlraum kann z. B. durch eine Schutzkappe geschaffen werden. Ein auf seiner aktiven Oberfläche akustische Bauelementstrukturen tragender Chip kann mit seiner Rückseite auf ein Modulsubstrat aufgeklebt werden, das gleichzeitig einen Teil eines Gehäuses bildet. Der Chip wird durch die Schutzkappe überdeckt, wobei die Schutzkappe dicht mit dem Modulsubstrat abschließt.
  • Es ist bekannt, einen auf seiner aktiven Oberfläche akustische Bauelementstrukturen tragenden Chip in Flip-Chip-Anordnung auf einem Modulsubstrat mit mehreren z. B. keramischen Schichten zu montieren. Der Zwischenraum zwischen dem Chip und dem Modulsubstrat kann z. B. durch einen Dichtungsrahmen abgedichtet werden.
  • Möglich ist es auch, auf dem Chip eine die Bauelementstrukturen aufnehmende Schutzkappe auszubilden, wobei die elektrischen Anschlüsse des Chips außerhalb der von der Schutzkappe bedeckten Fläche liegen. Der „nackte“, d. h. ungehäuste Chip mit auf seiner Oberfläche offen liegenden Bauelementstrukturen wird im Folgenden als „Bare Die“ bezeichnet und von einem diskreten Bauteil unterschieden. Die diskreten Bauteile, welche empfindliche Bauelementstrukturen aufweisen, sind im Gegensatz zu einem Bare Die eingehäust oder zumindest mit einer Schutzkappe versehen.
  • Bekannt sind auch modular aufgebaute Bauelemente, bei denen auf einem i. d. R. mehrschichtigen keramischen Modulsubstrat diskret aufgebaute Bauteile montiert sind. Die bisherige Modulintegration von diskreten elektronischen Bauteilen, z. B. mit akustischen Oberflächenwellen oder Volumenwellen arbeitenden Filtern, erfolgt in der Form, dass die gehäusten Bauteile auf das Modulsubstrat (= Modulsubstrat) aufgebracht werden, wobei die Anschlüsse des gehäusten Bauteils mit elektrischen Anschlüssen des Modulsubstrats mittels der bekannten Verbindungstechniken (z.B. Bonddrähte, Bumps) verbunden werden. In der Regel ist die Häusung der elektronischen Bauteile mit offen liegenden Bauelementstrukturen erforderlich, da diese empfindlich gegenüber Umwelteinflüssen sind. Die Häusung kann beispielsweise durch Kunststoff- oder Keramikgehäuse mit Bonddrähten oder Stud-Bumps, CSP-Gehäusetechnologien (CSP = Chip Sized Package) oder Wafer-Level-Gehäuse z.B. auf Silizium- oder Glas-Basis erfolgen. Bei mikroakustischen Bauteilen muss eine Materialbelastung des aktiven Bauteilbereichs vermieden werden, was durch die Ausbildung eines Hohlraums im Gehäuse sichergestellt wird. Mit den derartig gehäusten Bauteilen werden anschließend die Modulsubstrate bestückt. Zusätzliche aktive und/oder passive Komponenten werden entweder im Substratmaterial des Moduls integriert oder als diskrete Bauteile auf das Modulsubstrat aufgesetzt und über entsprechende Anschlüsse elektrisch mit diesem verbunden. Anschließend kann das vollständig bestückte Modul noch mit einem geeigneten Material (z.B. Glob-Top-Masse) vergossen werden, um eine planare Oberfläche zu erreichen und empfindliche Bauteilstrukturen vor Umwelteinflüssen zu schützen.
  • Eine weitere Möglichkeit, ein multifunktionales Modul mit einer Vielzahl verschiedenartiger aktiver und/oder passiver Komponenten herzustellen, bietet die monolithische Integration verschiedener Schaltungen in einem gemeinsamen Substrat (bevorzugt ein Halbleitersubstrat wie z.B. Silizium), wobei je nach Komplexität der zu realisierenden Strukturen eine Vielzahl aufeinanderfolgender Prozesssequenzen durchzuführen ist. Die mit akustischen Wellen arbeitenden Bauelementstrukturen können jedoch nicht kostengünstig in einem Modul monolithisch integriert werden.
  • Es ist bekannt, ein Bauelement durch Verbindung zweier Wafer herzustellen (Wafer-Level-Package durch Direct Wafer Bonding), wobei eine auf einem ersten Wafer ausgebildete Bauelementstruktur in einer in einem zweiten Wafer ausgebildeten Vertiefung eingeschlossen und so gehäust wird. Dabei werden die Wafer zunächst miteinander verbunden und der Verbund der Wafer in Bauelemente vereinzelt.
  • Aufgabe der vorliegenden Erfindung ist es, ein günstig herzustellendes elektrisches Bauelement anzugeben, das zu schützende Bauelementstrukturen aufweist, sowie ein Verfahren zu dessen Herstellung.
  • Diese Aufgabe wird durch das Bauelement nach Anspruch 1 und das Verfahren nach Anspruch 19 gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung gehen aus den weiteren Ansprüchen hervor.
  • Die Erfindung gibt ein elektrisches Bauelement an, das modular aufgebaut ist und ein Modulsubstrat umfasst, welches als Basis des Moduls dient. Auf der Oberseite des Modulsubstrats sind Kontaktflächen zur Kontaktierung von einem oder mehreren Chips vorgesehen. Die Chips sind die Bausteine des Moduls, die elektrisch mit im Modulsubstrat integrierten Schaltungen verbunden und dadurch auch miteinander verschaltet sind. Auf der Unterseite des Modulsubstrats sind Außenkontakte zur Kontaktierung des Bauelements mit einer externen Leiterplatte vorgesehen.
  • Auf der Oberseite des Modulsubstrats ist mindestens ein Chip montiert, der elektrisch mit dem Modulsubstrat verbunden ist. Der Chip oder - bei mehreren Chips - zumindest einer der Chips ist ein Bare Die (ein „nackter“ Chip), der ein Chipsubstrat-mit auf seiner Unterseite angeordneten offen liegenden Bauelementstrukturen und Anschlussflächen zur Kontaktierung des Modulsubstrats aufweist. Die Anschlussflächen des Chipsubstrats sind elektrisch direkt mit den Kontaktflächen des Modulsubstrats verbunden. Die Bauelementstrukturen sind zum Modulsubstrat gewandt.
  • Zumindest ein weiterer Chip kann als gehäustes diskretes Bauteil auf dem Modulsubstrat angeordnet sein.
  • Die zum Modulsubstrat gewandte Oberfläche des Chipsubstrats weist einen umlaufenden Randbereich auf, der allseitig mechanisch fest mit dem direkt darunter liegenden Kontaktbereich des Modulsubstrats verbunden ist. Dabei ist zwischen dem Modulsubstrat und dem Chipsubstrat ein geschlossener Hohlraum ausgebildet, der die Bauelementstrukturen aufnimmt. Der Randbereich der Chipunterseite umschließt den Bereich der Bauelementstrukturen vollständig.
  • Im Modulsubstrat bzw. auf der Oberseite des Modulsubstrats sind Einbauplätze zur Bestückung mit Bare Dies vorgesehen.
  • Die Verwendung ungehäuster Chips als Modulbausteine hat gegenüber Modulen, die mit diskreten Bauteilen bestückt sind, den Vorteil, dass bei der Montage der „nackten“ Chips auf dem Modulsubstrat gleichzeitig eine Häusung der empfindlichen Bauelementstrukturen des Chips erfolgt.
  • Die Integration der Funktionseinheiten auf der Oberseite eines Modulsubstrats hat gegenüber der monolithischen Integration - d. h. Integration aller Schaltungen in einem einzigen monolithisch ausgebildeten Bauelement - den Vorteil einer hohen Designflexibilität, da die Möglichkeit der Kombination von verschiedenen Bauteilen (z. B. mit verschiedenen Chipsubstraten oder von verschiedenen Zulieferern) in einem Modul besteht. Bei der Realisierung der Funktionseinheit ist man nicht auf ein einziges Substratmaterial, z. B. Si beschränkt. Vielmehr können in einem Modul Bare Dies mit jeweils unterschiedlichen Substratmaterialien kombiniert werden. Der Aufbau des erfindungsgemäßen Moduls aus einzelnen Bausteinen (Funktionseinheiten) ist insbesondere bei Designänderungen des Gesamtmoduls von Vorteil. Darüber hinaus bietet die Bestückung des Moduls mit einzelnen Bausteinen den Vorteil, dass zur Bestückung nur getestete und als funktionstüchtig eingestufte Bausteine (Known Good Dies) verwendet werden können.
  • Bevorzugte Ausführungsformen der Erfindung:
    • Das Modulsubstrat weist vorzugsweise zumindest einen Bereich, z. B. eine Schicht, aus Silizium auf.
  • In der bevorzugten Ausführungsform weist ein erfindungsgemäßes Bauelement ein Modulsubstrat aus Si auf.
  • Vorzugsweise sind mehrere ungehäuste Einzelkomponenten (Chips) auf dem Modulsubstrat angeordnet und elektrisch mit diesem verbunden. Die Einzelkomponenten sind über die im und/oder auf dem Modulsubstrat vorgesehenen Verbindungsleitungen elektrisch miteinander verbunden.
  • Der auf dem Modulsubstrat zu bestückende Chip kann z. B. ein mit akustischen Volumenwellen arbeitendes Filter (BAW-Filter, Bulk Acoustic Wave Filter) sein.
  • Unter einer offen liegenden und zu schützenden Bauelementstruktur versteht man im Sinne der Anmeldung insbesondere eine mikroelektromechanische Komponente und/oder mit akustischen Wellen arbeitende elektroakustische Bauelementstrukturen, beispielsweise einen mit akustischen Volumenwellen arbeitenden Resonator oder einen mit akustischen Oberflächenwellen arbeitenden Wandler.
  • Neben den offen liegenden Bauelementstrukturen kann das Chipsubstrat im Inneren des Substrats verborgene, eingebettete und/oder integrierte passive und/oder nichtlineare bzw. aktive elektronische Komponenten enthalten.
  • Unter eingebetteten Komponenten versteht man im Sinne der Erfindung Komponenten, die als bereits fertige, vorzugsweise oberflächenmontierbare diskrete Bauteile, z. B. SMD-Kondensatoren vorliegen und während der Herstellung des Substrats in das Substrat bzw. eine Substratschicht eingebracht, mit Kontaktflächen elektrisch kontaktiert und anschließend durch weitere aufzubringende Substratschichten im Inneren des Substrats verborgen werden.
  • Integrierte Komponenten werden dagegen als Bestandteil des Substrats bei der Herstellung des Substrats z. B. durch Dotierung des Substratmaterials oder als strukturierte Leiterbahnen zwischen zwei dielektrischen Schichten mithergestellt, wobei diese Komponenten vor Herstellung des Substrats nicht als Bauteile existieren.
  • Das Modulsubstrat als Integrationsbasis beinhaltet vorzugsweise in seinem Inneren eingebettete und/oder integrierte Schaltungen, die passive und/oder aktive bzw. nichtlineare Komponenten enthalten, welche vorzugsweise mittels Dickschicht- und/oder Dünnschichttechnologien erzeugt wurden. Die als strukturierte Leiterbahnen ausgebildeten integrierten Komponenten sind vorzugsweise in innen liegenden strukturierten Metalllagen des Modulsubstrats realisiert oder zumindest elektrisch mit diesen kontaktiert, wobei die Metalllagen durch dielektrische oder halbleitende Schichten voneinander getrennt sind. Im Modulsubstrat sind horizontale sowie vertikale elektrische Verbindungen vorgesehen, welche die integrierten Komponenten einerseits mit den Bare Dies (Chips) und andererseits mit Außenkontakten zur Verbindung mit externen Komponenten (z.B. Leiterplatte) elektrisch verbinden.
  • Der Einbauplatz für eine Bare-Die Bestückung kann beispielsweise als eine Vertiefung im Modulsubstrat ausgeführt werden, die eine geringere Bodenfläche aufweist als die Grundfläche des zu bestückenden Bare Dies, so dass beim Aufbringen des Bare Dies dieser als oberer Abschluss bzw. Deckel der Vertiefung dient. Der außerhalb der Vertiefung liegende Bereich des Modulsubstrats dient für den Bare Die als mechanisches Stützelement. Der Randbereich der zum Modulsubstrat gewandten Oberfläche des Chipsubstrats ist mit dem an die Vertiefung grenzenden Kontaktbereich des Modulsubstrats verbunden. Die mechanische Verbindung zwischen Modulsubstrat und Bare Die wird vorzugsweise über geeignete unten aufgelistete Waferbonding-Verfahren erzeugt.
  • Nach der Verbindung des Bare Dies mit dem Modulsubstrat wird durch die Vertiefung im Modulsubstrat ein geschlossener und von außen nicht zugänglicher Hohlraum gebildet, in dem die offen liegende Bauelementstruktur des Bare Dies angeordnet und geschützt bzw. bei Einsatz eines geeigneten WaferBonding-Verfahrens hermetisch von der Umwelt abgekapselt ist.
  • In einer Variante der Erfindung - siehe 2b - sind in der Vertiefung des Modulsubstrats Kontaktflächen zur elektrischen Kontaktierung des Bare Dies angeordnet, wobei die Verbindung zwischen dem bestückten Bare Die und dem Modulsubstrat über diese Kontaktflächen und die ihnen gegenüberstehenden Anschlussflächen des Bare Dies z. B. mittels Bumps erfolgt.
  • In einer weiteren Variante der Erfindung sind die Kontaktflächen zur Kontaktierung des Bare Dies außerhalb der Vertiefung um die Vertiefung angeordnet, wobei die Verbindung zwischen dem bestückten Bare Die und dem Modulsubstrat über diese Kontaktflächen und die ihnen entsprechenden Anschlussflächen des Bare Dies z. B. mittels Bonddrähte erfolgt.
  • Der Einbauplatz für eine Bare-Die Bestückung kann alternativ oder zusätzlich zu einer im Modulsubstrat ausgebildeten Vertiefung durch einen auf dem Modulsubstrat angeordneten und fest mit diesem verbundenen Verbindungsrahmen definiert sein, der einerseits als Abstandhalter zwischen dem Chipsubstrat und dem Modulsubstrat dient und andererseits die beiden Substrate mechanisch fest verbindet. In diesem Fall bilden der Verbindungsrahmen und die von ihm umschlossene Fläche des Modulsubstrats zusammen eine Vertiefung bzw. einen Einbauplatz für einen Chip. Der Randbereich des Chips wird fest mit dem Verbindungsrahmen verbunden. Die Chipunterseite, der Verbindungsrahmen und die Oberfläche des Modulsubstrats bilden einen geschlossenen Hohlraum.
  • Aus der Druckschrift DE 10164494 A1 ist ein Bauelement bekannt, bei dem zwischen einem Modulsubstrat und der Chipunterseite ein Metallrahmen vorgesehen ist. Dieser Rahmen ist mit dem Modulsubstrat fest verbunden und dient als Abstandhalter für den Chip, ohne jedoch mit der Chipunterseite fest verbunden zu sein. Aus dieser Druckschrift ist es weder bekannt noch wird es durch sie nahe gelegt, über einen solchen Rahmen die Oberflächen des Modulsubstrats und des Chips fest miteinander zu verbinden. Um den Chip auf dem Modulsubstrat zu befestigen, muss die Seitenfläche des Chips metallisiert und mit dem Metallrahmen durch einen zusätzlich aufzubringenden Lotrahmen fest verbunden werden. Die Erfindung hat gegenüber. einem solchen Bauelement den Vorteil, dass weder eine Metallisierung der Seitenfläche des Chips noch ein zusätzlicher Lotrahmen erforderlich ist.
  • Ein erfindungsgemäßes Bauelement kann beispielsweise im folgenden Verfahren hergesellt werden:
    1. a) ein erster Wafer wird bereitgestellt, der eine Vielzahl von Bauelementbereichen aufweist, wobei in jedem Bauelementbereich Einbauplätze in Form von Verbindungsrahmen für Chips vorgesehen sind,
    2. b) einzelne Chips (Bare Die Komponenten) werden bereitgestellt, indem z. B. zumindest ein zweiter Wafer in einzelne Chips vereinzelt wird,
    3. c) der erste Wafer wird mit den Chips so bestückt, dass im Bereich der Einbauplätze geschlossene Hohlräume zwischen dem ersten Wafer und jedem Chip gebildet werden,
    4. d) die Chips werden mit dem ersten Wafer elektrisch und mechanisch fest verbunden,
    5. e) die so in den Bauelementbereichen erzeugten Bauelemente werden vereinzelt.
  • Erfindungsgemäß wird die Verkapselung empfindlicher Bauelementstrukturen alleine durch die Verbindung des als Wafer vorhandenen Modulssubstrats mit den vereinzelten und nicht gehäusten Chips erzielt. Bei dieser neuartigen Verkapselung entfällt die Notwendigkeit einer zusätzlichen Häusung der Chips zur Beschaffung eines geschlossenen Hohlraums für offen liegende Bauelementstrukturen. Durch den Verzicht auf ein eigenes Gehäuse für das zu bestückende Bauteil fallen die entsprechenden Häusungskosten weg.
  • Die Gesamtausbeute bei einer Modulherstellung mittels der erfindungsgemäßen Bare Die Bestückung ergibt sich - im Gegensatz zu Bauelementen mit monolithischer Integration - nicht als Produkt der Ausbeuten der einzelnen Prozesssequenzen zur Realisierung der einzelnen Funktionseinheiten bzw. Schaltungen auf dem Wafer, sondern aus den Ausbeuten, die sich bei der Chipherstellung und der Verbindung des Chips mit dem Modulsubstrat ergeben. Dabei können die Chips vor Bestückung getestet und die fehlerhaften Chips aussortiert werden. Man kann daher mit einem erfindungsgemäßen Verfahren eine hohe Ausbeute erzielen.
  • Hauptvorteile dieses Verfahrens sind also geringe Häusungskosten, eine geringe Modulhöhe und eine hohe Ausbeute.
  • Der erste Wafer ist vorzugsweise ein Si-Wafer. Der erste Wafer kann auch ein Wafer sein, der nur Teilbereiche aus Si aufweist. Er kann auch teilweise oder vollständig aus Keramik bestehen.
  • Die Einbauplätze werden vorzugsweise in Form von Vertiefungen auf der Oberseite des Modulsubstrats ausgebildet, wobei die Chips direkt auf die diese Vertiefungen umlaufenden Kontaktbereiche des Modulsubstrats bestückt und fest mit diesen verbunden werden. Die mechanische Verbindung zwischen dem Chip und dem Modulsubstrat kann in diesem Fall mittels Waferbonding, z. B. Anodic Surface Bonding, Direct Surface Bonding, Surface-activated Bonding erfolgen.
  • Möglich ist aber auch, zwischen dem um die Vertiefung angeordneten und mit dem Chip zu verbindenden Kontaktbereich des Modulsubstrats und dem ihm gegenüberliegenden Kontaktbereich des Chipsubstrats eine Verbindungsschicht bzw. einen Verbindungsrahmen einzufügen. Der Verbindungsrahmen verbindet die Chipunterseite mit der Oberfläche des Substrats und sorgt für die Abdichtung des geschlossenen Hohlraums.
  • In einer Variante können auf der Oberseite des Modulsubstrats Verbindungsrahmen ausgebildet werden, welche jeweils eine Vertiefung des Modulsubstrats umlaufen und mit jeweils einem Chip bestückt werden. Bei der Verwendung eines Verbindungsrahmens kann ein Hohlraum nach der Bestückung auch ohne zusätzliche Vertiefung im Modulsubstrat entstehen. Anschließend werden die Verbindungsrahmen mechanisch fest mit dem Randbereich der Chips verbunden, wobei geschlossene Hohlräume entstehen.
  • Alternativ ist es möglich, die Einbauplätze in Form von Verbindungsrahmen ohne zusätzliche Vertiefungen auf der Oberseite des Modulsubstrats auszubilden bzw. anzubringen. Die Verbindungsrahmen werden auf der Unterseite bzw. auf der die zu häusenden Bauelementstrukturen tragenden Seite des zweiten Wafers bzw. im Randbereich der Chips ausgebildet, wobei der zweite Wafer danach in Chips vereinzelt wird. Das Modulsubstrat wird mit Chips so bestückt, dass die Verbindungsrahmen zur Oberseite des Modulsubstrats weisen. Anschließend werden die Verbindungsrahmen mit der Oberfläche des Modulsubstrats mechanisch fest verbunden, wobei geschlossene Hohlräume entstehen.
  • In einer Variante der Erfindung ist der Verbindungsrahmen aus einem elektrisch isolierenden Material, z. B. Glasfritte, Siliziumoxid oder Klebematerial ausgewählt. In einer anderen Variante ist der Verbindungsrahmen aus Metall bzw. Lot, wobei diese Schicht dann z. B. durch eutektisches Bonden oder Thermokompression mechanisch fest mit der Oberfläche des Chipsubstrats einerseits und mit der Oberfläche des Modulsubstrats andererseits verbunden werden kann. Vorzugsweise wird auf der Oberseite des Modulsubstrats um die Vertiefung eine erste Metallstruktur durch Beschichtung der Substratoberfläche erzeugt. Diese Metallstruktur umgrenzt die Vertiefung allseitig und dient als Unterlage für einen Verbindungsrahmen aus Lot. Auf der Unterseite des Chipsubstrats wird zumindest im Randbereich eine entsprechende zweite Metallstruktur erzeugt, die bei der Bestückung des Chips der ersten Metallstruktur bzw. dem Lotrahmen gegenüberliegt. Der Lotrahmen wird über seine Schmelztemperatur erhitzt und verbindet dabei das Chipsubstrat und das Modulsubstrat.
  • Die Vertiefung im Modulsubstrat ist vorzugsweise - wie in 1c angedeutet - stufenförmig ausgebildet, wobei in einer ersten Vertiefung, welche den ganzen Chip aufnehmen kann, eine zweite gegenüber der ersten Vertiefung bodenflächenmäßig kleinere Vertiefung ausgebildet ist. Die Bodenfläche der zweiten Vertiefung ist außerdem kleiner als die Chipgrundfläche, so dass der Chip in der ersten Vertiefung auf einer durch die zweite Vertiefung gebildeten Stufe aufliegt.
  • Die Bodenfläche der ersten Vertiefung kann auch größer als die Grundfläche des Chips ausgebildet sein. Die Zwischenräume können dann mit einer Vergussmasse verschlossen werden.
  • Wenn die Höhe des Chips die Tiefe der ersten Vertiefung überschreitet, wird die Oberseite des Bauelements vorzugsweise planarisiert, wobei ein Teil des Chipsubstrats von der Rückseite her z. B. mittels Chemical Mechanical Polishing oder mit einem Sandstrahl abgetragen wird.
  • Im folgenden wird die Erfindung anhand von Ausführungsbeispielen und der dazugehörigen Figuren näher erläutert. Die Figuren zeigen anhand schematischer und nicht maßstabsgetreuer Darstellungen verschiedene Ausführungsbeispiele der Erfindung. Gleiche oder gleich wirkende Teile sind mit gleichen Bezugszeichen bezeichnet. Es zeigen im schematischen Querschnitt ausschnittsweise:
    • 1a ein beispielhaftes Bare Die, bei dem die Verbindungsleitungen zwischen den Bauelementstrukturen und den Anschlussflächen auf der Oberfläche des Chipsubstrats angeordnet sind
    • 1b, 1c jeweils ein erfindungsgemäßes Bauelement, bei dem die Chips durch Direct Wafer Bonding mit dem Modulsubstrat verbunden sind
    • 1d ein erfindungsgemäßes Bauelement, bei dem die Chips mit dem Modulsubstrat mittels eines Rahmens verbunden sind
    • 1e, 1f, 1g jeweils eine Variante des in 1d gezeigten Bauelements
    • 2a, 3a jeweils ein beispielhaftes Bare Die, bei dem die Verbindungsleitungen zwischen den Bauelementstrukturen und den Anschlussflächen im Chipsubstrat verborgen sind
    • 2b ein erfindungsgemäßes Bauelement mit einem Bare Die gemäß 2a, wobei die Chips durch Direct Wafer Bonding mit dem Modulsubstrat verbunden sind
    • 2c, 2d jeweils ein erfindungsgemäßes Bauelement mit einem Bare Die gemäß 2a, wobei die Chips mit dem Modulsubstrat mittels eines Rahmens verbunden sind
    • 3b jeweils ein erfindungsgemäßes Bauelement mit einem Bare Die gemäß 3a
  • Erstes Ausführungsbeispiel (Figuren 1a bis 1d)
  • Ein Chip, der als ungehäustes Bauteil (auf Englisch Bare Die) für die weitere Verbindung mit einem Modulsubstrat bereitgestellt wird, umfasst ein Chipsubstrat mit Bauelementstrukturen, die vorzugsweise eine Filterschaltung realisieren. 1a zeigt im schematischen Querschnitt ein beispielhaftes Bare Die BD mit einem vereinfacht gezeichneten akustischen Volumenwellenresonator als Bauelementstruktur BS. Dieser Resonator ist in Dünnschichttechnologie auf einem Chipsubstrat DS aufgebaut und besteht im Wesentlichen aus zwei Resonator-Elektroden E1, E2 und einer dazwischen angeordneten piezoelektrischen Schicht PS. Der akustisch aktive Bereich des Resonators wird durch den Überlappbereich der beiden Elektroden E1 und E2 definiert. Die Elektrode E1 ist elektrisch mit einer Anschlussfläche E3 verbunden. Die Elektrode E2 ist elektrisch mit einer Anschlussfläche E4 verbunden. Die Verbindungsleitungen zwischen den Elektroden und den Anschlussflächen liegen in diesem Fall auf der Oberfläche des Chipsubstrats DS.
  • Die auf der Oberfläche des Chipsubstrats offen liegenden Bauelementstrukturen können auch mit akustischen Oberflächenwellen arbeitende Wandler, passive und/oder aktive bzw. nichtlineare elektronische Komponenten enthalten.
  • 1b zeigt ausschnittsweise ein erfindungsgemäßes Bauelement mit einem Modulsubstrat MS und einem darauf bestückten Bare Die BD gemäß 1a. Der Bare Die umfasst einen Volumenwellenresonator. Das erfindungsgemäße Bauelement enthält darüber hinaus zumindest einen weiteren auf der Oberseite des Modulsubstrats MS angeordneten Chip oder einen weiteren Bare Die, die in den Figuren nicht gezeigt sind.
  • Die Anschlussflächen E3, E4 des Bare Dies sind elektrisch mit den Kontaktflächen E5, E6 des Modulsubstrats MS mittels Bumps BU verbunden. Der Bare Die BD ist mit dem Modulsubstrat MS mittels Direct-Wafer-Bonding-Verfahren mechanisch fest verbunden, so dass im Kontaktbereich KO zwischen dem Modulsubstrat MS und dem Chipsubstrat DS eine mechanisch stabile und abdichtende Verbindung hergestellt wird.
  • Die Verbindung des Bauelements mit einer externen Leiterplatte erfolgt über die an der Unterseite des Modulsubstrats angeordneten Außenkontakte E7, E8.
  • Das Modulsubstrat MS ist in dieser Variante der Erfindung mehrlagig ausgebildet und weist zumindest eine im Substrat innen liegende strukturierte Metalllage ML auf.
  • Das Modulsubstrat MS weist Verbindungsleitungen und integrierte elektronische Komponenten auf, die in den Metalllagen ML ausgebildet sind, wobei jede innen liegende Metalllage ML z. B. zwischen zwei halbleitenden Schichten - Si-Schichten - angeordnet ist. Die halbleitenden Schichten sind vorzugsweise hochohmig. Möglich ist auch, dass diese Schichten mehrlagig sind und neben einer oder mehreren Si-Teilschichten weitere, vorzugsweise elektrisch nicht leitende Teilschichten z. B. aus SiO2 enthalten. Die nicht leitenden Teilschichten sind im Schichtverbund vorzugsweise die Außenschichten.
  • Die im Modulsubstrat oder Chipsubstrat integrierten Komponenten können passive - z. B. Spule, Kondensator, Widerstand, Streifen- oder Triplate-Leitung, Transformer - oder nichtlineare bzw. aktive - z.B. Diode, Schalter, Transistor - Schaltungselemente sein. Die passiven Komponenten sind vorzugsweise als Leiterbahnen realisiert.
  • Die zum Modulsubstrat gewandte Oberfläche des Chipsubstrats hat hier eine größere Fläche als die Bodenfläche innerhalb der auf der Oberseite des Modulsubstrats gebildeten Vertiefung.
  • Die beiden Substrate werden so miteinander verbunden, dass im Bereich der Bauelementstrukturen, also zumindest zwischen dem akustisch aktiven Resonatorbereich und dem Modulsubstrat MS, ein Hohlraum HR bzw. ein Luftspalt zwischen den empfindlichen Bauelementstrukturen und dem Modulsubstrat verbleibt. Die Bumps können vor dem Aufsetzen des Bare Dies wahlweise entweder auf den Anschlussflächen E3, E4 des Bare Dies oder auf den Kontaktflächen E5, E6 des Modulsubstrats MS aufgebracht werden.
  • Das erfindungsgemäße Bauelement ist in dieser Variante zur Oberflächenmontage (Surface Mounted Design) geeignet. Die Kontaktflächen E5, E6 und die Außenkontakte E7, E8 sind elektrisch über die im Modulsubstrat angeordneten Verbindungsleitungen, Durchkontaktierungen DK und gegebenenfalls über die verborgenen integrierten elektronischen Komponenten miteinander verbunden.
  • Idealerweise wird sowohl für das Chipsubstrat als auch für das Modulsubstrat ein identisches Material - z. B. Silizium - verwendet, um an der Kontaktstelle der beiden Substrate Verspannungen aufgrund unterschiedlicher thermischer Ausdehnungskoeffizienten zu minimieren. Bei mehrlagig ausgebildeten Substraten ist es von Vorteil, dass zumindest die zueinander gewandten Schichten aus dem gleichen Material und insbesondere aus Si sind.
  • Si als Modulsubstrat bietet darüber hinaus den Vorteil größer verfügbarer Waferdurchmesser, so dass aus jedem Wafer eine hohe Anzahl von Bauelementen erhalten werden kann. Silizium hat außerdem den Vorteil, dass für dieses Material bewährte Dünnschichtprozesse mit einer hohen lateralen Genauigkeit zur Realisierung leistungsfähiger Bauteile auch oberhalb von 10GHz sowie bewährte Dünnungsverfahren für die Wafer zur Erzielung geringer Bauteilhöhen existieren.
  • Es können aber auch andere Materialien für Modulsubstrate verwendet werden, z.B. Mehrlagenkeramik (z.B. LTCC: low temperature co-fired ceramic) oder mehrlagige organische Substrate (z.B. FR4) mit integrierten und/oder eingebetteten elektronischen Komponenten. Je nach verwendeten Materialien sind für das Wafer-Bonding-Verfahren unterschiedliche Maßnahmen zur Vorbereitung des als Kontaktfläche vorgesehenen Oberflächenbereichs des Chipsubstrats und/oder des Modulsubstrats erforderlich, z.B. Oberflächenbeschichtung mit einem geeigneten Material (z.B. Harz, SiO2, organische oder anorganische Kleber, Metall/Lot), Oberflächenaktivierung durch physikalische und/oder chemische Behandlungen (z.B. Naß- oder Trockenätzverfahren, Plasmabehandlung, Benetzung der Oberfläche mit Chemikalien), Polierschritte zur Erzeugung planarer Kontaktflächen wie z.B. Chemical Mechanical Polishing.
  • 1c zeigt eine vorteilhafte Weiterbildung der in 1b vorgestellten Variante der Erfindung. Hier ist die zur Aufnahme der Bauelementstrukturen dienende Vertiefung in einer weiteren Vertiefung ausgebildet, welche zur Aufnahme des Chipsubstrats DS dient. Das Chipsubstrat DS liegt auf einer durch die Verschachtelung der Vertiefungen gebildeten Stufe auf. Im Kontaktbereich KO sind die Substrate DS und MS so miteinander verbunden, dass ein geschlossener und vorzugsweise hermetisch dichter Hohlraum HR entsteht.
  • Eine stufenförmig ausgebildete Vertiefung im Modulsubstrat MS hat den Vorteil, dass dadurch auf der Oberseite des Bauelements nach dem Aufsetzen des Bare Dies bzw. nach einem entsprechenden Planarisierungsprozeß eine planare Oberfläche erzielt werden kann.
  • 1d zeigt eine alternative Anordnung des Bare Dies auf dem Modulsubstrat MS. Die Verbindung zwischen den Anschlussflächen E3, E4 des Chipsubstrats und den Kontaktflächen E5, E6 des Modulsubstrats erfolgt in diesem Fall ohne Bumps. Die Anschluss- bzw. Kontaktflächen enthalten ein solches Material oder eine dünne Schicht aus einem solchen Material, das z.B. unter einer thermischen Einwirkung mit einer Metalloberfläche eine starke Bindung bildet, z. B. Lot.
  • Die Verbindung zwischen dem Modulsubstrat und dem Bare Die wird in diesem Ausführungsbeispiel durch einen Dichtungsrahmen DR (Verbindungsrahmen) hergestellt, der aus einem geeigneten Material besteht.
  • Der Dichtungsrahmen kann ein Metallrahmen sein, der auf der Oberfläche des Modulsubstrats oder des Chipsubstrats z. B. in einem Abscheideverfahren aufgetragen wurde. Möglich ist aber auch, dass der Metallrahmen mittels einer Lötverbindung mit einer auf der entsprechenden Substratoberfläche vorgesehenen Metallstruktur verbunden wird, welche die Bauelementstrukturen allseitig umgibt.
  • Der Dichtungsrahmen kann ein Lotrahmen sein, der nicht direkt auf die Substratoberfläche, sondern auf eine Metallbeschichtung aufgebracht wird, welche auf der Substratoberfläche im unter diesem Rahmen liegenden Bereich vorgesehen ist.
  • Der Dichtungsrahmen kann in einer anderen Variante aus einem elektrisch isolierenden Material sein. Der Dichtungsrahmen DR kann z.B. ein Vergußmaterial wie Harz oder ein anderes Material mit adhesiven Eigenschaften sein. Möglich ist auch, den Dichtungsrahmen aus organischem oder anorganischem Kleber zu wählen.
  • Auch in diesem Ausführungsbeispiel ergibt sich ein Hohlraum bzw. ein Luftspalt zwischen dem aktiven Resonatorbereich bzw. den empfindlichen Bauelementstrukturen und der Oberfläche des Modulsubstrats MS. Der geschlossene Hohlraum ist hier zwischen dem Modulsubstrat, dem Chipsubstrat und dem Dichtungsrahmen DR gebildet.
  • In dem in 1d gezeigten Ausführungsbeispiel sind die Kontaktflächen E5, E6 auf der Oberseite des Modulsubstrats MS außerhalb der im Modulsubstrat vorgesehenen Vertiefung angeordnet. Die Kontaktflächen E5, E6 sowie die Anschlussflächen E3, E4 liegen aber vorzugsweise im geschlossenen Hohlraum.
  • Möglich ist es auch, dass die Kontaktflächen E5, E6 in der Vertiefung des Modulsubstrats angeordnet sind. Zwischen den Anschlussflächen E3, E4 und den Kontaktflächen E5 bzw. E6 bestehen dann Bumpverbindungen, wobei gleichzeitig zwischen dem Modulsubstrat MS und dem Bare Die ein Dichtungsrahmen verwendet wird.
  • In dem in 1d gezeigten Ausführungsbeispiel befinden sich die Außenkontakte E7, E8 des Bauelements auf der Oberseite des Modulsubstrats außerhalb der vom Chipsubstrat bedeckten Fläche. Über diese Außenkontakte kann z. B. vermittels Bonddrähte die elektrische Verbindung des Bauelements zu einer externen Leiterplatte hergestellt werden.
  • Die Kontakte E7, E8 können in diesem Ausführungsbeispiel auch zur Kontaktierung von weiteren (vorzugsweise gehäusten) Chips desselben Moduls verwendet werden. Verbindungen zwischen verschiedenen auf dem Modulsubstrat angeordneten ModulBausteinen können auch über eine - im Modulsubstrat verborgene - Verbindungsleitung hergestellt werden. Die Realisierung von Verbindungsleitungen bzw. Außenkontakten ist in einer anderen Variante auch auf der Unterseite des Modulsubstrats mit entsprechenden Durchführungen möglich, vgl. 1b.
  • In 1e ist eine weitere vorteilhafte Variante der Erfindung gezeigt, bei der auf dem Modulsubstrat MS mit einer ebenen Oberfläche bzw. ohne Vertiefungen mehrere Chips BD, BD1 mittels eines Dichtungsrahmens DR befestigt sind. Der Dichtungsrahmen DR dient hier als Distanzelement zwischen dem Modulsubstrat und dem Chip und verbindet mechanisch fest den Randbereich des Chips und den Kontaktbereich des Modulsubstrats, so dass ein geschlossener Hohlraum HR entsteht. In diesem Beispiel ist eine Vertiefung zur Aufnahme von Bauelementstrukturen nicht wie in 1d im Modulsubstrat MS selbst ausgebildet, sondern durch den Dichtungsrahmen und die von ihm umschlossene, ihm gegenüber tiefer liegende, ebene Oberfläche des Modulsubstrats definiert. Der Dichtungsrahmen DR weist dabei eine zur Aufnahme von Bauelementstrukturen ausreichende Höhe auf.
  • In 1e ist angedeutet, dass der zweite Chip BD1 eine mit Oberflächenwellen arbeitenden Bauelementstruktur BS1 aufweist. In der Metalllage ML des Modulsubstrats ist eine integrierte Komponente IE ausgebildet.
  • Eine einem Dichtungsrahmen ähnliche Struktur kann in einer weiteren in 1f gezeigten Variante im Randbereich des Chipsubstrats DS ausgebildet werden, indem auf der Chipunterseite im Bereich der Bauelementstrukturen bzw. außerhalb des Randbereichs eine Vertiefung vorgesehen wird.
  • Alternativ ist es möglich, einen Verbindungsrahmen wie in 1g angedeutet durch Strukturierung der Oberseite des Modulsubstrats MS zu erzeugen.
  • Weitere Varianten zur Bildung eines Rahmens sind in Kombination mit den in der Druckschrift DE 10164494 A1 vorgestellten Ausführungen 1 bis 11 möglich, auf die hier ein vollinhaltlicher Bezug genommen wird.
  • Zweites Ausführungsbeispiel (Figuren 2a bis 2d)
  • 2a zeigt im schematischen Querschnitt einen in Dünnschichttechnologie ausgeführten Volumenwellenresonators, welcher sich auf einem Chipsubstrat DS mit integrierten elektronischen Schaltungselementen befindet. Die Resonator-Elektroden E1, E2 sind über die im Chipsubstrat DS verborgenen elektronischen Schaltungskomponenten und elektrische Verbindungen mit den Anschlussflächen E3, E4 des Bare Dies verbunden. Die integrierten Schaltungskomponenten sind z. B. in strukturierten Metallisierungsebenen ME, ME1 ausgebildet.
  • Die Metallisierungsebenen ME, ME1 sind zwischen zwei dielektrischen Schichten angeordnet.
  • Analog zu 1b wird im in 2b dargestellten Ausführungsbeispiel der Bare Die BD mittels Waferbonding-Verfahren im Kontaktbereich KO mit dem Modulsubstrat MS verbunden, welches vorzugsweise integrierte elektronische Schaltungselemente beinhaltet. Auch in diesem Fall ergibt sich wieder ein Hohlraum bzw. ein Luftspalt zwischen dem aktiven Resonatorbereich und der Oberfläche des Modulsubstrats, wobei Bumps die Anschlussflächen E3, E4 mit den Kontaktflächen E5, E6 verbinden. Die Anschlusspads E7 und E8 befinden sich wie in 1b auf der Unterseite des Modulsubstrats.
  • 2c zeigt ein weiteres erfindungsgemäßes Bauelement mit der Anordnung, die im Wesentlichen 1d entspricht, unter Verwendung eines Bare Dies gemäß 2a. Die Anschlussflächen E3, E4 des Chipsubstrats DS sind elektrisch direkt und ohne Bumps mit den entsprechenden Kontaktflächen E5, E6 des Modulsubstrats MS verbunden. Durch den Dichtungsrahmen DR, das Chipsubstrat und das Modulsubstrat ist ein geschlossener Hohlraum gebildet, wobei die elektrische Verbindunng der beiden Substrate DS und MS in diesem Hohlraum erfolgt. Die Anschlusspads E7, E8 befinden sich auf der Unterseite des Modulsubstrats.
  • In 2d beinhaltet das Modulsubstrat MS zumindest im dargestellten Bereich keine integrierten elektronischen Bauteile, die Kontaktflächen E5, E6 auf dem Modulsubstrats MS können entweder zur Verbindung des Bauelements mit einer externen Leiterplatte dienen oder Teile einer Verbindungsleitung zu weiteren hier nicht gezeigten Chips oder Bare Dies dieses Bauelements darstellen.
  • Die Anschlussflächen E3, E4 und die entsprechenden Kontaktflächen E5, E6 sind in diesem Beispiel außerhalb des geschlossenen Hohlraums HR angeordnet, wobei die Anschlussflächen des Chipsubstrats den Kontaktflächen des Modulsubstrats direkt gegenüber liegen.
  • In einer Variante des in 2d vorgestellten Ausführungsbeispiels ist es möglich, die Kontaktflächen E5 und E6 des Modulsubstrats in der Substrat-Vertiefung anzuordnen und die elektrische Verbindung zwischen den Anschlussflächen E3, E4 und den Kontaktflächen E5 bzw. E6 mittels Bumps herzustellen.
  • Drittes Ausführungsbeispiel (Figuren 3a bis 3d)
  • 3a stellt einen Bare Die mit einem in Dünnschichttechnologie ausgeführten Volumenwellenresonator, der auf dem Chipsubstrat DS angeordnet ist. Das Chipsubstrat DS enthält integrierte elektronische Schaltungen, die elektrisch mit dem Resonator verbunden sind. Die Anschlussflächen E3 und E4 liegen in dieser Variante auf der den Resonator-Elektroden E1, E2 gegenüber liegenden Oberfläche des Chipsubstrats DS.
  • 3b zeigt ein erfindungsgemäßes Bauelement mit einem Bare Die gemäß 3a, der auf einem Modulsubstrat MS mit integrierten elektronischen Schaltungskomponenten angeordnet ist. Die Kontaktflächen E5, E6 sind auf der Oberseite und die Außenkontakte E7, E8 auf der Unterseite des Modulsubstrats MS angeordnet.
  • Die elektrische Verbindung zwischen den Anschlussflächen E3, E4 und den entsprechenden Kontaktflächen E5, E6 erfolgt über Verbindungsleitungen VL, die am Rand des Chipsubstrats DS entlang geführt sind. Für eine ausreichende Kantenbedeckung der Seitenfläche des Chipsubstrats kann hier ein gegenüber 90° abgeflachter Kantenwinkel vorteilhaft sein, der z.B. über ein geeignetes Sägeverfahren beim Vereinzeln der Dies erreicht werden kann.
  • Im Gegensatz zu 3b erfolgt in der in 3c vorgestellten Variante die Verbindung zwischen den Anschlussflächen E3, E4 und den Kontaktflächen E5 bzw. E6 über Bonddrähte BO.
  • Das Modulsubstrat MS in 3d beinhaltet zumindest im dargestellten Bereich keine integrierten elektronischen Bauteile. Bonddrähte BO verbinden ebenfalls die Anschlussflächen E3, E4 und die Kontaktflächen E5, E6. Die weitere Verbindung des dargestellten Bereichs des Bauelements zu weiteren (nicht dargestellten) Bauelement-Bereichen oder zu einer externen Leiterplatte kann über die Kontaktflächen E5 und E6 erfolgen.
  • In allen gezeigten Ausführungsbeispielen entsteht nach dem Verbinden von Modulsubstrat und Bare Die ein gegenüber Umwelteinflüssen geschützter, bei entsprechender Auswahl der Verbindungstechnologie sogar hermetisch gegenüber der Umwelt abgedichteter Bereich mit einem Hohlraum bzw. Luftspalt zwischen aktiver Resonatorfläche und der Oberfläche des Modulsubstrats.
  • Die Erfindung beschränkt sich nicht auf die in den Figuren vorgestellten Ausführungsbeispiele, die Form, die Funktion oder die Anzahl der darin schematisch dargestellten Elemente.
  • Bei einem erfindungsgemäßen Modul können die Chips mit einer Schutzkappe bedeckt sein, die mit der Oberseite des Modulsubstrats abschließt. Die Schutzkappe kann einen zusätzlichen Hohlraum bilden, in dem mehrere Chips gemeinsam angeordnet sind. Möglich ist aber auch, dass in der Schutzkappe für jeweils einen Chip eine entsprechende Vertiefung vorgesehen ist. Möglich ist es auch, dass im Modul die Chips mit einer Vergussmasse vergossen sind. Diese zusätzlichen Verkapselungselemente und Abdichtungen werden jedoch nicht zum Schutz offen liegender Bauelementstrukturen des Chips, sondern zum Schutz des Chips als Ganzes verwendet.
  • Sowohl das Modulsubstrat als auch das Chipsubstrat können mehrlagig ausgebildet sein und mehrere dielektrische Schichten enthalten. Die dielektrischen Schichten können aus einem keramischen oder organischen Material, z. B. Polymer sein.

Claims (27)

  1. Elektrisches Bauelement - mit einem Modulsubstrat (MS), das auf seiner Oberseite Kontaktflächen (E5, E6), einen rahmenförmig geschlossenen Kontaktbereich und auf seiner Oberseite oder Unterseite Außenkontakte (E7, E8) aufweist, - mit mindestens einem Chip, der ein Chipsubstrat (DS) und darauf angeordnete zum Modulsubstrat gewandte Bauelementstrukturen und Anschlussflächen (E3, E4) aufweist, - wobei das Chipsubstrat (DS) einen umlaufenden Randbereich aufweist, der allseitig und vollständig auf dem Kontaktbereich des Modulsubstrats aufsitzt und durch ein Direct Waferbonding-Verfahren mit dem Kontaktbereich des Modulsubstrats verbunden ist, - wobei das Chipsubstrat so aufliegt, dass zwischen dem Modulsubstrat (MS) und dem Chipsubstrat (DS) ein geschlossener Hohlraum (HR) ausgebildet ist, in dem die Bauelementstrukturen angeordnet sind.
  2. Bauelement nach Anspruch 1, bei dem der Chip ungehäust ist.
  3. Bauelement nach Anspruch 1 oder 2, bei dem das Modulsubstrat (MS) zumindest einen Bereich aus Silizium aufweist.
  4. Bauelement nach Anspruch 1 bis 3, - bei dem auf der Oberseite des Modulsubstrats (MS) eine Vertiefung ausgebildet ist, welche dem Bereich der Bauelementstrukturen gegenüberliegt, - wobei die zum Modulsubstrat gewandte Oberfläche des Chipsubstrats (DS) eine größere Fläche aufweist als die Fläche, die auf der Oberseite des Modulsubstrats (MS) durch die Vertiefung gebildet ist, - wobei der geschlossene Hohlraum (HR) zwischen dem Chipsubstrat (DS) und der Vertiefung des Modulsubstrats gebildet ist.
  5. Bauelement nach Anspruch 4, - bei dem der Kontaktbereich der zum Modulsubstrat gewandten Oberfläche des Chipsubstrats (DS) direkt auf dem Kontaktbereich des Modulsubstrats (MS) aufliegt.
  6. Bauelement nach Anspruch 1 bis 5, bei dem das Modulsubstrat innen liegende Metallagen (ML) und dazwischen angeordnete dielektrische Schichten aufweist, wobei die Metallagen (ML) untereinander, mit Außenkontakten (E7, E8) und mit Kontaktflächen (E5, E6) mittels Durchkontaktierungen elektrisch verbunden sind.
  7. Bauelement nach Anspruch 1 bis 5, bei dem im Inneren des Modulsubstrats (MS) integrierte und/oder eingebettete passive und/oder aktive elektronische Komponenten ausgebildet sind.
  8. Bauelement nach Anspruch 1 bis 7, bei dem die Anschlussflächen (E3, E4) zum Modulsubstrat gewandt sind.
  9. Bauelement nach Anspruch 1 bis 8, bei dem die Anschlussflächen (E3, E4) den Kontaktflächen (E5, E6) direkt gegenüber liegen, wobei die Anschlussflächen (E3, E4) und die Kontaktflächen (E5, E6) im geschlossenen Hohlraum (HR) angeordnet sind, wobei die Kontaktflächen außerhalb der Vertiefung liegen.
  10. Bauelement nach Anspruch 1 bis 8, bei dem die Anschlussflächen (E3, E4) und die Kontaktflächen (E5, E6) außerhalb des geschlossenen Hohlraums (HR) angeordnet sind.
  11. Bauelement nach Anspruch 1 bis 8, bei dem die Anschlussflächen (E3, E4) auf der vom Modulsubstrat weg weisenden Oberseite des Chipsubstrats (TS) angeordnet und elektrisch mittels Durchkontaktierungen mit Bauelementstrukturen verbunden sind.
  12. Bauelement nach Anspruch 11, bei dem die Anschlussflächen (E3, E4) und die Kontaktflächen (E5, E6) mittels Bonddrähte miteinander verbunden sind.
  13. Bauelement nach Anspruch 12, bei dem die Anschlussflächen (E3, E4) und die Kontaktflächen (E5, E6) mittels Verbindungsleitungen (VL) miteinander verbunden sind, die am Außenrand des Chipsubstrats entlang verlaufen.
  14. Bauelement nach Anspruch 1 bis 13, bei dem das Chipsubstrat (DS) mehrere dielektrische und/ oder halbleitende Schichten und dazwischen liegende Metallisierungsebenen aufweist, wobei die Anschlussflächen (E3, E4) mit den Bauelementstrukturen elektrisch über die im Chipsubstrat (DS) innen liegenden Metallisierungsebenen und die Durchkontaktierungen verbunden sind.
  15. Bauelement nach Anspruch 14, bei dem im Chipsubstrat (DS) integrierte aktive oder passive elektronische Komponenten ausgebildet sind.
  16. Bauelement nach einem der Ansprüche 1 bis 15, bei dem zumindest eine der Bauelementstrukturen ein mit akustischen Volumenwellen arbeitender Resonator ist.
  17. Bauelement nach einem der Ansprüche 1 bis 16, bei dem zumindest eine der Bauelementstrukturen ein mit akustischen Oberflächenwellen arbeitender Wandler ist.
  18. Bauelement nach einem der Ansprüche 1 bis 17, bei dem zumindest eine der Bauelementstrukturen eine mikroelektromechanische Komponente - MEMS - ist.
  19. Verfahren zur Herstellung eines Bauelement nach einem der Ansprüche 1 bis 17, mit folgenden Schritten: a) ein erster Wafer wird als Modulsubstrat bereitgestellt, der eine Vielzahl von Bauelementbereichen aufweist, wobei in jedem Bauelementbereich Einbauplätze für Chips vorgesehen sind, b) einzelne Chips werden bereitgestellt, c) in den Bauelementbereichen wird der erste Wafer mit Chips so bestückt, dass zwischen dem ersten Wafer und jedem Chip jeweils ein geschlossener Hohlraum gebildet wird, d) die Chips werden mit dem ersten Wafer elektrisch und mechanisch verbunden, e) die so erzeugten, jeweils einem der Bauelementbereiche zugeordneten Bauelemente werden vereinzelt, wobei die mechanische Verbindung der Chips auf dem ersten Wafer mittels eines Direct Waferbonding-Verfahrens erfolgt.
  20. Verfahren nach Anspruch 19, wobei in jedem Bauelementbereich Einbauplätze für Chips in Form von Vertiefungen ausgebildet werden, wobei der erste Wafer mit den Chips so bestückt wird, dass im Bereich der Vertiefungen geschlossene Hohlräume zwischen dem ersten Wafer und jedem Chip gebildet werden.
  21. Verfahren nach Anspruch 19 oder 20, bei dem vor der Bestückung des ersten Wafers mit den Chips auf dem ersten Wafer Verbindungsrahmen an den Einbauplätzen angeordnet und mechanisch mit diesem Wafer verbunden werden, wobei die Chips auf den entsprechenden Verbindungsrahmen angeordnet und mechanisch mit diesen verbunden werden.
  22. Verfahren nach Anspruch 19 oder 20, bei dem die Chips jeweils mit einem Verbindungsrahmen bereitgestellt werden, der mit dem ihm zugeordneten Chip mechanisch verbunden ist, wobei die Chips auf dem Modulsubstrat so montiert werden, dass die Verbindungsrahmen dazwischen liegen, wobei die Verbindungsrahmen mechanisch mit dem Modulsubstrat verbunden werden.
  23. Verfahren nach Anspruch 20 bis 22, bei dem als Verbindungsrahmen ein elektrisch isolierender Rahmen verwendet wird und über diesen Rahmen eine mechanisch Verbindung zwischen dem ersten Si-Wafer und den Chips hergestellt wird.
  24. Verfahren nach Anspruch 20 bis 22, bei dem als Rahmen ein Metallrahmen verwendet wird, wobei die mechanische Verbindung zwischen dem ersten Si-Wafer und den Kontaktbereichen der Chips mittels Thermokompression, Löten oder eutektischem Bonden hergestellt wird.
  25. Verfahren nach Anspruch 19 bis 24, bei dem mit Chips bestückt wird, die ein Si-Substrat umfassen.
  26. Verfahren nach Anspruch 19 bis 25, wobei der erste Wafer mit in seinem Inneren verborgenen integrierten und/oder eingebetteten elektronischen passiven und/oder aktiven Komponenten bereitgestellt wird.
  27. Verfahren nach Anspruch 19 bis 26, wobei der Chip mit in seinem Inneren verborgenen integrierten elektronischen passiven und/oder aktiven Komponenten bereitgestellt wird.
DE102004005668.4A 2004-02-05 2004-02-05 Elektrisches Bauelement und Herstellungsverfahren Expired - Lifetime DE102004005668B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102004005668.4A DE102004005668B4 (de) 2004-02-05 2004-02-05 Elektrisches Bauelement und Herstellungsverfahren
JP2006551742A JP4838732B2 (ja) 2004-02-05 2005-01-11 電気的構成素子および製造方法
PCT/EP2005/000178 WO2005076470A1 (de) 2004-02-05 2005-01-11 Elektrisches bauelement und herstellungsverfahren
US11/497,592 US7868448B2 (en) 2004-02-05 2006-08-02 Electrical component and production thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004005668.4A DE102004005668B4 (de) 2004-02-05 2004-02-05 Elektrisches Bauelement und Herstellungsverfahren

Publications (2)

Publication Number Publication Date
DE102004005668A1 DE102004005668A1 (de) 2005-08-25
DE102004005668B4 true DE102004005668B4 (de) 2021-09-16

Family

ID=34801610

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004005668.4A Expired - Lifetime DE102004005668B4 (de) 2004-02-05 2004-02-05 Elektrisches Bauelement und Herstellungsverfahren

Country Status (4)

Country Link
US (1) US7868448B2 (de)
JP (1) JP4838732B2 (de)
DE (1) DE102004005668B4 (de)
WO (1) WO2005076470A1 (de)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5013824B2 (ja) * 2005-11-16 2012-08-29 京セラ株式会社 電子部品封止用基板および複数個取り形態の電子部品封止用基板、並びに電子部品封止用基板を用いた電子装置および電子装置の製造方法
US7491567B2 (en) * 2005-11-22 2009-02-17 Honeywell International Inc. MEMS device packaging methods
JP5107539B2 (ja) * 2006-08-03 2012-12-26 新光電気工業株式会社 半導体装置および半導体装置の製造方法
JP4955349B2 (ja) 2006-09-07 2012-06-20 新光電気工業株式会社 半導体装置
DE102006044186A1 (de) * 2006-09-20 2008-03-27 Epcos Ag Transformatoranordnung mit einem Piezotransformator
JP2008113178A (ja) * 2006-10-30 2008-05-15 Hitachi Media Electoronics Co Ltd 中空封止素子およびその製造方法
DE102007012382B4 (de) * 2007-03-14 2017-09-21 Snaptrack, Inc. Mit geführten akustischen Wellen arbeitendes Bauelement und elektrisches Modul mit dem Bauelement
DE102007020288B4 (de) 2007-04-30 2013-12-12 Epcos Ag Elektrisches Bauelement
DE102007025992A1 (de) 2007-06-04 2008-12-11 Epcos Ag Verfahren zur Herstellung eines MEMS-Packages
WO2009002271A1 (en) * 2007-06-22 2008-12-31 Agency For Science, Technology And Research A wafer arrangement and a method for manufacturing the wafer arrangement
US8704315B2 (en) * 2008-06-26 2014-04-22 Cornell University CMOS integrated micromechanical resonators and methods for fabricating the same
DE102011018296B4 (de) * 2010-08-25 2020-07-30 Snaptrack, Inc. Bauelement und Verfahren zum Herstellen eines Bauelements
US8836055B2 (en) * 2011-09-30 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS structures and methods for forming the same
JP2013225749A (ja) * 2012-04-20 2013-10-31 Kyocera Corp 圧電デバイス及びモジュール部品
DE102012213566A1 (de) * 2012-08-01 2014-02-06 Robert Bosch Gmbh Verfahren zum Herstellen eines Bondpads zum Thermokompressionsbonden und Bondpad
ITTO20120976A1 (it) * 2012-11-09 2014-05-10 St Microelectronics Srl Procedimento per la fabbricazione di un cappuccio per una struttura di incapsulamento di dispositivi elettronici e cappuccio per una struttura di incapsulamento di dispositivi elettronici
JP2014187354A (ja) * 2013-02-21 2014-10-02 Ricoh Co Ltd デバイス、及びデバイスの作製方法
DE102013104407B4 (de) * 2013-04-30 2020-06-18 Tdk Corporation Auf Waferlevel herstellbares Bauelement und Verfahren zur Herstellung
WO2014187505A1 (en) * 2013-05-24 2014-11-27 Epcos Ag Microelectromechanical systems device package and method for producing the microelectromechanical systems device package
US9527723B2 (en) * 2014-03-13 2016-12-27 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming microelectromechanical systems (MEMS) package
JP6385883B2 (ja) * 2015-04-24 2018-09-05 太陽誘電株式会社 モジュールおよびモジュールの製造方法
US20200219861A1 (en) * 2017-12-28 2020-07-09 Intel Corporation Front end system having an acoustic wave resonator (awr) on an interposer substrate
EP3732785A4 (de) * 2017-12-28 2021-08-11 INTEL Corporation Hf-frontendmodul mit hybridfilter und aktiven schaltungen in einem einzigen gehäuse
FR3100822B1 (fr) * 2019-09-12 2021-10-01 Lifco Ind Billes de soudure composites metallisees en surface et calibrees pour l'assemblage de cartes electroniques
US11244876B2 (en) 2019-10-09 2022-02-08 Microchip Technology Inc. Packaged semiconductor die with micro-cavity
KR102377880B1 (ko) * 2019-11-28 2022-03-23 주식회사 오킨스전자 탄성파 필터 웨이퍼 레벨 패키지 및 그 제조 방법
US11356082B2 (en) 2019-12-12 2022-06-07 Texas Instruments Incorporated Folded ramp generator
JPWO2021172588A1 (de) * 2020-02-28 2021-09-02
US12054385B2 (en) 2021-01-29 2024-08-06 Texas Instruments Incorporated Stress isolation using three-dimensional trenches
CN114710135B (zh) * 2022-03-28 2024-05-14 象朵创芯微电子(苏州)有限公司 一种双面滤波器、制备方法以及射频模组、电子设备
CN116073782A (zh) * 2023-03-06 2023-05-05 深圳新声半导体有限公司 一种混合滤波器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10164494A1 (de) 2001-12-28 2003-07-17 Epcos Ag Verkapseltes Bauelement mit geringer Bauhöhe sowie Verfahren zur Herstellung

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5459368A (en) * 1993-08-06 1995-10-17 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave device mounted module
CN1099158C (zh) * 1994-05-02 2003-01-15 埃普科斯股份有限公司 电子部件的封闭装置
DE19548050A1 (de) * 1995-12-21 1997-06-26 Siemens Matsushita Components Elektronisches Bauelement, insbesondere mit akustischen Oberflächenwellen arbeitendes Bauelement - OFW-Bauelement -
JP3196693B2 (ja) * 1997-08-05 2001-08-06 日本電気株式会社 表面弾性波装置およびその製造方法
JP2000114413A (ja) * 1998-09-29 2000-04-21 Sony Corp 半導体装置、その製造方法および部品の実装方法
US6228675B1 (en) * 1999-07-23 2001-05-08 Agilent Technologies, Inc. Microcap wafer-level package with vias
JP2001077658A (ja) * 1999-09-01 2001-03-23 Kyocera Corp 弾性表面波装置
US6362525B1 (en) * 1999-11-09 2002-03-26 Cypress Semiconductor Corp. Circuit structure including a passive element formed within a grid array substrate and method for making the same
TW569424B (en) * 2000-03-17 2004-01-01 Matsushita Electric Ind Co Ltd Module with embedded electric elements and the manufacturing method thereof
US6630725B1 (en) * 2000-10-06 2003-10-07 Motorola, Inc. Electronic component and method of manufacture
EP1360762A1 (de) * 2001-01-18 2003-11-12 Infineon Technologies AG Filterbausteine und verfahren zu ihrer herstellung
JP2004017171A (ja) * 2002-06-12 2004-01-22 Murata Mfg Co Ltd 電子部品およびその製造方法
JP3789410B2 (ja) * 2002-08-29 2006-06-21 富士通メディアデバイス株式会社 表面実装型電子部品モジュールおよびその製造方法
JP4766831B2 (ja) * 2002-11-26 2011-09-07 株式会社村田製作所 電子部品の製造方法
US7239023B2 (en) * 2003-09-24 2007-07-03 Tai-Saw Technology Co., Ltd. Package assembly for electronic device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10164494A1 (de) 2001-12-28 2003-07-17 Epcos Ag Verkapseltes Bauelement mit geringer Bauhöhe sowie Verfahren zur Herstellung

Also Published As

Publication number Publication date
WO2005076470A1 (de) 2005-08-18
JP4838732B2 (ja) 2011-12-14
US20060267178A1 (en) 2006-11-30
DE102004005668A1 (de) 2005-08-25
JP2007522730A (ja) 2007-08-09
US7868448B2 (en) 2011-01-11

Similar Documents

Publication Publication Date Title
DE102004005668B4 (de) Elektrisches Bauelement und Herstellungsverfahren
DE102007058951B4 (de) MEMS Package
DE102005053765B4 (de) MEMS-Package und Verfahren zur Herstellung
DE102005026243B4 (de) Elektrisches Bauelement und Herstellungsverfahren
DE102005053767B4 (de) MEMS-Mikrofon, Verfahren zur Herstellung und Verfahren zum Einbau
DE102015102869B4 (de) MEMS-Bauelement mit hoher Integrationsdichte und Verfahren zu seiner Herstellung
DE112012001150B4 (de) Elektronische Komponente
WO2011092137A2 (de) Miniaturisiertes elektrisches bauelement mit einem mems und einem asic und herstellungsverfahren
WO2012079927A1 (de) Gehäustes elektrisches bauelement
EP1419534A2 (de) Verfahren zum kontaktieren und gehäusen von integrierten schaltungen
WO2004019490A1 (de) Verkapseltes elektronisches bauelement und verfhren zur herstellung
DE102011102266B4 (de) Anordnung mit einem MEMS-Bauelement mit einer PFPE Schicht und Verfahren zur Herstellung
DE102004013770A1 (de) Wafer level package for micro device and manufacturing method thereof
DE10146655A1 (de) Oberflächenakustikwellenvorrichtung
DE102014118214B4 (de) Einfach herstellbares elektrisches Bauelement und Verfahren zur Herstellung eines elektrischen Bauelements
DE102010007605B4 (de) Miniaturisiertes Bauelement mit zwei Chips und Verfahren zu dessen Herstellung
DE10246101B4 (de) Verfahren zum Herstellen eines Gehäuses für einen Chip mit einer mikromechanischen Struktur
DE102018208230B4 (de) Mems-baustein und verfahren zum herstellen eines mems-bausteins
WO2005006432A2 (de) Elektronisches bauelement und verfahren zur herstellung
DE102005063640B3 (de) MEMS-Package und Verfahren zur Herstellung
DE10256945A1 (de) Elektronisches Bauelement mit mehreren Chips und Verfahren zur Herstellung
DE102010032506A1 (de) Modul und Herstellungsverfahren
DE102016111911A1 (de) Bauelement mit Dünnschicht-Abdeckung und Verfahren zur Herstellung
DE102018203101A1 (de) Gehäuste halbleitervorrichtungen und verfahren zur herstellung gehäuster halbleitervorrichtungen
DE102016111914A1 (de) Bauelement mit Dünnschicht-Abdeckung und Verfahren zur Herstellung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
R081 Change of applicant/patentee

Owner name: SNAPTRACK, INC., SAN DIEGO, US

Free format text: FORMER OWNER: EPCOS AG, 81669 MUENCHEN, DE

R082 Change of representative

Representative=s name: BARDEHLE PAGENBERG PARTNERSCHAFT MBB PATENTANW, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R071 Expiry of right