JP4955349B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4955349B2
JP4955349B2 JP2006242919A JP2006242919A JP4955349B2 JP 4955349 B2 JP4955349 B2 JP 4955349B2 JP 2006242919 A JP2006242919 A JP 2006242919A JP 2006242919 A JP2006242919 A JP 2006242919A JP 4955349 B2 JP4955349 B2 JP 4955349B2
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor
lid
recess
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006242919A
Other languages
English (en)
Other versions
JP2008066517A (ja
Inventor
啓 村山
晶紀 白石
昌宏 春原
裕一 田口
光敏 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2006242919A priority Critical patent/JP4955349B2/ja
Priority to US11/896,010 priority patent/US7829993B2/en
Priority to TW096132701A priority patent/TW200816402A/zh
Priority to EP07017502A priority patent/EP1898462B1/en
Publication of JP2008066517A publication Critical patent/JP2008066517A/ja
Application granted granted Critical
Publication of JP4955349B2 publication Critical patent/JP4955349B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/0023—Packaging together an electronic processing unit die and a micromechanical structure die
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、シリコン基板に半導体素子が封止されてなる半導体装置に関する。
半導体素子を実装する構造は様々に提案されているが、例えば、所定の半導体素子については、所定の空間に封止される構造がとられる場合があった。半導体素子が所定の空間に封止されると、半導体素子の特性が安定するとともに、半導体素子の劣化を抑制することができる。
例えば、半導体素子の一種であるＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）素子を実装する場合には、例えばキャビティーと呼ばれる所定の空間に素子を封止して実装する構造がとられる場合があった。
また、ＭＥＭＳ素子は、ＭＥＭＳ素子のドライバ素子とともに用いられることが一般的である。このため、ＭＥＭＳ素子を用いた半導体装置（パッケージ）では、ＭＥＭＳ素子とドライバ素子の双方を実装する必要があった。
図１は、ＭＥＭＳ素子を含む半導体装置の構成例である。図１を参照するに、本図に示す半導体装置では、例えばセラミックよりなる基板１上に、ＭＥＭＳ部２と、ドライバ部３が並んで実装されている。
ＭＥＭＳ部２は、セラミック材料よりなるキャビティー２Ａの内部のＭＥＭＳ素子２Ｂが、例えばコバールよりなる蓋部２Ｃによって封止された構造となっている。一方、ドライバ部３では、ドライバ素子３Ａが、基板１に実装されている。
特開２００４−２８１５３０号公報
しかし、上記の半導体装置では、封止されて実装されるＭＥＭＳ素子と、ドライバ素子が別個に実装されていたため、ＭＥＭＳ素子を含む半導体装置を小型化することが困難となっていた。また、キャビティーや基板を構成するセラミック材料は微細加工が困難であり、半導体装置の小型化が困難となる原因となっていた。
例えば、上記のキャビティーを、微細加工が容易であるシリコンで構成することも考えられるが、一般的に入手が容易であるシリコンウェハは、厚さが６００μｍ〜８００μｍ程度であり、半導体素子を実装する凹部の深さを深くすることが困難となる問題が生じていた。
例えば、一般的に入手可能なシリコンウェハより厚い特殊な基板を作成すれば当該凹部を深く形成することが可能となるが、半導体基板の作成にかかるコストが大きくなり、量産時の生産性を考慮すると現実的ではない。
また、上記の凹部を深く形成しようとする場合には、凹部の形状（深さ、角度など）のばらつきが大きくなってしまい、形成される半導体装置の歩留まり（生産性）が低下してしまう問題が生じていた。
そこで、本発明では、上記の問題を解決した、新規で有用な半導体装置を提供することを統括的課題としている。
本発明の具体的な課題は、半導体素子が封止された構造を有する半導体装置を小型化することである。
本発明は、上記の課題を、シリコン基板と、前記シリコン基板に形成された凹部と該凹部の底面を貫通する穴部とを含む素子収納空間と、前記素子収納空間に収納される、積層された複数の半導体素子と、前記半導体素子を封止する、前記凹部を塞ぐ第１の蓋部および前記穴部を塞ぐ第２の蓋部と、前記凹部の底面を貫通する、前記複数の半導体素子のいずれかに接続されるビアプラグと、を有することを特徴とする半導体装置により、解決する。
本発明によれば、半導体素子が封止された構造を有する半導体装置を小型化することが可能となる。
また、前記複数の半導体素子は、ＭＥＭＳ素子と該ＭＥＭＳ素子のドライバ素子を含むと、ＭＥＭＳ素子を含む半導体装置を小型化することが可能となる。
また、前記ドライバ素子は、前記ＭＥＭＳ素子が積層される側で前記ビアプラグと接続されていると、半導体装置をさらに小型化することが可能となる。
また、前記第１の蓋部および前記第２の蓋部はガラスよりなると、前記シリコン基板との接合が容易となる。
また、前記第１の蓋部および前記第２の蓋部は前記シリコン基板に陽極接合により接合されていると、半導体素子を清浄な空間に封止することが可能となる。
本発明によれば、半導体素子が封止された構造を有する半導体装置を小型化することが可能となる。
本発明による半導体装置は、シリコン基板と、前記シリコン基板に形成された凹部と該凹部の底面を貫通する穴部とを含む素子収納空間と、前記素子収納空間に収納される、積層された複数の半導体素子と、前記半導体素子を封止する、前記凹部を塞ぐ第１の蓋部および前記穴部を塞ぐ第２の蓋部と、前記凹部の底面を貫通する、前記複数の半導体素子のいずれかに接続されるビアプラグと、を有することを特徴としている。
上記の半導体装置においては、素子の収納空間を画成する材料として、微細加工が可能なシリコンを用いていることが特徴の一つである。さらに、前記素子収納空間は、前記シリコン基板を貫通するように形成され、該素子収容空間に実装される半導体素子は、前記第１の蓋部と第２の蓋部で封止されていることが特徴である。
このため、一般的な安価なシリコン基板を用いて、素子を封止するための領域を大きくとることが可能になっている。例えば、入手が容易である安価なシリコンウェハを用いた場合など、基板の厚さに制限がある場合には、上記の構造をとることによって大きな素子収納空間を確保することが可能となる。このため、積層された複数の半導体素子を封止した半導体装置を低コストで小型化することが可能となっている。
また、該素子収納空間が、前記凹部と前記穴部の組み合わせにより構成されることで、該素子収納空間にはいわゆる段差形状が形成される。当該段差形状部分には、封止される半導体素子と素子収納空間の外部との接続を確保するためのビアプラグを形成することが可能になっている。
例えば、半導体素子の一種であるＭＥＭＳ素子は、素子の動作の安定と長寿命化のためには所定の空間に封止されて用いられることが好ましい。また、ＭＥＭＳ素子は、ドライバ素子とともに用いられることが一般的である。上記の半導体装置では、上記のＭＥＭＳ素子とドライバ素子を積層して、素子収納空間に封止することが可能になっている。
このため、本発明によれば、ＭＥＭＳ素子とドライバ素子を共に有する、小型化された半導体装置を提供することが可能になる。
次に、上記の半導体装置の具体的な構成例について図面に基づき説明する。
図２は、本発明の実施例１による半導体装置１００を模式的に示す断面図である。図２を参照するに、本実施例による半導体装置の概略は、シリコン基板１０１に形成された、シリコン基板１０１を貫通する素子収納空間１０４に、積層された半導体素子２０１，２０５が、蓋部１０７および蓋部１０８によって封止された構造になっている。
上記の素子収納空間１０４は、シリコン基板１０１に形成された凹部１０１Ｃと、凹部１０１Ｃの底面側のシリコン基板１０１を貫通する穴部１０１Ａとより構成される。すなわち、平面視した場合に穴部１０１Ａの開口面積が、凹部１０１Ｃの開口面積よりも小さくなるように形成されている。
さらに、凹部１０１Ｃの底面側には、シリコン基板１０１を貫通するビアプラグ１０５が形成され、ビアプラグ１０５と半導体素子２０１は、バンプ１０６を介して電気的に接続されている。
また、蓋部１０７は例えばガラスよりなり、穴部１０１Ａの開口を塞ぐようにシリコン基板１０１に接合（陽極接合）されている。同様に、蓋部１０８は例えばガラスよりなり、凹部１０１Ｃの開口を塞ぐようにシリコン基板１０１に接合（陽極接合）されている。
また、半導体素子２０１，２０５は、例えば、半導体素子２０５がＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）素子よりなり、半導体素子２０１は、当該ＭＥＭＳ素子のドライバ素子よりなるよう構成される。
半導体素子（ＭＥＭＳ素子）２０５は、半導体素子（ドライバ素子）２０１に積層されるように、例えばペースト（Ａｇペーストなど）２０４により接合されている。さらに、半導体素子２０５と、半導体素子２０１の半導体素子２０５が接合された面に形成された電極パッド２０２が、ボンディングワイヤ２０６により接続されている。
また、半導体素子２０１には電極パッド２０２が形成された面と同じ面に電極パッド２０３が形成されている。上記の電極パッド２０３は、先に説明したようにバンプ１０６を介してビアプラグ１０５と接続されている。すなわち、半導体素子２０１は、半導体素子２０５が積層される側でビアプラグ１０５と接続されている。
一般的には、ＭＥＭＳ素子（半導体素子２０５）は、ドライバ素子（半導体素子２０１）より小さいため、ＭＥＭＳ素子とドライバ素子を封止する場合には、ＭＥＭＳ素子が穴部１０１Ａ側、ドライバ素子が凹部１０１Ｃに対応するように積層されて実装されることが好ましい。また、この場合に、ドライバ素子とビアプラグ１０５の接続が容易となる。
また、ビアプラグ１０５のバンプ１０６が形成された側の反対側（素子収納空１０４の外側）には、バンプ１０９が形成されており、半導体装置１００（半導体素子２０１）が、ボードなどの接続対象と接続が容易となるように構成されている。
また、シリコン基板１０１の表面は、蓋部１０７，１０８との接合面を除いて、例えばシリコン酸化膜よりなる絶縁膜１０１Ｄにより絶縁されており、ビアプラグ１０５とシリコン基板１０１との絶縁が確保されている。
上記の半導体装置１００では、半導体素子２０１，２０５を封止する収納空間１０４を画成する材料として、微細加工が可能なシリコンを用いていることが特徴の一つである。このため、従来用いられていたセラミック材料に比べて、エッチングなどの微細加工の精度が良好となり、半導体装置を微細化、小型化することが容易となる。また、シリコンはセラミック材料に比べて熱伝達率が高いため、高性能の半導体素子の発熱を効率的に冷却することも可能となる。
しかし一方で、一般的に入手が容易（低コスト）であるシリコン基板であるシリコンウェハは、厚さが６００μｍ〜８００μｍ程度であり、半導体素子を実装する凹部の深さを深くすることが困難となる問題が生じていた。
例えば、一般的に入手可能なシリコンウェハより厚い特殊な基板を作成すれば当該凹部を深く形成することが可能となるが、半導体基板の作成にかかるコストが大きくなり、量産時の生産性を考慮すると現実的ではない。また、上記の凹部を深く形成しようとする場合には、凹部の形状（深さ、角度など）のばらつきが大きくなってしまい、形成される半導体装置の歩留まり（生産性）が低下してしまう問題が生じていた。
そこで、本実施例による半導体装置１００では、シリコン基板１０１を貫通するように素子収納空間１０４を形成し、素子収納空間１０４を第１の蓋部１０７と第２の蓋部１０８で塞いで半導体素子を封止していることが特徴である。このため、素子収納空間１０４を深く形成することが可能になり、例えば積層された半導体素子２０１，２０５を収納することが可能になっている。また、素子収納空間１０４がシリコン基板１０１を貫通するように形成されるため、素子形成空間１０４の深さのばらつきが実質的に無くなるメリットがある。
さらに、素子収納空間１０４が、平面視した場合に開口面積が異なる凹部１０１Ｃと穴部１０１Ａとが連通した構造であるために、凹部１０１Ｃの底面を貫通するビアプラグ１０５を形成することが可能になっている。このため、封止される半導体素子２０１と素子収納空間１０４の外部との接続を確保している。
上記の構造を用いたことで、シリコン基板として入手が容易である安価なシリコンウェハを用いた場合であっても、大きな素子収納空間１０４を確保することが可能となっている。このため、例えば積層された複数の半導体素子（例えばＭＥＭＳ素子とＭＥＭＳ素子のドライバ素子など）を封止した半導体装置を低コストで小型化することが可能となっている。
また、上記の半導体素子２０５として実装可能なＭＥＭＳ素子の例としては、例えば加速度センサ、温度センサ、湿度センサ、などを含む素子の例がある。また、上記の半導体素子２０１として実装可能なドライバ素子の具体的な例としては、例えばＭＥＭＳ素子が加速度センサを含む素子である場合、加速度センサに一定の基準電圧を加える回路や、加速度センサから得られた容量変化などを電圧として出力する回路を含む素子を用いる。
次に、上記の半導体装置１００の製造方法の一例について、図３Ａ〜図３Ｋ、および図４Ａ〜図４Ｄを用いて説明する。ただし、以下の図中では、先に説明した部分には同一の符号を付し、説明を省略する場合がある。
まず、図３Ａに示す工程において、シリコンよりなる基板（例えばシリコンウェハ）１０１を用意する。例えば基板１０１がシリコンウェハよりなる場合、基板１０１の厚さは６００乃至８００μｍ程度である。また、基板１０１が所定の厚さになるように、基板１０１を研削して用いてもよい。
次に、図３Ｂに示す工程において、基板１０１上に、開口部１０２Ａ，１０２Ｂを有するマスクマスクパターン１０２を形成する。マスクトパターン１０２を形成する場合には、フィルムの貼り付け、または、塗布によりレジスト層を形成し、該レジスト層を露光・現像することにより形成する。上記の開口部１０２Ａは、後の工程で形成される穴部１０１Ａに、開口部１０２Ｂは後の工程において形成されるビアプラグ１０５が形成される位置に対応して形成される。
次に、図３Ｃに示す工程において、マスクパターン１０２をマスクにして、例えばＲＩＥ（リアクティブ・イオン・エッチング）などのドライエッチング（プラズマエッチング）により、基板１０１を貫通する穴部１０１Ａ，１０１Ｂを形成する。なお、上記のエッチングはウェットエッチングにより行ってもよい。
次に、図３Ｄに示す工程において、マスクパターン１０２を剥離した後、基板１０１上に新たに、開口部１０３Ａを有するマスクパターン１０３を形成する。マスクパターン１０３は、マスクパターン１０２の場合と同様に形成すればよい。すなわち、フィルムの貼り付け、または、塗布によりレジスト層を形成し、該レジスト層を露光・現像することにより形成する。上記の開口部１０３Ａは、後の工程で形成される凹部１０１Ｃに対応して形成される。
次に、図３Ｅに示す工程において、マスクパターン１０３をマスクにしたエッチング（ドライエッチングまたはウェットエッチング）により、基板１０１の開口部１０３Ａに対応する部分に、凹部１０１Ｃを形成する。この場合、図１Ｃの工程で形成された穴部１０１Ａ，１０１Ｂの長さが短くなる。上記の結果、シリコン基板１０１に、凹部１０１Ｃと穴部１０１Ａとからなる素子収納部１０４が形成される。
次に、図３Ｆの工程において、マスクパターン１０３を剥離した後、基板１０１の表面に、絶縁膜１０１Ｄを形成する。上記の絶縁膜１０１Ｄは、例えばシリコンを熱酸化することにより形成されるシリコン酸化膜よりなる。また、絶縁膜１０１Ｄは、穴部１０１Ｂの内壁面にも形成され、後に形成される導電性のビアプラグと基板１０１との絶縁が確保される。
次に、図３Ｇに示す工程において、例えばメッキ法により、穴部１０１Ｂを、例えばＣｕなどの導電材料で埋設し、ビアプラグ１０５を形成する。この場合、まず無電解メッキによってシード層（給電層）を形成した後でマスクパターンを形成し、当該シード層を給電層とする電解メッキによってビアプラグ１０６を形成する。また、電解メッキ終了後には、当該マスクパターンとシード層を剥離する。
次に、図３Ｈに示す工程において、素子収納空間１０４側のビアプラグ１０５上に、例えばＡｕ、または半田よりなるバンプ１０６を形成する。
次に、図３Ｉに示す工程において、シリコン基板１０１の表面に形成された絶縁膜１０１Ｄのうち、後の工程において蓋部が接合される接合面となる部分の削除（剥離）を行う。例えば、シリコン基板１０１の凹部１０１Ｃの開口部の周囲の接合面１０１Ｅと、穴部１０１Ａの周囲の接合面１０１Ｆの酸化膜を、マスクパターンを用いたウェットエッチングまたはドライエッチングにより削除する。
次に、図３Ｊに示す工程において、例えば陽極接合により、平板状のガラスよりなる蓋部１０７を、穴部１０１Ａを塞ぐようにしてシリコン基板１０１に接合する。この場合、電源Ｖに接続された陽電極Ｅ１と陰電極Ｅ２を、蓋部（ガラス）１０７とシリコン基板１０１にそれぞれ接続し、蓋部１０７とシリコン基板１０１の間に高電圧を印加するとともに加熱することで陽極接合を行うことができる。
次に、図３Ｋに示す工程において、積層された半導体素子２０１、２０５を、素子収納空間１０４に収納するようにして実装する。この場合、例えばＭＥＭＳ素子からなる半導体素子２０５は、例えばドライバ素子からなる半導体素子２０１に積層されるように、半導体素子２０１に例えばペースト（Ａｇペーストなど）２０４により接合されている。さらに、半導体素子２０５と、半導体素子２０１の半導体素子２０５が接合された面に形成された電極パッド２０２が、ボンディングワイヤ２０６により接続されている（このような半導体素子の積層方法については後述）。
また、半導体素子２０１には電極パッド２０２が形成された面と同じ面に電極パッド２０３が形成されており、電極パッド２０３がバンプ１０６を介してビアプラグ１０５と接続されるように、半導体素子２０１（半導体素子２０５）が実装される。
一般的には、ＭＥＭＳ素子（半導体素子２０５）は、ドライバ素子（半導体素子２０１）より小さいため、ＭＥＭＳ素子とドライバ素子を実装する場合には、ＭＥＭＳ素子が穴部１０１Ａ側、ドライバ素子が凹部１０１Ｃに対応するように積層されて実装される。
さらに、この後の工程において、図２に示した蓋部１０８を図３Ｊに示した工程と同様にして接合面１０１Ｅに陽極接合する。さらに、必要に応じて、図２に示したバンプ１０９をビアプラグ１０５のバンプ１０６が形成された側の反対側（素子収納空１０４の外側）に形成し、図２に示した半導体装置１００を製造することができる。
上記の製造方法によって、シリコンウェハよりなるシリコン基板１０１に、大きな容量を有する素子収納空間１０４を形成し、積層された半導体素子２０１，２０５を封止することが可能になる。また、蓋部１０７，１０８と基板１０１を陽極接合により接合した場合、封止される素子収納空間１０４に有機物などの汚染物質が混入する影響が抑制され、素子収納空間１０４を清浄な状態に保持することが可能である。
また、素子収納空間１０４に封止される、半導体素子２０１，２０５の積層は、例えば以下に示すようにして行えばよい。
まず、図４Ａに示す工程において、電極パッド２０２，２０３が形成された半導体素子２０１のデバイス面に対して、必要に応じてダイシングや研削などの加工を施して半導体素子の積層が可能な状態とする。
次に、図４Ｂ示す工程において、上記のデバイス面に、例えばＡｇペーストよりなるペースト２０４を塗布する。
次に、図４Ｃに示す工程において、ペースト２０４上に半導体素子２０５をマウントし、さらにペースト２０４を硬化させて半導体素子２０５が半導体素子２０１上に安定に設置されるようにする。
次に、図４Ｄに示す工程において、例えばワイヤボンダーを用いて、半導体素子２０５と電極パッド２０２（半導体素子２０１）をボンディングワイヤ２０６によって接続する。このようにして、先に図３Ｋの工程で示した、半導体素子２０１に半導体素子２０５が積層された構造を構成することができる。また、積層される半導体素子の接続はワイヤボンディングに限定されるものではなく、例えばフリップチップ接続によるものでもよい。
また、図５は、本発明の実施例２による半導体装置１００Ａを模式的に示す断面図である。ただし、先に説明した部分には同一の符号を付し、説明を省略する。また、特に説明しない部分の構造は実施例１の場合と同様であり、実施例１と同様の製造方法で製造が可能である。
図５を参照するに、本実施例による半導体装置１００Ａの場合、実施例１の蓋部１０７に相当する蓋部１０７Ａが、実施例１の場合よりも大きくなっており、蓋部１０７Ａにはバンプ１０９を露出させるための開口部１０７ａ形成されている。このように、蓋部の形状、大きさ、材質などは、様々に変形・変更することが可能である。
例えば、蓋部１０７、１０８を構成する材料は、ガラス（光透過性材料）に限定されず、例えばシリコンなどの他の材料を用いてもよい。この場合、シリコン基板１０１と蓋部とを接合するために、シリコン基板と蓋部の双方またはいずれかに、例えばＡｕやＣｕ，Ｎｉなどの接合のための膜を形成することで蓋部と基板の接合を容易に行うことが可能となる。
なお、上記の実施例１，実施例２では、１個の半導体装置を図示して説明しているが、実際の半導体装置の製造においては、１枚の基板（ウェハ）上に複数の素子収納空間やビアプラグを形成して半導体装置を搭載するパッケージを形成し、後の工程において基板を切断してパッケージを個片化することが行われる。さらに、上記の個片化された個々のパッケージに対して半導体素子を搭載し、半導体装置を製造する。
以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
例えば、実装される半導体素子は、ＭＥＭＳ素子やドライバ素子に限定されず、他の様々な半導体素子であってもよい。例えば、蓋部１０７がガラスなどの光透過性材料よりなる場合、半導体素子２０５として、発光素子や受光素子などの光機能性素子を用いてよい。
本発明によれば、半導体素子が封止された構造を有する半導体装置を小型化することが可能となる。
従来の半導体装置の構成例である。 実施例１による半導体装置である。 実施例１による半導体装置の製造方法を示す図（その１）である。 実施例１による半導体装置の製造方法を示す図（その２）である。 実施例１による半導体装置の製造方法を示す図（その３）である。 実施例１による半導体装置の製造方法を示す図（その４）である。 実施例１による半導体装置の製造方法を示す図（その５）である。 実施例１による半導体装置の製造方法を示す図（その６）である。 実施例１による半導体装置の製造方法を示す図（その７）である。 実施例１による半導体装置の製造方法を示す図（その８）である。 実施例１による半導体装置の製造方法を示す図（その９）である。 実施例１による半導体装置の製造方法を示す図（その１０）である。 実施例１による半導体装置の製造方法を示す図（その１１）である。 実施例１による半導体装置の製造方法を示す図（その１２）である。 実施例１による半導体装置の製造方法を示す図（その１３）である。 実施例１による半導体装置の製造方法を示す図（その１４）である。 実施例１による半導体装置の製造方法を示す図（その１５）である。 実施例２による半導体装置である。
符号の説明
１００，１００Ａ 半導体装置
１０１ シリコン基板
１０１Ａ，１０１Ｂ 穴部
１０１Ｃ 凹部
１０１Ｄ 絶縁膜
１０１Ｅ，１０１Ｆ 接合面
１０２，１０３ マスクパターン
１０２Ａ，１０２Ｂ，１０３Ａ 開口部
１０４ 素子収納空間
１０５ ビアプラグ
１０６ バンプ
１０７，１０８ 蓋部
１０９ バンプ
２０１ 半導体素子
２０２，２０３ 電極パッド
２０４ ペースト
２０５ 半導体素子
２０６ ボンディングワイヤ

Claims (5)

  1. シリコン基板と、
    前記シリコン基板に形成された凹部と該凹部の底面を貫通する穴部とを含む素子収納空間と、
    前記素子収納空間に収納される、積層された複数の半導体素子と、
    前記半導体素子を封止する、前記凹部を塞ぐ第１の蓋部および前記穴部を塞ぐ第２の蓋部と、
    前記凹部の底面を貫通する、前記複数の半導体素子のいずれかに接続されるビアプラグと、を有することを特徴とする半導体装置。
  2. 前記複数の半導体素子は、ＭＥＭＳ素子と該ＭＥＭＳ素子のドライバ素子を含むことを特徴とする請求項１記載の半導体装置。
  3. 前記ドライバ素子は、前記ＭＥＭＳ素子が積層される側で前記ビアプラグと接続されていることを特徴とする請求項２記載の半導体装置。
  4. 前記第１の蓋部および前記第２の蓋部はガラスよりなることを特徴とする請求項１乃至３のいずれか１項記載の半導体装置。
  5. 前記第１の蓋部および前記第２の蓋部は前記シリコン基板に陽極接合により接合されていることを特徴とする請求項４記載の半導体装置。
JP2006242919A 2006-09-07 2006-09-07 半導体装置 Active JP4955349B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006242919A JP4955349B2 (ja) 2006-09-07 2006-09-07 半導体装置
US11/896,010 US7829993B2 (en) 2006-09-07 2007-08-29 Semiconductor apparatus
TW096132701A TW200816402A (en) 2006-09-07 2007-09-03 Semiconductor apparatus
EP07017502A EP1898462B1 (en) 2006-09-07 2007-09-06 Semiconductor apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006242919A JP4955349B2 (ja) 2006-09-07 2006-09-07 半導体装置

Publications (2)

Publication Number Publication Date
JP2008066517A JP2008066517A (ja) 2008-03-21
JP4955349B2 true JP4955349B2 (ja) 2012-06-20

Family

ID=38955183

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006242919A Active JP4955349B2 (ja) 2006-09-07 2006-09-07 半導体装置

Country Status (4)

Country Link
US (1) US7829993B2 (ja)
EP (1) EP1898462B1 (ja)
JP (1) JP4955349B2 (ja)
TW (1) TW200816402A (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007083748A1 (ja) * 2006-01-19 2007-07-26 Fujikura Ltd. 圧力センサパッケージ及び電子部品
TW200834830A (en) * 2007-02-06 2008-08-16 Advanced Semiconductor Eng Microelectromechanical system package and the method for manufacturing the same
KR101505551B1 (ko) * 2007-11-30 2015-03-25 페어차일드코리아반도체 주식회사 온도 감지소자가 장착된 반도체 파워 모듈 패키지 및 그제조방법
US7964448B2 (en) * 2008-09-18 2011-06-21 Infineon Technologies Ag Electronic device and method of manufacturing same
JP5979994B2 (ja) * 2012-06-12 2016-08-31 新光電気工業株式会社 電子装置
TWI590735B (zh) * 2014-12-15 2017-07-01 財團法人工業技術研究院 訊號傳輸板及其製作方法
KR102520038B1 (ko) 2018-01-10 2023-04-12 삼성전자주식회사 가스 센서 패키지 및 이를 포함하는 센싱 장치
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2800912B1 (fr) * 1999-11-04 2003-07-25 St Microelectronics Sa Boitier semi-conducteur optique et procede de fabrication d'un tel boitier
US6384473B1 (en) * 2000-05-16 2002-05-07 Sandia Corporation Microelectronic device package with an integral window
US6433411B1 (en) * 2000-05-22 2002-08-13 Agere Systems Guardian Corp. Packaging micromechanical devices
DE10047213A1 (de) * 2000-09-23 2002-04-11 Philips Corp Intellectual Pty Elektrisches oder elektronisches Bauteil und Verfahren zum Herstellen desselben
US7012315B1 (en) * 2000-11-01 2006-03-14 Micron Technology, Inc. Frame scale package using contact lines through the elements
JP2003282817A (ja) * 2002-03-27 2003-10-03 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US7423336B2 (en) * 2002-04-08 2008-09-09 Micron Technology, Inc. Bond pad rerouting element, rerouted semiconductor devices including the rerouting element, and assemblies including the rerouted semiconductor devices
US7274094B2 (en) * 2002-08-28 2007-09-25 Micron Technology, Inc. Leadless packaging for image sensor devices
JP2004271312A (ja) * 2003-03-07 2004-09-30 Denso Corp 容量型半導体センサ装置
JP2004281530A (ja) 2003-03-13 2004-10-07 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
DE102004005668B4 (de) 2004-02-05 2021-09-16 Snaptrack, Inc. Elektrisches Bauelement und Herstellungsverfahren
JP2005274219A (ja) * 2004-03-23 2005-10-06 Matsushita Electric Works Ltd 半導体加速度センサ装置並びにその製造方法
JP4628008B2 (ja) * 2004-03-31 2011-02-09 セイコーインスツル株式会社 シリコン基板を有する電子回路装置
US7645635B2 (en) 2004-08-16 2010-01-12 Micron Technology, Inc. Frame structure and semiconductor attach process for use therewith for fabrication of image sensor packages and the like, and resulting packages
JP4969822B2 (ja) * 2004-12-06 2012-07-04 株式会社デンソー センサ装置
US7295029B2 (en) * 2005-03-24 2007-11-13 Memsic, Inc. Chip-scale package for integrated circuits
JP5107539B2 (ja) * 2006-08-03 2012-12-26 新光電気工業株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
TW200816402A (en) 2008-04-01
EP1898462B1 (en) 2012-04-18
EP1898462A3 (en) 2010-11-10
US7829993B2 (en) 2010-11-09
US20080061424A1 (en) 2008-03-13
EP1898462A2 (en) 2008-03-12
JP2008066517A (ja) 2008-03-21

Similar Documents

Publication Publication Date Title
JP4955349B2 (ja) 半導体装置
JP5026038B2 (ja) 電子部品装置
JP4889974B2 (ja) 電子部品実装構造体及びその製造方法
JP5643880B2 (ja) Ｍｅｍｓデバイスおよびその製造方法
JP5073946B2 (ja) 半導体装置および半導体装置の製造方法
JP4245499B2 (ja) マイクロデバイスのためのウェーハレベルパッケージ及び製造方法
TWI424546B (zh) 半導體裝置及其製造方法
JP4539155B2 (ja) センサシステムの製造方法
JP4930924B2 (ja) 水晶振動子の製造方法
JP2007027279A (ja) 半導体装置および半導体装置の製造方法
JP5179046B2 (ja) 電子部品および電子部品の製造方法
JP6470311B2 (ja) Ｓａｗデバイスおよびｓａｗデバイスの製造方法
JP2005019966A (ja) 半導体装置及びその製造方法
JP2010081415A (ja) 圧電デバイスおよびその製造方法
JP5248179B2 (ja) 電子装置の製造方法
JP6516399B2 (ja) 電子デバイス
JP2005262382A (ja) 電子装置およびその製造方法
JP2006186357A (ja) センサ装置及びその製造方法
JP2006201158A (ja) センサ装置
JP2008109636A (ja) 半導体ｉｃ及びその製造方法
JP4706399B2 (ja) 発振器及び電子機器
JP2005072419A (ja) 電子部品封止用基板およびそれを用いた電子装置の製造方法
JP2006041429A (ja) センサーユニットおよびその製造方法
JP2007042750A (ja) 半導体装置および半導体装置の製造方法
JP2005212016A (ja) 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090603

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120306

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120315

R150 Certificate of patent or registration of utility model

Ref document number: 4955349

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3