JP4889974B2 - 電子部品実装構造体及びその製造方法 - Google Patents

電子部品実装構造体及びその製造方法 Download PDF

Info

Publication number
JP4889974B2
JP4889974B2 JP2005222973A JP2005222973A JP4889974B2 JP 4889974 B2 JP4889974 B2 JP 4889974B2 JP 2005222973 A JP2005222973 A JP 2005222973A JP 2005222973 A JP2005222973 A JP 2005222973A JP 4889974 B2 JP4889974 B2 JP 4889974B2
Authority
JP
Japan
Prior art keywords
silicon
electronic component
sealing cap
substrate
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005222973A
Other languages
English (en)
Other versions
JP2007042741A (ja
Inventor
昌宏 春原
光敏 東
晶紀 白石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2005222973A priority Critical patent/JP4889974B2/ja
Priority to TW095125040A priority patent/TW200742011A/zh
Priority to EP06253650A priority patent/EP1749794A3/en
Priority to US11/485,397 priority patent/US7656023B2/en
Publication of JP2007042741A publication Critical patent/JP2007042741A/ja
Application granted granted Critical
Publication of JP4889974B2 publication Critical patent/JP4889974B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/804—Containers or encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0261—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias characterised by the filling method or the material of the conductive fill
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • H10W70/698—Semiconductor materials that are electrically insulating, e.g. undoped silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10—Containers or parts thereof
    • H10W76/12—Containers or parts thereof characterised by their shape
    • H10W76/15—Containers comprising an insulating or insulated base
    • H10W76/153—Containers comprising an insulating or insulated base having interconnections in passages through the insulating or insulated base
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/096—Feed-through, via through the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0109—Bonding an individual cap on the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/46—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a liquid
    • H10P14/47—Electrolytic deposition, i.e. electroplating; Electroless plating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

本発明は電子部品実装構造体及びその製造方法に係り、さらに詳しくは、電子部品が封止キャップで気密封止されて実装された電子部品実装構造体及びその製造方法に関する。
従来、回路基板の上に電子部品が封止キャップで気密封止されて実装された電子部品実装構造体がある。例えば、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）素子デバイスでは、基板上に形成されたＭＥＭＳ素子が封止キャップによって気密封止されて実装される。
特許文献１には、センサチップの上にガラスキャップが接合された構成の加速度センサが記載されており、重り部の揺動空間を確保するためにガラスキャップに凹部が形成されている。
また、特許文献２には、外力感知センサの製造方法が記載されており（図１）、下側中央部に凹部が設けられた素子基板を支持基板に陽極接合し、素子基板に貫通孔を形成してセンサ素子を作成した後に、さらに、凹部を備えたガラス製の蓋部を陽極接合によって素子基板上に設けてもよいことが記載されている。
特開２０００−２３５０４４号公報 特開２００１−７３４６号公報
ところで、各種電子部品を実装又は形成するインターポーザは、高密度化の要求からセラミック基板やガラスエポキシ樹脂に代えてシリコン基板が使用されつつある。さらに、シリコン基板に貫通電極を設けて、その両面側を導通可能にした構造のインターポーザが提案されている。
近年では、そのような貫通電極が設けられたシリコン基板（インターポーザ）に各種電子部品を実装又は形成し、さらに電子部品を封止キャップで気密封止する要求がある。しかしながら、貫通電極が設けられたシリコン基板に封止キャップを設ける技術は確立されているとはいえず、そのような技術が切望されている状況下にある。
本発明は以上の課題を鑑みて創作されたものであり、貫通電極が設けられたシリコン基板（インターポーザ）に信頼性よく封止キャップを設けることができる電子部品実装構造体及びその製造方法を提供することを目的とする。
上記課題を解決するため、本発明は電子部品実装構造体に係り、シリコン基板の両面側の配線層が前記シリコン基板に設けられた貫通電極を介して相互接続され、かつ前記配線層及び貫通電極が絶縁層で前記シリコン基板と電気的に絶縁された構造を有するシリコン回路基板と、前記シリコン回路基板の上に実装又は形成された電子部品と、リング状の突起状接合部を備えて、前記突起状接合部によってキャビティが設けられたシリコン部と、該シリコン部のキャビティが設けられた面側に設けられたガラス部とによって構成され、前記突起状接合部の前記ガラス部が前記シリコン回路基板の周縁部の前記絶縁層が除去されて設けられたシリコン接合部に陽極接合によって接合された封止キャップとを有し、前記電子部品が前記封止キャップのキャビティ内に気密封止されていることを特徴とする。
本発明の電子部品実装構造体では、インターポーザとしてシリコン回路基板が使用され、該シリコン回路基板には貫通電極が設けられており、その両面側の配線層が貫通電極を介して相互接続されている。シリコン回路基板上には電子部品（半導体素子、撮像素子又はＭＥＭＳ素子）が実装又は形成されており、電子部品の外側のシリコン基板の部分には基板が露出する接合部が設けられている。そして、リング状の突起状接合部とキャビティが設けられた封止キャップの突起状接合部（ガラス）がシリコン回路基板の接合部に陽極接合されている。このようにして、貫通電極が設けられたシリコン回路基板上に実装又は形成された電子部品が封止キャップのキャビティ内に気密封止されている。
本発明では、シリコン回路基板を使用することで高密度の配線形成が可能になると共に、貫通電極を設けることで配線長が短くなり電子部品の高速化に容易に対応できるようになる。しかも、シリコン回路基板に封止キャップを容易に接合して設けることができるので、外気からの水分などによって信頼性が損なわれる電子部品を実装する場合であっても、電子部品を容易に気密封止してその信頼性を向上させることができる。さらには、インターポーザとしてシリコン回路基板を使用することから、電子部品（シリコンチップ）とインターポーザとの熱膨張係数を同一に設定することができるので、熱応力の発生が抑制される。これにより、応力に弱い電子部品（シリコンチップ）を実装する場合であっても半導体素子の信頼性を向上させることができる。
以上説明したように、本発明では、貫通電極が設けられたシリコン回路基板上に実装又は形成される電子部品を封止キャップで容易に気密封止できるので、電子部品の信頼性を向上させることができる。
以下、本発明の実施の形態について、添付の図面を参照して説明する。
（第１の実施の形態）
図１〜図４は本発明の第１実施形態の電子部品実装構造体の製造方法を示す断面図、図５は同じく電子部品実装構造体を示す断面図である。まず、図１（ａ）に示すように、シリコン基板として厚みが６２５μｍ程度のシリコンウェハ１０を用意し、続いて図１（ｂ）に示すように、ＢＧ（バックグラインダー）によってシリコンウェハ１０の一方の面を研削することにより、５０〜３００μｍ（好適には２００μｍ程度）の厚みに薄型化されたシリコンウェハ１０を得る。シリコンウェハ１０には複数の素子搭載領域（又は素子形成領域）が画定されており、後工程で分割されて個々の電子部品実装構造体が得られる。
続いて、図１（ｃ）に示すように、シリコンウェハ１０上に開口部が設けられたマスク（不図示）を形成し、その開口部を通してシリコン基板１０をＲＩＥでエッチングすることにより、シリコンウェハ１０の厚み方向に貫通するスルーホール１０ａを形成する。スルーホール１０ａの径は、例えば３０〜６０μｍに設定される。その後に、マスクが除去される。
さらに、図１（ｄ）に示すように、シリコンウェハ１０を熱酸化することにより、シリコンウェハ１０の両面及びスルーホール１０ａの内面に膜厚が５００ｎｍ程度のシリコン酸化層からなる絶縁層１２を形成する。あるいは、ＣＶＤによりシリコンウェハ１０の全面にシリコン酸化層やシリコン窒化層を形成して絶縁層１２としてもよい。
続いて、図１（ｅ）に示すように、シリコンウェハ１０の各素子搭載領域の周縁部にリング状の開口部が設けられたレジスト膜（不図示）を形成し、その開口部を通してバッファードフッ酸などで絶縁層１２をエッチングすることにより、絶縁層１２に開口部１２ａを形成する。これにより、シリコンウェハ１０の各素子搭載領域の周縁部にシリコンウェハ１０がリング状に露出して接合部１０ｂとなる。その後に、レジスト膜が除去される。シリコンウェハ１０の接合部１０ｂは、後に説明するように、シリコンウェハ１０の各素子搭載領域の周縁部に封止キャップ（ガラス）を陽極接合するために形成される。
次いで、図２（ａ）に示すように、シリコンウェハ１０の下面にドライフィルムレジスト１３を介して銅箔１４を貼着した後に、シリコンウェハ１０のスルーホール１０ａの下のドライフィルムレジスト１３を現像によって除去してスルーホール１０ａの下側に銅箔１４を露出させる。このようにして、銅箔１４の上にスルーホール１０ａを備えたシリコンウェハ１０が配置される。
さらに、図２（ｂ）に示すように、銅箔１４をめっき給電層に利用する電解めっきによりシリコンウェハ１０のスルーホール１０ａの下部から上部にかけて金属（Ｃｕ）めっきを施すことにより、貫通電極１６を形成する。その後に、図２（ｃ）に示すように、銅箔１４及びドライフィルムレジスト１３がシリコンウェハ１０から除去される。銅箔１４はＨ２ＳＯ４／Ｈ２Ｏ２溶液によってエッチングされて除去され、ドライフィルムレジスト１３はアルカリ（ＮａＯＨ）溶液によって剥離されて除去される。
続いて、図２（ｄ）に示すように、シリコンウェハ１０の上面及び下面から突出する貫通電極１６の上部及び下部を研磨によってそれぞれ除去して、シリコンウェハ１０の上面側及び下面側を平坦化する。
次いで、図２（ｅ）に示すように、シリコンウェハ１０の両面側にスパッタ法によって膜厚が５０ｎｍのクロム（Ｃｒ）層と膜厚が７５０ｎｍの銅（Ｃｕ）層とを順次成膜することにより、シリコンウェハ１０の両面側にシード層１８をそれぞれ得る。さらに、シリコンウェハ１０の上面側のシード層１８の上に保護シート２０を貼着する。
その後に、図３（ａ）に示すように、シリコンウェハ１０の下面側のシード層１８上に開口部２２ａが設けられたレジスト膜２２を形成する。レジスト膜２２の開口部２２ａは、シリコンウェハ１０の下面側に形成される下側配線層が形成される部分に形成される。
次いで、同じく図３（ａ）に示すように、シリコンウェハ１０の下面側のシード層１８をめっき給電層として利用する電解めっきにより、レジスト膜２２の開口部２２ａ内に膜厚が例えば５μｍ程度のＣｕなどからなる金属層２４を形成する。さらに、図３（ｂ）に示すように、レジスト膜２２を除去した後に、金属層２４をマスクにしてシード層１８をエッチングする。これにより、金属層２４とシード層１８とにより構成され、貫通電極１６の下部に電気的に接続される下側配線層２６が得られる。
次いで、図３（ｃ）に示すように、シリコンウェハ１０の下面側に、下側配線層２６上に開口部２８ａが設けられたパッシベーション膜２８を形成する。パッシベーション膜２８の形成方法としては、スピンコート法によって膜厚が１０μｍ程度の感光性ポリイミド樹脂を塗布し、露光・現像を行った後に、３５０℃の雰囲気でキュアを行って硬化させる。さらに、シリコンウェハ１０の上面側のシード層１８、貫通電極１６及び下側配線層２６をめっき給電経路として使用する電解めっきにより、パッシベーション膜２８の開口部２８ａ内の下側配線層２６の部分にＮｉ／Ａｕめっき（膜厚が例えば２μｍ／０．５μｍ）を施すことにより外部接続用パッド３０とする。
続いて、図３（ｄ）に示すように、保護シート２０をシリコンウェハ１０から除去した後に、上述した下側配線層２６の金属層２４の形成方法と同様に、シリコンウェハ１０の上面側のシード層１８上に開口部２３ａが設けられたレジスト膜２３を形成し、シリコンウェハ１０の上面側のシード層１８をめっき給電層に利用する電解めっきにより、レジスト膜２３の開口部２３ａにＣｕなどからなる金属層２５及びＮｉ／Ａｕめっき層３１を順次形成する。金属層２５の膜厚は例えば５μｍであり、Ｎｉ／Ａｕめっき層３１の膜厚は例えば２μｍ／０．５μｍである。
その後に、図４（ａ）に示すように、レジスト膜２３を除去した後に、Ｎｉ／Ａｕめっき層３１及び金属層２５をマスクにしてシード層１８をエッチングすることにより、シリコンウェハ１０の上面側にＮｉ／Ａｕめっき層３１、金属層２５及びシード層１８から構成され、貫通電極１６の上部に電気接続される上側配線層３２を得る。
これにより、シリコンウェハ１０の両面側に形成された上側配線層３２と下側配線層２６とが貫通電極１６を介して相互接続された構造体が得られる。以上により、本実施形態の電子部品実装構造体を構成するためのインターポーザとなるシリコン回路基板１が得られる。
次いで、図４（ｂ）に示すように、金（Ａｕ）からなるスタッドバンプ４０ａを備えた半導体素子４０を用意し、半導体素子４０のスタッドバンプ４０ａを上側配線層３２のＮｉ／Ａｕめっき層３１に超音波接合によって接合する。半導体素子４０としては、その厚みが５０〜１００μｍ程度のシリコンチップなどが使用される。さらに、同じく図４（ｂ）に示すように、シリコンウェハ１０の下面側にフラックスを塗布し、下側配線層２６上の外部接続用パッド３０にはんだボールを搭載した後に、フラックスを洗浄することにより、下側配線層２６に電気接続される外部接続端子３４を形成する。
続いて、図４（ｃ）に示すように、複数のキャビティ５０ａが設けられた構造のガラス一体型の封止キャップ基板５０を用意する。封止キャップ基板５０には、ガラスウェハ上に格子状に繋がって配置された突起状接合部５０ｂが形成され、それによって複数のキャビティ５０ａが構成されている。そして、封止キャップ基板５０の突起状接合部５０ｂは、上述したシリコンウェハ１０の接合部１０ｂ（各素子搭載領域の周縁部）に対応する部分に設けられ、またキャビティ５０ａは半導体素子４０が収容される部分に対応して設けられている。
封止キャップ基板５０の突起状接合部５０ｂ及びキャビティ５０ａは、ガラスウェハの上に所要の開口部を備えたマスクが形成され、その開口部に露出するガラスウェハの部分がサンドブラスト法によって加工されて形成される。あるいは、所要の型に溶融したガラスを流し込むことによって、同様な構造の封止キャップ基板５０を作成してもよい。
次いで、同じく図４（ｃ）に示すように、封止キャップ基板５０の各突起状接合部５０ｂをシリコンウェハ１０の各素子搭載領域の接合部１０ｂに陽極接合によって接合する。陽極接合の条件としては、例えば、シリコンウェハ１０及び封止キャップ基板５０を３００〜４００℃に加熱した状態で、両者の間に５００Ｖ〜１ＫＶの電圧を印加する。これによって、シリコンウェハ１０と封止キャップ基板５０（ガラス）との間に大きな静電引力が発生し、それらの界面で化学結合することによって封止キャップ基板５０の突起状接合部５０ｂがシリコンウェハ１０の接合部１０ｂに接合される。また、陽極接合は、真空雰囲気で行われ、封止キャップ基板５０のキャビティ５０ａ内が真空状態となった状態で、半導体素子５０が封止キャップ基板５０のキャビティ５０ａに収容されて気密封止される。なお、真空雰囲気で動作させる必要がない電子部品を使用する場合は、キャビティ５０ａが大気雰囲気になるようにしてもよい。
その後に、図５に示すように、シリコンウェハ１０及び封止キャップ基板５０を各素子搭載領域が得られるように切断して分割することにより、個々の電子部品実装構造体２を得る。
図５に示すように、本実施形態の電子部品実装構造体２では、インターポーザとしてシリコン回路基板１が使用されている。シリコン回路基板１では、シリコン基板１０ｘにスルーホール１０ａが設けられており、シリコン基板１０ｘの両面及びスルーホール１０ａの内面が絶縁層１２で被覆されている。また、シリコン基板１０ｘのスルーホール１０ａ内には貫通電極１６が形成されている。さらに、シリコン基板１０ｘの上面側の絶縁層１２上には貫通電極１６に電気接続された上側配線層３２が形成され、同じく下面側の絶縁層１２上には貫通電極１６に電気接続された下側配線層２６が形成されている。このようにして、シリコン回路基板１では、上側配線層３２と下側配線層２６とが貫通電極１６を介して相互接続されている。
さらに、シリコン基板１０ｘの下面側には下側配線層２６上に開口部２８ａが設けられたパッシベーション膜２８が形成されており、その開口部２８ａの下側配線層２６の部分には外部接続用パッド３０が形成されている。そして、下側配線層２６上の外部接続用パッド３０に外部接続端子３４が設けられている。
また、シリコン基板１０ｘの周縁部の絶縁層１２の部分にはリング状の開口部１２ａが設けられており、これによって開口部１２ａ内にシリコン基板１０ｘ接合部１０ｂが画定されている。
さらに、シリコン回路基板１の上側配線層３２のＮｉ／Ａｕめっき層３１には半導体素子４０のスタッドバンプ４０ａがフリップチップ接合されている。そして、シリコン基板１０ｘの周縁部の接合部１０ｂに中央主要部にキャビティ５０ａが設けられたガラスからなる封止キャップ５０ｘの突起状接合部５０ｂが陽極接合によって接合されている。このようにして、シリコン回路基板１上に実装された半導体素子４０は、封止キャップ５０ｘのキャビティ５０ａ内に収容されて気密封止されている。
本実施形態では、インターポーザとしてシリコン回路基板１を使用するので、高密度の配線を容易に形成でき、高性能の半導体素子４０の実装が可能になる。さらには、貫通電極１６によってシリコン回路基板１の両面側を導通可能にしているので、配線長が短くなり、高周波用途の電子部品では信号速度の高速化に対応できるようになる。
本実施形態で使用される半導体素子４０は、例えば、多層配線などの絶縁層として低誘電率（low-k）の絶縁材料が使用された高性能なものであり、外部応力や外気からの水分によって絶縁層の信頼性の低下が懸念されるものである。本実施形態では、そのような高性能な半導体素子４０をシリコン回路基板１上に実装し、封止キャップ５０ｘ内に半導体素子４０を収容して気密封止することができる。従って、封止キャップ５０ｘによって外気からの水分などの侵入をブロックすることができるので、そのような特性を有する半導体素子４０であっても十分な信頼性を確保した状態で実装することが可能になる。
また、シリコン回路基板１とその上に実装される半導体素子４０（シリコンチップ）とは熱膨張係数を同一に設定できることから、熱膨張係数の違いに基づく熱応力の発生が抑えられるので、半導体素子４０の信頼性を向上させることができる。しかも、半導体素子４０とシリコン回路基板１との隙間には半導体素子４０（シリコンチップ）と熱膨張係数の異なるアンダーフィル樹脂を充填せずに空洞が残った状態とすることにより、熱応力が極力発生しない構成とすることができる。
また、キャビティ５０ａが設けられたガラス製の封止キャップ５０ｘをシリコン回路基板１に陽極接合によって固着するようにしたので、シリコン回路基板１に実装される半導体素子４０を低コストで容易に気密封止することができる。
図６には第１実施形態の変形例の電子部品実装構造体２ａが示されている。図６に示すように、変形例の電子部品実装構造体２ａで使用される封止キャップ５０ｙは、中央主要部にキャビティ５０ａが設けられたシリコン部５１と、シリコン部５１のキャビティ５０ａが設けられた面（キャビティ５０ａの内面及び突起状接合部５０ｂの先端部）に形成されたガラス部５２とによって構成されている。そして、封止キャップ５０ｙの突起状接合部５０ｂの先端のガラス部５２がシリコン基板１０ｘの接合部１０ｂに陽極接合されている。そのような封止キャップ５０ｙを得るには、まず、キャップ用シリコン基板の上に開口部を備えたマスクを形成し、その開口部を通してキャップ用シリコン基板をＲＩＥでエッチングしてキャビティ５０ａ及び突起状接合部５０ｂを形成する。その後に、キャビティ５０ａが設けられた面側からキャップ用シリコン基板にＳｉＯ２をスパッタ法によって形成してガラス部５２を得る。そして、上述した図４（ｃ）の工程で、キャップ用シリコン基板の突起状接合部５０ｂの先端のガラス部５２をシリコンウェハ１０の接合部１０ｂに陽極接合すればよい。
なお、本実施形態で使用できる封止キャップは、シリコン基板１０ｘの接合部１０ｂに陽極接合できるものであればよいので、図６の封止キャップ５０ｙにおいて少なくとも突起状接合部の先端部（接合部）にガラスが設けられていればよい。また、図６の封止キャップ５０ｙにおいてシリコン部５１の代わりに金属などの他の材料を使用してもよい。
（第２の実施の形態）
図７は本発明の第２実施形態の電子部品実装構造体を示す断面図である。第２実施形態では、電子部品としてＣＭＯＳセンサなどの撮像素子がシリコン回路基板に実装され、封止キャップによって同様に気密封止される。第２実施形態では、第１実施形態と同一要素には同一符号を付してその詳しい説明を省略する。
図７に示すように、第２実施形態の電子部品実装構造体２ｂでは、第１実施形態と同様な構成のシリコン回路基板１の絶縁層１２の上に、撮像素子４１がその撮像部４１ａが上側になった状態で接着層（不図示）によって固着されている。撮像素子１４としては、ＣＣＤ型やＣＭＯＳ型などの半導体イメージセンサが使用される。
また、撮像素子４１の上面側の接続部がワイヤ４２によってシリコン回路基板１の上側配線層３２に電気的に接続されている。さらに、シリコン基板１０ｘの接合部１０ｂに、中央主要部にキャビティ５０ａが設けられたガラスからなる封止キャップ５０ｘの突起状接合部５０ｂが陽極接合されている。これによって、撮像素子４１が封止キャップ５０ｘのキャビティ５０ａ内に収容されて気密封止されている。そして、外部の光が透明の封止キャップ５０ｘを介して撮像素子４１の撮像部４１ａに入射され、これに基づいて撮像素子４１が撮像信号を出力して画像が得られる。
あるいは、撮像素子１４の他に、半導体レーザ素子や受光素子などの光半導体素子がそれらの発光面又は受光面が上側になった状態で実装され、同様に封止キャップ５０ｘで気密封止された子構成としてもよい。
第２実施形態は第１実施形態と同様な効果を奏する。
（第３の実施の形態）
図８は本発明の第３実施形態の電子部品実装構造体を示す断面図である。
第３実施形態では、電子部品としてＭＥＭＳ素子がシリコン回路基板に形成され、封止キャップによって同様に気密封止される。第２実施形態では、第１実施形態と同一要素には同一符号を付してその詳しい説明を省略する。
図８に示すように、第２実施形態の電子部品実装構造体２ｃでは、第１実施形態と同様な構成のシリコン回路基板１の上側配線層３２上にビアホール３６ａが設けられた保護層３６が形成されている。そして、そのビアホール３６ａを介して上側配線層３２に電気接続された２層目配線層３８が保護層３６上に形成されている。保護層１４上には、ＭＥＭＳ素子として、支点付きの可動部（カンチレバー）４２ａを備えたスイッチ素子４２が形成されている。さらに、スイッチ素子４２の可動部４２ａの両端部に対応する保護層１６上の部分に電極３９がそれぞれ設けられている。
スイッチ素子４２では、保護層３８の内部に設けられた平面状のコイル（不図示）の作用によって、磁性合金で作成した可動部４２ａに駆動エネルギーが供給され、可動部４２ａが傾いて電極３９に接触するとスイッチ回路がＯＮになる仕組みになっている。
第３実施形態では、そのような構成のスイッチ素子４２がシリコン回路基板１に形成されており、第１実施形態と同様に、ガラスからなる封止キャップ５０ｘの突起状接合部５０ｂがシリコン基板１０ｘの接合部１０ｂに陽極接合されている。これによって、スイッチ素子４２が封止キャップ５０ｘのキャビティ５０ａ内に収容されて気密封止されている。
ＭＥＭＳ素子としてスイッチ素子４２を例示したが、加速度センサやＤＭＤ（デジタルミラーデバイス）などがシリコン回路基板１に形成され、同様に封止キャップ５０ｘによって気密封止された形態としてもよい。
第３実施形態においても、ＭＥＭＳ素子として透明な封止キャップ５０ｘを必ずしも必要としないものを使用する場合は、第１実施形態の変形例のようにシリコン部５１のキャビティ５０ａ側の面にガラス部５２が設けられた封止キャップ５０ｙを使用してもよい。
第３実施形態は、第１実施形態と同様な効果を奏する。
図１（ａ）〜（ｅ）は本発明の第１実施形態の電子部品実装構造体の製造方法を示す断面図（その１）である。 図２（ａ）〜（ｅ）は本発明の第１実施形態の電子部品実装構造体の製造方法を示す断面図（その２）である。 図３（ａ）〜（ｄ）は本発明の第１実施形態の電子部品実装構造体の製造方法を示す断面図（その３）である。 図４（ａ）〜（ｃ）は本発明の第１実施形態の電子部品実装構造体の製造方法を示す断面図（その４）である。 図５は本発明の第１実施形態の電子部品実装構造体を示す断面図である。 図６は本発明の第１実施形態の変形例の電子部品実装構造体を示す断面図である。 図７は本発明の第２実施形態の電子部品実装構造体を示す断面図である。 図８は本発明の第３実施形態の電子部品実装構造体を示す断面図である。
符号の説明
１…シリコン回路基板、２，２ａ，２ｂ，２ｃ…電子部品実装構造体、１０…シリコンウェハ、１０ｘ…シリコン基板、１０ａ…スルーホール、１０ｂ…接合部、１２…絶縁層、１２ａ，２２ａ，２３ａ，２８ａ…開口部、１３…ドライフィルムレジスト、１４…銅箔、１６…貫通電極、１８…シード層、２０…保護シート、２２，２３…レジスト膜、２４，２５…金属層、２６…下側配線層、２８…パッシベーション膜、３０…外部接続用パッド、３１…Ｎｉ／Ａｕ層、３２…上側配線層、３４…外部接続端子、３６…保護層、３６ａ…ビアホール、３８…２層目配線層、４０…半導体素子、４０ａ…スタッドバンプ、４１…撮像素子、４１ａ…撮像部、４２…スイッチ素子、４２ａ…可動部、５０…封止キャップ基板、５０ａ…キャビティ、５０ｂ…突起状接合部、５０ｘ，５０ｙ…封止キャップ、５１…シリコン部、５２…ガラス部。

Claims (6)

  1. シリコン基板の両面側の配線層が前記シリコン基板に設けられた貫通電極を介して相互接続され、かつ前記配線層及び貫通電極が絶縁層で前記シリコン基板と電気的に絶縁された構造を有するシリコン回路基板と、
    前記シリコン回路基板の上に実装又は形成された電子部品と、
    リング状の突起状接合部を備えて、前記突起状接合部によってキャビティが設けられたシリコン部と、該シリコン部のキャビティが設けられた面側に設けられたガラス部とによって構成され、前記突起状接合部の前記ガラス部が前記シリコン回路基板の周縁部の前記絶縁層が除去されて設けられたシリコン接合部に陽極接合によって接合された封止キャップとを有し、
    前記電子部品が前記封止キャップのキャビティ内に気密封止されていることを特徴とする電子部品実装構造体。
  2. 前記電子部品は、前記配線層に電気的に接続されて実装された半導体素子又は撮像素子であることを特徴とする請求項１に記載の電子部品実装構造体。
  3. 前記電子部品は、前記シリコン回路基板に作り込まれたＭＥＭＳ素子であることを特徴とする請求項１に記載の電子部品実装構造体。
  4. 前記電子部品は、前記配線層にフリップチップ接続された半導体素子であり、前記半導体素子と前記シリコン回路基板との間は、樹脂が充填されておらず空洞になっていることを特徴とする請求項１に記載の電子部品実装構造体。
  5. シリコン基板の両面側の配線層が前記シリコン基板に設けられた貫通電極を介して相互接続され、かつ前記配線層及び貫通電極が絶縁層で前記シリコン基板と電気的に絶縁された構造を有し、電子部品が実装又は形成されたシリコン回路基板と、リング状の突起状接合部を備えて、前記突起状接合部によってキャビティが設けられたシリコン部と、該シリコン部のキャビティが設けられた面側に設けられたガラス部とによって構成される封止キャップとを用意する工程と、
    前記封止キャップの前記突起状接合部の前記ガラス部を、前記シリコン回路基板の前記電子部品の外側における周縁部の前記絶縁層が除去されて設けられたシリコン接続部に陽極接合することにより、前記電子部品を前記封止キャップの前記キャビティ内に気密封止する工程とを有することを特徴とする電子部品実装構造体の製造方法。
  6. 前記両面側の配線層が貫通電極を介して相互接続された構造を有するシリコン回路基板の製造方法は、
    シリコン基板にスルーホールを形成する第１工程と、
    前記シリコン基板の両面及び前記スルーホールの内面に絶縁層を形成する第２工程と、
    前記シリコン基板をめっき給電層の上に配置し、電解めっきによって前記内面に前記絶縁層が形成された前記スルーホール内に前記貫通電極を形成する第３工程と、
    前記めっき給電層を除去する第４工程と、
    前記シリコン基板の両面側に、前記貫通電極を介して相互接続される前記配線層をそれぞれ形成する第５工程とを含むことを特徴とする請求項５に記載の電子部品実装構造体の製造方法。
JP2005222973A 2005-08-01 2005-08-01 電子部品実装構造体及びその製造方法 Expired - Fee Related JP4889974B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005222973A JP4889974B2 (ja) 2005-08-01 2005-08-01 電子部品実装構造体及びその製造方法
TW095125040A TW200742011A (en) 2005-08-01 2006-07-10 Electronic parts packaging structure and method of manufacturing the same
EP06253650A EP1749794A3 (en) 2005-08-01 2006-07-12 Electronic parts packaging structure and method of manufacturing the same
US11/485,397 US7656023B2 (en) 2005-08-01 2006-07-13 Electronic parts packaging structure and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005222973A JP4889974B2 (ja) 2005-08-01 2005-08-01 電子部品実装構造体及びその製造方法

Publications (2)

Publication Number Publication Date
JP2007042741A JP2007042741A (ja) 2007-02-15
JP4889974B2 true JP4889974B2 (ja) 2012-03-07

Family

ID=37434015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005222973A Expired - Fee Related JP4889974B2 (ja) 2005-08-01 2005-08-01 電子部品実装構造体及びその製造方法

Country Status (4)

Country Link
US (1) US7656023B2 (ja)
EP (1) EP1749794A3 (ja)
JP (1) JP4889974B2 (ja)
TW (1) TW200742011A (ja)

Families Citing this family (106)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4703424B2 (ja) * 2006-02-10 2011-06-15 大日本印刷株式会社 複合センサーパッケージ
US8022554B2 (en) 2006-06-15 2011-09-20 Sitime Corporation Stacked die package for MEMS resonator system
US7486525B2 (en) * 2006-08-04 2009-02-03 International Business Machines Corporation Temporary chip attach carrier
US7675162B2 (en) * 2006-10-03 2010-03-09 Innovative Micro Technology Interconnect structure using through wafer vias and method of fabrication
WO2008079887A2 (en) 2006-12-21 2008-07-03 Analog Devices, Inc. Stacked mems device
JP5281252B2 (ja) * 2007-03-05 2013-09-04 新光電気工業株式会社 照度検出装置
US7802846B2 (en) * 2007-03-19 2010-09-28 Pierre Bellefleur Reclining chair and chassis, frame and kit therefor
US7528420B2 (en) * 2007-05-23 2009-05-05 Visera Technologies Company Limited Image sensing devices and methods for fabricating the same
US7820543B2 (en) * 2007-05-29 2010-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced copper posts for wafer level chip scale packaging
JP5137059B2 (ja) * 2007-06-20 2013-02-06 新光電気工業株式会社 電子部品用パッケージ及びその製造方法と電子部品装置
JP4750080B2 (ja) * 2007-06-22 2011-08-17 新光電気工業株式会社 配線基板
JP2009010261A (ja) * 2007-06-29 2009-01-15 Fujikura Ltd 半導体パッケージおよびその製造方法
US9231012B2 (en) * 2007-08-01 2016-01-05 Visera Technologies Company Limited Image sensor package
TWI368978B (en) * 2007-09-21 2012-07-21 Unimicron Technology Corp Method for fabricating ball-implantation side surface structure of package substrate
JP4961617B2 (ja) 2007-10-01 2012-06-27 新光電気工業株式会社 配線基板とその製造方法及び半導体装置
US20090102050A1 (en) * 2007-10-17 2009-04-23 Phoenix Precision Technology Corporation Solder ball disposing surface structure of package substrate
JP5171210B2 (ja) * 2007-10-31 2013-03-27 京セラクリスタルデバイス株式会社 圧電振動子の製造方法
US8492263B2 (en) 2007-11-16 2013-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Protected solder ball joints in wafer level chip-scale packaging
DE102007058951B4 (de) * 2007-12-07 2020-03-26 Snaptrack, Inc. MEMS Package
DE102007060632A1 (de) 2007-12-17 2009-06-18 Robert Bosch Gmbh Verfahren zum Herstellen eines Kappenwafers für einen Sensor
US20090194829A1 (en) * 2008-01-31 2009-08-06 Shine Chung MEMS Packaging Including Integrated Circuit Dies
JP5232511B2 (ja) * 2008-03-24 2013-07-10 株式会社アドバンテスト 基板加工方法
JP4766143B2 (ja) * 2008-09-15 2011-09-07 株式会社デンソー 半導体装置およびその製造方法
US7851925B2 (en) * 2008-09-19 2010-12-14 Infineon Technologies Ag Wafer level packaged MEMS integrated circuit
DE102009000389A1 (de) * 2009-01-23 2010-07-29 Robert Bosch Gmbh Integrierter Schaltkreis und Herstellungsverfahren hierfür
TWI387084B (zh) * 2009-01-23 2013-02-21 日月光半導體製造股份有限公司 具有穿導孔之基板及具有穿導孔之基板之封裝結構
JP5302020B2 (ja) * 2009-01-26 2013-10-02 浜松ホトニクス株式会社 光モジュール
JP5572979B2 (ja) * 2009-03-30 2014-08-20 ソニー株式会社 半導体装置の製造方法
JP5421690B2 (ja) * 2009-08-12 2014-02-19 セイコーインスツル株式会社 パッケージの製造方法
US8390083B2 (en) 2009-09-04 2013-03-05 Analog Devices, Inc. System with recessed sensing or processing elements
TWI392069B (zh) * 2009-11-24 2013-04-01 日月光半導體製造股份有限公司 封裝結構及其封裝製程
KR101084246B1 (ko) * 2009-12-28 2011-11-16 삼성모바일디스플레이주식회사 유기 발광 조명 장치
US8299616B2 (en) * 2010-01-29 2012-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. T-shaped post for semiconductor devices
US8803319B2 (en) 2010-02-11 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Pillar structure having a non-planar surface for semiconductor devices
US20110195223A1 (en) * 2010-02-11 2011-08-11 Qualcomm Incorporated Asymmetric Front/Back Solder Mask
US8318596B2 (en) * 2010-02-11 2012-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Pillar structure having a non-planar surface for semiconductor devices
JP5554092B2 (ja) * 2010-03-05 2014-07-23 セイコーインスツル株式会社 電子デバイスパッケージの製造方法
US8349736B2 (en) 2010-03-09 2013-01-08 Panasonic Corporation Semiconductor device manufacturing method and semiconductor device
KR101028329B1 (ko) * 2010-04-28 2011-04-12 엘지이노텍 주식회사 발광 소자 패키지 및 그 제조방법
US20110294237A1 (en) * 2010-05-27 2011-12-01 MOS Art Pack Corporation Packaging method of semiconductor device
US8241963B2 (en) 2010-07-13 2012-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Recessed pillar structure
JP5729932B2 (ja) * 2010-07-22 2015-06-03 キヤノン株式会社 基板貫通孔内への金属充填方法
TWI446420B (zh) 2010-08-27 2014-07-21 日月光半導體製造股份有限公司 用於半導體製程之載體分離方法
TWI445152B (zh) 2010-08-30 2014-07-11 日月光半導體製造股份有限公司 半導體結構及其製作方法
US9007273B2 (en) 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
TWI434387B (zh) 2010-10-11 2014-04-11 日月光半導體製造股份有限公司 具有穿導孔之半導體裝置及具有穿導孔之半導體裝置之封裝結構及其製造方法
US9407997B2 (en) 2010-10-12 2016-08-02 Invensense, Inc. Microphone package with embedded ASIC
TWI527174B (zh) 2010-11-19 2016-03-21 日月光半導體製造股份有限公司 具有半導體元件之封裝結構
TWI445155B (zh) 2011-01-06 2014-07-11 日月光半導體製造股份有限公司 堆疊式封裝結構及其製造方法
US8853819B2 (en) 2011-01-07 2014-10-07 Advanced Semiconductor Engineering, Inc. Semiconductor structure with passive element network and manufacturing method thereof
EP2481703B1 (en) * 2011-01-27 2020-07-01 Sensirion AG Sensor protection
JP5970744B2 (ja) * 2011-01-28 2016-08-17 株式会社大真空 電子部品パッケージ用封止部材、電子部品パッケージ、及び電子部品パッケージ用封止部材の製造方法
JP5915644B2 (ja) * 2011-03-18 2016-05-11 株式会社大真空 電子部品パッケージ、電子部品、及び電子部品パッケージの製造方法
DE112011105215B4 (de) * 2011-05-06 2024-09-26 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelementträgerverbund und Verfahren zur Herstellung einer Mehrzahl von Bauelementträgerbereichen
JP5779030B2 (ja) * 2011-07-28 2015-09-16 セイコーインスツル株式会社 電子デバイス、発振器及び電子デバイスの製造方法
US8541883B2 (en) 2011-11-29 2013-09-24 Advanced Semiconductor Engineering, Inc. Semiconductor device having shielded conductive vias
FR2985855B1 (fr) * 2012-01-17 2014-11-21 Soc Fr Detecteurs Infrarouges Sofradir Procede pour la realisation de traversees electriques etanches au travers d'un boitier d'encapsulation et boitier d'encapsulation muni d'au moins l'une de ces traversees electriques
US8975157B2 (en) 2012-02-08 2015-03-10 Advanced Semiconductor Engineering, Inc. Carrier bonding and detaching processes for a semiconductor wafer
US9230932B2 (en) 2012-02-09 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect crack arrestor structure and methods
US8963316B2 (en) 2012-02-15 2015-02-24 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
US9515036B2 (en) 2012-04-20 2016-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for solder connections
US8786060B2 (en) 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
JP2012216868A (ja) * 2012-07-10 2012-11-08 Shinko Electric Ind Co Ltd 電子部品用パッケージ及び電子部品装置
US9153542B2 (en) 2012-08-01 2015-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package having an antenna and manufacturing method thereof
US8937387B2 (en) 2012-11-07 2015-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor device with conductive vias
US8952542B2 (en) 2012-11-14 2015-02-10 Advanced Semiconductor Engineering, Inc. Method for dicing a semiconductor wafer having through silicon vias and resultant structures
US9406552B2 (en) 2012-12-20 2016-08-02 Advanced Semiconductor Engineering, Inc. Semiconductor device having conductive via and manufacturing process
US8841751B2 (en) 2013-01-23 2014-09-23 Advanced Semiconductor Engineering, Inc. Through silicon vias for semiconductor devices and manufacturing method thereof
US9978688B2 (en) 2013-02-28 2018-05-22 Advanced Semiconductor Engineering, Inc. Semiconductor package having a waveguide antenna and manufacturing method thereof
US9089268B2 (en) 2013-03-13 2015-07-28 Advanced Semiconductor Engineering, Inc. Neural sensing device and method for making the same
US9173583B2 (en) 2013-03-15 2015-11-03 Advanced Semiconductor Engineering, Inc. Neural sensing device and method for making the same
US8987734B2 (en) 2013-03-15 2015-03-24 Advanced Semiconductor Engineering, Inc. Semiconductor wafer, semiconductor process and semiconductor package
US9847462B2 (en) 2013-10-29 2017-12-19 Point Engineering Co., Ltd. Array substrate for mounting chip and method for manufacturing the same
US9355997B2 (en) 2014-03-12 2016-05-31 Invensas Corporation Integrated circuit assemblies with reinforcement frames, and methods of manufacture
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
JP6294113B2 (ja) * 2014-03-17 2018-03-14 新光電気工業株式会社 キャップ及びその製造方法、半導体装置及びその製造方法
JP2017520906A (ja) * 2014-04-30 2017-07-27 コーニング インコーポレイテッド 貫通ガラスバイアの作製のための接合材料のエッチバックプロセス
US9165793B1 (en) 2014-05-02 2015-10-20 Invensas Corporation Making electrical components in handle wafers of integrated circuit packages
KR20150131769A (ko) * 2014-05-16 2015-11-25 삼성전기주식회사 압전 패키지
US9741649B2 (en) 2014-06-04 2017-08-22 Invensas Corporation Integrated interposer solutions for 2D and 3D IC packaging
US9412806B2 (en) 2014-06-13 2016-08-09 Invensas Corporation Making multilayer 3D capacitors using arrays of upstanding rods or ridges
US9252127B1 (en) 2014-07-10 2016-02-02 Invensas Corporation Microelectronic assemblies with integrated circuits and interposers with cavities, and methods of manufacture
US9666730B2 (en) 2014-08-18 2017-05-30 Optiz, Inc. Wire bond sensor package
JP6256301B2 (ja) * 2014-10-31 2018-01-10 株式会社デンソー 電子回路部品
JP6465666B2 (ja) * 2015-01-22 2019-02-06 日本放送協会 固体撮像素子の製造方法
JP2016213283A (ja) * 2015-05-01 2016-12-15 ソニー株式会社 製造方法、および貫通電極付配線基板
US20160325984A1 (en) * 2015-05-06 2016-11-10 Invensense, Inc. Chip scale package
DE102015108494B4 (de) * 2015-05-29 2024-01-18 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines Gehäusedeckels und Verfahren zum Herstellen eines optoelektronischen Bauelements
US9478504B1 (en) * 2015-06-19 2016-10-25 Invensas Corporation Microelectronic assemblies with cavities, and methods of fabrication
US9666558B2 (en) 2015-06-29 2017-05-30 Point Engineering Co., Ltd. Substrate for mounting a chip and chip package using the substrate
US9570783B1 (en) * 2015-08-28 2017-02-14 General Electric Company Radio frequency micro-electromechanical systems having inverted microstrip transmission lines and method of making the same
US10330696B2 (en) * 2016-03-24 2019-06-25 Northrop Grumman Systems Corporation Accelerometer sensor system
US10410883B2 (en) 2016-06-01 2019-09-10 Corning Incorporated Articles and methods of forming vias in substrates
US10134657B2 (en) 2016-06-29 2018-11-20 Corning Incorporated Inorganic wafer having through-holes attached to semiconductor wafer
US10794679B2 (en) 2016-06-29 2020-10-06 Corning Incorporated Method and system for measuring geometric parameters of through holes
US10580725B2 (en) 2017-05-25 2020-03-03 Corning Incorporated Articles having vias with geometry attributes and methods for fabricating the same
US11078112B2 (en) 2017-05-25 2021-08-03 Corning Incorporated Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same
US10261286B2 (en) * 2017-07-18 2019-04-16 Xerox Corporation Digital micromirror device cooling system and method
US12180108B2 (en) 2017-12-19 2024-12-31 Corning Incorporated Methods for etching vias in glass-based articles employing positive charge organic molecules
US11554984B2 (en) 2018-02-22 2023-01-17 Corning Incorporated Alkali-free borosilicate glasses with low post-HF etch roughness
US10998361B2 (en) * 2018-09-22 2021-05-04 Omnivision Technologies, Inc. Image-sensor package and associated method
DE102019107760A1 (de) * 2019-03-26 2020-10-01 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung einer verbindungsstruktur und halbleiterbauelement
CN116250378A (zh) 2020-06-29 2023-06-09 Lg伊诺特有限公司 电路板
US11884536B2 (en) * 2020-10-23 2024-01-30 AAC Technologies Pte. Ltd. Electrical interconnection structure, electronic apparatus and manufacturing methods for the same
CN114156237A (zh) * 2021-12-01 2022-03-08 华进半导体封装先导技术研发中心有限公司 三维集成气密性封装互连结构及其制作方法
CN116206986B (zh) * 2022-12-15 2024-01-30 湖南越摩先进半导体有限公司 芯片封装方法及封装结构

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5644086A (en) * 1996-10-08 1997-07-01 Tokyo Gas Co., Ltd. Preloaded linear beam vibration sensor
EP0851492A3 (en) * 1996-12-06 1998-12-16 Texas Instruments Incorporated Surface-mounted substrate structure and method
JP3392069B2 (ja) 1999-02-15 2003-03-31 松下電工株式会社 半導体加速度センサおよびその製造方法
JP3575373B2 (ja) 1999-04-19 2004-10-13 株式会社村田製作所 外力検知センサの製造方法
JP2001110946A (ja) * 1999-10-05 2001-04-20 Toshiba Corp 電子デバイスおよびその製造方法
JP2001121500A (ja) * 1999-10-19 2001-05-08 Toyota Central Res & Dev Lab Inc 密閉型半導体装置及びその製造方法
JP2001196486A (ja) * 2000-01-07 2001-07-19 Murata Mfg Co Ltd 減圧パッケージ構造およびその製造方法
US6717254B2 (en) * 2001-02-22 2004-04-06 Tru-Si Technologies, Inc. Devices having substrates with opening passing through the substrates and conductors in the openings, and methods of manufacture
US6890834B2 (en) * 2001-06-11 2005-05-10 Matsushita Electric Industrial Co., Ltd. Electronic device and method for manufacturing the same
JP3973402B2 (ja) * 2001-10-25 2007-09-12 株式会社日立製作所 高周波回路モジュール
US7049175B2 (en) * 2001-11-07 2006-05-23 Board Of Trustees Of The University Of Arkansas Method of packaging RF MEMS
JP3881888B2 (ja) * 2001-12-27 2007-02-14 セイコーエプソン株式会社 光デバイスの製造方法
JP3904484B2 (ja) * 2002-06-19 2007-04-11 新光電気工業株式会社 シリコン基板のスルーホールプラギング方法
TWI275168B (en) * 2003-06-06 2007-03-01 Sanyo Electric Co Semiconductor device and method for making the same
DE10331322A1 (de) * 2003-07-10 2005-02-03 Epcos Ag Elektronisches Bauelement und Verfahren zur Herstellung
JP2005125447A (ja) * 2003-10-23 2005-05-19 Hitachi Ltd 電子部品およびその製造方法
JP3975194B2 (ja) * 2003-12-02 2007-09-12 株式会社フジクラ パッケージの製造方法
US20050205951A1 (en) * 2004-03-18 2005-09-22 Honeywell Internatioanl, Inc. Flip chip bonded micro-electromechanical system (MEMS) device
KR100754069B1 (ko) * 2004-06-02 2007-08-31 삼성전기주식회사 플립칩 실장 기술을 이용한 반도체 패키지 및 패키징 방법
JP2006173557A (ja) * 2004-11-22 2006-06-29 Toshiba Corp 中空型半導体装置とその製造方法
US7348193B2 (en) * 2005-06-30 2008-03-25 Corning Incorporated Hermetic seals for micro-electromechanical system devices

Also Published As

Publication number Publication date
EP1749794A3 (en) 2011-11-30
US20070029654A1 (en) 2007-02-08
JP2007042741A (ja) 2007-02-15
EP1749794A2 (en) 2007-02-07
US7656023B2 (en) 2010-02-02
TW200742011A (en) 2007-11-01

Similar Documents

Publication Publication Date Title
JP4889974B2 (ja) 電子部品実装構造体及びその製造方法
US8941247B1 (en) Stacked die package for MEMS resonator system
JP5026038B2 (ja) 電子部品装置
JP2004525778A (ja) 自身を貫通する開口を有する基板を備えたデバイス及び前記製造方法。
US9735128B2 (en) Method for incorporating stress sensitive chip scale components into reconstructed wafer based modules
JP2004209585A (ja) 電子デバイス及びその製造方法
WO2005022631A1 (ja) 半導体パッケージおよびその製造方法
JP4539155B2 (ja) センサシステムの製造方法
JP2005522864A (ja) 電子装置とこの装置の製造方法
JP5615122B2 (ja) 電子部品装置及びその製造方法
JP2007059470A (ja) 半導体装置およびその製造方法
JP4955349B2 (ja) 半導体装置
JP2010019693A (ja) 加速度センサー装置
JP4537793B2 (ja) センサーユニットおよびその製造方法
JP2015084386A (ja) 電子デバイス
JP2009064954A (ja) 半導体装置およびその製造方法
JP2008177481A (ja) 半導体センサー装置およびその製造方法
JP2005228863A (ja) 半導体装置の製造方法、半導体装置及びセンサ
JP5006429B2 (ja) 半導体センサー装置およびその製造方法
KR20070015861A (ko) 전자 부품 실장 구조체 및 그 제조 방법
JP2007222956A (ja) Ｍｅｍｓデバイスおよびｍｅｍｓデバイスの製造方法
JP2018067571A (ja) 半導体装置およびその製造方法
JP2007017199A (ja) チップスケールパッケージおよびその製造方法
JP2006201158A (ja) センサ装置
JP2006186357A (ja) センサ装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080407

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111213

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111214

R150 Certificate of patent or registration of utility model

Ref document number: 4889974

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141222

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees