CN114156237A - 三维集成气密性封装互连结构及其制作方法 - Google Patents

三维集成气密性封装互连结构及其制作方法 Download PDF

Info

Publication number
CN114156237A
CN114156237A CN202111458320.8A CN202111458320A CN114156237A CN 114156237 A CN114156237 A CN 114156237A CN 202111458320 A CN202111458320 A CN 202111458320A CN 114156237 A CN114156237 A CN 114156237A
Authority
CN
China
Prior art keywords
silicon
hermetic
cavity
airtight
dimensional integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111458320.8A
Other languages
English (en)
Inventor
李君�
戴风伟
张凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Shanghai Xianfang Semiconductor Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Shanghai Xianfang Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd, Shanghai Xianfang Semiconductor Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN202111458320.8A priority Critical patent/CN114156237A/zh
Publication of CN114156237A publication Critical patent/CN114156237A/zh
Priority to PCT/CN2022/096795 priority patent/WO2023098004A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)

Abstract

本发明提供了一种三维集成气密性封装互连结构及其制作方法，包括：气密性硅腔上盖，被配置为能够与密封键合环的第一部分连接；气密性底部硅基，被配置为能够与密封键合环的第二部分连接；以及密封键合环，具有环形的第一部分和环形的第二部分，其中所述第一部分和第二部分被配置为在彼此接合的情况下能够在气密性硅腔上盖与气密性底部硅基之间形成气密性硅基腔体。

Description

三维集成气密性封装互连结构及其制作方法
技术领域
本发明涉及集成电路技术领域，特别涉及一种三维集成气密性封装互连结构及其制作方法。
背景技术
射频微系统是实现新一代雷达、电子战和通信等军用和民用电子系统小型化、高密度、宽工作频带、高工作效率和高可靠性等目标的主要手段。随着微波/毫米波电路技术和先进封装技术的快速发展，硅基三维集成技术因为其可异质集成、基材重量轻、导热性好等优势，已经成为实现射频微系统轻小型化、高密度集成的重要技术手段，并且是当前以及未来一段时期的国内外研究热点。
针对高可靠性应用需求，硅基三维集成方案为了避免水气、盐雾等对焊盘、裸芯的腐蚀带来的失效问题，提出气密性要求。MEMS工艺是实现气密性集成的主要工艺方法，其主要利用Au-Au键合实现腔体气密，但有互连层数少、制备成本高的缺点，且通常Au-Au键合工艺温度高，容易使芯片失效。通常的硅基封装工艺又不具备气密性能力。
发明内容
本发明的目的在于提供一种三维集成气密性封装互连结构及其制作方法，以解决现有的通常的硅基封装工艺不具备气密性能力的问题。
本发明的目的还在于克服现有硅基封装工艺非气密性的问题，提供一种气密性硅基腔体三维集成结构及制作方法，用于射频异质芯片微系统气密性集成。
为解决上述技术问题，本发明提供一种三维集成气密性封装互连结构，包括：
气密性硅腔上盖，被配置为能够与密封键合环的第一部分连接；
气密性底部硅基，被配置为能够与密封键合环的第二部分连接；以及
密封键合环，具有环形的第一部分和环形的第二部分，其中所述第一部分和第二部分被配置为在彼此接合的情况下能够在气密性硅腔上盖与气密性底部硅基之间形成气密性硅基腔体。
可选的，在所述的三维集成气密性封装互连结构中，所述气密性硅基腔体为芯片提供内置空间，在气密性底部硅基上形成凹坑以容置芯片，或将芯片放置在气密性底部硅基上，在气密性硅腔上盖内侧形成凹槽后倒扣在气密性底部硅基上。
可选的，在所述的三维集成气密性封装互连结构中，
气密性硅腔上盖和/或气密性底部硅基通过硅载板挖腔形成，或通过带有TSV的晶圆级永久键合后刻蚀腔体后形成；
TSV用于3D垂直互连；
在气密性硅腔上盖和/或气密性底部硅基上，形成密封键合环的第一部分和/或第二部分。
可选的，在所述的三维集成气密性封装互连结构中，能够露出密封键合环的三维集成气密性封装互连结构的截面上，不具有有机介质以保证气密性；
能够露出密封键合环的三维集成气密性封装互连结构的截面上，采用Si、SiO2、金属层和焊料中的一种或多种保证气密性；
无法露出密封键合环的三维集成气密性封装互连结构的截面上，采用具有有机介质、Si、SiO2、金属层和焊料中的一种或多种用于多层互连；
其中有机介质包括PI、金属层包括Cu。
可选的，在所述的三维集成气密性封装互连结构中，在Si衬底内直接进行金属层的布线，形成密封键合环的第一部分与气密性硅腔上盖的连接，以保证密封键合环的气密性；
在Si衬底内直接进行金属层的布线，形成密封键合环的第二部分与气密性底部硅基的连接，以保证密封键合环的气密性；
密封键合环位于三维集成气密性封装互连结构的最外圈，且不具有信号互连结构和绝缘层结构。
可选的，在所述的三维集成气密性封装互连结构中，
在惰性气体环境下，将气密性硅腔上盖上的第一部分和气密性底部硅基上的第二部分进行热压键合，以将密封键合环的第一部分和第二部分键合在一起形成气密性硅基腔体；
在气密性硅腔上盖之间和/或气密性底部硅基之间，采用多圈密封的形式形成多层密封键合环，提高整个内腔空间的气密性。
本发明还提供一种如上所述的三维集成气密性封装互连结构的制作方法，三维集成气密性封装互连结构的制作方法包括：
制作气密性硅腔上盖和/或气密性底部硅基，包括：
将密封键合环的第一部分与气密性硅腔上盖连接；
将密封键合环的第二部分与气密性底部硅基连接；以及
确认三维集成气密性封装互连结构的最外圈不具有有机介质，以保证气密性。
可选的，在所述的三维集成气密性封装互连结构的制作方法中，制作气密性硅腔上盖和/或气密性底部硅基包括：
提供Si基底；
提供永久键合界面SiO2；以及
将Si基底和永久键合界面SiO2进行密封，形成性能良好的密封腔体。
可选的，在所述的三维集成气密性封装互连结构的制作方法中，还包括：
在气密性硅腔上盖和/或气密性底部硅基上通过半加成工艺形成多层RDL重布线；
将制作密封键合环的区域的有机介质通过光刻工艺去除；
通过半加成工艺在RDL重布线表面及密封键合环区域同时制作不同高度的焊接焊盘，使得RDL重布线及密封键合环区域的焊接焊盘的高度相等，以用于晶圆级或单片焊接。
可选的，在所述的三维集成气密性封装互连结构的制作方法中，使用焊料完成焊接形成性能良好的密封腔体；
气密性硅腔上盖和/或气密性底部硅基包括TSV转接板或硅腔上盖晶圆；
焊接焊盘为金属层；
RDL重布线连接TSV；
密封键合环的区域为气密性封装互连结构的最外圈。
在本发明提供的三维集成气密性封装互连结构及其制作方法中，通过气密性硅腔上盖与密封键合环的第一部分连接，气密性底部硅基与密封键合环的第二部分连接，并且第一部分和第二部分接合，使得气密性硅腔上盖和气密性底部硅基形成气密性硅基腔体，从而实现了三维集成封装互连结构的气密性封装。
在本发明提供的三维集成气密性封装互连结构及其制作方法中，能够露出密封键合环的三维集成气密性封装互连结构的截面上不具有有机介质，保证了气密性，可以在常规的硅基腔体三维集成中实现气密性保护，并且以密封键合环作为支撑，形成在气密性封装互连结构的最外圈，因此不影响其异质集成和高密度互连布线，以及3D垂直互连，从而提高集成微系统的可靠性，同时实现了封装集成度高、体积小、成本低等优点。
附图说明
图1是本发明一实施例中的三维集成气密性封装互连结构示意图；
图2是本发明另一实施例中的三维集成气密性封装互连结构示意图；
图3是本发明另一实施例中的三维集成气密性封装互连结构示意图。
具体实施方式
下面结合具体实施方式参考附图进一步阐述本发明。
应当指出，各附图中的各组件可能为了图解说明而被夸大地示出，而不一定是比例正确的。在各附图中，给相同或功能相同的组件配备了相同的附图标记。
在本发明中，除非特别指出，“布置在…上”、“布置在…上方”以及“布置在…之上”并未排除二者之间存在中间物的情况。此外，“布置在…上或上方”仅仅表示两个部件之间的相对位置关系，而在一定情况下、如在颠倒产品方向后，也可以转换为“布置在…下或下方”，反之亦然。
在本发明中，各实施例仅仅旨在说明本发明的方案，而不应被理解为限制性的。
在本发明中，除非特别指出，量词“一个”、“一”并未排除多个元素的场景。
在此还应当指出，在本发明的实施例中，为清楚、简单起见，可能示出了仅仅一部分部件或组件，但是本领域的普通技术人员能够理解，在本发明的教导下，可根据具体场景需要添加所需的部件或组件。另外，除非另行说明，本发明的不同实施例中的特征可以相互组合。例如，可以用第二实施例中的某特征替换第一实施例中相对应或功能相同或相似的特征，所得到的实施例同样落入本申请的公开范围或记载范围。
在此还应当指出，在本发明的范围内，“相同”、“相等”、“等于”等措辞并不意味着二者数值绝对相等，而是允许一定的合理误差，也就是说，所述措辞也涵盖了“基本上相同”、“基本上相等”、“基本上等于”。以此类推，在本发明中，表方向的术语“垂直于”、“平行于”等等同样涵盖了“基本上垂直于”、“基本上平行于”的含义。
另外，本发明的各方法的步骤的编号并未限定所述方法步骤的执行顺序。除非特别指出，各方法步骤可以以不同顺序执行。
以下结合附图和具体实施例对本发明提出的三维集成气密性封装互连结构及其制作方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的目的在于提供一种三维集成气密性封装互连结构及其制作方法，以解决现有的通常的硅基封装工艺不具备气密性能力的问题。
本发明的目的还在于克服现有硅基封装工艺非气密性的问题，提供一种气密性硅基腔体三维集成结构及制作方法，用于射频异质芯片微系统气密性集成。
为实现上述目的，本发明提供了一种三维集成气密性封装互连结构及其制作方法，包括：气密性硅腔上盖，被配置为能够与密封键合环的第一部分连接；气密性底部硅基，被配置为能够与密封键合环的第二部分连接；以及密封键合环，具有环形的第一部分和环形的第二部分，其中所述第一部分和第二部分被配置为在彼此接合的情况下能够在气密性硅腔上盖与气密性底部硅基之间形成气密性硅基腔体。
本发明的实施例提供一种三维集成气密性封装互连结构，如图1～3所示，包括：气密性硅腔上盖1，被配置为与密封键合环的第一部分3(图1～3中焊料上方的Cu)连接；气密性底部硅基2，被配置为与密封键合环的第二部分4(图1～3中焊料下方的Cu)连接；以及密封键合环(包括第一部分3、第二部分4和焊料5)，被配置为第一部分3和第二部分4接合，以使气密性硅腔上盖1和气密性底部硅基2形成气密性硅基腔体。
在本发明的一个实施例中，图1中气密性硅腔上盖1和气密性底部硅基2的材料为Si，直接在Si上形成金属层Cu作为第一部分和第二部分；图2中气密性硅腔上盖1的材料不仅包括Si衬底层，还包括SiO2层，以及形成在SiO2层上的金属层Cu，金属层Cu作为另一个密封环，该密封环对气密性硅腔上盖1的两个SiO2层之间进行密封，气密性底部硅基2也可以这样设计；图3中的第一部分还第二部分上均形成一层焊料，两层焊料焊接在一起，以接合第一部分3和第二部分4。
在本发明的一个实施例中，在所述的三维集成气密性封装互连结构中，所述气密性硅基腔体为芯片7(die)提供内置空间，在气密性底部硅基2上形成凹坑以容置芯片7(如图2、3所示)，或将芯片7放置在气密性底部硅基2上，在气密性硅腔上盖1内侧形成凹槽后倒扣在气密性底部硅基2上(如图1所示)。
在本发明的一个实施例中，在所述的三维集成气密性封装互连结构中，气密性硅腔上盖1和/或气密性底部硅基2通过硅载板挖腔形成，或通过带有TSV的晶圆级永久键合后刻蚀腔体后形成；TSV用于3D垂直互连；在气密性硅腔上盖1和/或气密性底部硅基2上，形成密封键合环的第一部分3和/或第二部分4。
在本发明的一个实施例中，在所述的三维集成气密性封装互连结构中，能够露出密封键合环的三维集成气密性封装互连结构的截面上，不具有有机介质PI以保证气密性；能够露出密封键合环的三维集成气密性封装互连结构的截面上，采用Si、SiO2、金属层和焊料5中的一种或多种保证气密性；无法露出密封键合环的三维集成气密性封装互连结构的截面上，采用具有有机介质、Si、SiO2、金属层(第一部分和第二部分)和焊料5中的一种或多种用于多层互连(即形成RDL重布线6)；其中有机介质包括PI、金属层包括Cu。
在本发明的一个实施例中，在所述的三维集成气密性封装互连结构中，在Si衬底内直接进行金属层的布线，形成密封键合环的第一部分与气密性硅腔上盖的连接，以保证密封键合环的气密性；在Si衬底内直接进行金属层的布线，形成密封键合环的第二部分与气密性底部硅基的连接，以保证密封键合环的气密性；密封键合环位于三维集成气密性封装互连结构的最外圈，且不具有信号互连结构和绝缘层结构。
在本发明的一个实施例中，在所述的三维集成气密性封装互连结构中，在惰性气体环境下，将气密性硅腔上盖上的第一部分和气密性底部硅基上的第二部分进行热压键合，以将密封键合环的第一部分和第二部分键合在一起形成气密性硅基腔体；在气密性硅腔上盖之间和/或气密性底部硅基之间，采用多圈密封的形式形成多层密封键合环，提高整个内腔空间的气密性。
本发明还提供一种如上所述的三维集成气密性封装互连结构的制作方法，三维集成气密性封装互连结构的制作方法包括：制作气密性硅腔上盖和/或气密性底部硅基，包括：将密封键合环的第一部分与气密性硅腔上盖连接；将密封键合环的第二部分与气密性底部硅基连接；以及确认三维集成气密性封装互连结构的最外圈不具有有机介质，以保证气密性。
在本发明的一个实施例中，在所述的三维集成气密性封装互连结构的制作方法中，制作气密性硅腔上盖和/或气密性底部硅基包括：提供Si基底；提供永久键合界面SiO2；以及将Si基底和永久键合界面SiO2进行密封，形成性能良好的密封腔体。
在本发明的一个实施例中，在所述的三维集成气密性封装互连结构的制作方法中，还包括：在气密性硅腔上盖和/或气密性底部硅基上通过半加成工艺形成多层RDL重布线6；将制作密封键合环的区域的有机介质通过光刻工艺去除；通过半加成工艺在RDL重布线6表面及密封键合环区域同时制作不同高度的焊接焊盘，使得RDL重布线6及密封键合环区域的焊接焊盘(即第一部分和第二部分)的高度相等，以用于晶圆级或单片焊接。
在本发明的一个实施例中，在所述的三维集成气密性封装互连结构的制作方法中，使用焊料完成焊接形成性能良好的密封腔体；气密性硅腔上盖和/或气密性底部硅基包括TSV转接板或硅腔上盖晶圆；焊接焊盘为金属层；RDL重布线连接TSV；密封键合环的区域为气密性封装互连结构的最外圈。
在本发明提供的三维集成气密性封装互连结构及其制作方法中，通过气密性硅腔上盖与密封键合环的第一部分连接；气密性底部硅基与密封键合环的第二部分连接，第一部分和第二部分接合以使气密性硅腔上盖和气密性底部硅基形成气密性硅基腔体，实现了三维集成封装互连结构的气密性封装。
在本发明提供的三维集成气密性封装互连结构及其制作方法中，能够露出密封键合环的三维集成气密性封装互连结构的截面上不具有有机介质，保证了气密性，可以在常规的硅基腔体三维集成中形成气密性保护，并且密封键合环作为支撑，形成在气密性封装互连结构的最外圈，不影响其异质集成和高密度互连布线，以及3D垂直互连，从而提高集成微系统的可靠性。
硅腔(既可以指气密性底部硅基，也可以指气密性硅腔上盖，也可以指以形成的气密性硅基腔体)可以为芯片提供内置空间，为了形成气密性硅基腔体(简称为“硅腔”)可分为两部分，一部分为气密性硅腔上盖(这里的气密性硅腔上盖可以指代已经与第一部分连接好的气密性硅腔上盖)，一部分为气密性底部硅基(这里的气密性底部硅基可以指代已经与第二部分连接好的气密性底部硅基)，中间由密封键合环连接(这里的“连接”可以指通过焊料连接、或指通过第一部分和第二部分由焊料连接，实现气密性底部硅基和气密性硅腔上盖的连接)。
气密性硅腔上盖可以为硅载板挖腔形成，也可以为带有TSV(用于3D垂直互连)的晶圆级永久键合后刻蚀腔体后形成，本领域技术人员可以推断，上述工艺不限于形成气密性硅腔上盖，气密性底部硅基也可以这样形成，上述方案均在本发明的保护范围之内。
硅腔上盖(指气密性硅腔上盖)带有密封键合环的上半部分(第一部分)。Si基底和永久键合界面SiO2密封性能良好，密封环(指密封键合环)的上半部分没有PI等有机介质，以保证气密性，硅腔上盖的其他部分仍可用PI、SiO2等多层介质和金属层(常规为Cu)用于多层互连。本领域技术人员可以推断，上述方案不限于气密性硅腔上盖，气密性底部硅基也可以这样形成，上述方案均在本发明的保护范围之内。
为了保证密封环的气密性，需要密封环的第一部分和/或第二部分在Si衬底内直接进行金属布线，形成金属层，密封环仅为三维封装的最外圈，且不需要进行信号互连则无需绝缘层保护。
气密性底部硅基部分(指气密性底部硅基)，在常规TSV转接板工艺基础上形成密封键合环的下半部分。密封环下半部分仍无PI等由机介质保证气密性，其他部分仍可用PI、SiO2等多层介质和金属层(常规为Cu)用于多层互连。为了保证密封环的气密性，需要密封环部分在Si衬底内直接进行金属布线，密封环仅为三维封装的最外圈，且不需要进行信号互连则无需绝缘层保护。
气密性硅腔上盖和气密性底部硅基部分采用热压键合等方式将密封键合环上下部分键合在一起形成腔体密封腔结构，工艺过程中在Ni气等惰性气体环境下键合。密封环也可以采用多圈密封的形式提高整个内腔空间的气密性。
气密性多层互连工艺的实现过程：在TSV转接板或硅腔上盖晶圆上通过半加成工艺形成多层RDL重布线；并且将制作密封环的区域的PI有机介质通过光刻工艺去除；再通过一次半加成工艺在RDL表面以及无PI的密封环的区域同时制作不同高度的焊接焊盘(由于密封环的区域和RDL表面存在高度差)，但是要求整面的高度保持一致，以便后续可实现晶圆级或单片焊接。
综上，上述实施例对三维集成气密性封装互连结构及其制作方法的不同构型进行了详细说明，当然，本发明包括但不局限于上述实施中所列举的构型，任何在上述实施例提供的构型基础上进行变换的内容，均属于本发明所保护的范围。本领域技术人员可以根据上述实施例的内容举一反三。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统而言，由于与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种三维集成气密性封装互连结构，其特征在于，包括：
气密性硅腔上盖，被配置为能够与密封键合环的第一部分连接；
气密性底部硅基，被配置为能够与密封键合环的第二部分连接；以及
密封键合环，具有环形的第一部分和环形的第二部分，其中所述第一部分和第二部分被配置为在彼此接合的情况下能够在气密性硅腔上盖与气密性底部硅基之间形成气密性硅基腔体。
2.如权利要求1所述的三维集成气密性封装互连结构，其特征在于，所述气密性硅基腔体为芯片提供内置空间，在气密性底部硅基上形成凹坑以容置芯片，或将芯片放置在气密性底部硅基上，在气密性硅腔上盖内侧形成凹槽后倒扣在气密性底部硅基上。
3.如权利要求1所述的三维集成气密性封装互连结构，其特征在于，
气密性硅腔上盖和/或气密性底部硅基通过硅载板挖腔形成，或通过带有TSV的晶圆级永久键合后刻蚀腔体后形成；
TSV用于3D垂直互连；
在气密性硅腔上盖和/或气密性底部硅基上，形成密封键合环的第一部分和/或第二部分。
4.如权利要求1所述的三维集成气密性封装互连结构，其特征在于，能够露出密封键合环的三维集成气密性封装互连结构的截面上，不具有有机介质以保证气密性；
能够露出密封键合环的三维集成气密性封装互连结构的截面上，采用Si、SiO2、金属层和焊料中的一种或多种保证气密性；
无法露出密封键合环的三维集成气密性封装互连结构的截面上，采用具有有机介质、Si、SiO2、金属层和焊料中的一种或多种用于多层互连；
其中有机介质包括PI、金属层包括Cu。
5.如权利要求1所述的三维集成气密性封装互连结构，其特征在于，在Si衬底内直接进行金属层的布线，形成密封键合环的第一部分与气密性硅腔上盖的连接，以保证密封键合环的气密性；
在Si衬底内直接进行金属层的布线，形成密封键合环的第二部分与气密性底部硅基的连接，以保证密封键合环的气密性；
密封键合环位于三维集成气密性封装互连结构的最外圈，且不具有信号互连结构和绝缘层结构。
6.如权利要求1所述的三维集成气密性封装互连结构，其特征在于，
在惰性气体环境下，将气密性硅腔上盖上的第一部分和气密性底部硅基上的第二部分进行热压键合，以将密封键合环的第一部分和第二部分键合在一起形成气密性硅基腔体；
在气密性硅腔上盖之间和/或气密性底部硅基之间，采用多圈密封的形式形成多层密封键合环，提高整个内腔空间的气密性。
7.一种如权利要求1所述的三维集成气密性封装互连结构的制作方法，其特征在于，三维集成气密性封装互连结构的制作方法包括：
制作气密性硅腔上盖和/或气密性底部硅基，包括：
将密封键合环的第一部分与气密性硅腔上盖连接；
将密封键合环的第二部分与气密性底部硅基连接；以及
确认三维集成气密性封装互连结构的最外圈不具有有机介质，以保证气密性。
8.如权利要求7所述的三维集成气密性封装互连结构的制作方法，其特征在于，制作气密性硅腔上盖和/或气密性底部硅基包括：
提供Si基底；
提供永久键合界面SiO2；以及
将Si基底和永久键合界面SiO2进行密封，形成性能良好的密封腔体。
9.如权利要求7所述的三维集成气密性封装互连结构的制作方法，其特征在于，还包括：
在气密性硅腔上盖和/或气密性底部硅基上通过半加成工艺形成多层RDL重布线；
将制作密封键合环的区域的有机介质通过光刻工艺去除；
通过半加成工艺在RDL重布线表面及密封键合环区域同时制作不同高度的焊接焊盘，使得RDL重布线及密封键合环区域的焊接焊盘的高度相等，以用于晶圆级或单片焊接。
10.如权利要求9所述的三维集成气密性封装互连结构的制作方法，其特征在于，使用焊料完成焊接形成性能良好的密封腔体；
气密性硅腔上盖和/或气密性底部硅基包括TSV转接板或硅腔上盖晶圆；
焊接焊盘为金属层；
RDL重布线连接TSV；
密封键合环的区域为气密性封装互连结构的最外圈。
CN202111458320.8A 2021-12-01 2021-12-01 三维集成气密性封装互连结构及其制作方法 Pending CN114156237A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111458320.8A CN114156237A (zh) 2021-12-01 2021-12-01 三维集成气密性封装互连结构及其制作方法
PCT/CN2022/096795 WO2023098004A1 (zh) 2021-12-01 2022-06-02 三维集成气密性封装互连结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111458320.8A CN114156237A (zh) 2021-12-01 2021-12-01 三维集成气密性封装互连结构及其制作方法

Publications (1)

Publication Number Publication Date
CN114156237A true CN114156237A (zh) 2022-03-08

Family

ID=80455884

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111458320.8A Pending CN114156237A (zh) 2021-12-01 2021-12-01 三维集成气密性封装互连结构及其制作方法

Country Status (2)

Country Link
CN (1) CN114156237A (zh)
WO (1) WO2023098004A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023098004A1 (zh) * 2021-12-01 2023-06-08 华进半导体封装先导技术研发中心有限公司 三维集成气密性封装互连结构及其制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1935630A (zh) * 2006-10-18 2007-03-28 中国科学院上海微系统与信息技术研究所 微机电系统芯片尺寸气密封装垂直互连结构及其制作方法
KR101470946B1 (ko) * 2013-01-22 2014-12-09 아이쓰리시스템 주식회사 반도체칩의 밀폐형 패키지 및 공정 방법
CN112661106A (zh) * 2021-01-29 2021-04-16 安徽光智科技有限公司 非制冷探测器的晶圆级封装方法、非制冷探测器及其制备方法
CN114156237A (zh) * 2021-12-01 2022-03-08 华进半导体封装先导技术研发中心有限公司 三维集成气密性封装互连结构及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023098004A1 (zh) * 2021-12-01 2023-06-08 华进半导体封装先导技术研发中心有限公司 三维集成气密性封装互连结构及其制作方法

Also Published As

Publication number Publication date
WO2023098004A1 (zh) 2023-06-08

Similar Documents

Publication Publication Date Title
TWI781061B (zh) 形成微電子組件的方法
CN104201113B (zh) 系统级封装的气密性密封结构及其制造方法
CN111785691B (zh) 一种射频微系统三维封装外壳结构以及制作方法
US8809116B2 (en) Method for wafer level packaging of electronic devices
US7396478B2 (en) Multiple internal seal ring micro-electro-mechanical system vacuum packaging method
US6342407B1 (en) Low stress hermetic seal
US20060022325A1 (en) Cap wafer, semiconductor package, and fabricating method thereof
CN114156237A (zh) 三维集成气密性封装互连结构及其制作方法
JPWO2008066087A1 (ja) 微小構造体装置およびその製造方法ならびに封止用基板
US6867060B2 (en) Wafer-level packaging of electronic devices before singulation
CN105977235A (zh) 一种新型三维微波多芯片组件结构
CN115274568A (zh) 一种射频前端三维集成结构
CN115065336A (zh) 滤波器及其制备方法
CN107527887A (zh) 一种堆叠封装方法及结构
JP4371217B2 (ja) 半導体デバイスの気密封止構造
CN218385188U (zh) 气密性晶圆级芯片封装结构及模组、电路板和电子设备
CN116614106A (zh) 一种半导体封装结构及其制备方法
CN114725011A (zh) 一种气密性芯片结构及其制备方法
CN117650134A (zh) 一种基于多功能硅基转接板的三维集成tr模组结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination