JP4371217B2 - 半導体デバイスの気密封止構造 - Google Patents

Description

本発明は半導体デバイスの気密封止構造に関する。

ベアチップを始めとする半導体チップは、耐湿性の弱さから、その電気特性を維持するために気密を確保する必要がある。しかし、例えば半導体チップ表面を、コーティング材により封止すると、表面パターンを伝達する信号の誘電損失が生じる。また、パターン上にコーティングされるコーティング材により浮遊容量が発生し、半導体チップの電気特性が変化する。

半導体チップと隣接回路との電気的接続には、ボンディングワイヤが使用されるため、コーティング材で半導体チップ全体を被覆した場合、半導体チップとコーティング材の熱膨張の差により、ボンディングワイヤが引きずられて、パターンからボンディングワイヤが離脱する可能性がある。

上記の理由により、現在、半導体チップを含むＭＩＣ（Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）では、半導体チップのみでなく、チップに隣接して配置され、チップとの入出力信号を伝送する信号ラインが形成された回路基板も含め、ＭＩＣ全体をハーメチックシール等の手法により気密封止している。

図１および図２に、ＭＩＣの基板構成図およびキャップによりＭＩＣ全体をシールした気密封止構造の全体透視図を示す。

まず、図１に示すように、ヘッダー４０上に、信号ラインの形成された２枚のセラミック基板２０が、ベアチップ１０を挟む形態で配置される。ベアチップ１０とセラミック基板２０間は、ボンディングワイヤ６０により電気的にそれぞれ接続される。ボンディングワイヤ６０でベアチップ１０とセラミック基板２０との電気的インターフェースを取るため、ボンディングワイヤ６０のインダクタンスが電気特性を劣化させる要因になっている。複数のＭＩＣ間でボンディングワイヤ６０の長さ等のばらつきによる電気性能のばらつきが生じると、各々のＭＩＣ間における電気性能を揃えるために、セラミック基板２０上におけるチューニング作業が発生し、調整時間およびコストが増大する。

図１によると、図２に示されたベアチップ１０と、２枚のセラミック基板２０とがまとめてキャップ３０により、ヘッダー４０上にハーメチック封止５０される。しかし、ＭＩＣ全体をキャップ３０によりシールしてしまうため、シール後ＭＩＣの修理、改造等を行うことができない。また、シール時に熱がベアチップ１０に流入し、ベアチップ１０の基板材料がガリウムヒ素の場合、熱によるダメージについても無視できない。その上、ハーメチックシールには溶接機器等の設備が必要であり、コストがかかるため経済的ではない。

こうした問題に関連して、特開２００１−１７６９９２号公報では、薄膜ＩＣが提案されている。上記提案による薄膜ＩＣでは、表面から裏面に達する金属柱を有するセラミック基板の表面に回路が配置され、同セラミック基板の裏面にベアチップが配置される実装構造において、ベアチップがキャップ密封される。また、ベアチップと回路とが金属柱により導通される。

また、特開２００３−１００９１９号公報では、電子デバイス及びその製造方法が提案されている。上記提案では、ディスクリート型および多数のセンサやトランジスタがアレイ状に配置された集積型デバイス等の電子デバイスに関して、上記デバイスの本体ウェハ基板側と、空洞部を持って上記デバイスを被覆するキャップ側とに環状接合部を設け、空洞部に不活性ガスを注入し、空洞部を常温接合することにより、上記電子デバイスの信頼性を向上されることが記載されている。また、この提案では、デバイスのプロセスにより不純物拡散層を形成して、基板内部と外部回路との電気的接続がなされている。

また、特開平８−２２２６８５号公報では、マイクロパッケージ構造及びその製造方法が提案されている。上記提案では、封止に中空部を必要とするマイクロメカニカルデバイスをベアチップの状態で他の半導体ベアチップとともにマルチチップモジュールとして樹脂封止することを目的に、マイクロメカニカルデバイスを構成する基板の運動、振動機能部分を取り囲んで中空部の周囲を確保し、引き出し線となるビームリード電極を貫通して基板上に平坦な絶縁枠を形成し、その上にポリイミド樹脂などの接着層を形成する。マルチチップモジュールなどの基板にフェーズダウン搭載し接着層を熱圧着して中空部を気密封止するようにマイクロパッケージ構造を構成している。

特開２００１−１７６９９２号公報 電子デバイス及びその製造方法 特開２００３−１００９１９号公報 電子デバイス及びその製造方法 特開平０８−２２２６８５号公報 マイクロパッケージ構造及びその製造方法

本発明の目的は、半導体チップの電気特性を変化させることなく、安価で容易に実施することの出来る、半導体チップの気密封止構造を提供することである。

以下に、発明を実施するための最良の形態・実施例で使用される符号を括弧付きで用いて、課題を解決するための手段を記載する。この符号は、特許請求の範囲の記載と発明を実施するための最良の形態・実施例の記載との対応を明らかにするために付加されたものであり、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。

本発明の半導体デバイスは、第１の接触部（１３）と電気回路（１５）とを備えた半導体チップ（１）と、第２の接触部（１２）と凹部とを備えたキャップ（３）とを備え、半導体チップ（１）とキャップ（３）との間に凹部により形成された閉空間（６）内に電気回路（１５）が気密封止されるように第１の接触部（１３）と第２の接触部（１２）とが接合される。

また、本発明の半導体デバイスは、請求項１に記載の半導体デバイスにおいて、接合後、少なくとも一方向においてキャップ（３）の端部は半導体チップ（１）より外側にあり、キャップ（３）は、第１の導体部（８a、９a、１０a）を備え、第１の導体部（８a、９a、１０a）は、接合により電気回路（１５）に電気的に接続され、キャップ（３）の端部まで延びる。

また、本発明の半導体デバイスは、請求項２に記載の半導体デバイスにおいて、接合後、少なくとも一方向と異なる方向においてキャップ（３）の端部は半導体チップ（１）より外側にあり、キャップ（３）は、第２の導体部（８ｂ、９ｂ、１０ｂ）を備え、第２の導体部（８ｂ、９ｂ、１０ｂ）は、接合により電気回路（１５）に電気的に接続され、キャップ（３）の端部まで延びる。

また、本発明の半導体デバイスは、請求項１から３までに記載の半導体デバイスのいずれか一項において、第１の導体部（９a）は、絶縁層（５）によって第２の接触部（１２）と絶縁され、第２の導体部（９ｂ）は、絶縁層（５）によって前記第２の接触部（１２）と絶縁される。

また、本発明の半導体デバイスは、請求項１から４までに記載の半導体デバイスのいずれか一項において、第１の導体部（８a、９a、１０a）および第２の導体部（８ｂ、９ｂ、１０ｂ）は、信号パターンにより形成され、第１の接触部（１３）および第２の接触部（１２）は、封止パターンにより形成される。

また、本発明の半導体デバイスは、請求項１から５までに記載の半導体デバイスのいずれか一項において、接合および電気的接続は常温接合である。

また、本発明の半導体デバイスは、請求項１から６までに記載の半導体デバイスのいずれか一項において、半導体チップ（１）はロジックＩＣである。

また、本発明の半導体デバイスは、請求項１から６までに記載の半導体デバイスのいずれか一項において、半導体チップ（１）はベアチップである。

また、本発明の半導体デバイスは、請求項１から８までに記載の半導体デバイスのいずれか一項において、キャップ（３）の素材がシリコンまたはガリウムヒ素である。

また、本発明の半導体デバイスの気密封止方法は、第１の接触部（１３）と、電気回路（１５）とを備えた半導体チップ（１）をウェハからダイシングするプロセスと、第２の接触部（１２）と、凹部と、第１の導体部（８a、９a、１０a）と、第２の導体部（８ｂ、９ｂ、１０ｂ）とを備えたキャップ（３）をウェハからダイシングするプロセスと、第１および第２の導体部が電気回路（１５）にそれぞれ電気的に接続されるように、第１の接触部（１３）と第２の接触部（１２）とを常温接合するプロセスとを備える。

また、本発明の半導体デバイスの気密封止方法は、第１の接触部（１３）と、電気回路（１５）とを有する半導体チップ（１）が形成されたウェハの第１の接触部（１３）と、第２の接触部（１２）と、凹部と、第１の導体部（８a、９a、１０a）と、第２の導体部（８ｂ、９ｂ、１０ｂ）とを有するキャップ（３）が形成されたウェハの第２の接触部（１２）とを常温接合するプロセスと、常温接合された半導体チップ（１）が形成されたウェハとキャップ（３）が形成されたウェハとをダイシングするプロセスとを備える。

また、本発明の半導体デバイスの気密封止方法は、第２の接触部（１２）と、凹部と、第１の導体部（８a、９a、１０a）と、第２の導体部（８ｂ、９ｂ、１０ｂ）とを有するキャップ（３）をウェハからダイシングするプロセスと、第１の接触部（１３）と、電気回路（１５）とを有する半導体チップ（１）が形成されたウェハの第１の接触部（１３）と、キャップ（３）に備わった第２の接触部（１２）とを常温接合するプロセスと、常温接合後に、半導体チップ（１）が形成されたウェハをダイシングするプロセスとを備える。

また、本発明の半導体デバイスの気密封止方法は、第１の接触部（１３）と、電気回路（１５）とを有した半導体チップ（１）をウェハからダイシングするプロセスと、第２の接触部（１２）と、凹部と、第１の導体部（８a、９a、１０a）と、第２の導体部（８ｂ、９ｂ、１０ｂ）とを有したキャップ（３）が形成されたウェハの第２の接触部（１２）と、半導体チップ（１）が有する第１の接触部（１３）とを常温接合するプロセスと、常温接合後に、キャップ（３）が形成されたウェハをダイシングするプロセスとを備える。

本発明の半導体チップの気密封止構造により、コーティング材およびボンディングワイヤの使用が必要ではなくなるため、半導体チップの基板表面にコーティング材による余分な浮遊容量は生じない。また、コーティング材と基板部材の熱膨張率の違いによるボンディングワイヤの離脱の心配も無くなる。これらの要因により、半導体チップ表面の気密を確保し、電気特性の劣化を防ぐことが出来る。

また、本発明の半導体チップの気密封止構造により、所望の半導体チップのみ気密封止することができ、ＭＩＣ全体をハーメチックシールする必要がなくなる。このため、気密封止部以外のＭＩＣの改造、修理を容易に行うことができる。また、半導体チップの基板本体部とチップを被覆するキャップとは常温接合されるため、半導体チップに熱のダメージを与えず、また、ハーメチックシール等に比較して高価な設備も必要としないため作業コストも抑制できる。

また、本発明の半導体チップの気密封止構造では、半導体チップとセラミック基板の信号パターンの接続を、キャップの内層を通したパターンにより直接接続するため、ワイヤ接続を用いた場合よりも短距離で接続可能となり、低インダクタンス化により、特に本発明の実施の形態で対象としている５〜５０ＧＨｚ帯における高周波特性の劣化を防ぐことができる。ワイヤを用いないため、接続距離のばらつきによる電気特性のばらつきを低減でき、それに伴う調整作業も削減できる。

また、本発明の半導体チップの気密封止構造では、半導体チップからの外部接続にもワイヤではないパターン接続を用いるので、半導体チップとして、外部との接続端子の多いロジックＩＣを適用したとき、外部回路との接続作業が簡易になる。

以下、添付図を使って本発明の半導体デバイスの気密封止構造について説明を行う。

（実施の形態）
本発明の半導体デバイスの気密封止構造に係わる実施の形態について、全体構成の断面を図３に示す。

図３によると、本構成は、表面に電気回路１５が形成されたベアチップ１の入出力端面に隣接して、セラミック基板２ａおよび２ｂがそれぞれ配置される。セラミック基板２ａおよび２ｂの表面には信号パターン１４ａおよび１４ｂが形成されている。これら３つの基板は、図示しない同一ヘッダー上に積載され、ろう材４により、図示しない同一ヘッダー上にろう付けされている。このように構成される基板上に、ベアチップ１の気密封止を目的としてキャップ３が被せられる。

キャップ３は、キャップ本体部７と、キャップ空乏部６により構成される。キャップ空乏部６は、キャップ本体部７に形成された凹部である。キャップ３をベアチップ１の表面に接合した時に、キャップ空乏部６により、電気回路１５の周縁に適度な閉空間が形成される。

ベアチップ１表面の電気回路１５を気密封止するために、本発明の半導体デバイスの気密封止構造においては、キャップ本体部７およびベアチップ基板表面の双方に封止パターンを備えている。このパターン同士を接合することにより、キャップ３とベアチップ１とが接合される。ベアチップ基板表面に形成される封止パターンは電気回路１５を環状に包囲するように形成され、また、キャップ本体部７に形成される封止パターンは、キャップ３とベアチップ１を接合した時に、ベアチップ側パターンと対応する位置に切れ目無く環状に形成される。これによりキャップとベアチップ１の両者が接合され、キャップ空乏部６により、電気回路１５を取り囲む閉空間が形成される。

本実施の形態におけるキャップ側封止パターンの外観形状を図５、ベアチップ側封止パターンの外観形状を図６に示す。ここでは、方形のキャップ側封止パターン１２とそれに対応したベアチップ側封止パターン１３が接合されて、キャップ空乏部６に電気回路１５が気密封止される。

上記封止パターンの部材としては、通常の常温接合で使用されるＡｌ，Ｉｎ，Ｃｕ，Ａｕ，Ａｇ，Ｔｉ等やそれらの合金が適用されるが、接合により上記閉空間の気密状態が維持できる部材であれば上記部材に限られない。また、上記閉空間は、常温接合作業をチャンバ内で行うことにより、常圧から１０^−８Ｐａ程度の真空状態に維持でき、内部にはＨｅガス、Ａｒガス、Ｎｅガス、Ｘｅガス、Ｎ_２ガス等の希ガスや、その混合ガスを充填することも可能であり、電気回路１５の信頼性も向上する。

キャップ３とベアチップ１との間の封止部の詳細構造の断面を図４に示す。図４に示されるように、キャップ側封止パターン１２は、直接にキャップを構成するキャップ素材の上に形成されず、実際には、キャップ側表面には、電気回路からの信号を外部回路に伝送するキャップ側信号パターン９が形成される。そして、この信号パターン９の上に、キャップ側絶縁層５を介してキャップ側封止パターン１２が形成される。このため、図３に示されるように、キャップ本体部７のキャップ側封止パターン１２が形成される部位より周縁部においては、後述するキャップ側信号パターン（内部）の部位よりも、キャップ側絶縁層５およびキャップ側封止パターンの厚さ分だけ垂直方向の厚さが薄くなる。

本実施の形態におけるキャップ３は、外部回路からの信号をベアチップ１上に形成された電気回路１５に入力する信号パターンを有する。また、電気回路１５で生成された信号を外部回路に対して出力する信号パターンを有する。

ここで、図３および図４により、図３の向かって左側のセラミック基板２ａのセラミック基板上信号パターン１４ａよりベアチップ１に対して信号が入力され、ベアチップ１内で電気回路１５に入力された信号が、電気回路１５で処理される。また、電気回路１５で処理された出力信号が、ベアチップ１から向かって右側のセラミック基板２ｂのセラミック基板上信号パターン１４ｂに出力される場合の信号の伝達経路について説明する。

まず、図４に示すように、セラミック基板上信号パターン１４ａを伝送されてきた信号は、ろう材４を介してキャップに形成されたキャップ側信号パターン（外部）１０ａに入力される。入力された信号は、キャップ側信号パターン（外部）１０ａからキャップの表面沿いに形成された信号パターンを伝送され、キャップ側信号パターン（封止部）９ａを経由してキャップ側信号パターン（内部）８ａに到達する。キャップ側信号パターン（内部）８ａに到達した信号は、ベアチップ側信号パターン１１ａを経由してベアチップ１の表面の電気回路１５に入力される。電気回路１５で処理後された信号は、今度は出力側に向かって、ベアチップ側信号パターン１１ｂ、キャップ側信号パターン（内部）８ｂ、キャップ側信号パターン（封止部）９ｂおよびキャップ側信号パターン（外部）１０ｂからろう材４を介して、セラミック基板上信号パターン１４ｂに出力される。

ここで、上記のキャップ側信号パターン（外部）１０ａ、（封止部）９ａ、および（内部）８ａは、説明の都合上、切り分けた名称を使用しているが、実際にはキャップの表面に形成される１本の信号パターンである。同様に、キャップ側信号パターン（外部）１０ｂ、（封止部）９ｂ、および（内部）８ｂについても１本の信号パターンである。キャップ側信号パターン（内部）８ａとベアチップ側信号パターン１１ａとは常温接合により電気的に接続されており、キャップ側信号パターン（内部）８ｂとベアチップ側信号パターン１１ｂについても同様である。

図４に示すように、キャップ側信号パターン（封止部）９ａとキャップ側封止パターン１２との間にはキャップ側絶縁層５が形成され、キャップ側信号パターンを伝送する信号が封止パターンに入力されるのを防いでいる。

キャップ側の封止パターンおよび信号パターンの外観形状を図５、ベアチップ側の封止パターンおよび信号パターンの外観形状を図６に示す。キャップ側封止パターン１２とそれに対応したベアチップ側封止パターン１３が接合されて、キャップ空乏部６に電気回路１５が気密封止される。同時に、キャップ側信号パターン８ａおよび８ｂと、ベアチップ側信号パターン１１ａおよび１１ｂとがそれぞれ電気的に接続され、電気回路１５の気密が保持されたまま、電気的にも外部回路とベアチップ１に搭載された電気回路１５との間の信号の経路が信号パターンにより接続される。

本実施の形態における、ベアチップ１とキャップ３との常温接合には次の４通りのプロセスが考えられる。

（１）ウェハからダイシングされたベアチップ１とウェハからダイシングされたキャップ３を常温接合する。

（２）ベアチップ１が形成されたウェハとキャップ３が形成されたウェハを常温接合し、その後両ウェハをダイシングする。

（３）キャップ３が形成されたウェハに、ダイシングされたベアチップ１を常温接合し、その後さらにキャップ３が形成されたウェハをダイシングする。

（４）ベアチップ１が形成されたウェハにダイシングされたキャップ３を常温接合し、その後さらにベアチップ１が形成されたウェハをダイシングする。

ここで、キャップ３と、外部回路との接続部であるキャップ側信号パターン（外部）１０ａとセラミック信号パターン１４ａ間の電気的接続は、ろう付けにより行われる。これは、同一ヘッダー上に上記２種類の基板を積載する際に、高さ方向のアライメントが基板間で若干ズレても、ろうの量により接合面間の隙間を埋めることが可能なためである。

また、キャップ３及びベアチップ基板の素材としては、シリコンやガリウムヒ素が主として使用される。高周波向けのベアチップにはシリコンやガリウムヒ素が基板素材として多く使用されている。また、シリコンおよびガリウムヒ素を用いることにより、キャップ３もベアチップ１と同様、半導体プロセスにより同一のものを１度に大量生産出来る。

（その他の実施の形態）
本発明のその他の実施の形態として、キャップ３と外部回路との電気的な接続部である、キャップ側信号パターン（外部）１０ａとセラミック信号パターン１４ａ間の接合にも、常温接合を適用することが出来る。

組み立て手順としては、最初にベアチップ１をＭＩＣに実装しておき、次にキャップ３をベアチップ１に被せる。このとき以下の（１）〜（３）に記述するパターン間の常温接合プロセスを全て同時に実施する。

（１）キャップ側信号パターン（外部）１０ａ、１０ｂとセラミック基板上信号パターン１４ａ、１４ｂ。

（２）キャップ側信号パターン（内部）８ａ、８ｂとベアチップ側信号パターン１１ａ、１１ｂ。

（３）キャップ側封止パターン１２ａ、１２ｂとベアチップ側封止パターン１３ａ、１３ｂ。

上記の常温接合では、ヘッダー上へ各基板を積載する際に、各基板の接合面に対する高さ方向のアライメント調整が必要となるが、１回の常温接合作業で、気密封止と外部基板との電気的な接続をまとめて１度に出来るメリットがある。

従来のＭＩＣ断面を示す。 従来のハーメチックシールしたＭＩＣの鳥瞰図をしめす。 本発明の半導体デバイスの気密封止構造に係わる実施の形態の断面図を示す。 本発明の半導体デバイスの気密封止構造に係わる実施の形態の断面図において、 セラミック基板とベアチップの接続部の拡大図を示す。 キャップ側封止パターンおよび信号パターンの外観形状図を示す。 ベアチップ側封止パターンおよび信号パターンの外観形状図を示す。

符号の説明

１、１０…ベアチップ
２ａ、２ｂ…セラミック基板
３…キャップ
４、８０…ろう材
５…キャップ側絶縁層
６…キャップ空乏部
７…キャップ本体部
８ａ、８ｂ…キャップ側信号パターン（内部）
９ａ、９ｂ…キャップ側信号パターン（封止部）
１０ａ、１０ｂ…キャップ側信号パターン（外部）
１１ａ、１１ｂ…ベアチップ側信号パターン
１２…キャップ側封止パターン
１３…ベアチップ側封止パターン
１４ａ、１４ｂ…セラミック基板上信号パターン
１５…電気回路
２０…セラミック基板
３０…キャップ
４０…ヘッダー
５０…ハーメチック気密封止
６０…ワイヤ
７０…ベアチップ上ボンディングパターン
９０…セラミック基板上信号パターン

Claims (7)

1. 第１の接触部と電気回路とを備えた半導体チップと、
   第２の接触部と凹部とを備えたキャップと
   を具備し、
   前記半導体チップと前記キャップとの間に前記凹部により形成された閉空間内に前記電気回路が気密封止されるように前記第１の接触部と前記第２の接触部とが接合され、
   前記キャップには、一端で前記電気回路に電気的に接続され、他端で外部回路と電気的に接続される、第１の導体部が設けられており、
   前記第１の導体部は、前記第２の接触部と交差するように延びており、
   前記キャップにおいて、前記第１の導体部と前記第２の接触部との間には、前記第１の導体部と前記第２の接触部とを絶縁させる、絶縁層が設けられている
   半導体デバイス。
2. 請求項１に記載された半導体デバイスであって、
   前記半導体チップは、ロジックＩＣである
   半導体デバイス。
3. 請求項１に記載された半導体デバイスであって、
   前記半導体チップはベアチップである
   半導体デバイス。
4. 請求項１乃至３のいずれかに記載された半導体デバイスであって、
   前記キャップの素材がシリコンまたはガリウムヒ素である
   半導体デバイス。
5. 第１の接触部と、電気回路とを有する半導体チップが形成された半導体チップ用ウェハを作成するプロセスと、
   第２の接触部と、凹部、第１の導体部とを有するキャップが形成されたキャップ用ウェハを作成するプロセスと、
   前記半導体チップと前記キャップとの間に前記凹部により形成された閉空間内に前記電気回路が気密封止されるように、前記第１の接触部と前記第２の接触部とを常温接合し、ウェハ積層体を作成するプロセスと、
   前記ウェハ積層体をダイシングするプロセスと、
   を具備し、
   前記ウェハ積層体を作成するプロセスは、前記第１の導体部の一端が前記電気回路に電気的に接続され、他端が外部回路と電気的に接続されるように、前記第１の接触部と前記第２の接触部とを接合するプロセスを含んでいる
   半導体デバイスの気密封止方法。
6. 第２の接触部と、凹部と、前記第１の導体部とを備えたキャップを作成するプロセスと、
   第１の接触部と、電気回路とを備えた半導体チップが形成された半導体チップ用ウェハを作成するプロセスと、
   前記凹部により形成される閉空間内に前記電気回路が気密封止されるように、前記第１の接触部と前記第２の接触部とを常温接合し、前記半導体チップ用ウェハ上にキャップを搭載するプロセスと、
   前記キャップと搭載するプロセスの後に、前記半導体チップ用ウェハをダイシングするプロセスと、
   を具備し、
   前記キャップを搭載するプロセスは、前記第１の導体部の一端が前記電気回路に電気的に接続され、他端が外部回路と電気的に接続されるように、前記第１の接触部と前記第２の接触部とを接合するプロセスを含んでいる
   半導体デバイスの気密封止方法。
7. 第１の接触部と、電気回路とを備えた半導体チップを作成するプロセスと、
   第２の接触部と、凹部と、前記第１の導体部とを備えたキャップが形成されたキャップ用ウェハを作成するプロセスと、
   前記凹部により形成される閉空間内に前記電気回路が気密封止されるように、前記第１の接触部と前記第２の接触部とを常温接合し、前記キャップ用ウェハ上に前記半導体チップを搭載するプロセスと、
   前記半導体チップを搭載するプロセスの後に、前記キャップ用ウェハをダイシングするプロセスと、
   具備し、
   前記半導体チップを搭載するプロセスは、前記第１の導体部の一端が前記電気回路に電気的に接続され、他端が外部回路と電気的に接続されるように、前記第１の接触部と前記第２の接触部とを接合するプロセスを含んでいる
   半導体デバイスの気密封止方法。

Images