JP7448382B2 - パッケージ及びパッケージの製造方法 - Google Patents

Description

本発明は、パッケージ及びパッケージの製造方法に関する。

例えば、赤外線センサ等の半導体装置に使用されているパッケージは、一般に、第１基板と、センサ素子と、第２基板とが備えられる。センサ素子は第１基板の上面に設けられており、各種検知を行う。また、第２基板は、センサ素子を覆った状態で第１基板の上面に接合される。また、第１基板と第２基板とに覆われた、センサ素子の上方に確保される封止空間は、減圧空間（キャビティ）とされている。

赤外線センサに使用されているパッケージは、通常、センサ特性の向上及び安定化等を目的として、素子と外系との間を熱的に隔離する必要がある。このため、近年では、赤外線センサを、例えば、複数のシリコンウエハ（シリコン基板）が貼り合わせられ、機械要素部品やセンサ素子、電子回路等が集積された、所謂ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ－Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）と呼ばれる複合化されたパッケージから構成したうえで、複数の素子単位の各々をＭＥＭＳ構造とした構成が採用されている。

上記のようなパッケージ構造からなる赤外線センサは、例えば、複数のＭＥＭＳ構造を形成する工程の後、複数の素子単位からなるウエハをダイシングして分割・個片化（チップ化）することで得られる。一方、ウエハをダイシングでチップ化する工程においては、ブレード等を用いたダイシング処理により、センサ部を含むＭＥＭＳ構造が損傷するおそれもあり、歩留まりの低下に伴う製造コストの増大が懸念される。

上述したような、ダイシング時にＭＥＭＳ構造が損傷する問題を解決する手段として、例えば、センサ素子が配置される封止領域を形成する際に、封止用基板を真空中で接合することが考えられる（例えば、特許文献１を参照）。特許文献１には、上記方法を採用することで、ＭＥＭＳ構造が損傷するのを防止し、且つ、センサ特性に優れたパッケージを歩留まり良く製造できることが開示されている。

特開２００５－０３０８７１号公報

上記のように、センサ部の損傷防止や特性向上を目的として、真空中において封止用基板を接合する方法として、例えば、Ａｎ－Ｓｎ合金（Ｓｎ：２０質量％）を接合材に用いる方法や、封止用材料としてシリコン基板を用い、基板同士の接合部をＡｎ－Ｓｎの共晶状態とする方法等が知られている。

一方、上記の何れの方法も、高温下における加熱処理が必要な接合方法であり、従来から、基板全体を加熱することで基板同士を接合する方法が採用されている。しかしながら、基板全体を高温下で加熱処理することは、センサ部に熱ストレスが加わることによってセンサ特性が低下するおそれがある。
また、基板全体を加熱した場合、基板同士を接合する接合部において、ウエハの線膨張係数に起因する応力が加わることため、接合品質が低下するおそれがある。特に、赤外線センサの低コスト化や、ウエハ当たりのチップ取得個数を増やすこと等を目的として、大口径のウエハを使用するほど、上記の線膨張係数による応力の影響が大きくなる。
また、赤外線センサの低コスト化を目的として、基板間の接合材を金属薄膜から構成し、各金属薄膜間を金属拡散接合する方法を採用した場合には、金属薄膜から基板への金属拡散現象が生じ、接合不良による歩留まり低下で製造コストが増大したり、接合品質が低下したりする等の問題が発生するおそれもあった。

本発明は上記問題点に鑑みてなされたものであり、基板間を金属拡散接合によって気密封止する構造において、センサ部等のデバイスに熱ストレスが加えられたり、接合体に大きな熱応力が加えられたりすることがなく、さらに、基板への金属拡散現象が生じるのを防止でき、簡便な構成且つ低コストで、接合品質及び素子特性に優れたパッケージを提供することを目的とする。
また、本発明は、基板間を金属拡散接合によって気密封止する工程において、センサ部等のデバイスに熱ストレスを与えることなく、且つ、接合体に加わる熱応力を低減しながら、基板への金属拡散現象が生じることなく、接合品質及び素子特性に優れたパッケージを、簡便な方法且つ低コストで得ることが可能なパッケージの製造方法を提供することを目的とする。

上記課題を解決するため、本発明のパッケージは、第１基板と、前記第１基板の上面側に設けられる素子と、前記第１基板の上面側に前記素子を覆った状態で接合され、前記第１基板側に配置される下面側に、前記第１基板の上面側に接合体を介して接合される凸部と、平面視で前記凸部に囲まれるように形成され、前記素子上に封止空間を確保するための凹状のキャビティ領域と、を有する第２基板と、前記第１基板内に埋設され、前記素子に電気的に接続される一以上の埋め込み配線と、前記第１基板上において、対向して配置される前記第２基板よりも平面視で外側に設けられ、前記埋め込み配線と第１コンタクトを介して電気的に接続される電極と、を備え、前記接合体は、該接合体の一部が、平面視で、前記キャビティ領域によって確保される前記封止空間に向けて突出するように設けられる、一以上の接続部を有しているとともに、前記接続部が前記埋め込み配線と第２コンタクトを介して電気的に接続されており、前記接合体が、前記第２コンタクト、前記埋め込み配線、及び前記第１コンタクトを介して、前記電極と電気的に接続されていることを特徴とする。

本発明によれば、上記のように、第１基板と第２基板とを接合する接合体が、第２コンタクトに接続される接続部を有し、第２コンタクト、埋め込み配線、第１コンタクトを介して、電極と電気的に接続されていることで、接合体に対して電極から電流を印加して加熱することが可能になる。これにより、各々の金属接合膜間を効果的に拡散接合することができるので、センサ部等のデバイスに熱ストレスが加わるのを抑制し、特性が低下するのを防止することが可能になる。
また、ウエハ全体を加熱することなく、チップ単位で接合体に通電・加熱することができる構成なので、ウエハの線膨張係数に起因する応力が生じず、また、接合体に熱応力が加わるのを抑制できることから、接合品質が低下するのを防止できる。これにより、例えば、低コスト化や、ウエハ当たりのチップ取得個数の増加等を目的として、大口径のウエハを使用することも可能になる。
さらに、接合体に備えられる接続部が、第２基板に設けられる凸部よりも封止空間側にずれて配置されているので、第１基板と第２基板とを重ね合わせて加圧したときに、凸部による圧力が接続部に加わりにくい。これにより、製造時に接続部が損傷することがないので、接合体に対して確実に通電できる。
従って、接合品質及び素子特性に優れたパッケージを、簡便な構成且つ低コストで実現できる。

また、本発明のパッケージは、上記構成において、前記接合体が、前記第２基板における前記凸部の先端を覆うように設けられる第２金属接合膜と、前記第１基板と前記第２基板とを重ね合わせたときに、前記第１基板における、前記凸部に対応する位置に設けられる第１金属接合膜とを含み、前記接合体は、前記第２金属接合膜と前記第１金属接合膜とが拡散接合されてなる構成を採用することがより好ましい。

本発明によれば、接合体が、第２金属接合膜と第１金属接合膜とが拡散接合されてなることで、これら各接合膜間の接合状態が良好となり、高い封止気密性が得られる。また、第１基板及び第２基板における加工精度に起因する凹凸等が吸収されるので、内部における電気的特性もより良好になる。これにより、歩留まりが向上するとともに、優れた接合品質及び素子特性が得られる。

また、本発明のパッケージは、上記構成において、前記接合体が、前記第１金属接合膜の長さ方向における少なくとも一部の封止幅が、前記第２金属接合膜の封止幅よりも大きい構成とすることができる。

本発明によれば、上記構成、具体的には、第１金属接合膜における接続部の箇所が、第２金属接合膜よりも大きな封止幅を有していることで、上述したような、第１基板と第２基板とを重ね合わせて加圧したときに、凸部による圧力が接続部に加わりにくく、接続部が損傷するのを防止できる効果がより確実に得られる。

また、本発明のパッケージは、上記構成において、前記第１基板に設けられる前記第２コンタクトが、前記第２基板側に設けられる前記第２金属接合膜に対して、平面視で重ならない位置で配置されている構成とすることができる。

本発明によれば、上記構成により、第１基板と第２基板とを重ね合わせて加圧したときに、凸部による圧力が第２コンタクトに加わりにくく、第２コンタクトを含む通電経路が損傷するのを確実に防止できるので、接合体に対して確実に通電することが可能になる。

また、本発明のパッケージは、上記構成において、前記第１基板及び前記第２基板がシリコン基板からなる構成を採用することが好ましい。

本発明によれば、第１基板及び第２基板が、加工性に優れるシリコン基板からなることで、接合による内部応力が低減されるとともに、エッチング処理による加工精度が向上するので、素子特性にさらに優れたものとなる。

また、本発明のパッケージは、上記構成において、前記素子が赤外線検出素子であり、且つ、前記第２基板が赤外線を透過可能とされた、所謂赤外線センサとしての構成を採用することが可能である。

本発明によれば、上記のパッケージ構造を有し、素子として赤外線検出素子を備えた構成を採用することで、優れた接合品質を有し、低コストであるとともに素子特性及び信頼性に優れたパッケージ構造を有する赤外線センサが実現できる。

本発明のパッケージの製造方法は、少なくとも、基板材料の表面をエッチングすることにより、素子を収容する凹状のデバイス領域を形成して第１基板を得る工程（１）と、前記第１基板における前記デバイス領域を除く位置に、少なくとも一以上の埋め込み配線を形成する工程（２）と、基板材料の表面をエッチングすることにより、前記第１基板の上面側に接合体を介して接合される凸部と、平面視で前記凸部に囲まれるように形成され、前記素子上に封止空間を確保するための凹状のキャビティ領域と、を形成して第２基板を得る工程（３）と、前記第１基板の上面側に、前記埋め込み配線の一端側に電気的に接続される第１コンタクトを形成するとともに、前記埋め込み配線の他端側に電気的に接続される第２コンタクトを形成し、さらに、前記第１コンタクトに接続する電極を形成する工程（４）と、前記第１基板と前記第２基板とを重ね合わせたときに、前記第１基板の上面の前記凸部に対応する位置において、平面視で、前記キャビティ領域によって確保される前記封止空間に向けて突出し、且つ、前記第２コンタクトに接する位置で一以上の接続部を設けながら、第１金属接合膜を形成する工程（５）と、前記第２基板に形成された前記凸部の先端を覆うように第２金属接合膜を形成する工程（６）と、前記第１基板に形成された前記デバイス領域に前記素子を配置する工程（７）と、前記第１基板と前記第２基板との間に前記素子が配置されるように前記第１基板と前記第２基板とを重ね合わせて互いに加圧し、前記第１金属接合膜と前記第２金属接合膜とを拡散接合させながら、前記第１金属接合膜に設けられた前記接続部が前記封止空間に向けて突出した状態で前記接合体を形成して、前記第１基板と前記第２基板とを接合する工程（８）と、を備えることを特徴とする。

本発明によれば、上記のような工程（１）～（８）を備えることにより、簡便な工程で、接合体を構成する第１金属接合膜が、第２コンタクト、埋め込み配線、及び第１コンタクトを介して電極と電気的に接続した構成のパッケージを製造することができる。
このように、第２金属接合膜と第１金属接合膜とを拡散接合させて接合体を形成することで、これら各接合膜間の接合状態が良好となり、また、第１基板及び第２基板における加工精度に起因する凹凸等を吸収させながら各基板を接合できる。また、センサ部等のデバイスに熱ストレスを与えることなく、且つ、接合体に加わる熱応力を低減しながら、基板への金属拡散現象が生じることなく各基板を接合できるので、高い封止気密性が得られるとともに、内部における電気的特性も良好になり、歩留まりも高められる。
また、素子の検出信号を外部へ送出するための配線構成、即ち、埋め込み配線、第１コンタクト、第２コンタクト、及び電極に同じ材料を採用した場合には、これらを同一のプロセスで形成することができ、優れた生産性が得られるとともに製造コストの低減が可能となる。さらに、接続部を、第１金属接合膜のパターンの一部を利用して形成するので、新たな工程を追加することなく、第１金属接合膜と同一のプロセスで形成できる。
従って、接合品質及び素子特性に優れたパッケージを、簡便な工程で生産性良く低コストで製造することが可能となる。

また、本発明のパッケージの製造方法は、上記構成において、前記工程（８）が、前記電極に通電して前記第１金属接合膜に電流を印加することにより、前記第１金属接合膜と前記第２金属接合膜とを加熱しながら拡散接合させることで前記接合体を形成することがより好ましい。

本発明によれば、第１金属接合膜と第２金属接合膜とを、通電・加熱しながら拡散接合させることで、これら各接合膜間の接合状態がさらに良好となるので、さらに高い封止気密性が得られるとともに、内部における電気的特性も良好になり、歩留まりもさらに高められる。

また、本発明のパッケージの製造方法は、上記構成において、前記工程（５）が、前記第１金属接合膜を、該第１金属接合膜の長さ方向における少なくとも一部の封止幅が、前記工程（６）で形成する第２金属接合膜の封止幅よりも大きくなるように形成する方法であってもよい。

本発明によれば、前記工程（５）及び前記工程（６）において、第１金属接合膜における接続部の箇所が、第２金属接合膜よりも大きな封止幅を有するように、第１金属接合膜及び第２金属接合膜を形成することで、上述したような、第１基板と第２基板とを重ね合わせて加圧したときに、凸部による圧力が接続部に加わりにくく、接続部が損傷するのを防止できる効果がより確実に得られる。

また、本発明のパッケージの製造方法は、上記構成において、前記工程（４）及び前記工程（６）は、前記第１基板に設けられる前記第２コンタクトが、前記第２基板側に設けられる前記第２金属接合膜に対して、平面視で重ならない位置で配置されるように、前記第２コンタクト又は前記第２金属接合膜を形成する方法であってもよい。

本発明によれば、上記方法を採用することにより、工程（８）において第１基板と第２基板とを重ね合わせて加圧したときに、凸部による圧力が第２コンタクトに加わりにくく、第２コンタクトを含む通電経路が損傷するのを確実に防止できるので、接合体に対して確実に通電することが可能になる。

また、本発明のパッケージの製造方法は、上記構成において、前記工程（４）及び前記工程（５）を同時に行うことにより、前記第１基板に、前記第１コンタクト、前記第２コンタクト、前記電極、及び前記第１金属接合膜を同時に形成することがより好ましい。

本発明によれば、前記第１基板に、前記第１コンタクト、前記第２コンタクト、前記電極、及び前記第１金属接合膜を同時に形成する方法を採用し、導電箇所を１回のプロセスで形成することにより、工程を簡略化できる。これにより、接合品質及び素子特性に優れたパッケージを、さらに簡便な工程で生産性良く低コストで製造することが可能となる。

また、本発明のパッケージの製造方法は、上記構成において、前記工程（１）及び前記工程（３）が、前記基板材料としてシリコン基板を用いる工程であることがより好ましい。

本発明によれば、第１基板及び第２基板に、加工性に優れるシリコン基板を用いることで、後工程となる工程（８）で第１基板と第２基板とを接合する際の内部応力が低減されるとともに、エッチング処理による加工精度が向上するので、素子特性にさらに優れたパッケージを製造することが可能になる。

また、本発明のパッケージの製造方法は、上記構成において、前記工程（７）が、前記素子として、赤外線検出素子を、前記第１基板に形成された前記デバイス領域に配置する方法としてもよい。

本発明によれば、上記の各工程によって得られるパッケージ構造に対し、素子として赤外線検出素子をデバイス領域に配置する方法なので、優れた接合品質を有し、低コストであるとともに素子特性及び信頼性に優れたパッケージ構造を有する赤外線センサを製造することが可能になる。

本発明のパッケージによれば、上記構成を備えることにより、接合体が、この接合体に設けられる接続部、第２コンタクト、埋め込み配線、第１コンタクトを介して、電極と電気的に接続されていることで、接合体に対して電極から電流を印加して加熱することが可能になる。これにより、各々の金属接合膜間を効果的に拡散接合することができるので、センサ素子に熱ストレスが加わるのを抑制し、特性が低下するのを防止できる。
また、ウエハ全体を加熱することなく、チップ単位で接合体に通電・加熱できるので、ウエハの線膨張係数に起因する応力が生じず、また、接合体に熱応力が加わるのを抑制し、接合品質の低下を抑制できることから、例えば、低コスト化や、ウエハ当たりのチップ取得個数の増加を目的として、大口径のウエハを使用することも可能になる。
さらに、接続部が、第２基板の凸部よりも封止空間側にずれて配置されているので、第１基板と第２基板とを互いに加圧したときに、凸部による圧力が接続部に加わりにくいことから、製造時に接続部が損傷することがなく、接合体に対して確実に通電できる。
従って、接合品質及び素子特性に優れたパッケージを、簡便な構成且つ低コストで実現できる。

また、本発明のパッケージの製造方法によれば、上記方法を採用することにより、簡便な工程で、接合体を構成する第１金属接合膜が、第２コンタクト、埋め込み配線、及び第１コンタクトを介して電極と電気的に接続した構成のパッケージを製造することができる。このように、第２金属接合膜と第１金属接合膜とを拡散接合させて接合体を形成することで、これら各接合膜間の接合状態が良好となり、また、第１基板及び第２基板における加工精度に起因する凹凸等を吸収させながら各基板を接合できる。また、センサ部等のデバイスに熱ストレスを与えることなく、且つ、接合体に加わる熱応力を低減しながら、基板への金属拡散現象が生じることなく各基板を接合できるので、高い封止気密性が得られるとともに、内部における電気的特性も良好になり、歩留まりも高められる。
また、埋め込み配線、第１コンタクト、第２コンタクト、及び電極に同じ材料を採用した場合には、これらを同一のプロセスで形成することができ、優れた生産性が得られるとともに製造コストの低減が可能となる。さらに、接続部を、第１金属接合膜のパターンの一部を利用して形成するので、新たな工程を追加することなく、第１金属接合膜と同一のプロセスで形成できる。
従って、接合品質及び素子特性に優れたパッケージを、簡便な工程で生産性良く低コストで製造することが可能となる。

本発明の実施形態であるパッケージを模式的に説明する平面図である。 本発明の実施形態であるパッケージを模式的に説明する図であり、図１中に示すＩ－Ｉ断面図である。 本発明の実施形態であるパッケージの製造方法を模式的に説明する図であり、図３（ａ）及び図３（ｂ）は、工程（３）において基板をウェットエッチングすることで第２基板を得るステップを示す工程図、図３（ｃ）は、工程（６）において、第２基板の凸部に第２金属接合膜を形成するステップを示す工程図である。 本発明の実施形態であるパッケージの製造方法を模式的に説明する図であり、図４（ａ）は、工程（４）において、第１基板に、第１コンタクト、第２コンタクト、及び電極を形成するステップ、及び、工程（７）においてデバイス領域に素子を配置するステップを示す工程図であり、図４（ｂ）は、工程（８）において、第１金属接合膜と第２金属接合膜とを拡散接合させて接合体を形成して、第１基板と前記第２基板とを接合するステップを示す工程図である。

以下、本発明のパッケージ及びパッケージの製造方法の実施形態を挙げ、その詳細な構成について図１～図４を適宜参照しながら詳述する。
図１は、本実施形態のパッケージ１を模式的に説明する平面図であり、図２は、図１中に示すパッケージ１のＩ－Ｉ断面図である。また、図３及び図４は、本実施形態のパッケージ１の製造方法を模式的に説明する図であり、これらのうち、図３（ａ）及び図３（ｂ）は、基板をウェットエッチングすることで第２基板３を得るステップ、図３（ｃ）は、第２基板３の凸部３１に第２金属接合膜５２を形成するステップをそれぞれ示す工程図である。また、図４（ａ）は、第１基板２に、埋め込み配線７１、第１コンタクト９１ａ、第２コンタクト９１ｂ、及び電極８１を形成するステップ、及び、デバイス領域２２に素子４を配置するステップ、図４（ｂ）は、第１金属接合膜５１と第２金属接合膜５２とを拡散接合させて接合体５０を形成して、第１基板２と第２基板３とを接合するステップを、それぞれ示す工程図である。

なお、以下の説明で用いる各図面は、本発明のパッケージの特徴をわかりやすくするため、便宜上、特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率等は実際とは異なる場合がある。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。

［パッケージの構成］
以下に、本実施形態のパッケージの構成について、図１及び図２を参照しながら詳述する。
図１及び図２に示すように、本実施形態のパッケージ１は、第１基板２（ベース基板）と、素子４と、第２基板３（リッド基板）とを備える。本実施形態のパッケージ１は、内部に素子４が設けられることで、種々のセンサ装置や半導体装置等を構成するものである。

より詳細には、本実施形態のパッケージ１は、第１基板２、第１基板２の上面２ａ側に設けられる素子４、並びに、素子４を覆った状態で第１基板２の上面２ａ側に接合され、第１基板２側に配置される下面３ａ側に、第１基板２に接合体５０を介して接合される凸部３１と、平面視で凸部３１に囲まれるように形成され、素子４上にキャビティ（封止空間・減圧空間）Ｃを確保するための凹状のキャビティ領域３２と、を有する第２基板３を備えて概略構成される。

また、本実施形態のパッケージ１に備えられる第２基板３には、その一辺にわたるように、平面視で電極８１を露出されるための貫通部３３が設けられている。図示例の貫通部３３は、この貫通部３３を形成する際の加工条件により、縁部が傾斜するように形成されている。

また、パッケージ１には、第１基板２内に埋設され、素子４に電気的に接続される埋め込み配線７１と、第１基板２上において、対向して配置される第２基板３よりも平面視で外側に設けられ、埋め込み配線７１と第１コンタクト９１ａを介して電気的に接続される電極８１とが備えられている。

また、パッケージ１は、接合体５０の一部が、平面視で、キャビティ領域３２によって確保されるキャビティＣに向けて、凸部３１側から突出するように設けられる一以上の接続部５５を有しているとともに、接続部５５が埋め込み配線７１と第２コンタクト９１ｂを介して電気的に接続されている。
そして、本実施形態のパッケージ１は、接合体５０が、この接合体５０を構成する接続部５５、第２コンタクト９１ｂ、埋め込み配線７１、及び第１コンタクト９１ａを介して、電極８１と電気的に接続されている。

なお、図１においては詳細な図示を省略しているが、第２コンタクト９１ｂと素子４との間は、配線によって電気的に接続されており、これにより、電極８１は、素子４から出力された検出信号を外部に向けて送出できるように構成されている。
以下、本実施形態のパッケージ１に備えられる各構成についてより詳細に説明する。

第１基板２は、パッケージ１のベース基板であり、例えば、シリコン基板からなる。また、第１基板２は、図１に示す例では、平面視で矩形状に形成されている。また、第１基板２の上面２ａには、後述する素子４を配置するためのデバイス領域２２が凹状に形成されており、図示例においては、平面視で概略中央にデバイス領域２２が設けられている。

第１基板２は、シリコン基板をウェットエッチングすることにより、デバイス領域２２を形成することで得ることができる。デバイス領域２２は、例えば、平面視矩形状に形成される領域である。
また、第１基板２の平面視形状は、図示例のような概略矩形状のものには限定されず、パッケージ１としての平面視形状に合わせて各種形状を採用することができる。
また、本実施形態においては、第１基板２の上面２ａ及び下面２ｂは、デバイス領域２２の部分を除いて概略平坦に構成されている。また、第１基板２の側面２１は、上面２ａ及び下面２ｂに対して概略垂直に構成されている。

素子４は、上述のように、第１基板２の上面２ａ側に形成された凹状のデバイス領域２２に収容されるように設けられている。また、素子４は、上述したように、その検出信号を、電極８１から外部に向けて送出する。素子４は、第１基板２のデバイス領域２２に設置された状態において、その上面側が、減圧空間とされたキャビティＣに露出するように設けられる。

素子４は、例えば、ベース基板である第１基板２の構成材料から構成された部分を有してもよく、外部から供給された材料から構成された部分を有してもよく、また、第１基板２の構成材料と外部から供給された材料とを混合して構成された部分を有してもよい。本実施形態における素子４としては、例えば、センサ素子の他、電子素子、集積回路等が挙げられる。また、センサ素子としては、例えば、赤外線センサ、加速度センサ、角速度センサ等が挙げられる。

また、図１及び図２等においては図示を省略しているが、本実施形態のパッケージ１においては、第１基板２におけるデバイス領域２２の周囲や、後述する埋め込み配線７１又は電極８１の周囲等に絶縁層が設けられていてもよい。具体的には、図視略の絶縁層は、第１基板２の上面２ａ側のうち、素子４よりも外側の領域に、平面視で素子４を囲むように設けることができる。この絶縁層は、絶縁性を有する材料からなり、例えば、二酸化ケイ素（ＳｉＯ_２）等のシリコン酸化膜や、シリコン窒化膜（ＳｉＮ_ｘ）等から形成される。

第２基板３は、パッケージ１のリッド基板（蓋）であり、第１基板２と同様、例えば、シリコン基板からなる。また、図示例の第２基板３は、第１基板２と同様、平面視で矩形状に形成されている。また、第２基板３は、縁部近傍に、平面視矩形状で枠状の凸部３１を有し、概略で蓋状に形成されている。また、第２基板３における凸部３１よりも平面視で内側の領域は、詳細を後述するように、第１基板２の上面２ａと、第２基板３の下面３ａ側に設けられた凸部３１とを組み合わせて接合した際に、キャビティ領域３２による封止空間（キャビティＣ）を形成する。

図示例のキャビティ領域３２は、平面視矩形状とされている。
また、図示例の凸部３１は、詳細を後述するウェットエッチングによる加工条件に伴い、側部が傾斜して形成されている。
また、上述したように、第２基板３の平面視における一辺、具体的には、第１基板２の上面２ａに設けられる電極８１に対応した位置で、平面視矩形状で切り欠き状に形成された貫通部３３が設けられている。貫通部３３は、この貫通部３３を形成する際に、ドライエッチング、ウェットエッチング、ブラスト加工等の加工条件に由来し、端部が傾斜するように形成されている。貫通部３３の平面視における形状や寸法としては、特に限定されず、電極８１への結線の容易性等を勘案しながら決定できる。
なお、貫通部３３は、上記の凸部３１をエッチングで形成する工程で、同時形成することも可能である。
また、第２基板３における貫通部３３が配置される一辺側と反対側の他辺側は、ダイシングラインＬに由来する傾斜端とされている。

第２基板３は、第１基板２に対して概略平行となるように重ね合わせられている。
また、第２基板３の平面視形状も、第１基板２の場合と同様、図示例のような概略矩形状には限定されず、パッケージ１としての平面視形状に合わせて、第１基板２と対応する形状とすることができる。
また、第２基板３は、上記の素子４が赤外線検出素子である場合には、赤外線を透過可能に構成される。

第２基板３におけるキャビティ領域３２の深さ、即ち、凸部３１の高さとしては、キャビティＣとして一定容量を有する空間を確保できる高さであれば、特に限定されず、例えば、３０～１００μｍの高さとすることができる。

本実施形態のパッケージ１においては、第１基板２及び第２基板３がシリコン基板からなることが好ましい。このように、第１基板２及び第２基板３が、加工性に優れるシリコン基板からなることで、接合による内部応力が低減されるとともに、エッチング処理による加工精度が向上するので、素子特性にさらに優れたものとなる。

接合体５０は、上記のように、第１基板２の上面２ａと第２基板３の凸部３１との間に配置され、第１基板２と第２基板３とを接合するものである。図２中に示すように、接合体５０は、第２基板３に形成された凸部３１の先端を覆うように設けられた第２金属接合膜５２と、第１基板２の上面２ａにおける、第２基板３に形成された凸部３１に対応する位置で設けられた第１金属接合膜５１とからなり、これらの間が金属拡散接合されて構成される。また、接合体５０は、図１中に示すように、第２基板３に設けられる凸部３１と同様、平面視で概略枠状に構成される。パッケージ１に備えられる接合体５０は、第１基板２と第２基板３とを接合することで、これら第１基板２、第２基板３及び接合体５０に囲まれたキャビティＣを形成する。

より具体的には、接合体５０は、第１基板２の上面２ａに配置される第１下地層５１ａ、及び、第１下地層５１ａ上に積層して設けられる第１接合層５１ｂからなる第１金属接合膜５１と、第２基板３の凸部３１の先端に配置される第２下地層５２ａ、及び、第２下地層５２ａ上に積層して設けられる第２接合層５２ｂからなる第２金属接合膜５２と、から構成される。図２中に示す第１金属接合膜５１及び第２金属接合膜５２は、平面視矩形状で、概略枠状に形成されている。
そして、接合体５０は、第１接合層５１ｂと第２接合層５２ｂとが金属拡散接合されることで、第１基板２と第２基板３との間を接合する。

第１下地層５１ａ及び第２下地層５２ａは、それぞれ、第１基板２の上面２ａ、又は、第２基板３の凸部３１の先端に接合される。上記のような各下地層を備えることにより、第１接合層５１ｂが第１基板２に対して強固に接合され、第２接合層５２ｂが第２基板３の凸部３１に対して強固に接合される。

第１下地層５１ａ及び第２下地層５２ａは、第１基板２の上面２ａ上、又は、第２基板３の凸部３１の先端において、導電性を有する金属材料によって薄膜状に形成されている。
第１下地層５１ａ及び第２下地層５２ａの材料としては、特に限定されないが、高融点の金属材料等、最高使用温度の高い金属材料を用いることができ、例えば、タンタル（Ｔａ）又はタングステン（Ｗ）からなる薄膜とされていることが好ましい。
また、第１基板２側に設けられる第１下地層５１ａは、例えば、図視略のグラウンドに接続されている。このグラウンドは、例えば、第１基板２の下面２ｂ側に設けることができるが、第１基板２の上面２ａ側に設けられていてもよい。

第１接合層５１ｂ及び第２接合層５２ｂは、上記のように、それぞれ、第１下地層５１ａ上、又は、第２下地層５２ａ上に積層されている。
第１接合層５１ｂ及び第２接合層５２ｂの材料としては、特に限定されないが、例えば、第１下地層５１ａ及び第２下地層５２ａの材料としてタンタルを用いた場合には、第１接合層５１ｂ及び第２接合層５２ｂの材料として金（Ａｕ）を用いる。また、第１下地層５１ａ及び第２下地層５２ａの材料としてタングステンを用いた場合には、第１接合層５１ｂ及び第２接合層５２ｂの材料としてアルミニウム（Ａｌ）を用いる。

そして、本実施形態においては、第１接合層５１ｂと第２接合層５２ｂとが、同じ材料同士で接合されるように構成される。即ち、第１接合層５１ｂ及び第２接合層５２ｂは、両方が同じ材料、即ち、金（Ａｕ）又はアルミニウム（Ａｌ）の何れか一方の材料を含むように構成される。

接合体５０を上記材料から構成した場合、各層の厚さは特に限定されない。一方、電気的特性や接合時の強度等を勘案し、第１下地層５１ａ及び第２下地層５２ａをタンタルから構成し、第１接合層５１ｂ及び第２接合層５２ｂを金から構成した場合には、例えば、｛第１接合層５１ｂ（又は第２接合層５２ｂ）：０．５ｎｍ～２μｍ／第１下地層５１ａ（又は第２下地層５２ａ）：０．０５～０．２μｍ｝の範囲とすることが好ましい。
同様に、第１下地層５１ａ及び第２下地層５２ａをタングステンから構成し、第１接合層５１ｂ及び第２接合層５２ｂをアルミニウムから構成した場合には、例えば、｛第１接合層５１ｂ（又は第２接合層５２ｂ）：１～３μｍ／第１下地層５１ａ（又は第２下地層５２ａ）：０．０５～０．５μｍ｝の範囲とすることが好ましい。

また、接合体５０によるキャビティＣに対する封止幅、即ち、凸部３１に対応して平面視矩形状に形成された接合体５０の最大幅としても特に限定されない。一方、この部分の接合性を高め、キャビティＣの封止気密性をより高めることを考慮した場合、接合体５０の最大幅は、第１下地層５１ａ及び第２下地層５２ａをタンタルから構成し、第１接合層５１ｂ及び第２接合層５２ｂを金から構成した場合には、例えば、０．０８～０．３０ｍｍとすることが好ましい。また、第１下地層５１ａ及び第２下地層５２ａをタングステンから構成し、第１接合層５１ｂ及び第２接合層５２ｂをアルミニウムから構成した場合には、例えば、０．０３～０．１ｍｍの幅とすることができる。

また、接合体５０の平面視における接合面積としても、特に限定されず、接合強度等を勘案しながら上記の封止幅を設定することで決定すればよい。
例えば、第１下地層５１ａ及び第２下地層５２ａをタンタルから構成し、第１接合層５１ｂ及び第２接合層５２ｂを金から構成した場合には、０．０８～０．３０ｍｍの封止幅にその全体長を乗じた値が接合面積となる。
また、例えば、第１下地層５１ａ及び第２下地層５２ａをタングステンから構成し、第１接合層５１ｂ及び第２接合層５２ｂをアルミニウムから構成した場合には、０．０３～０．１ｍｍの封止幅にその全体長を乗じた値が接合面積となる。

本実施形態においては、接合体５０を上記のような層構造から構成することにより、第１基板２と第２基板３とを重ね合わせて加圧した際に、第１下地層５１ａ及び第１接合層５１ｂと、第２下地層５２ａ及び第２接合層５２ｂとの間に金属拡散接合が発現される。これにより、接合体５０を強固な接合構造とし、且つ、第１基板２と第２基板３とを、キャビティＣにおける封止性を高めながら強固に接合することが可能になる。

また、本実施形態においては、接合体５０を上記材料から構成して金属拡散接合させることには限定されない。例えば、接合体５０の各層を金（Ａｕ）又はスズ（Ｓｎ）から構成し、Ａｕ－Ｓｎ共晶接合させた構成を採用してもよい。この場合、例えば、第１下地層５１ａ及び第２下地層５２ａ、並びに、第１接合層５１ｂ及び第２接合層５２ｂを、それぞれＡｕ－Ｓｎ共晶合金から形成し、共晶温度まで加熱及び溶融させることで、第１下地層５１ａ及び第１接合層５１ｂと、第２下地層５２ａ及び第２接合層５２ｂとの間を共晶接合させる。これにより、第１基板２と第２基板３とを強固且つ安定して接合することができ、キャビティＣの高い封止気密性が得られる。

なお、第１金属接合膜５１及び第２金属接合膜５２の材料は、上記材料には限定されない。
例えば、第１金属接合膜５１の第１接合層５１ｂ、及び、第２金属接合膜５２の第２接合層５２ｂとしてＡｕを用いた場合には、第１下地層５１ａ、及び、第２下地層５２ａとして、Ｔａに代えてＴｉを用いることも可能である。
また、第１金属接合膜５１の第１接合層５１ｂ、及び、第２金属接合膜５２の第２接合層５２ｂとしてＡｌを用いた場合には、第１下地層５１ａ、及び、第２下地層５２ａとして、Ｗに代えてＴｉＮを用いることも可能である。

上述したように、本実施形態のパッケージ１における接合体５０は、この接合体５０の一部が、平面視で、キャビティ領域３２によって確保されるキャビティＣ側に向けて、凸部３１よりも突出するように設けられる接続部５５を有している。また、本実施形態においては、図２に示すように、接続部５５は、第１金属接合膜５１の部分のみが、凸部３１よりも突出するように形成され、第２金属接合膜５２は、第２基板３の凸部３１上にのみ形成されている。

即ち、本実施形態で説明する接合体５０は、第１金属接合膜５１の長さ方向における少なくとも一部の封止幅が、第２金属接合膜５２の封止幅よりも大きい構成とされている。また、本実施形態における接合体５０は、第１基板２に設けられる第２コンタクト９１ｂが、第２基板３側に設けられる第２金属接合膜５２に対して、平面視で重ならない位置で配置されている。

そして、本実施形態のパッケージ１は、接合体５０が接続部５５を含み、この接続部５５が、第２コンタクト９１ｂを介して埋め込み配線７１と電気的に接続されている。これにより、接合体５０が、第２コンタクト９１ｂ、埋め込み配線７１、及び第１コンタクト９１ａを介して電極８１と電気的に接続されている。

接続部５５は、上記のように、第１金属接合膜５１の部分、即ち、図２中における接合体５０の下層側のみからなる構成であっても、第１基板２に備えられる第２コンタクト９１ｂと電気的に接続できる。これにより、電極８１に電流を印加することで、接続部５０、ひいては接合体５０に対して確実に通電することが可能になる。また、接続部５５が、第２基板３の凸部３１よりもキャビティ領域３２側に突出した形状であることで、第１基板２と第２基板３とを重ね合わせて加圧した場合においても、接続部５５には圧力が加わりにくいので、圧力による損傷を防止できる。さらに、第１基板２に設けられる第２コンタクト９１ｂが、第２基板３側に設けられる第２金属接合膜５２に対して、平面視で重ならない位置で配置されているので、第１基板２と第２基板３とを重ね合わせて加圧したときに、凸部３１による圧力が第２コンタクト９１ｂに加わりにくく、第２コンタクト９１ｂを含む通電経路が損傷するのを防止できる。

接続部５５の平面視寸法としては、特に限定されないが、第１基板２に設けられた第２コンタクト９１ｂと完全に重なり合う程度の寸法とすればよい。図２中に示す例では、第１基板２の上面２ａにおいて、第２コンタクト９１ｂの頂部が、接続部５５によって完全に塞がれている。

上記構成により、後述の製造方法で詳細に説明するように、接合体５０の接続部を構成する第１金属接合膜５１、より具体的には第１下地層５１ａが、電極８１からの通電時に発熱抵抗体として機能する。そして、第１下地層５１ａが発熱することにより、重ね合わせられた第１金属接合膜５１及び第２金属接合膜５２の両方が加熱されるので、第１金属接合膜５１を構成する第１接合層５１ｂと、第２金属接合膜５２を構成する第２接合層５２ｂとの間で、金属拡散接合が効果的に発現する作用が得られる。
また、接続部５５は、接合膜パターンの一部分である第１金属接合膜５１を通電加熱用の電極膜として利用するものなので、新たな工程を追加する必要なく、また、材料費等の製造コストを増大させることなく、接合体５０への通電加熱が可能になる。

第１基板２上には、上述した電極８１、埋め込み配線７１、第１コンタクト９１ａ及び第２コンタクト９１ｂが設けられている。

埋め込み配線７１は、上述したように、素子４と電極８１とを電気的に接続するとともに、電極８１に印加した電流を接合体５０に通電して加熱し、金属拡散接合を効果的に発現させるためのものである。埋め込み配線７１は、電極８１及び素子４における図視略の出力端子の数に応じて、パッケージ１において複数で設けられており、図２中においては、埋め込み配線７１の一部のみを示している。また、電極８１は、素子４に対して、例えば、図視略の配線によって電気的に接続されている。また、図示例の埋め込み配線７１は、第１基板２の厚さ方向において、中央部よりも上方に埋設されており、電極８１、及び、接合体５０の下方にわたるように配置されている。

埋め込み配線７１の材料としては、優れた導電性を有する配線材料又は電極材料であれば、特に限定されず、従来からこの分野で用いられている金属材料等を何ら制限無く用いることができる。このような材料としては、例えば、ポリシリコン配線やアルミニウム（Ａｌ）配線等、埋め込み配線に一般的に用いられる導電性材料が挙げられる。

電極８１は、埋め込み配線７１と第１コンタクト９１ａを介して素子４と電気的に接続され、素子４による検出信号等を外部に出力するものである。電極８１は、第１基板２の上面２ａ上において、第２基板３に形成される貫通部３３から露出する位置で、縁部に沿って設けられており、図示例においては、電極８１が４カ所に設けられている。電極８１は、例えば、赤外線検出素子等の素子４による検出信号等を必要とする種々の外部機器に対して電気的に接続可能に設けられる。

電極８１の材料としても、従来からこの分野で用いられている金属材料等を何ら制限無く用いることができ、例えば、窒化チタン（ＴｉＮ）及びアルミシリコン合金（ＡｌＳｉ）をスパッタリング法によって順次積層したもの等を用いることができる。
また、詳細を後述するように、電極８１を、第１金属接合膜５１と同じ工程で同時に形成する場合には、これら各電極の材料として、上述した第１金属接合膜５１と同じ材料を用いればよい。

第１コンタクト９１ａは、埋め込み配線７１と電極８１とを電気的に接続するものであり、第２コンタクト９１ｂは、埋め込み配線７１と接合体５０に設けられる接続部５５とを電気的に接続するものである。図２に示す例においては、第１コンタクト９１ａが埋め込み配線７１の一端側に接続され、第２コンタクト９１ｂが、埋め込み配線７１の他端側に接続されている。

上記により、素子４は、第２コンタクト９１ｂ、埋め込み配線７１、及び、第１コンタクト９１ａを介して電極８１と電気的に接続されている。また、接合体５０も、接続部５５により、第２コンタクト９１ｂ、埋め込み配線７１、及び、第１コンタクト９１ａを介して電極８１と電気的に接続されていることで、外部の電源から接合体５０に通電することが可能に構成されている。

第１コンタクト９１ａ及び第２コンタクト９１ｂを構成する材料としても、特に限定されず、従来からこの分野で用いられている金属材料を何ら制限無く用いることができる。
また、電極８１の場合と同様、第１コンタクト９１ａ及び第２コンタクト９１ｂを、第１金属接合膜５１と同じ工程で同時に形成する場合には、これら各コンタクトの材料として、上述した第１金属接合膜５１と同じ材料を用いればよい。

本実施形態のパッケージ１によれば、上述したように、接合体５０が、接続部５５により、第２コンタクト９１ｂ埋め込み配線７１、及び第１コンタクト９１ａを介して電極８１と電気的に接続されている。そして、第１基板２と第２基板３とを接合する際に、電極８１から電流を印加することで、まず、第１基板２の上面２ａに設けられた第１金属接合膜５１（第１下地層５１ａ）が発熱する。この際、第１金属接合膜５１の発熱に伴い、これと突き合わせられた第２基板３側の第２金属接合膜５２も発熱するので、これら各接合膜の間で金属拡散接合が効果的に発現する。これにより、素子４及びその近傍のセンサ部に熱ストレスが加わるのを抑制し、特性が低下するのを防止することが可能になる。また、ウエハ全体を加熱することなく、チップ単位で接合体に通電・加熱することができるので、ウエハの線膨張係数に起因する応力が生じず、また、接合体に熱応力が加わるのを抑制でき、接合品質が低下するのを防止できることから、例えば、低コスト化や、ウエハ当たりのチップ取得個数の増加等を目的として、大口径のウエハを使用することも可能になる。さらに、接合体５０に備えられる接続部５５が、第２基板３に設けられた凸部３１よりもキャビティＣ側にずれて配置されているので、第１基板２と第２基板３とを重ね合わせて加圧したときに、凸部３１による圧力が接続部５５に加わりにくいことから、製造時に接続部５５が損傷することがなく、接合体５０に対して確実に通電できる構成となる。従って、接合品質及び素子特性に優れたパッケージ１を、簡便な構成且つ低コストで実現できる。

また、本実施形態のパッケージ１によれば、上記の接合体５０が、第１金属接合膜５１と第２金属接合膜５２とが金属拡散接合することで得られるものなので、これら各接合膜間の接合状態が良好となり、キャビティＣにおける高い封止気密性が得られる。また、第１基板２及び第２基板３における加工精度に起因する凹凸等が吸収されるので、上記の封止気密性の向上に加え、内部における電気的特性もより良好になり、優れた素子特性が得られる。

なお、接合体５０への通電を行う方法としては、特に限定されないが、例えば、半導体ウエハにおいて電気的特性の検査に用いられる図視略のプローブカード等のような治具を用い、真空チャンバー内で電極８１にコンタクトして通電する方法を採用できる。

また、本実施形態のパッケージ１によれば、第１基板２及び第２基板３が、詳細を後述するウェットエッチングによって加工した際の加工性が優れるシリコン基板からなることで、素子特性にさらに優れたものとなる。
さらに、詳細を後述するが、第２基板３の下面３ａ側に形成される凸部３１、キャビティ領域３２は、ウェットエッチングにより、同一工程で同時に形成することが可能なものなので、生産性に優れ、且つ、低コストなものとなる。

また、本実施形態のパッケージ１によれば、素子４として赤外線検出素子を採用し、且つ、第２基板３が赤外線を透過可能に構成されることにより、低コストであるとともに接合品質及び素子特性に優れた赤外線センサが実現できる。

次に、本実施形態のパッケージ１を用いた各種検出に係る処理の一例として、素子４に赤外線検出素子を用い、赤外線センサとしてパッケージを構成した場合について説明する。
まず、赤外線が第２基板３の上面３ｂ側から入射して第２基板３を透過すると、赤外線検出素子からなる素子４は、その赤外線を検出して検出信号を出力する。素子４から出力された検出信号は、第２コンタクト９１ｂ、埋め込み配線７１、及び、第１コンタクト９１ａを通り、複数の電極８１から外部に向けて出力される。複数の電極８１から出力された検出信号は、図視略の外部機器等に送信されて所定の動作が行われる。

［パッケージの製造方法］
次に、本実施形態のパッケージ１を製造する方法について、図３及び図４を参照しながら詳述する（パッケージ１の構成については図１，図２も適宜参照）。

本実施形態のパッケージ１の製造方法は、例えば、図１及び図２に示すような本実施形態のパッケージ１を製造する方法であり、少なくとも以下の工程（１）～（７）を備える方法である。
工程（１）：基板材料の表面をエッチングすることにより、素子４を収容する凹状のデバイス領域２２を形成して第１基板２を得る。
工程（２）：第１基板２におけるデバイス領域２２を除く位置に、少なくとも一以上の埋め込み配線７１を形成する。
工程（３）：基板材料の表面をエッチングすることにより、第１基板２の上面２ａ側に接合体５０を介して接合される凸部３１と、平面視で凸部３１に囲まれるように形成され、素子４上にキャビティ（封止空間・減圧空間）Ｃを確保するための凹状のキャビティ領域３２とを形成して第２基板３を得る。
工程（４）：第１基板２の上面２ａ側に、埋め込み配線７１の一端側に電気的に接続される第１コンタクト９１ａを形成するとともに、埋め込み配線７１の他端側に電気的に接続される第２コンタクト９１ｂを形成し、さらに、第１コンタクトに接続する電極８１を形成する。
工程（５）：第１基板２と第２基板３とを重ね合わせたときに、第１基板２の上面２ａの凸部３１に対応する位置において、平面視で、キャビティ領域３２によって確保されるキャビティＣに向けて凸部３１よりも突出し、且つ、第２コンタクト９１ｂに接する位置で、一以上の接続部５５を設けながら第１金属接合膜５１を形成する。
工程（６）：第２基板３に形成された凸部３１の先端を覆うように第２金属接合膜５２を形成する。
工程（７）：第１基板２に形成されたデバイス領域２２に素子４を配置する。
工程（８）：第１基板２と第２基板３との間に素子４が配置されるように第１基板２と第２基板３とを重ね合わせて互いに加圧し、第１金属接合膜５１と第２金属接合膜５２とを拡散接合させながら、第１金属接合膜５１に設けられた接続部５５がキャビティＣに向けて突出した状態で接合体５０を形成して、第１基板２と第２基板３とを接合する。

なお、本実施形態では、上記の工程（８）において、電極８１に通電して第１金属接合膜５１に電流を印加することにより、第１金属接合膜５１と第２金属接合膜５２とを加熱しながら拡散接合させることで接合体５０を形成する例を説明する。

まず、工程（１）において、基板材料、例えばシリコン基板の表面をウェットエッチングし、素子４を収容する凹状のデバイス領域２２を形成して第１基板２を作製する（図４（ａ）を参照）。
具体的には、工程（１）では、まず、基板材料となるシリコン基板の表面に、フォトリソグラフィ法により、凹状のデバイス領域２２をウェットエッチングで形成するための、図視略のレジストパターンを形成する。
次いで、シリコン基板の表面をウェットエッチングすることにより、凹状のデバイス領域２２を形成する。
その後、第１基板２からレジストパターンを剥離する。

工程（１）においては、フォトリソグラフィ法によってレジストパターンを形成するにあたり、例えばスピンコート法等を用いて、従来公知の条件でレジストパターンを形成することができる。
また、工程（１）におけるウェットエッチング条件としても、特に限定されず、例えば、従来からシリコン基板のエッチングに用いられているＫＯＨ等のエッチング液を用いることができる。また、エッチング液の温度やエッチング時間等の各条件についても、従来公知の条件を何ら制限無く採用できる。

次に、工程（２）において、第１基板２におけるデバイス領域２２を除く位置に、少なくとも一以上の埋め込み配線７１を形成する。
具体的には、まず、第１基板２の上面２ａに、図視略の絶縁膜（酸化膜）を形成する。
次いで、上記の図視略の絶縁膜を形成した領域に、例えば、｛ＴｉＮ/ＡｌＳｉ/ＴｉＮ｝の積層構造、あるいは、ポリシリコンからなる埋め込み配線膜を、例えば、スパッタリング法や蒸着法（ＣＶＤ法）等の方法で成膜する。
次いで、フォトリソグラフィ法により、埋め込み配線７１を形成するための、図視略のレジストパターンを形成する。
次いで、上記の埋め込み配線膜をウェットエッチング又はドライエッチングすることにより、パターニングされた埋め込み配線７１を形成する。
次いで、第１基板２からレジストパターンを剥離する。

次いで、埋め込み配線７１上に、図視略の絶縁膜（酸化膜や窒化膜）を、例えば、蒸着法によって形成することにより、埋め込み配線７１を覆い込む。
その後、必要に応じて、埋め込み配線７１上に形成した図視略の絶縁膜を、例えば、ＣＭＰ法（化学機械研磨：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）等の方法で平坦化する。

次いで、後述の工程（４）において第１コンタクト９１ａ及び第２コンタクト９１ｂを設けるためのホールを形成する。
この際、まず、第１基板２の上面２ａにおける、上記のホールの形成予定位置（第１コンタクト９１ａに対応する位置）を除いた全面に、フォトリソグラフィ法によってレジストパターンを形成する。
次いで、第１基板２の上面２ａをウェットエッチング又はドライエッチングすることにより、埋め込み配線７１の両端に対応する位置に、第１コンタクト９１ａ及び第２コンタクト９１ｂを設けるためのホールを形成する。
次いで、第１基板２からレジストパターンを剥離する。

また、本実施形態の製造方法においては、上記の工程（１）及び工程（２）を実施するのと平行して、工程（３）において、基板材料、例えばシリコン基板の下面３ａをエッチングすることにより、凸部３１と、凸部３１に囲まれるように形成される凹状のキャビティ領域３２とを形成して第２基板を作製する。

即ち、工程（３）においては、まず、基板材料となるシリコン基板を準備する。
そして、シリコン基板の表面に、フォトリソグラフィ法により、凸部３１、及び、キャビティ領域３２をウェットエッチングで形成するための図視略のレジストパターンを形成する。

次いで、シリコン基板の表面をウェットエッチングすることにより、図３（ａ）に示すように、凸部３１を形成するとともに、凸部３１に囲まれたキャビティ領域３２を形成する。本実施形態の製造方法で得られるパッケージ１は、上記のキャビティ領域３２に対応する領域がキャビティＣとなる。
その後、第２基板３から図視略のレジストパターンを剥離する。

工程（３）においても、工程（１）と同様、フォトリソグラフィ法によってレジストパターンを形成するにあたり、例えばスピンコート法等を用いて、従来公知の条件でレジストパターンを形成することができる。また、工程（３）におけるウェットエッチング条件としても、工程（１）と同様、例えば、従来からシリコン基板のエッチングに用いられているＫＯＨ等のエッチング液を用いることができ、エッチング液の温度やエッチング時間等の各条件についても、従来公知の条件を何ら制限無く採用できる。

さらに、本実施形態で説明する例においては、図３（ｂ），（ｃ）（図１，２も参照）に示すように、工程（３）において、さらに、基板材料の表面を、例えば、サンドブラスト等の方法で加工することにより、貫通部３３を形成する。これと同時に、工程（３）においては、詳細な図示は省略するが、後述の工程（８）の後にダイシング加工を行う際の目印となる、平面視で複数の矩形状の領域に区画されたダイシングラインを形成することができる（図４（ｂ）中のダイシングラインＬを参照）。

このように、第２基板３に貫通部３３及び図視略のダイシングラインを形成するにあたっては、まず、基板材料（シリコン基板：第２基板３）の表面にドライフィルムレジストを塗布した後、フォトリソグラフィ法によってパターン化することにより、貫通部３３及びダイシングラインをブラスト加工で形成するためのレジストパターンを形成する。次いで、基板材料に対し、図視略のブラスト加工装置によってブラスト加工により、貫通部３３及びダイシングラインを形成する。

ここで、図４（ｃ）に示すように、貫通部３３は第２基板３を貫通するように形成される一方、ダイシングラインは、図示を省略するが、断面円弧状で凹むように、非貫通のラインとして形成される。本実施形態の製造方法では、貫通部３３及びダイシングラインを、ブラスト加工によって同時に形成するため、例えば、図視略のレジストパターンにおける露出領域のサイズを最適化することにより、貫通部３３と凹状のダイシングラインを同時に形成することができる。即ち、レジストパターンにおける貫通部３３の形成予定領域に対応する位置を比較的大きな露出領域とする一方、ダイシングラインの形成予定領域に対応する位置を幅の狭いライン状の露出領域として形成する。これにより、貫通部３３の形成予定領域においては、砥粒が基板材料（シリコン基板：第２基板３）の厚さ方向で奥深く入り込むため、貫通部３３が第２基板３を貫通するように形成される。一方、ダイシングラインの形成予定領域においては、砥粒が基板材料の厚さ方向で浅い位置までしか入り込まないため、ダイシングラインは第２基板３を貫通することなく凹状に形成される。

また、工程（３）において、ブラスト加工によって貫通部３３を形成するにあたっては、上記のようなレジストパターンの露出領域のサイズを最適化する方法に加え、例えば、図視略のブラスト加工装置の設定により、このブラスト加工装置及び研磨剤から決定されるアスペクト比に基づき、ダイシングラインの幅寸法が、基板材料を貫通可能な幅寸法よりも狭い幅寸法となるように調整する方法を採用できる。これにより、第２基板３を貫通するように貫通部３３を形成できる一方、ダイシングラインを、断面円弧状とされた非貫通の凹状のラインとして形成できる。この場合、基板材料における貫通部３３の形成予定領域においては、基板材料の表面に対して側壁の角度が概ね７０～７５°程度とされた貫通部３３が形成される。一方、基板材料におけるダイシングラインの形成予定領域においては、断面円弧状である凹状のダイシングラインが形成される。

上記のブラスト加工によって形成されるダイシングラインの幅寸法としては、特に限定されず、後述のダイシングによるチップ化の工程における位置合わせや加工性を考慮して適宜決定すればよく、例えば、５０～２００μｍ程度とすることができる。
また、ブラスト加工で用いる砥粒としても、特に限定されないが、本実施形態で製造するパッケージがチップサイズであることや、ダイシングラインが微細なラインであること等も考慮し、例えば、６００～１２００番程度のものを用いることができる。

次に、工程（４）において、第１基板２の上面２ａ側に、埋め込み配線７１の一端側に電気的に接続される第１コンタクト９１ａを形成するとともに、埋め込み配線７１の他端側に電気的に接続される第２コンタクト９１ｂを形成し、さらに、第１コンタクトに接続する電極８１を形成する（図４（ａ）を参照）。
また、工程（５）において、第１基板２と第２基板３とを重ね合わせたときに、第１基板２の上面２ａの凸部３１に対応する位置において、平面視で、キャビティ領域３２によって確保されるキャビティＣに向けて凸部３１よりも突出し、且つ、第２コンタクト９１ｂに接する位置で、一以上の接続部５５を設けながら第１金属接合膜５１を形成する。

本実施形態の製造方法においては、上記の工程（４）及び工程（５）を、それぞれ個別に連続して実施してもよいし、あるいは、これら工程（４）及び工程（５）を同時に実施してもよい。

工程（４）及び工程（５）を実施するにあたっては、まず、デバイス領域２２が形成された第１基板２の上面２ａに、スプレーコート法等のフォトリソグラフィ法により、第１金属接合膜５１、第１コンタクト９１ａ、第２コンタクト９１ｂ及び電極８１を形成するための、図視略のレジストパターンを形成する。この際、第１基板２の上面２ａにおける、第２基板３の凸部３１に対応する位置、第１コンタクト９１ａ及び第２コンタクト９１ｂを形成するためのホールの位置、並びに、電極８１の形成予定位置（第１コンタクト９１ａに対応する位置）を除いた全面にレジストパターンを形成する。

工程（４）においては、図４（ａ）中に示すように、第１基板２の上面２ａ側に、スパッタリング法、蒸着法又はめっき法等の方法によって導電性材料を積層することにより、第１コンタクト９１ａ及び第２コンタクト９１ｂを、それぞれ埋め込み配線７１の両端側に接続するように形成する。さらに、第１コンタクト９１ａに対して接続するように、電極８１を形成する。

次に、工程（５）として、第１基板２の上面２ａにおける、第２基板３の下面３ａに設けた凸部３１に対応する位置で、第１金属接合膜５１を形成する。本実施形態の工程（５）では、第１基板２の上面２ａの凸部３１に対応する位置において、平面視で、キャビティ領域３２によって確保されるキャビティＣに向けて凸部３１よりも突出し、且つ、第２コンタクト９１ｂに接する位置で接続部５５を設けながら第１金属接合膜５１を形成する。

より具体的には、材料及び積層順を適宜選択することにより、上述したような｛Ａｕ／Ｔａ｝構造、又は、｛Ａｌ／Ｗ｝構造の薄膜からなり、且つ、接続部５５を有する第１金属接合膜５１を形成する。
この際、第２基板３側に形成される第２金属接合膜５２が｛Ａｕ／Ｔａ｝構造である場合には、第１金属接合膜５１も同様の材料から形成する。この場合には、第１金属接合膜５１のＡｕ層（第１接合層５１ｂ）と第２金属接合膜５２のＡｕ層（第２接合層５２ｂ）とが接合するように、各層の積層順を調整する。
同様に、第２金属接合膜５２が｛Ａｌ／Ｗ｝構造からなる場合には、第１金属接合膜５１も同様の材料から形成する。この場合には、第１金属接合膜５１のＡｌ層（第１接合層５１ｂ）と第２金属接合膜５２のＡｌ層（第２接合層５２ｂ）とが接合するように、各層の積層順を調整する。
その後、第１基板２の上面２ａから図視略のレジストパターンを剥離する。

ここで、工程（４）を単独で行う場合には、第１コンタクト９１ａ及び第２コンタクト９１ｂを、例えば、タングステン（Ｗ）を用いて、スパッタリング法や蒸着法等の方法により、上記方法で形成したホール内に埋め込むように形成する。また、電極８１については、この電極８１の形成予定位置に、ＴｉＮ及びＡｌＳｉを、スパッタリング法等の方法で順次積層することで形成することができる。

一方、本実施形態で説明するように、工程（４）及び工程（５）を同時に実施する場合、即ち、埋め込み配線７１、第１コンタクト９１ａ及び第２コンタクト９１ｂ、並びに電極８１を、第１金属接合膜５１と同じ工程で同時に形成する場合には、全ての形成箇所に第１金属接合膜５１と同じ材料を用い、例えば、スパッタリング法、蒸着法又はめっき法等によって形成することができる。この場合、第１コンタクト９１ａ及び第２コンタクト９１ｂ、並びに、電極８１は、第１金属接合膜５１と同様の積層構造、即ち、｛Ａｕ／Ｔａ｝構造、又は、｛Ａｌ／ＴｉＮ｝構造を有するものとなる。

次に、工程（６）においては、第２基板３に形成された凸部３１の先端を覆うように第２金属接合膜５２を形成する。
具体的には、まず、工程（３）で得られた第２基板３の下面３ａ側に、スプレーコート法等のフォトリソグラフィ法により、第２金属接合膜５２を形成するための、図視略のレジストパターンを形成する。この際、第２基板３の下面３ａにおける、凸部３１の部分を除いた全面にレジストパターンを形成する。

次いで、例えば、スパッタリング法、蒸着法又はめっき法等の方法により、図３（ｂ）に示すように、凸部３１の先端に、第２下地層５２ａと第２接合層５２ｂとが積層されてなる第２金属接合膜５２を形成する。
この際、材料及び積層順を適宜選択することにより、上述したような｛Ａｕ／Ｔａ｝構造、又は、｛Ａｌ／Ｗ｝構造の薄膜からなる第２金属接合膜５２を形成することができる。
その後、第２基板３の下面３ａから図視略のレジストパターンを剥離する。

ここで、上述したように、第１金属接合膜５１及び第２金属接合膜５２の材料は、上記材料には限定されず、例えば、第１金属接合膜５１の第１接合層５１ｂ、及び、第２金属接合膜５２の第２接合層５２ｂとしてＡｕを用いた場合には、第１下地層５１ａ、及び、第２下地層５２ａとして、Ｔａに代えてＴｉを用いることも可能である。また、第１金属接合膜５１の第１接合層５１ｂ、及び、第２金属接合膜５２の第２接合層５２ｂとしてＡｌを用いた場合には、第１下地層５１ａ、及び、第２下地層５２ａとして、Ｗに代えてＴｉＮを用いることも可能である。

次に、工程（７）において、第１基板２の上面２ａに形成された凹状のデバイス領域２２に、素子４を配置する（図４（ａ）等を参照）。

次に、工程（８）において、図４（ｂ）に示すように、第１基板２と第２基板３との間に素子４が配置されるように第１基板２と第２基板３とを重ね合わせ互いに加圧し、第１基板２と第２基板３とを接合する。即ち、第１金属接合膜５１と第２金属接合膜５２とを拡散接合させながら、第１金属接合膜５１に設けられた接続部５０がキャビティＣに向けて突出した状態で接合体５０を形成し、第１基板２と第２基板３とを接合する。
また、本実施形態で説明する工程（７）においては、電極８１に通電して第１金属接合膜５１に電流を印加することにより、第１金属接合膜５１と第２金属接合膜５２とを加熱しながら拡散接合させる。

具体的には、まず、図４（ｂ）に示すように、第１金属接合膜５１と第２金属接合膜５２とを突き合わせるように、第１基板２と第２基板３とを重ね合わせる。
次いで、第１基板２と第２基板３とを互いに加圧することにより、第１金属接合膜５１と第２金属接合膜５２との間に金属拡散接合を発現させ、これらの部分を接合する。
この際、第１金属接合膜５１における接続部５５以外の部分が、第２金属接合膜５２との間で金属拡散接合する一方、接続部５５の部分は、第２基板３の凸部３１による加圧を受けることなく、ほぼそのままの形状で残存する。

上記の拡散接合を行う際の条件、即ち、パッケージ１のキャビティＣを封止する条件としては、特に限定されないが、例えば、第１基板２側の第１金属接合膜５１、並びに、第２基板３側の第２金属接合膜５２が｛Ａｕ（第１接合層５１ｂ、又は、第２接合層５２ｂ）／Ｔａ（第１下地層５１ａ、第２下地層５２ａ）｝の層構造である場合には、例えば、温度条件を２００～３００℃の範囲とし、加圧力を４５０～９００ｋＰａの範囲とすることが好ましい。

一方、第１金属接合膜５１、並びに、第２金属接合膜５２が｛Ａｌ（第１接合層５１ｂ、又は、第２接合層５２ｂ）／Ｗ（第１下地層５１ａ、又は、第２下地層５２ａ）｝の層構造である場合には、例えば、温度条件を３００～３５０℃の範囲とし、加圧力を２７～６０ＭＰａの範囲とすることが好ましい。

上述したように、本実施形態では、工程（８）において、電極８１に通電することで第１金属接合膜５１に電流を印加する。即ち、工程（８）では、第２コンタクト９１ｂに接するように配置された、第１下地層５１ａを含む第１金属接合膜５１を通電・加熱することにより、第１金属接合膜５１と第２金属接合膜５２とを加熱しながら拡散接合させる。
この際、第１金属接合膜５１に印加する電流としては、上記の温度条件、即ち、第１金属接合膜５１及び第２金属接合膜５２が｛Ａｕ／Ｔａ｝の層構造である場合には２００～３００℃、層構造が｛Ａｌ／Ｗ｝である場合には３００～３５０℃の範囲の加熱温度となるように、その電圧値及び電流値を調整することが好ましい。

また、上述したように、第１基板２と第２基板３とを接合する際の、接合体５０によるキャビティＣに対する封止幅（接合幅）、即ち、凸部３１に対応して平面視矩形状に形成された接合体５０の最大幅としても特に限定されない。一方、この部分の接合性を高め、キャビティＣの封止気密性をより高めること等を考慮すると、上記の封止幅（最大幅）は、第１下地層５１ａ及び第２下地層５２ａをＴａとし、第１接合層５１ｂ及び第２接合層５２ｂをＡｕとした場合には、例えば、０．０８～０．３０ｍｍとすることが好ましい。また、第１下地層５１ａ及び第２下地層５２ａをＷ、第１接合層５１ｂ及び第２接合層５２ｂをＡｌとした場合には、例えば、０．０３～０．１ｍｍの幅とすることが好ましい。

そして、本実施形態では、上記の工程（８）の後、図４（ｃ）に示すように、ダイシングラインＬに沿って、第２基板３において対向する一対の縁部をダイシングすることにより、チップ単位に分割する。
以上の各工程により、本実施形態のパッケージ１を製造することができる。
なお、上記の各工程は、可能な範囲で、その工程順を変更したり、あるいは、同じ工程として行ったりすることも可能である。

本実施形態の製造方法においては、上記のように、工程（５）において、第１基板２の上面２ａの凸部３１に対応する位置において、キャビティＣに向けて凸部３１よりも突出し、且つ、第２コンタクト９１ｂに接する位置で接続部５５を設けながら第１金属接合膜５１を形成したうえで、工程（８）において、第１基板２と第２基板３とを重ね合わせて互いに加圧し、第１金属接合膜５１と第２金属接合膜５２とを拡散接合させて接合体５０を形成して、第１基板２と第２基板３とを接合する方法を採用している。このように、接合体５０を通電加熱するための接続部５５を、接合体５０を構成する接合膜パターンの一部として、同じ工程で形成する方法を採用することで、簡便な工程で、接合体５０を構成する第１金属接合膜５１が、第２コンタクト９１ｂ、埋め込み配線７１、及び第１コンタクト９１ａを介して電極８１と電気的に接続した構成のパッケージ１を製造することができる。

なお、本実施形態では、工程（５）において、第１金属接合膜５１の長さ方向における少なくとも一部の封止幅が、工程（６）で形成する第２金属接合膜５２の封止幅よりも大きくなるように形成する方法、即ち、第１金属接合膜５１における接続部５５の箇所を、第２金属接合膜５２の封止幅よりも大きく形成する方法を採用できる。これにより、工程（８）において第１基板２と第２基板３とを重ね合わせて加圧したときに、凸部３１による圧力が接続部５５に加わりにくく、接続部５５が損傷するのを防止できる効果がより確実に得られる。

また、本実施形態では、工程（４）及び工程（６）において、第１基板２に設けられる第２コンタクト９１ｂが、第２基板３側に設けられる第２金属接合膜５２に対して、平面視で重ならない位置で配置されるように、第２コンタクト９１ｂ又は第２金属接合膜５２を形成する方法を採用できる。これにより、工程（８）において第１基板と第２基板とを重ね合わせて加圧したときに、凸部３１による圧力が第２コンタクト９１ｂに加わりにくく、第２コンタクト９１ｂを含む通電経路が損傷するのを確実に防止できるので、接合体５０に対して確実に通電することが可能になる。

また、工程（８）において、第２金属接合膜５２と第１金属接合膜５１とを拡散接合させて接合体５０を形成することで、これら各接合膜間の接合状態が良好となり、また、第１基板２及び第２基板３における加工精度に起因する凹凸等を吸収させながら各基板を接合できる。さらに、素子４及びその周辺のセンサ部に熱ストレスを与えることなく、且つ、接合体に加わる熱応力を低減しながら、基板への金属拡散現象が生じることなく各基板を接合できるので、高い封止気密性が得られるとともに、内部における電気的特性も良好になり、歩留まりも高められる。

さらに、工程（４）において、素子４の検出信号を外部へ送出するための配線構成、即ち、第１コンタクト９１ａ、第２コンタクト９１ｂ、及び電極８１に同じ材料を採用した場合には、これらを同一のプロセスで形成することができるので、優れた生産性が得られるとともに製造コストの低減が可能となる。さらに、接続部５５を、第１金属接合膜５１のパターンの一部を利用して形成するので、新たな工程を追加することなく、第１金属接合膜５１と同一のプロセスで形成できる。
従って、接合品質及び素子特性に優れたパッケージ１を、簡便な工程で生産性良く低コストで製造することが可能となる。

また、本実施形態の製造方法においては、第１金属接合膜５１と第２金属接合膜５２とを、通電・加熱しながら拡散接合させることで、これら各接合膜間の接合状態がさらに良好となるので、さらに高い封止気密性が得られるとともに、内部における電気的特性も良好になり、歩留まりもさらに高められる。

また、第１基板２に、第１コンタクト９１ａ、第２コンタクト９１ｂ、電極８１、及び第１金属接合膜５１を同時に形成する方法を採用した場合には、導電箇所を１回のプロセスで形成できるので、工程を簡略化できる。これにより、接合品質及び素子特性に優れたパッケージ１を、さらに簡便な工程で生産性良く低コストで製造することが可能となる。

また、本実施形態においては、第１基板２及び第２基板３に、加工性に優れるシリコン基板を用いることで、下流側の工程である工程（８）で第１基板２と第２基板３とを接合する際の内部応力が低減されるとともに、エッチング処理による加工精度が向上するので、素子特性にさらに優れたパッケージ１を製造することが可能になる。

さらに、本実施形態では、上記の各工程によって得られるパッケージ構造に対し、工程（７）において、素子４として赤外線検出素子をデバイス領域に配置する方法なので、キャビティＣ内における高い真空度を有し、低コストであるとともに素子特性及び信頼性に優れたパッケージ１からなる赤外線センサを製造することが可能になる。

［作用効果］
以上説明したように、本実施形態のパッケージ１によれば、上記構成を備えることにより、接合体５０が、この接合体５０に設けられる接続部５５、第２コンタクト９１ｂ、埋め込み配線７１、第１コンタクト９１ａを介して、電極８１と電気的に接続されていることで、接合体５０に対して電極８１から電流を印加して加熱することが可能になる。これにより、各々の金属接合膜間を効果的に拡散接合することができるので、素子４及びその周辺のセンサ部に熱ストレスが加わるのを抑制し、特性が低下するのを防止できる。
また、ウエハ全体を加熱することなく、チップ単位で接合体５０に通電・加熱できるので、ウエハの線膨張係数に起因する応力が生じず、また、接合体に熱応力が加わるのを抑制でき、接合品質の低下を防止できることから、例えば、低コスト化や、ウエハ当たりのチップ取得個数の増加を目的として、大口径のウエハを使用することも可能になる。
さらに、接続部５５が、第２基板３の凸部３１よりもキャビティＣ側にずれて配置されているので、第１基板２と第２基板３とを互いに加圧したときに、凸部３１による圧力が接続部５５に加わりにくいことから、製造時に接続部５５が損傷することがなく、接合体５０に対して確実に通電できる。
従って、接合品質及び素子特性に優れたパッケージ１を、簡便な構成且つ低コストで実現できる。

また、本発明のパッケージの製造方法によれば、上記方法を採用することにより、簡便な工程で、接合体５０を構成する第１金属接合膜５１が、第２コンタクト９１ｂ、埋め込み配線７１、及び第１コンタクト９１ａを介して電極８１と電気的に接続した構成のパッケージ１を製造することができる。このように、第２金属接合膜５２と第１金属接合膜５１とを拡散接合させて接合体５０を形成することで、これら各接合膜間の接合状態が良好となり、また、第１基板２及び第２基板３における加工精度に起因する凹凸等を吸収させながら各基板を接合できる。また、素子４及びその周辺のセンサ部に熱ストレスを与えることなく、且つ、接合体に加わる熱応力を低減しながら、基板への金属拡散現象が生じることなく各基板を接合できるので、高い封止気密性が得られるとともに、内部における電気的特性も良好になり、歩留まりも高められる。
また、埋め込み配線７１、第１コンタクト９１ａ、第２コンタクト９１ｂ、及び電極８１に同じ材料を採用した場合には、これらを同一のプロセスで形成することができ、優れた生産性が得られるとともに製造コストの低減が可能となる。さらに、接続部５５を、第１金属接合膜５１のパターンの一部を利用して形成するので、新たな工程を追加することなく、第１金属接合膜５１と同一のプロセスで形成できる。
従って、接合品質及び素子特性に優れたパッケージ１を、簡便な工程で生産性良く低コストで製造することが可能となる。

本発明のパッケージは、上述したように、基板間を金属拡散接合によって気密封止する構造において、センサ素子等のデバイスに熱ストレスを与えることなく、また、接合体に加わる熱応力を低減でき、接合品質及び素子特性に優れるとともに、簡便な工程によって生産性良く低コストで得られるものである。従って、本発明のパッケージは、信頼性の高い各種検出精度が要求される電子機器等における用途、例えば、携帯端末、スマートフォン、センサネットワーク・デバイス、モノのインターネット（ＩｏＴ）技術等において非常に好適である。

１…パッケージ
２…第１基板
２ａ…上面
２ｂ…下面
２２…デバイス領域
３…第２基板
３ａ…下面
３ｂ…上面
３１…凸部
３２…キャビティ領域
３３…貫通部
４…素子
５０…接合体
５１…第１金属接合膜
５１ａ…第１下地層
５１ｂ…第１接合層
５２…第２金属接合膜
５２ａ…第２下地層
５２ｂ…第２接合層
５５…接続部
７１…埋め込み配線
８１…電極
９１ａ…第１コンタクト
９１ｂ…第２コンタクト
Ｃ…キャビティ（封止空間・減圧空間）
Ｌ…ダイシングライン

Claims (12)

1. 第１基板と、
   前記第１基板の上面側に設けられる素子と、
   前記第１基板の上面側に前記素子を覆った状態で接合され、前記第１基板側に配置される下面側に、前記第１基板の上面側に接合体を介して接合される凸部と、平面視で前記凸部に囲まれるように形成され、前記素子上に封止空間を確保するための凹状のキャビティ領域と、を有する第２基板と、
   前記第１基板内に埋設され、前記素子に電気的に接続される一以上の埋め込み配線と、
   前記第１基板上において、対向して配置される前記第２基板よりも平面視で外側に設けられ、前記埋め込み配線と第１コンタクトを介して電気的に接続される電極と、を備え、
   前記接合体は、該接合体の一部が、平面視で、前記キャビティ領域によって確保される前記封止空間に向けて突出するように設けられる、一以上の接続部を有しているとともに、前記接続部が前記埋め込み配線と第２コンタクトを介して電気的に接続されており、
   前記接合体が、前記第２コンタクト、前記埋め込み配線、及び前記第１コンタクトを介して、前記電極と電気的に接続されており、
   前記接合体は、前記第２基板における前記凸部の先端を覆うように設けられる第２金属接合膜と、前記第１基板と前記第２基板とを重ね合わせたときに、前記第１基板における、前記凸部に対応する位置に設けられる第１金属接合膜とを含み、
   前記接合体は、前記第２金属接合膜と前記第１金属接合膜とが拡散接合されてなることを特徴とするパッケージ。
2. 前記接合体は、前記第１金属接合膜の長さ方向における少なくとも一部の封止幅が、前記第２金属接合膜の封止幅よりも大きいことを特徴とする請求項１に記載のパッケージ。
3. 前記第１基板に設けられる前記第２コンタクトは、前記第２基板側に設けられる前記第２金属接合膜に対して、平面視で重ならない位置で配置されていることを特徴とする請求項１又は請求項２に記載のパッケージ。
4. 前記第１基板及び前記第２基板がシリコン基板からなることを特徴とする請求項１～請求項３の何れか一項に記載のパッケージ。
5. 前記素子が赤外線検出素子であり、且つ、前記第２基板が赤外線を透過可能とされていることを特徴とする請求項１～請求項４の何れか一項に記載のパッケージ。
6. 少なくとも、
   基板材料の表面をエッチングすることにより、素子を収容する凹状のデバイス領域を形成して第１基板を得る工程（１）と、
   前記第１基板における前記デバイス領域を除く位置に、少なくとも一以上の埋め込み配線を形成する工程（２）と、
   基板材料の表面をエッチングすることにより、前記第１基板の上面側に接合体を介して接合される凸部と、平面視で前記凸部に囲まれるように形成され、前記素子上に封止空間を確保するための凹状のキャビティ領域と、を形成して第２基板を得る工程（３）と、
   前記第１基板の上面側に、前記埋め込み配線の一端側に電気的に接続される第１コンタクトを形成するとともに、前記埋め込み配線の他端側に電気的に接続される第２コンタクトを形成し、さらに、前記第１コンタクトに接続する電極を形成する工程（４）と、
   前記第１基板と前記第２基板とを重ね合わせたときに、前記第１基板の上面の前記凸部に対応する位置において、平面視で、前記キャビティ領域によって確保される前記封止空間に向けて突出し、且つ、前記第２コンタクトに接する位置で一以上の接続部を設けながら、第１金属接合膜を形成する工程（５）と、
   前記第２基板に形成された前記凸部の先端を覆うように第２金属接合膜を形成する工程（６）と、
   前記第１基板に形成された前記デバイス領域に前記素子を配置する工程（７）と、
   前記第１基板と前記第２基板との間に前記素子が配置されるように前記第１基板と前記第２基板とを重ね合わせて互いに加圧し、前記第１金属接合膜と前記第２金属接合膜とを拡散接合させながら、前記第１金属接合膜に設けられた前記接続部が前記封止空間に向けて突出した状態で前記接合体を形成して、前記第１基板と前記第２基板とを接合する工程（８）と、
   を備えることを特徴とするパッケージの製造方法。
7. 前記工程（８）は、前記電極に通電して前記第１金属接合膜に電流を印加することにより、前記第１金属接合膜と前記第２金属接合膜とを加熱しながら拡散接合させることで前記接合体を形成することを特徴とする請求項６に記載のパッケージの製造方法。
8. 前記工程（５）は、前記第１金属接合膜を、該第１金属接合膜の長さ方向における少なくとも一部の封止幅が、前記工程（６）で形成する前記第２金属接合膜の封止幅よりも大きくなるように形成することを特徴とする請求項６又は請求項７に記載のパッケージの製造方法。
9. 前記工程（４）及び前記工程（６）は、前記第１基板に設けられる前記第２コンタクトが、前記第２基板側に設けられる前記第２金属接合膜に対して、平面視で重ならない位置で配置されるように、前記第２コンタクト又は前記第２金属接合膜を形成することを特徴とする請求項６～請求項８の何れか一項に記載のパッケージの製造方法。
10. 前記工程（４）及び前記工程（５）を同時に行うことにより、前記第１基板に、前記第１コンタクト、前記第２コンタクト、前記電極、及び前記第１金属接合膜を同時に形成することを特徴とする請求項６～請求項９の何れか一項に記載のパッケージの製造方法。
11. 前記工程（１）及び前記工程（３）は、前記基板材料としてシリコン基板を用いることを特徴とする請求項６～請求項１０の何れか一項に記載のパッケージの製造方法。
12. 前記工程（７）は、前記素子として、赤外線検出素子を、前記第１基板に形成された前記デバイス領域に配置することを特徴とする請求項６～請求項１１の何れか一項に記載のパッケージの製造方法。

Images