JP2020120195A - Mems発振器 - Google Patents
Mems発振器 Download PDFInfo
- Publication number
- JP2020120195A JP2020120195A JP2019007954A JP2019007954A JP2020120195A JP 2020120195 A JP2020120195 A JP 2020120195A JP 2019007954 A JP2019007954 A JP 2019007954A JP 2019007954 A JP2019007954 A JP 2019007954A JP 2020120195 A JP2020120195 A JP 2020120195A
- Authority
- JP
- Japan
- Prior art keywords
- mems
- film substrate
- integrated circuit
- base
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
- H01L2224/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Abstract
【課題】MEMS素子に作用する応力の影響を可及的に低減したMEMS発振器を提供する。【解決手段】パッケージ5の内部に、発振回路を含むICチップ4、MEMS共振子を含むMEMS素子2、及び、可撓性を有し、かつ、少なくともICチップ4とMEMS素子2とを電気的に接続するフィルム基板3が、気密に封止されている。【選択図】図1
Description
本発明は、MEMS共振子を備えたMEMS発振器に関する。
近年、MEMS(Micro Electro-Mechanical Systems:微小電気機械システム)技術を用いたMEMSデバイスの開発が広く行われている。MEMS技術とは、シリコンなどの半導体製造プロセス等における技術を応用して種々の機械要素の小型化を実現する技術であり、マイクロマシンと呼ばれる場合もある。
このようなMEMS技術を用いて製造されるMEMSデバイスとして、例えば、特許文献1には、MEMS技術を用いて製作されたセンサチップと、ICチップとを樹脂でパッケージしたデバイスが開示されている。この特許文献1では、その図4に記載されているように、センサチップがフリップチップボンディングされたICチップを、リードフレームに組み付け、センサチップ及びICチップの全体を樹脂モールドしている。
上記特許文献1のMEMSデバイスでは、MEMS技術を用いて製作されたMEMS素子であるセンサチップは、ICチップ上に直接実装されている。
このため、当該MEMSデバイスが実装される回路基板からの外部応力等が、ICチップを介してMEMS素子であるセンサチップに加わることになる。特に高精度が要求される用途では、ICチップからMEMS素子に作用する応力の影響を無視できなくなる。
例えば、MEMS素子が、MEMS発振器を構成するMEMS共振子(MEMSレゾネータ)である場合には、上記の応力が、例えばMEMS共振子に歪みを生じさせ、発振振周波数が温度に対して変化する、いわゆる周波数温度特性の本来の特性からの変動や、温度に対する周波数ヒステリシス特性が悪化する等の現象が生じてしまう。
本発明は、上記のような点に鑑みて為されたものであって、MEMS素子に作用する応力の影響を可及的に低減したMEMS発振器を提供することを目的とする。
本発明では、上記目的を達成するために、次のように構成している。
すなわち、本発明のMEMS発振器は、パッケージの内部に、発振回路を含む集積回路素子、MEMS共振子を含むMEMS素子、及び、可撓性を有し、かつ、少なくとも前記集積回路素子と前記MEMS素子とを電気的に接続するフィルム基板が、気密に封止されている。
本発明のMEMS発振器によれば、発振回路を含む集積回路素子と、MEMS共振子を含むMEMS素子は、可撓性を有するフィルム基板を介して電気的に接続されているので、ICチップ等の集積回路素子に、MEMS素子を直接実装する必要がない。したがって、集積回路素子からの応力が、直接MEMS素子に加わらず、集積回路素子からの応力が、可撓性を有するフィルム基板によって緩和され、低減される。これによって、MEMS素子が集積回路素子からの応力を受けて歪むといったことがなく、MEMS発振器の周波数温度特性の変動や、温度に対する周波数ヒステリシス特性を改善することができる。
前記フィルム基板は、前記集積回路素子と前記MEMS素子との間に配置されているのが好ましい。
上記構成によれば、集積回路素子とMEMS素子との間には、可撓性を有するフィルム基板が介在しているので、集積回路素子からMEMS素子へ作用する応力が、フィルム基板の存在によって、緩和されることになる。
前記フィルム基板は、スリットによって折り曲げ可能に形成された複数の折曲片を有し、前記折曲片には、導電路が形成されており、折り曲げられた前記折曲片の前記導電路を介して、少なくとも前記集積回路素子と前記MEMS素子とが電気的に接続されている。
上記構成によれば、集積回路素子とMEMS素子とを、可撓性を有するフィルム基板の一部を折り曲げた折曲片を介して電気的に接続すればよく、したがって、前記折曲片を介して電気的に接続できる範囲内に、集積回路素子とMEMS素子とを離して配置することができ、集積回路素子からMEMS素子に加わる応力を、一層緩和することができる。
前記折曲片の前記導電路は、前記折曲片以外の部分へ延出し、前記導電路は、前記フィルム基板を厚み方向に貫通する貫通導電路を有してもよい。
上記構成によれば、導電路は、折り曲げられる折曲片以外の部分に延出しているので、この延出されている折り曲げられていない平坦な部分、すなわち、曲げ応力が作用していない平坦な部分で、MEMS素子と電気的に接続することができる。また、導電路は、貫通導電路によって、フィルム基板の表裏面を導通することができる。
折り曲げられた前記折曲片の前記導電路を介して、前記集積回路素子と、前記パッケージの内部の接続電極とを電気的に接続してもよい。
上記構成によれば、フィルム基板によって、集積回路素子とMEMS素子とを電気的に接続する一方、集積回路素子とパッケージ内部の接続電極とを電気的に接続することができる。
前記集積回路素子と前記パッケージの内部の接続電極とを、ワイヤーボンディングによって電気的に接続してもよい。
上記構成によれば、集積回路素子とパッケージの内部の接続電極とを、ワイヤーボンディングによって電気的に接続するので、フィルム基板に導電路を有する折曲片を形成し、該折曲片の導電路を介して電気的に接続する必要がなく、その分、フィルム基板の構成が簡素化されて、製造が容易となる。
前記MEMS素子と前記集積回路素子とを電気的に接続する前記折曲片を、前記フィルム基板の中央寄りに配置し、前記集積回路素子と前記パッケージの内部の前記接続電極とを電気的に接続する前記折曲片を、前記フィルム基板の外周寄りに配置してもよい。
上記構成によれば、MEMS素子をフィルム基板の中央寄りに配置できる一方、フィルム基板とパッケージとの接続箇所を、フィルム基板の外周寄りに配置することができるので、パッケージからの応力が、フィルム基板を介してMEMS素子に作用するのを抑制することができる。
前記MEMS素子は、前記フィルム基板の一方の面の平坦部に形成された導電路に電気的に接続されており、前記MEMS素子は、前記平坦部の前記導電路、及び、該導電路に連なる折り曲げられた前記折曲片の導電路を介して、前記フィルム基板の他方の面側に配置されている前記集積回路素子に電気的に接続してもよい。
上記構成によれば、MEMS素子を、フィルム基板の一方の面の曲げ応力が作用していない平坦部に実装する一方、平坦部の導電路及び折曲片の導電路を介して、フィルム基板の他方の面側に配置されている集積回路素子に電気的に接続することができ、MEMS素子と集積回路素子とを、フィルム基板を挟んで、離れた位置に配置することができる。これによって、集積回路素子からMEMS素子へ作用する応力を効果的に低減することができる。
前記パッケージは、凹部を有するベースと、該ベースの前記凹部を覆うように接合されるカバーとを有し、前記ベースと前記カバーとの間の収納凹部内に、
前記集積回路素子、前記MEMS素子、及び、前記フィルム基板が、気密に封止されており、前記ベースの前記凹部を囲む周壁部の上面に、前記フィルム基板の周縁部が支持されるようにしてもよい。
前記集積回路素子、前記MEMS素子、及び、前記フィルム基板が、気密に封止されており、前記ベースの前記凹部を囲む周壁部の上面に、前記フィルム基板の周縁部が支持されるようにしてもよい。
上記構成によれば、フィルム基板の周縁部を、ベースの凹部を囲む周壁部の上面に支持する、すなわち、フィルム基板を凹部内に収容させることなく、ベースの上面に支持するので、フィルム基板を、周壁部で囲まれた凹部内に収容させて支持する場合に比べて、フィルム基板のベースへの実装を容易に行うことができる。
前記ベースは、硬度が高く、耐熱性及び耐腐食性等に優れたセラミック材料からなるのが好ましい。
本発明によれば、発振回路を含む集積回路素子と、MEMS共振子を含むMEMS素子とは、可撓性を有するフィルム基板を介して電気的に接続されているので、集積回路素子に、MEMS素子を直接実装する必要がなく、集積回路素子からMEMS素子に作用する応力が、可撓性を有するフィルム基板によって緩和され、低減される。これによって、MEMS素子が集積回路素子からの応力を受けて歪むといったことがなく、MEMS発振器の周波数温度特性の変動や、温度に対する周波数ヒステリシス特性を改善することができる。
以下、本発明の実施形態を図面に基づいて詳細に説明する。
(実施形態1)
図1は、本発明の一実施形態に係るMEMS発振器の概略断面図であり、図2は、図1のMEMS発振器のリッドを外した状態の平面図である。
図1は、本発明の一実施形態に係るMEMS発振器の概略断面図であり、図2は、図1のMEMS発振器のリッドを外した状態の平面図である。
この実施形態のMEMS発振器1は、MEMS共振子(MEMSレゾネータ)を含むMEMS素子2と、MEMS素子2が実装された可撓性を有するフィルム基板3と、発振回路を含む集積回路素子としてのICチップ4と、これらを収納して気密に封止するパッケージ5とを備えている。
パッケージ5は、上部が開口した収納凹部6を有し、この収納凹部6内にMEMS素子2、フィルム基板3及びICチップ4を収納保持するベース7と、シールリング8を介してベース7に接合されて、収納凹部6を気密に封止するカバーとしてのリッド9とを備えている。
ベース7は、平面視略矩形であり、アルミナ等のセラミック材料からなり、セラミックグリーンシートを積層して上部が開口した凹状に一体焼成して構成されている。
ベース7の収納凹部6は、平面視略矩形であり、ベース7の内周壁には、収納凹部6の平面視矩形の底面6aよりも高い段部6bが設けられている。ベース7の左右の短辺寄りの段部6bの上面には、ICチップ4接続用の導体配線パターンからなる複数の接続電極10がそれぞれ形成されている。
ベース7の接続電極10は、ベース7の内部に形成された図示しない導体配線パターンによって、ベース7の外底面に形成された外部接続端子(図示せず)に接続されている。
このようにベース7の収納凹部6の内周壁には、底面6aより高い段部6bが形成されてベース7が厚くなっているので、段部が形成されていない構成に比べて、ベース7の剛性が高まる。これによって、当該MEMS発振器1が実装される回路基板からの外部応力を低減することができ、ベース7の収納凹部6に収納されているICチップ4及びMEMS素子2への外部応力を低減することができる。
MEMS素子2は、上記のMEMS技術を用いて製作された素子であり、Si共振子を含んでおり、可動部分が気密封止されている。この実施形態のMEMS素子2は、酸化膜上にシリコン単結晶層を形成した構造のシリコンウェーハであるSOI(Silicon on Insulator)ウェーハを用いて製作されたものである。このMEMS素子2は、ICチップ4の外形より小さい。
ICチップ4は、例えば、特定用途向け集積回路(ASIC)であり、MEMS素子2と共に、発振回路を構成する。このICチップ4には、必要に応じてPLL回路や温度補償回路等が内蔵される。このICチップ4は、平面視矩形である。ICチップ4は、その能動面(上面)とは反対側の非能動面(下面)が、ベース7の収納凹部6の底面6aに、接着剤によって接合されている。
ICチップ4の能動面には、その周縁部に、ベース7の上記接続電極10にそれぞれ接続するための複数の電極パッド(図示せず)が形成されている。また、ICチップ4の能動面の中央部には、MEMS素子2に接続するための電極パッド(図示せず)が形成されている。
リッド9は、例えばコバールなどの金属からなり、矩形の平板となっている。
このリッド9は、コバールなどからなる封止材としての矩形環状のシールリング8によって、ベース7の開口の周縁部にシーム溶接などで接合され、パッケージ5の内部に気密な空間が形成される。この接合は、窒素ガス等の不活性ガス雰囲気中または真空雰囲気中で行われ、パッケージ5の内部の空間は、窒素ガス等の不活性ガスが封入または真空とされる。このようにシールリング8を備えているので、シールリングのない構成に比べて、パッケージ5が変形しにくいものとなる。
なお、リッド9には、上記した金属以外に、セラミックス、樹脂、あるいはガラスなどを用いることができ、例えばガラス製のリッドを用いた場合には、低融点ガラスを接合材として用いるなど、リッドの材料に応じて適宜に接合材を選定し、ベース7とリッド9との接合を行うことができる。
この実施形態では、当該MEMS発振器1が実装される回路基板からの外部応力等が、パッケージ5のベース7及びICチップ4を介してMEMS素子2に加わるのを低減するために、次のように構成している。すなわち、MEMS素子2は、可撓性を有するフィルム基板3に実装され、このフィルム基板3を介してICチップ4に電気的に接続されている。この実施形態では、フィルム基板3は、MEMS素子2とICチップ4とを電気的に接続すると共に、ICチップ4とベース7の接続電極10とを電気的に接続する。
フィルム基板3は、図3の平面図に示されるように、平面視矩形の可撓性を有するフィルム状の基板であり、例えば、ポリイミド樹脂フィルムに、配線パターンが形成されて構成されている。なお、フィルム基板3の材料はポリイミド樹脂以外であってもよい。
フィルム基板3は、その表裏両面に、導電路としての配線パターンがそれぞれ形成された複数の第1,第2配線部11,12を有している。
この実施形態のフィルム基板3は、6つの第1配線部11を有している。第1配線部11の配線パターンは、平面視矩形のフィルム基板3の中央部からフィルム基板3の一方(図3では上方)の長辺側へ略短辺方向に沿って延びる細い配線パターンである。第1配線部11の配線パターンの前記一方の長辺側の端部は、フィルム基板3の仮想線で示されるMEMS素子2の搭載領域まで延びている。これら6つの第1配線部11の内、3つの第1配線部11の配線パターンは、他の3つの第1配線部11の配線パターンに比べて、フィルム基板3の前記一方の長辺寄りに形成されており、前記長辺寄りの端部が斜め方向に延びている。他の3つの第1配線部11の配線パターンは、フィルム基板3の中央寄りに形成されており、前記中央寄りの端部が斜め方向に延びている。これら第1配線部11の配線パターンは、仮想線で示される搭載領域に搭載されるMEMS素子2とICチップ4とを電気的に接続するための配線パターンである。
平面視矩形のフィルム基板3は、一方(図3では左方)の短辺寄りに、4つの第2配線部12を有し、他方(図3では右方)の短辺寄りに、3つの第2配線部12を有している。
フィルム基板3の前記一方の短辺寄りの第2配線部12の配線パターンは、フィルム基板3の前記一方の短辺側から長辺方向に沿って中央へそれぞれ延びる配線パターンである。また、フィルム基板3の前記他方の短辺寄りの第2配線部12の配線パターンは、フィルム基板3の前記他方の短辺側から長辺方向に沿って中央へそれぞれ延びる配線パターンである。これら第2配線部12の配線パターンは、ICチップ4とベース7の接続電極10とを電気的に接続するための配線パターンである。
仮想線で示されるMEMS素子2の搭載領域内にある第1配線部11の端部は、搭載されるMEMS素子2の各電極パッドにそれぞれ対応する位置となっている。第1配線部11の中央寄りの部分には、図3の部分拡大図に示すように、その周囲に略U字状に切欠かれたスリット13がそれぞれ形成されており、このスリット13に沿ってフィルム基板3から切り離すように折り曲げることが可能な折曲片11aとなっている。第1配線部11の折曲片11aの遊端部が、ICチップ4の中央寄りの電極パッドにそれぞれ対応する位置となっている。
第2配線部12の各短辺寄りの端部は、フィルム基板3がベース7に実装されたときに、ベース7の収納凹部6の段部6b上面の接続電極10にそれぞれ対応する位置となっている。第2配線部12の中央寄りの部分には、図3の部分拡大図に示すように、その周囲に略U字状に切欠かれたスリット14が形成されており、このスリット14に沿ってフィルム基板3から切り離すように折り曲げることが可能な折曲片12aとなっている。第2配線部12の折曲片12aの遊端部が、ICチップ4の周縁寄りの電極パッドにそれぞれ対応する位置となっている。
第1,第2配線部11,12の配線パターンの各端部は、円形に貫通されて、後述のように貫通導電部としての導電ビアを構成する。
この実施形態のMEMS発振器1では、MEMS素子2は、可撓性を有するフィルム基板3に実装されている。具体的には、MEMS素子2は、その下面の6つの電極パッドとフィルム基板3の6つの第1配線部11の配線パターンの一端部の上下に貫通する図示しない導電ビアとが、半田バンプによってフリップチップ接続されている。
フィルム基板3の第1配線部11の配線パターンの他端部は、スリット13に沿って折り曲げ可能な折曲片11aとなっており、下方へ折り曲げた状態で、ICチップ4の能動面(上面)の中央寄りの電極パッドに接続されている。具体的には、フィルム基板3の第1配線部11の配線パターンの他端部の上下に貫通する図2に示される第1導電ビア15と、ICチップ4の能動面の電極パッドとが、半田バンプによって接続されている。
フィルム基板3の第2配線部12の配線パターンの各短辺寄りの一端部は、ベース7の収納凹部6の段部6b上に形成された接続電極10に接続される。具体的には、フィルム基板3の第2配線部12の配線パターンの一端部の上下に貫通する図2に示される第2導電ビア16と、ベース7の接続電極10とが、半田バンプによって接続されている。
フィルム基板3の第2配線部12の配線パターンの他端部は、スリット14に沿って折り曲げ可能な折曲片12aとなっており、下方へ折り曲げた状態で、ICチップ4の能動面の周縁部の電極パッドに接続されている。具体的には、フィルム基板3の第2配線部12の配線パターンの他端部の上下に貫通する図2に示される第3導電ビア17と、ICチップ4の能動面の電極パッドとが、半田バンプによって接続されている。
フィルム基板3の表裏両面に形成された第1配線部11の配線パターンと、MEMS素子2またはICチップ4とを電気的に接続するための図示しない導電ビア及び第1導電ビア15、及び、フィルム基板3の表裏両面に形成された第2配線部12の配線パターンと、ベース7またはICチップ4とを電気的に接続するための第2,第3導電ビア16,17は、例えば、導電性ペーストを用いたビアである。
この実施形態では、フィルム基板3の表裏両面に形成された第1,第2配線部11,12の配線パターンが、導電ビアによって貫通接続されるので、MEMS素子2とICチップ4、及び、ベース7とICチップ4を、それぞれフィルム基板3の表面側及び裏面側の二つの配線経路で電気的に接続することができる。したがって、仮に、折曲片11a,12aの折り曲げ等に起因して、一方の配線経路が断線しても他方の配線経路で導通を確保することができる。
なお、フィルム基板3と、MEMS素子2、ICチップ4、あるいは、ベース7との接続は、半田バンプに限らず、Auバンプやメッキバンプなどであってもよい。
この実施形態のMEMS発振器1は、例えば、ICチップ4を、ベース7に接合し、MEMS素子2を、バンプを予め形成したフィルム基板3に実装する。次に、MEMS素子2を実装したフィルム基板3を、ICチップ4に接続し、フィルム基板3を、ベース7の接続電極10に接続することによって、製造される。
このように本実施形態のMEMS発振器1では、MEMS素子2をICチップ4に直接実装するのではなく、MEMS素子2を、可撓性を有するフィルム基板3に実装し、このフィルム基板3の第1配線部11の配線パターンを介してICチップ4と接続するので、MEMS素子2とICチップ4との間には、可撓性を有するフィルム基板3が介在することになる。
これによって、当該MEMS発振器1が実装される回路基板からの外部応力等がパッケージ5のベース7に加わった場合に、ベース7からMEMS素子2に作用する応力が、可撓性を有するフィルム基板3によって緩和されるので、MEMS素子2に作用するベース7からの応力を低減することができる。
特に、MEMS素子2は、第1配線部11の配線パターンの他端部の折曲片11aを折り曲げた状態でICチップ4に接続されるので、MEMS素子2は、ICチップ4から離間して配置されることになり、ICチップ4からMEMS素子2に作用する応力を一層低減することができる。
このようにICチップ4からMEMS素子2に作用する応力が低減されるので、MEMS素子2のMEMS共振子に歪みが生じるのを抑制することができ、MEMS発振器1の周波数温度特性の変動や、温度に対する周波数ヒステリシス特性を改善することができる。
また、可撓性を有する平面視矩形のフィルム基板3は、矩形の周辺部である各短辺寄りの第2配線部12の配線パターンの一端部でベース7の接続電極10に接続されるのに対して、MEMS素子2は、矩形の中央部である第1配線部11の配線パターンの一端部でフィルム基板3に実装される。すなわち、MEMS素子2は、フィルム基板3とベース7との接続位置から離れているので、ベース7からのMEMS素子2に作用する応力を、可撓性を有するフィルム基板3によって緩和することができる。
(実施形態2)
図4は、本発明の他の実施形態のMEMS発振器11の概略断面図であり、上述の実施形態に対応する部分には、対応する参照符号を付す。
図4は、本発明の他の実施形態のMEMS発振器11の概略断面図であり、上述の実施形態に対応する部分には、対応する参照符号を付す。
この実施形態のMEMS発振器11では、パッケージ51の収納凹部61の底面61aの周囲には、第1段部61bが形成され、この第1段部61bの周囲には、第2段部61cが形成されており、第1段部61bの上面に接続電極が形成されている。
上記実施形態では、ICチップ4とベース7の収納凹部6の段部6b上面の接続電極10とを、フィルム基板3の第2配線部12の折曲片12aを含む配線パターンによって接続している。
これに対して、この実施形態では、図5の平面図に示されるように、フィルム基板31には、MEMS素子2とICチップ41とを電気的に接続するための第1配線部11は形成されているが、ICチップ41とベース71の収納凹部61の第1段部61b上面の接続電極とを電気的に接続するための第2配線部12は形成されていない。
MEMS素子2とICチップ41とは、上記実施形態と同様に、フィルム基板31の第1配線部11の折曲片11aを含む配線パターンを介して電気的に接続されている。
一方、ICチップ41とベース71の収納凹部61の第1段部61b上の接続電極とは、ボンディングワイヤー18によってそれぞれ電気的に接続されている。ボンディングワイヤー18の素材としては、信頼性の観点からAuが好ましいが、Cuなどであってもよい。
フィルム基板31は、その周縁部が、接合材によってベース71の収納凹部61内の第2段部61cの上面に接合されて支持されている。
その他の構成は、上記実施形態と同様である。
この実施形態によれば、ICチップ41とベース71とを、ワイヤーボンディングによって接続するので、フィルム基板に、ICチップとベースとを接続するための配線パターン及び折曲片を形成し、折曲片を折り曲げた状態で、ICチップとベースとを接続する必要がなく、製造が容易である。
(実施形態3)
図6は、本発明の更に他の実施形態のMEMS発振器12の概略断面図であり、上述の実施形態に対応する部分には、対応する参照符号を付す。
図6は、本発明の更に他の実施形態のMEMS発振器12の概略断面図であり、上述の実施形態に対応する部分には、対応する参照符号を付す。
この実施形態のMEMS発振器12では、ベース72の上面の周縁部に、深絞り加工によって形成されたカバーとしてのキャップ92を接合して、収納凹部62を封止している。
MEMS素子2は、上記図4の実施形態と同様に、フィルム基板32の第1配線部11の折曲片11aを含む配線パターンを介してICチップ42に接続され、ICチップ42は、ボンディングワイヤー18によって、ベース72の収納凹部62の第1段部62b上面の接続電極に接続されている。また、フィルム基板32の周縁部は、ベース72の収納凹部62の第2段部62c上に接合されて支持されている。
その他の構成は、上記実施形態と同様である。
この実施形態では、フィルム基板32は、ベース72の上面に実装すればよく、窪んだ収納凹部内の段部の上面に実装する場合のように、収納凹部の周壁が邪魔になることがなく、フィルム基板32の実装が容易となる。
(その他の実施形態)
上記各実施形態は、適宜組合せてもよく、例えば、図6の実施形態3において、ボンディングワイヤー18によるICチップとベースとの接続に代えて、図1〜図3の実施形態1におけるフィルム基板3の第2配線部12よってICチップとベースとを接続してもよい。
上記各実施形態は、適宜組合せてもよく、例えば、図6の実施形態3において、ボンディングワイヤー18によるICチップとベースとの接続に代えて、図1〜図3の実施形態1におけるフィルム基板3の第2配線部12よってICチップとベースとを接続してもよい。
上記各実施形態では、MEMS素子は、その能動面を下面とし、フィルム基板にフリップチップ実装したが、本発明の他の実施形態として、MEMS素子の能動面を上面とし、MEMS素子とフィルム基板とをワイヤーボンディングしてもよい。
上記の各実施形態では、MEMS素子はフィルム基板の上面に実装したが、MEMS素子を、フィルム基板の下面に実装してもよい。
本発明の他の実施形態として、フィルム基板の両面に、MEMS素子及びICチップをそれぞれ実装してもよい。
上記実施形態1では、第1,第2配線部11,12の配線パターンは、フィルム基板3の表裏両面に形成したが、本発明の他の実施形態として、少なくともいずれか一方の配線部の配線パターンを、表面または裏面のみに形成してもよい。例えば、第2配線部12の配線パターンを、フィルム基板3の裏面のみに形成し、この裏面の配線パターンによって、ベース7の接続電極10とICチップ4の電極パッドとを接続してもよい。また、第1配線部11の配線パターンを、フィルム基板3の表面のみに形成すると共に、第1配線部11の折曲片11aの端部に導電ビアを設け、フィルム基板3の表面の配線パターン及び導電ビアを介して、MEMS素子2とICチップ4とを接続するようにしてもよい。
1,11 MEMS発振器
2 MEMS素子
4,41,42 ICチップ(集積回路素子)
5,51,52 パッケージ
6,61,62 収納凹部
6,61 ベース
7,71,72 リッド
11 第1配線部
11a 折曲片
12 第2配線部
12a 折曲片
2 MEMS素子
4,41,42 ICチップ(集積回路素子)
5,51,52 パッケージ
6,61,62 収納凹部
6,61 ベース
7,71,72 リッド
11 第1配線部
11a 折曲片
12 第2配線部
12a 折曲片
Claims (10)
- パッケージの内部に、発振回路を含む集積回路素子、MEMS共振子を含むMEMS素子、及び、可撓性を有し、かつ、少なくとも前記集積回路素子と前記MEMS素子とを電気的に接続するフィルム基板が、気密に封止されている、
ことを特徴とするMEMS発振器。 - 前記フィルム基板は、前記集積回路素子と前記MEMS素子との間に配置されている、
請求項1に記載のMEMS発振器。 - 前記フィルム基板は、スリットによって折り曲げ可能に形成された複数の折曲片を有し、前記折曲片には、導電路が形成されており、折り曲げられた前記折曲片の前記導電路を介して、少なくとも前記集積回路素子と前記MEMS素子とが電気的に接続されている、
請求項1または2に記載のMEMS発振器。 - 前記折曲片の前記導電路は、前記折曲片以外の部分へ延出しており、
前記導電路は、前記フィルム基板を厚み方向に貫通する貫通導電部を有する、
請求項3に記載のMEMS発振器。 - 折り曲げられた前記折曲片の前記導電路を介して、前記集積回路素子と、前記パッケージの内部の接続電極とが電気的に接続されている、
請求項3または4に記載のMEMS発振器。 - 前記集積回路素子と前記パッケージの内部の接続電極とが、ワイヤーボンディングによって電気的に接続されている、
請求項3または4に記載のMEMS発振器。 - 前記MEMS素子と前記集積回路素子とを電気的に接続する前記折曲片が、前記フィルム基板の中央寄りに配置され、前記集積回路素子と前記パッケージの内部の前記接続電極とを電気的に接続する前記折曲片が、前記フィルム基板の外周寄りに配置されている、
請求項5に記載のMEMS発振器。 - 前記MEMS素子は、前記フィルム基板の一方の面の平坦部に形成された導電路に電気的に接続されており、前記MEMS素子は、前記平坦部の前記導電路、及び、該導電路に連なる折り曲げられた前記折曲片の導電路を介して、前記フィルム基板の他方の面側に配置されている前記集積回路素子に電気的に接続されている、
請求項3ないし7のいずれか一項に記載のMEMS発振器。 - 前記パッケージは、凹部を有するベースと、該ベースの前記凹部を覆うように接合されるカバーとを有し、前記ベースと前記カバーとの間の収納凹部内に、
前記集積回路素子、前記MEMS素子、及び、前記フィルム基板が、気密に封止されており、
前記ベースの前記凹部を囲む周壁部の上面に、前記フィルム基板の周縁部が支持されている、
請求項1ないし8のいずれか一項に記載のMEMS発振器。 - 前記ベースが、セラミック材料からなる、
請求項9に記載のMEMS発振器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019007954A JP2020120195A (ja) | 2019-01-21 | 2019-01-21 | Mems発振器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019007954A JP2020120195A (ja) | 2019-01-21 | 2019-01-21 | Mems発振器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020120195A true JP2020120195A (ja) | 2020-08-06 |
Family
ID=71891297
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019007954A Pending JP2020120195A (ja) | 2019-01-21 | 2019-01-21 | Mems発振器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2020120195A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022186124A1 (ja) * | 2021-03-01 | 2022-09-09 | 株式会社大真空 | 恒温槽型圧電発振器 |
TWI804210B (zh) * | 2021-02-25 | 2023-06-01 | 日商大真空股份有限公司 | 恆溫槽型壓電振盪器 |
-
2019
- 2019-01-21 JP JP2019007954A patent/JP2020120195A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI804210B (zh) * | 2021-02-25 | 2023-06-01 | 日商大真空股份有限公司 | 恆溫槽型壓電振盪器 |
WO2022186124A1 (ja) * | 2021-03-01 | 2022-09-09 | 株式会社大真空 | 恒温槽型圧電発振器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5078512B2 (ja) | 水晶デバイス | |
US11342899B2 (en) | Crystal resonator device | |
JP4741621B2 (ja) | 電子部品封止用基板およびそれを用いた電子装置、並びに電子装置の製造方法 | |
JPWO2008066087A1 (ja) | 微小構造体装置およびその製造方法ならびに封止用基板 | |
JP2009158999A (ja) | 圧電デバイス | |
JP2020120195A (ja) | Mems発振器 | |
JPWO2020122179A1 (ja) | 圧電振動デバイス | |
JP2009232150A (ja) | 圧電デバイスおよび圧電デバイスの製造方法 | |
JP4268480B2 (ja) | 電子部品封止用基板およびそれを用いた電子装置 | |
JP2008005088A (ja) | 圧電振動子用パッケージおよび圧電振動子、圧電発振器 | |
JP2005262382A (ja) | 電子装置およびその製造方法 | |
JP4126459B2 (ja) | 電子部品封止用基板およびそれを用いた電子装置、並びに電子装置の製造方法 | |
US20220077841A1 (en) | Piezoelectric resonator device | |
JP4761713B2 (ja) | 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法 | |
JP3842751B2 (ja) | 電子部品封止用基板およびそれを用いた電子装置の製造方法 | |
JP2008135594A (ja) | 微小電子機械部品封止用基板及び複数個取り形態の微小電子機械部品封止用基板、並びに微小電子機械装置及び微小電子機械装置の製造方法 | |
JP2020104229A (ja) | Memsデバイス | |
JP5101093B2 (ja) | 圧電発振器及びその製造方法 | |
JP2019050478A (ja) | Mems発振器 | |
JP2013026506A (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP6919502B2 (ja) | Mems発振器 | |
JP6863215B2 (ja) | Mems発振器 | |
JP4116954B2 (ja) | 電子部品封止用基板およびそれを用いた電子装置 | |
JP2002076817A (ja) | 圧電振動デバイス | |
JP5716594B2 (ja) | 圧電振動デバイス |