CN116250378A - 电路板 - Google Patents

电路板 Download PDF

Info

Publication number
CN116250378A
CN116250378A CN202180053271.1A CN202180053271A CN116250378A CN 116250378 A CN116250378 A CN 116250378A CN 202180053271 A CN202180053271 A CN 202180053271A CN 116250378 A CN116250378 A CN 116250378A
Authority
CN
China
Prior art keywords
cavity
metal layer
insulating layer
layer
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180053271.1A
Other languages
English (en)
Inventor
郑载勋
申钟培
李秀旻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020200079192A external-priority patent/KR20220001183A/ko
Priority claimed from KR1020200079232A external-priority patent/KR20220001193A/ko
Priority claimed from KR1020200079248A external-priority patent/KR20220001202A/ko
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of CN116250378A publication Critical patent/CN116250378A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10022—Non-printed resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1003—Non-printed inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

根据实施例的电路板包括：第一绝缘层；第一电路图案，设置在第一绝缘层的一个表面上并且包括焊盘；第二绝缘层，设置在第一绝缘层的一个表面上并且包括暴露焊盘的空腔，其中第一电路图案包括设置在第一绝缘层的一个表面上的1‑1金属层和设置在1‑1金属层的一个表面上的1‑2金属层，其中1‑1金属层的面积大于1‑2金属层的面积，并且1‑1金属层的侧表面的至少一部分通过空腔暴露。

Description

电路板
技术领域
实施例涉及一种电路板及包括该电路板的封装板。
背景技术
电路板具有确定每个元件的安装位置并且在平板的表面上印刷并固定连接元件的电路图案，以将各种元件密集地安装在平板上的结构。这种电路板可以具有埋入有元件的埋入式结构。
近来，为了实现电子部件的小型化和多功能化，已使用了能够高密度集成的多层结构的电路板。
通常，常规埋入式电路板使用钻头形成用于埋入元件的空腔，使用例如离型膜的辅助材料来安装元件，或者使用喷砂来形成用于埋入元件的空腔。
然而，在常规电路板包括的空腔中，内壁的倾斜角形成为相对于空腔的底表面为150°以上。因此，为了在空腔中提供用于元件的安装空间，考虑到内壁的倾斜角度，存在形成空腔所需的空间相对增大的问题。因此，常规电路板存在电路的集成度降低的问题，并且电路板的总体积随着用于形成空腔的空间的增大而增大。
发明内容
技术问题
实施例涉及一种能够改善空腔的内壁的倾斜角的电路板、封装基板及其制造方法。
另外，本实施例旨在提供一种在空腔形成工序中能够在期望的区域中形成具有期望的深度的空腔而无需在空腔的底表面上额外形成所需的停止层的电路板、封装基板以及制造该电路板的方法。
提出的实施例所要解决的技术问题并不限于上述技术问题，未提及的其他技术问题可由根据以下描述提出的实施例所属领域的技术人员清楚地理解。
技术方案
根据实施例的电路板包括：第一绝缘层；第一电路图案，设置在第一绝缘层的一个表面上并且包括焊盘；第二绝缘层，设置在第一绝缘层的一个表面上并且包括暴露焊盘的空腔，其中第一电路图案包括设置在第一绝缘层的一个表面上的1-1金属层和设置在1-1金属层的一个表面上的1-2金属层，1-1金属层的面积大于1-2金属层的面积，并且1-1金属层的至少一部分的侧表面通过空腔暴露。
另外，1-1金属层包括与1-1金属层在垂直方向上重叠的第一部分和除了第一部分之外的第二部分，并且第二部分的侧表面通过空腔暴露。
另外，1-1金属层的第二部分具有围绕空腔的外侧的闭环形状并且设置在第一绝缘层与第二绝缘层之间。
另外，1-1金属层是1-2金属层的籽晶层。
另外，1-1金属层的第一部分的上表面与1-2金属层的下表面直接接触，并且1-1金属层的第二部分的上表面在与第二绝缘层直接接触。
另外，1-1金属层的第二部分与1-2金属层间隔开预定间隔。
另外，第一电路图案包括设置在与空腔相邻的区域中的1-1电路图案和除了1-1电路图案之外的1-2电路图案，其中1-2电路图案的1-1金属层与1-2电路图案的1-2金属层的面积相同，1-1电路图案的1-1金属层的面积大于1-1电路图案的1-2金属层的面积。
另外，1-1电路图案的1-1金属层包括与1-1电路图案的1-2金属层在垂直方向上重叠的第一部分和除了第一部分之外的第二部分，并且1-1电路图案的1-1金属层的第二部分围绕空腔的外侧并且设置在第一绝缘层与第二绝缘层之间。
另外，第二绝缘层包括2-1绝缘层和2-2绝缘层，并且空腔一起穿过2-1绝缘层和2-2绝缘层。
另外，第二绝缘层包括2-1绝缘层和2-2绝缘层，并且包括设置在2-1绝缘层与2-2绝缘层之间的第二电路图案，其中空腔包形成在2-1绝缘层中的第一空腔和形成在2-2绝缘层中并且尺寸与第一空腔不同的第二空腔，1-1金属层的至少一部分的侧表面通过第一空腔暴露，第二电路图案包括设置在2-1绝缘层的一个表面上的2-1金属层和设置在2-1金属层的一个表面上的2-2金属层，2-1金属层的面积大于2-2金属层的面积，并且2-1金属层的至少一部分的侧表面通过第二空腔暴露。
另外，第二绝缘层具有5μm至20μm范围内的厚度。
另外，第二绝缘层包括树脂涂布铜皮(resin coated copper，RCC)。
同时，根据实施例的封装基板包括：第一绝缘层；第一电路图案，设置在第一绝缘层的一个表面上并且包括焊盘；第二绝缘层，设置在第一绝缘层的一个表面上并且包括暴露焊盘的空腔，连接部分，设置在焊盘上；以及电子元件，设置在连接部分上，其中第一电路图案包括设置在第一绝缘层的一个表面上的1-1金属层和设置在1-1金属层的一个表面上的1-2金属层，1-1金属层的面积大于1-2金属层的面积，1-1金属层包括与1-1金属层在垂直方向上重叠的第一部分和除了第一部分之外的第二部分，并且第二部分的侧表面通过空腔暴露。
另外，1-1金属层的第二部分具有围绕空腔的外侧的闭环形状并且设置在第一绝缘层与第二绝缘层之间。
另外，第一电路图案包括设置在与空腔相邻的区域中的1-1电路图案和除了1-1电路图案之外的1-2电路图案，其中1-2电路图案的1-1金属层与1-2电路图案的1-2金属层的面积相同，1-1电路图案的1-1金属层的面积大于1-1电路图案的1-2金属层的面积。
另外，1-1电路图案的1-1金属层包括与1-1电路图案的1-2金属层在垂直方向上重叠的第一部分和除了第一部分之外的第二部分，并且1-1电路图案的1-1金属层的第二部分围绕空腔的外侧并且设置在第一绝缘层与第二绝缘层之间。
另外，第二绝缘层包括具有5μm至20μm范围内的厚度的树脂涂布铜皮(RCC)。
另外，根据实施例的电路板包括：第一绝缘层；第一电路图案，设置在第一绝缘层的一个表面上并且包括焊盘；第二绝缘层，设置在第一绝缘层的一个表面上并且包括暴露焊盘的空腔，其中空腔的内壁相对于第一绝缘层的上表面具有范围在90.1度至100度的倾斜角，第二绝缘层包括预浸料，其中玻璃纤维设置在树脂中，并且第二绝缘层的玻璃纤维不突出到空腔中。
另外，空腔的垂直截面具有矩形或正方形形状。
另外，空腔的水平截面包括曲面。
另外，空腔的水平截面包括具有预定曲率的边缘部分。
另外，空腔的边缘部分的曲率对应于20μm至80μm范围内的圆的曲率。
根据实施例的电路板包括：第一绝缘层；以及第二绝缘层，设置在第一绝缘层上并且包括空腔，其中空腔形成为穿过第二绝缘层，并且空腔的内壁与第一绝缘层的上表面接触并且包括具有第一倾斜角的第一部分、从第一部分延伸并且具有与第一倾斜角不同的第二倾斜角的第二部分以及从第二部分延伸并且具有与第二倾斜角不同的第三倾斜角的第三部分。
第一倾斜角小于第二倾斜角和第三倾斜角，第二倾斜角大于第一倾斜角和第三倾斜角，并且第三倾斜角大于第一倾斜角且小于第二倾斜角。
第一倾斜角的范围为89度至91度，第二倾斜角的范围为130度至160度，并且第三倾斜角的范围为92度至130度。
另外，空腔包括位于内壁的第一部分与第二部分之间的第一拐点以及位于内壁的第二部分与第三部分之间的第二拐点。
另外，电路板包括焊盘，该焊盘设置在第一绝缘层的上表面上并且通过空腔暴露，其中第二拐点设置为低于焊盘的上表面。
另外，焊盘包括设置在第一绝缘层的上表面上的第一金属层以及设置在第一金属层的上表面上的第二金属层，并且第一拐点与第一金属层具有相同的高度。
另外，第二绝缘层的厚度范围为5μm至20μm。
另外，第二绝缘层包括树脂涂布铜皮(RCC)。
另外，空腔的内壁的第一部分的表面粗糙度不同于空腔的内壁的第二部分或第三部分的表面粗糙度。
有益效果
实施例可以包括设置在第一绝缘层的上表面上的第一电路图案。第一电路图案可以包括作为籽晶层的1-1金属层和作为设置在1-1金属层上的作为镀层的1-2金属层。另外，在实施例中，作为1-2金属层的籽晶层的1-1金属层用作要形成在第二绝缘层中的空腔C的停止层。因此，在实施例中，1-1金属层的面积可以大于1-2金属层的面积。另外，实施例中的1-1金属层可以包括在垂直方向上与1-2金属层重叠的第一部分和不与1-2金属层重叠的第二部分。另外，1-1金属层的第二部分的侧表面可以通过形成在第二绝缘层中的空腔C暴露。另外，1-1金属层的第二部分可以围绕空腔C的外侧并且可以设置在第一绝缘层与第二绝缘层之间。
因此，在实施例中，不需要形成在第二绝缘层中通过使用激光工艺形成空腔所需的额外的停止层，从而降低了制造成本并实现了制造工序的简化。
另外，在实施例中，空腔是通过两个加工工序而形成的。例如，在实施例中，使用二氧化碳(CO2)激光器执行初步加工并且使用紫外线(UV)激光器进行二次加工以形成空腔。也就是说，当通过二氧化碳(CO2)激光器形成空腔时，在空腔的内壁上产生阶梯状台阶以对应于激光加工期间激光源的移动间隔。因此，在实施例中，可以使用紫外线(UV)激光器对通过二氧化碳(CO2)激光器形成的空腔进行进一步处理。因此，实施例中的空腔的内壁可以基本垂直于空腔的底表面或绝缘层的表面。例如，空腔的内壁相对于空腔的底表面或绝缘层的表面可以具有90.01°至100°的倾斜角。例如，空腔的内壁相对于空腔的底表面或绝缘层的表面可以具有90.1°至95°的倾斜角。例如，空腔的内壁相对于空腔的底表面或绝缘层的表面可以具有91°至93°的倾斜角。由此，实施例中的空腔的垂直截面形状可以接近于矩形或正方形。因此，在实施例中，可以减小绝缘层中的空腔所占的空间，从而提高电路的集成度。
也就是说，空腔C的下部区域的宽度可以被确定为使得空腔C的尺寸对应于要设置在其中的电子元件的尺寸。在这种情况下，在比较例中，空腔C的上部区域的宽度大于空腔C的下部区域的宽度，并且发生与上部区域和下部区域之间的宽度差对应的空间一样多的空间浪费。例如，在如比较例那样使用二氧化碳(CO2)激光器等时，空腔的内壁的倾斜角为110°以上。另外，在比较例中，由于空腔的内壁的倾斜角，空腔的尺寸可能显著大于电子元件的尺寸。可替代地，在实施例中，通过使空腔的内壁的倾斜角接近直角，可以减小空腔的尺寸，因此可以解决空间的浪费问题。
另外，实施例中的空腔C的至少一部分可以包括圆角部分。例如，空腔的形状可以具有包括圆角部分的形状。例如，实施例中的空腔C的至少一部分可以具有曲面。例如，实施例中的空腔C可以具有其中边缘部分具有曲面的形状。因此，在实施例中，可以解决由于空腔的边缘部分具有垂直直线而可能出现的问题。例如，当空腔的边缘部分具有垂直直线时，应力集中在边缘部分，并且可以解决例如空腔的塌陷的结构可靠性问题。另一方面，在实施例中，通过使空腔的边缘部分包括曲面可以解决结构可靠性问题，从而提高产品满意度。
另外，在实施例中，形成有空腔的绝缘层可以由预浸料形成。预浸料可以在树脂中包括玻璃纤维以确保刚性。另外，在形成空腔C的工序中，玻璃纤维的一部分可能通过空腔C暴露于外部。另外，当玻璃纤维通过空腔C暴露时，可能出现各种可靠性问题。例如，设置在空腔C中的电子元件的平坦度可能因玻璃纤维而出现问题。例如，设置在空腔C中的电子元件可能因玻璃纤维而发生电短路。因此，在实施例中，在使用二氧化碳(CO2)激光器执行初步空腔加工之后，使用紫外线(UV)激光器执行二次空腔加工。在这种情况下，紫外线(UV)激光器可以去除通过初步加工的空腔暴露的玻璃纤维，同时空腔C的内壁的倾斜角几乎是垂直的。也就是说，在实施例中，为了提高空腔C的可靠性，额外执行使用紫外线(UV)激光器的空腔加工。在这种情况下，紫外线(UV)激光器可以去除可能通过空腔暴露的玻璃纤维。因此，实施例可以提高空腔的结构可靠性，因此可以提高产品的可靠性。
另外，实施例的电路板包括第一绝缘层和设置在第一绝缘层上的第二绝缘层。在第二绝缘层中形成空腔。在这种情况下，空腔的内壁包括从第一绝缘层的上表面延伸并具有第一倾斜角的第一部分、具有第二倾斜角的第二部分和具有第三倾斜角的第三部分。在这种情况下，第一倾斜角、第二倾斜角和第三倾斜角彼此不同。例如，第一拐折部分形成在空腔的内壁的第一部分与第二部分之间，并且第二拐折部分形成在第二部分与第三部分之间。另外，第一部分的第一倾斜角可以小于第二部分的第二倾斜角。另外，第二部分的第二倾斜角可以大于第三部分的第三倾斜角。另外，第三部分的第三倾斜角可以大于第一部分的第一倾斜角并且小于第二部分的第二倾斜角。在上述实施例中，第一部分和第三部分的倾斜角可以形成为小于比较例的倾斜角，因此，与比较例相比，可以最小化形成空腔所需的空间。此外，在实施例中，可以在相同的空间内提高电路的集成度。此外，与比较例相比，在实施例中，空腔的内壁的平均倾斜角可以减小，因此，与比较例相比，可以在相同的面积内形成更多的电路，因此可以减少电路板的总体积。
另外，实施例中的封装基板包括设置在空腔中的成型层。在这种情况下，空腔的内壁的第一部分、第二部分和第三部分设置为彼此接触。在这种情况下，空腔的内壁的第一部分、第二部分和第三部分可以基于第一拐折部分和第二拐折部分而不是单个倾斜角而具有不同的倾斜角度。上述实施例的空腔结构可以增加与成型层接触的表面积，因此可以提高成型层与电路板之间的粘附性。
另外，在实施例中，使用掩模图案来形成空腔。在这种情况下，掩模图案包括用于在空腔的下部区域中确定空腔深度的第一掩模图案和设置为在空腔的上部区域中围绕空腔的周边以确定空腔的上部宽度的第二掩模图案。在这种情况下，在比较例中，使用分离的金属层来形成第一掩模图案和第二掩模图案。可替代地，在实施例中，用于形成电路图案的籽晶层可以用作第一掩模图案和第二掩模图案。在这种情况下，第一掩模图案和第二掩模图案的至少一部分在垂直方向上重叠。也就是说，比较例中的第一掩模图案和第二掩模图案被设置为不在垂直方向上重叠。因此，在比较例中，由于激光加工期间的工艺偏差而对第二掩模图案外部的区域执行激光加工，因此，可能出现第一绝缘层的一部分被加工的问题。可替代地，在实施例中，如上所述，可以通过将第一掩模图案和第二掩模图案部分设置为部分重叠地而在空腔加工区域中精确地加工空腔，从而提高可靠性。
附图说明
图1是示出根据第一实施例的电路板的视图。
图2是示出图1的部分配置的平面图。
图3是示出根据第一实施例的封装基板的视图。
图4是示出根据第二实施例的封装基板的视图。
图5至图10是按工序顺序示出图1所示的电路板的制造方法的视图。
图11至图13是示出图1的电路板的修改例的视图。
图14是示出根据第二实施例的电路板的视图。
图15是图14的电路板的部分配置的平面图。
图16至图22是按工序顺序示出图14所示的电路板的制造方法的视图。
图23A和图23B是具体示出根据第三实施例的空腔的结构的视图。
图24是用于说明根据第三实施例的空腔的加工方法的视图。
图25是用于说明根据比较例的空腔的加工方法的视图。
具体实施方式
在下文中，将参照附图详细描述本发明的实施例。
然而，实施例的精神和范围不限于描述的实施例的一部分，并且可以以各种其他形式实施，并且在本发明的精神和范围内，实施例的一个或多个元件可以有选择地组合和替换。
另外，除非另有明确定义和描述，否则在本发明的实施例中使用的术语(包括技术术语和科学术语)可以被解释为与本发明所属领域普通技术人员通常理解的相同的含义，并且例如在常用词典中定义的术语可以被解释为具有与它们在相关技术上下文中的含义一致的含义。另外，在本发明实施例中使用的术语是为了描述实施例和并非旨在限制本发明。
在本说明书中，除非在短语中特别说明，否则单数形式也可以包括复数形式，并且当描述“A(和)、B和C的至少一个(或多个)”时可以包括可以在A、B和C中组合的所有组合中的至少一种。另外，在描述本发明的实施例的元件时，可使用例如第一、第二、A、B、(a)和(b)的术语。
这些术语仅用于将元素与其他元素区分开来，并且这些术语不限于元素的本质、顺序或顺序。此外，当元件被描述为“连接”或“结合”至另一元件时，其不仅可以包括该元件直接“连接”或“结合”其他元件的情况，而且还包括该元件通过该元件与其他元件之间的另一元件“连接”或“结合”的情况。
此外，当被描述为形成或设置在各元件“上(上方)”或“下(下方)”时，“上(上方)”或“下(下方)”不仅可以包括两个元件彼此直接连接的情况，还包括一个或多个其他元件形成或设置在两个元件之间的情况。此外，当表述为“上(上方)”或“下(下方)”时，其可以基于一个元件不仅包括上方向而且包括下方向。
在下文中，将参照附图详细描述本发明的实施例。
图1是示出根据第一实施例的电路板的视图，图2是示出图1的部分配置的平面图。
参照图1，根据第一实施例的电路板100包括第一绝缘层110、第二绝缘层120、第三绝缘层130、电路图案140、150、160和170、通路孔V1、V2和V3以及保护层180和185。
第一绝缘层110可以是设置在电路板100的中心的绝缘层。
第二绝缘层120设置在第一绝缘层110上。
另外，第三绝缘层130设置在第一绝缘层110的下方。
在这种情况下，附图中示出了第一绝缘层110设置在电路板100的整个堆叠结构的中间层处，但实施例不限于此。也就是说，在电路板100的整个叠层结构中，第一绝缘层110可以设置在偏向上侧的位置处，或者相反，可以设置在偏向下侧的位置处。
这里，参照图1，第二绝缘层120可以设置在第一绝缘层110上。第二绝缘层120可以由单层构成。然而，实施例不限于此。例如，第二绝缘层120可以具有多层结构。然而，在实施例中，可以在第二绝缘层120中形成空腔C。另外，当第二绝缘层120具有多层结构时，图1所示的第一层的第二绝缘层可以表示形成有空腔C的绝缘层。
另外，第三绝缘层130设置在第一绝缘层的110下方。在这种情况下，第三绝缘层130可以由单层构成。然而，实施例不限于此。例如，第三绝缘层130可以具有多层结构。
另外，在附图中示出了电路板100具有基于多层绝缘层的三层结构，实施例不限于此。例如，基于绝缘层的数量，电路板100可以具有小于三层的层数或者可替代地可以具有大于三层的层数。
第一绝缘层110、第二绝缘层120和第三绝缘层130是其上形成有能够改变布线的电路的基板并且可以包括由能够在其表面上形成电路图案的绝缘材料制成的所有印刷电路板、布线板和绝缘板。
例如，第一绝缘层110可以是刚性的或柔性的。例如，第一绝缘层110可以包括玻璃或塑料。详细地，第一绝缘层110可以包括化学钢化/半钢化玻璃(例如，钠钙玻璃或铝硅酸盐玻璃等)，钢化或柔性塑料(例如，聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)、聚丙二醇(PPG)和聚碳酸酯(PC))等，或蓝宝石。
另外，第一绝缘层110可以包括光学各向同性膜。例如，第一绝缘层110可以包括环烯烃共聚物(COC)、环烯烃聚合物(COP)、光各向同性聚碳酸酯(PC)、光各向同性聚甲基丙烯酸甲酯(PMMA)等。
另外，绝缘层110可以在具有弯曲表面的同时部分弯曲。也就是说，绝缘层110可以部分地具有平面并且可以部分地弯曲同时具有曲面。具体地，绝缘层110的端部可以在具有弯曲表面的同时弯曲，或者在具有随机曲率的表面的同时弯曲或折弯。
另外，第一绝缘层110可以是具有柔性特性的柔性基板。此外，第一绝缘层110可以是弯曲或弯折的基板。
同时，第二绝缘层120和第三绝缘层130可以由树脂涂布铜皮(RCC)构成。
也就是说，当第二绝缘层120和第三绝缘层130中的每一者由单层构成时，单层的第二绝缘层120和第三绝缘层130中的每一者可以由RCC构成。另外，当第二绝缘层120和第三绝缘层130中的每一者具有多层结构时，具有多层结构的第二绝缘层120的每一层和具有多层结构的第三绝缘层130的每一层可以由RCC构成。
因此，第二绝缘层120和第三绝缘层130中的每一者可以具有5μm至20μm的厚度。例如，第二绝缘层120和第三绝缘层130中的每一者可以具有6μm至18μm的厚度。第二绝缘层120和第三绝缘层130中的每一者可以具有7μm至15μm的厚度。
在这种情况下，当第二绝缘层120由多个层形成时，厚度范围可以指多个层中的每一者的厚度范围。
也就是说，组成比较例的电路板的绝缘层由含有玻璃纤维的预浸料(PPG)构成。在这种情况下，基于比较例中的电路板的PPG，难以减小玻璃纤维的厚度。这是因为当PPG的厚度减小时，包含在PPG中的玻璃纤维可能电连接到设置在PPG表面上的电路图案，因此诱发裂纹风险。因此，在比较例的电路板中，当PPG的厚度减小时，有可能发生介电击穿和电路图案损坏。因此，由于构成PPG的玻璃纤维的厚度，比较例中的电路板在减小总厚度方面存在限制。
另外，由于比较例的电路板由仅为包含玻璃纤维的PPG的绝缘层构成，因此电路板具有高介电常数。然而，在具有高介电常数的电介质的情况下，存在难以用作高频替代品的问题。也就是说，在比较例的电路板中，由于玻璃纤维的介电常数高，所以在高频带中发生介电常数被破坏的现象。
因此，在实施例中，通过使用具有低介电常数的RCC构成绝缘层，可以提供即使在高频带中也将信号损失最小化同时减小电路板的厚度的高度可靠的电路板。
同时，由于实施例中的第二绝缘层120由RCC构成，与绝缘层由PPG构成的比较例相比，电路板的厚度可以显著减小。因此，在实施例中，通过使用由低介电常数材料制成的RCC，与比较例相比，电路板的厚度可以减少至少5μm。
然而，即使使用具有低介电常数为2.7的RCC(其比PPG的3.0的介电常数改善了10％)，与比较例相比，厚度减小率也仅为10％。因此，在实施例中，通过使用激光加工在安装有例如电子元件的芯片的部分中形成空腔，可以提供最佳的电路板。
在这种情况下，第一绝缘层110、第二绝缘层120和第三绝缘层130中的至少一个可以表示基于布线图中的电路设计的连接电路部件的电子布线并且可以在绝缘材料上再现电导体。此外，第一绝缘层110、第二绝缘层120和第三绝缘层130中的至少一个可以形成用于安装电子元件和连接电子元件的布线以制作电路并且可以机械固定除了具有电连接功能的部件以外的部件。
例如，第一电路图案140可以设置在第一绝缘层110的上表面上。例如，第二电路图案150可以设置在第一绝缘层110的下表面上。例如，第三电路图案160可以设置在第二绝缘层120的上表面上。例如，第四电路图案170可以设置在第三绝缘层130的下表面上。
第一电路图案140、第二电路图案至150、第三电路图案160和第四电路图案170中的每一者可以在彼此间隔开预定间隔的同时在每个绝缘层的表面上形成为多个。
另外，当第二绝缘层120具有多层结构时，第三电路图案160可以分别设置在多个第二绝缘层的表面上。另外，当第三绝缘层130具有多层结构时，第四电路图案170可以分别设置在多个第三绝缘层的表面上。
同时，如上所述的第一至第四电路图案140、150、160和170可以是传输电信号的布线并且可以由具有高导电性的金属材料形成。为此，第一至第四电路图案140、150、160和170可以由选自金(Au)、银(Ag)、铂(Pt)、钛(Ti)、锡(Sn)、铜(Cu)和锌(Zn)中的至少一种金属材料形成。此外，第一至第四电路图案140、150、160和170可以由包括选自金(Au)、银(Ag)、铂(Pt)、钛(Ti)、锡(Sn)、铜(Cu)和锌(Zn)之中的至少一种金属材料的具有优异接合强度的膏或焊膏形成。优选地，第一至第四电路图案140、150、160和170可以由具有高导电性和相对低成本的铜(Cu)形成。
第一至第四电路图案140、150、160和170可以通过制造电路板的一般工艺形成，例如加成工艺、减成工艺、改性半加成工艺(MSAP)、半加成工艺(SAP)等，并且在此将省略对其的详细描述。
同时，第一电路图案140可以包括焊盘140P，焊盘140P设置在第一绝缘层110的上表面上并通过空腔C暴露。焊盘140P可以电连接到安装在空腔C(稍后描述)中的电子元件。例如，焊盘140P可以是通过线连接到安装在空腔C中的电子元件的焊线接合焊盘。可替代地，焊盘140P可以是直接连接到安装在空腔C中的电子元件的端子的倒装芯片接合焊盘。
同时，第一至第四电路图案140、150、160和170中的每一者可以包括与用于层间导电的通路孔连接的通路孔焊盘、用于信号传输的迹线以及与电子元件连接的安装焊盘等。
这里，第一至第四电路图案140、150、160和170可以具有多个层结构。
例如，第一电路图案140可以包括1-1金属层141和1-2金属层142。1-1金属层141可以设置在第一绝缘层110的上表面上。例如，1-1金属层141的下表面可以与第一绝缘层110的上表面直接接触。1-1金属层141可以是化学镀铜层。例如，1-1金属层141可以是无电镀层。1-1金属层141可以是用于电镀1-2金属层142的籽晶层。1-2金属层142可以是通过以1-1金属层141作为籽晶层电镀而形成的电解镀层。1-2金属层142的厚度可以大于1-1金属层141的厚度。例如，1-1金属层141可以具有第一厚度。1-1金属层141的第一厚度可以根据1-1金属层141的电镀方法而变化。例如，化学镀铜层可以根据厚度被分为厚镀铜(HeavyCopper，2μm以上))、中镀铜(MediumCopper，1至2μm)和薄镀铜(LightCopper，1μm以下)。在这种情况下，实施例中的1-1金属层141通过中镀铜或薄镀铜可以具有满足0.5μm至1.5μm的第一厚度。1-2金属层142可以具有8.5μm至13.5μm的范围的厚度。因此，包括1-1金属层141和1-2金属层142的第一电路图案140的总厚度可以在10μm至14μm的范围内。
例如，第二电路图案150可以包括2-1金属层151和2-2金属层152。2-1金属层151可以设置在第一绝缘层110的下表面上。例如，2-1金属层151的上表面可以与第一绝缘层110的下表面直接接触。2-1金属层151可以是化学镀铜层。例如，2-1金属层151可以是无电镀层。2-1金属层151可以是用于电镀2-2金属层152的籽晶层。2-2金属层152可以是通过以2-1金属层151作为籽晶电镀层而形成的电解镀层。2-2金属层152的厚度可以大于2-1金属层151的厚度。
例如，第三电路图案160可以包括3-1金属层161和3-2金属层162。3-1金属层161可以设置在第二绝缘层120的上表面上。例如，3-1金属层161的下表面可以与第二绝缘层120的上表面直接接触。3-1金属层161可以是化学镀铜层。例如，3-1金属层161可以是无电镀层。3-1金属层161可以是用于电镀3-2金属层162的籽晶层。3-2金属层162可以是通过以3-1金属层161作为籽晶层电镀而形成的电解镀层。3-2金属层162的厚度可以大于3-1金属层161的厚度。
例如，第四电路图案170可以包括4-1金属层171和4-2金属层172。4-1金属层171可以设置在第三绝缘层130的下表面上。例如，4-1金属层171的上表面可以与第三绝缘层130的下表面直接接触。4-1金属层171可以是化学镀铜层。例如，4-1金属层171可以是无电镀层。4-1金属层171可以是用于电镀4-2金属层172的籽晶层。4-2金属层172可以是通过以4-1金属层171作为籽晶层电镀而形成的电解镀层。4-2金属层172的厚度可以大于4-1金属层171的厚度。
用于将设置在不同层上的电路图案彼此电连接的通路孔V1、V2和V3可以设置在第一绝缘层110、第二绝缘层120和第三绝缘层130中。通路孔V1、V2和V3可以设置为穿过第一绝缘层110、第二绝缘层120和第三绝缘层130中的至少一个。此外，通路孔V1、V2和V3的两端分别连接到设置在不同绝缘层上的电路图案，因此可以传输电信号。
第一通路孔V1可以设置在第一绝缘层110上。第一通路孔V1可以设置为穿过第一绝缘层110的上表面和下表面。第一通路孔V1可以将设置在第一绝缘层110的上表面上的第一电路图案140与设置在第一绝缘层110的下表面上的第二电路图案150电连接。
第二通路孔V2可以设置在第二绝缘层120上。第二通路孔V2可以设置为穿过第二绝缘层120的上表面和下表面。第二通路孔V2可以将设置在第一绝缘层110的上表面上的第一电路图案140与设置在第二绝缘层120的上表面上的第三电路图案160电连接。
第三通路孔V3可以设置在第三绝缘层130上。第三通路孔V3可以设置为穿过第三绝缘层130的上表面和下表面。第三通路孔V3可以将设置在第一绝缘层110的下表面上的第二电路图案150与设置在第三绝缘层130的下表面上的第四电路图案170电连接。
同时，通路孔V1、V2和V3可以仅穿过第一绝缘层110、第二绝缘层120和第三绝缘层130中的一个绝缘层。多个绝缘层可以设置为被一起穿过。因此，通路孔V1、V2和V3可以将设置在间隔开至少两层以上的绝缘层而不是彼此相邻的绝缘层的表面上的电路图案彼此连接。
同时，可以通过用导电材料填充穿过多个绝缘层中的至少一个绝缘层的通孔(未示出)的内部来形成通路孔V1、V2和V3。
可以通过机械、激光和化学加工中的任意一种形成通孔。当通过机械加工形成通孔时，可以使用例如铣削、钻孔和布线的方法，当通过激光加工形成通孔时，可以使用UV或CO2激光方法，当通孔通过化学加工形成时，可以通过使用包括氨基硅烷、酮等的化学品将多个绝缘层中的至少一个绝缘层开口。
同时，激光加工是通过将光学能量集中在表面而使材料的一部分熔化并蒸发以形成所需形状的切割方法。能够容易地加工通过计算机程序形成的复杂形状，并且能够加工其他方法难以切割的复杂的材料。
另外，通过激光工艺可以具有至少0.005mm的切割直径，并且具有较宽的可加工厚度范围。
优选使用钇铝石榴石(YAG)激光器或CO2激光器或紫外线(UV)激光器作为激光加工钻头。YAG激光器是既可加工铜箔层又可加工绝缘层的激光器，CO2激光器是仅可加工绝缘层的激光器。
在形成了通孔后，可以通过用导电材料填充通孔的内部形成通路孔V1、V2和V3。形成通路孔V1、V2和V3的金属材料可以是选自铜(Cu)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)和钯(Pd)中的任意一种材料，并且导电材料可以使用无电镀、电镀、丝网印刷、溅射、蒸发、喷墨和点胶中的任意一种或其组合来填充。
同时，保护层180和185可以设置在第一绝缘层110、第二绝缘层120和第三绝缘层130中设置在最上侧和最下侧的绝缘层的表面上。例如，第一保护层180可以设置在多个绝缘层中设置在最上部的绝缘层的上表面上。例如，第一保护层180可以设置在第二绝缘层120的上表面上。此外，第二保护层185可以设置在多个绝缘层中设置在最下部的绝缘层的下表面上。例如，第二保护层185可以设置在第三绝缘层130的下表面上。
第一保护层180和第二保护层185中的每一者都可以具有开口。例如，第一保护层180可以具有开口，该开口暴露设置在第二绝缘层120的上表面上的第三电路图案160中的要暴露的第三电路图案的表面。
另外，第二保护层185可以具有开口，该开口暴露设置在第三绝缘层130的下表面上的第四电路图案170中的要暴露的第四电路图案的表面。
第一保护层180和第二保护层185可以包括绝缘材料。第一保护层180和第二保护层185可以包括在涂布之后可以通过加热被固化的各种材料以保护电路图案的表面。第一保护层180和第二保护层185可以是抗蚀剂层。例如，第一保护层180和第二保护层185可以是包括有机聚合物材料的阻焊剂层。例如，第一保护层180和第二保护层185可以包括环氧丙烯酸酯类树脂。详细地，第一保护层180和第二保护层185可以包括树脂、固化剂、光引发剂、颜料、溶剂、填料、添加剂、丙烯酸类单体等。然而，实施例不限于此，第一保护层180和第二保护层185可以是光阻焊剂层、覆盖层和聚合物材料中的任意一种。
第一保护层180和第二保护层185可以具有1μm至20μm的厚度。第一保护层180和第二保护层185可以具有1μm至15μm的厚度。例如，第一保护层180和第二保护层185可以具有5μm至20μm的厚度。当第一保护层180和第二保护层185的厚度超过20μm时，电路板100的厚度会增加。当第一保护层180和第二保护层185的厚度小于1μm时，包括在电路板100中的电路图案的可靠性会变差。
同时，空腔C可以形成在第二绝缘层120中。在这种情况下，空腔C可以形成在由多层组成的第二绝缘层120中，或者可替代地，空腔C可以形成为穿过由单层构成的第二绝缘层120。
因此，在实施例中，可以通过空腔C暴露设置在第一绝缘层110的上表面上的第一电路图案140中的焊盘140P。空腔C可以提供用于安装电子元件的空间。另外，可以通过空腔C暴露焊盘140P以电连接到安装在空腔C中的电子元件。
实施例中的空腔C可以通过激光工艺形成。在这种情况下，为了通过激光工艺形成空腔C，需要停止层以仅将绝缘层加工到期望的深度。停止层可以由未被激光处理的金属材料形成。例如，激光器可以是仅能够加工绝缘层的激光器。另外，激光可能无法加工由金属材料形成的金属层。相应地，在一般的电路板中，设置有用于防止激光穿过空腔形成区域的停止层。在这种情况下，一般电路板中的停止层可以通过与电路图案不同的额外工序形成。因此，在相关技术中，必须另外执行形成停止层的工序和在形成空腔之后去除停止层的工序，因此存在例如制造成本增加和制造工序复杂的问题。
可代替地，在实施例中，可以将电路图案的一部分用作停止层，而无需在要形成空腔C的区域中形成单独的停止层。
在实施例中，第一电路图案140的一部分用作停止层。优选地，在实施例中，构成第一电路图案140的1-1金属层141可以用作形成空腔C的停止层。
也就是说，可以在形成1-2金属层142之后去除1-1金属层141。换句话说，1-1金属层141在被去除之前可以形成在第一绝缘层的整个上表面上110上。
另外，在一般的电路板中，在形成1-2金属层后，将形成在不与1-2金属层在垂直方向上重叠的区域中的1-1金属层全部去除。
然而，在实施例中，在形成1-2金属层142后，不全部去除1-1金属层141，并且留下存在于要形成空腔C的区域中的1-1金属层141。
另外，在实施例中，在形成空腔C后，执行了另外去除通过空腔C暴露的区域中的1-1金属层141的工序。也就是说，在实施例中，作为1-2金属层142的籽晶层的1-1金属层141可以用作形成空腔C的停止层。因此，在实施例中，可以省略形成空腔C所需的形成停止层的额外工序，从而降低了制造成本并且实现了制造工序的简化。
在这种情况下，在实施例中，难以在形成1-2金属层142之后仅在要形成空腔C的区域中准确地留下1-1金属层141。也就是说，存在激光工艺或产品设计上的公差，因此，实际上无法仅在要形成空腔C的区域中留下1-1金属层141。因此，留下未被去除的1-1金属层141的区域可以大于要形成空腔C的实际区域。
因此，在实施例中，可以通过空腔C的侧壁暴露用作停止层的1-1金属层141的侧表面。
即，在实施例中，1-1金属层141可以包括设置在与1-2金属层142在垂直方向上重叠的区域中的第一部分。
此外，在实施例中，1-1金属层141可以包括设置在不与1-2金属层142在垂直方向上重叠的区域中的第二部分141a，如图2所示，1-1金属层141的第二部分141a可以具有设置为围绕空腔C的外侧的结构。
在这种情况下，第一实施例中的1-1金属层141的第二部分141a可以与1-2金属层142分离。换句话说，第一实施例中的1-1金属层141的第二部分141a可以与构成第一电路图案140的1-2金属层142电绝缘。换句话说，第一实施例中的1-1金属层141的第二部分141a可以设置为与构成第一电路图案140的1-2金属层142隔开预定间隔。另外，第一实施例中的1-1金属层141的第二部分141a可以设置为在与空腔C相邻的区域中围绕空腔C的外侧。
因此，第一实施例中的1-1金属层141的面积可以与1-2金属层142的面积不同。也就是说，在一般的电路板中，籽晶层和设置在籽晶层上的镀层可以具有相同的面积。这是因为在形成镀层后，未设置镀层的区域中的籽晶层被完全去除。因此，一般的电路板中的籽晶层和镀层可以具有彼此相同的面积。
可替代地，实施例中的1-1金属层141的面积可以大于1-2金属层142的面积。例如，1-1金属层141的面积可以以第二部分141a的面积大于1-2金属层141的面积。
同时，在实施例中，可以使用高斯光束形成空腔C。在这种情况下，可以使用高斯光束的中心点来加工空腔C的最外部。也就是说，在高斯光束的中心点处产生具有最大强度的激光，因此，最外部的空腔C的内壁的倾斜角可以小于比较例的倾斜角。
如上所述，在实施例中，包括设置在第一绝缘层110的上表面上的第一电路图案140。第一电路图案140可以包括作为籽晶层的1-1金属层141和设置在1-1金属层141上的作为镀层的1-2金属层142。另外，在实施例中，1-2金属层142作为镀层。作为1-2金属层142的籽晶层的1-1金属层141用作要形成在第二绝缘层120中的空腔C的停止层。因此，实施例中的1-1金属层141的面积可以大于1-2金属层142的面积。另外，在实施例中，1-1金属层141可以包括与1-2金属层142在垂直方向上重叠的第一部分和不与1-2金属层142在垂直方向上重叠的第二部分141a。另外，可以通过形成在第二绝缘层120中的空腔C暴露1-1金属层141的第二部分141a的侧表面。另外，1-1金属层141的第二部分141a可以围绕空腔C的外侧并且可以设置在第一绝缘层之间110与第二绝缘层120。因此，在实施例中，不需要形成在第二绝缘层中通过使用激光工艺形成空腔所需的额外停止层，从而降低了制造成本并实现了制造工序的简化。
在下文中，将着重于第一实施例中的电路板的结构来描述包括该电路板的封装基板及其制造方法。
图3是示出根据第一实施例的封装基板的视图。
参照图3，根据实施例的封装基板200A包括图1所示的电路板100和安装在电路板100的空腔C中的电子元件190。
参照图1和图2描述的电路板100可以用作安装电子元件190的封装板200A。
在这种情况下，由于上面已经详细描述了电路板100，所以将省略其描述。
电路板100包括空腔C，并且在空腔C中可以暴露作为第一电路图案140的一部分的焊盘140P。另外，可以在空腔C中设置具有围绕空腔C的外侧的闭环形状的1-1金属层141a。在这种情况下，示出了图2中的1-1金属层141a的闭环形状为四边形，但实施例不限于此。例如，1-1金属层141的闭环形状可以为圆形，并且可替代地，其可以变形例如为三角形、多边形和椭圆形的各种形状。
在这种情况下，电子元件190可以是设置在电路板100的空腔C中的电子部件，并且可以分为有源元件和无源元件。另外，有源元件是主动使用非线性特性的元件，无源元件是指即使同时存在线性和非线性特性也不使用非线性特性的元件。另外，无源元件可以包括晶体管、IC半导体芯片等，并且无源元件可以包括电容、电阻、电感等。无源元件安装在常规电路板上以增加作为有源元件的半导体芯片的信号处理速度，或者执行滤波功能。
同时，连接部分195可以设置在焊盘140P上。连接部分195的平面形状可以为四边形。连接部分195设置在焊盘140P上并且在固定电子元件190的同时将电子元件190与焊盘140P电连接。为此，连接部分195可以由导电材料形成。作为示例，连接部分195可以是焊球。连接部分195可以包含焊料中的异质材料。焊料可以由SnCu、SnPb和SnAgCu中的至少一种组成。另外，异质材料可以包括Al、Sb、Bi、Cu、Ni、In、Pb、Ag、Sn、Zn、Ga、Cd和Fe中的任意一种。
同时，电子元件190的上表面可以设置为高于电路板100的最上层的表面。然而，实施例不限于此，并且根据电子元件190的类型，电子元件190的上表面可以与电路板100的最上层表面设置在相同的高度或者可以设置为低于此。
图4是示出根据第二实施例的封装基板的视图。
参照图4，根据实施例的封装基板200B包括电路板100和安装在电路板100的空腔C中的电子元件180a。
另外，封装基板200A配置于设置在空腔C中并且还包括覆盖电子元件180a的成型层M。
成型层M可以选择性地设置在空腔C中以保护安装在空腔C中的电子元件190a。
成型层M可以由用于成型的树脂(例如，环氧树脂塑封料(EMC))构成。然而，实施例不限于此，并且成型层M可以由除了EMC之外的各种其他成型树脂构成。
电路板100可以用作安装电子元件190a的封装基板200B。
另外，如上所述，连接部分195a可以设置在电子元件190a与焊盘140P之间。
在下文中，将参照附图描述根据实施例的电路板的制造方法。
图5至图10是按工序顺序示出图1所示的电路板的制造方法的视图。
参照图5，可以制备第一绝缘层110，可以在第一绝缘层110的表面上形成第一电路图案140和第二电路图案150，并且可以形成穿过第一绝缘层110并将第一电路图案140和第二电路图案150电连接的第一通路孔V1。
第一绝缘层110可以是预浸料。预浸料(PPG)在半固化状态下具有良好的可流动性和粘合性，用作纤维增强复合材料的中间基板，该纤维增强复合材料用作粘合层和绝缘材料层，并且预浸料是一种其中基体树脂预先浸渍在增强纤维中的成型材料。通过堆叠并加热/加压这种预浸料来固化树脂而形成模制品。也就是说，预浸料是指用树脂(BT/Epoxy、FR4、FR5等)浸渍到玻璃纤维中并且被固化成B阶的材料。
也就是说，第一绝缘层110可以是热固性或热塑性聚合物基板、陶瓷基板、有机-无机复合基板或玻璃纤维浸渍基板，并且当第一绝缘层110包括聚合物树脂时，可以包括环氧类绝缘树脂，并且可替代地，可以包括聚酰亚胺类的树脂。
在这种情况下，第一电路图案140和第二电路图案150可以由多层构成。
例如，第一电路图案140可以包括1-1金属层141和1-2金属层142。例如，第二电路图案150可以包括2-1金属层151和2-2金属层152。
简单描述形成第一电路图案140的工序，在实施例中，可以执行通过无电镀在第一绝缘层110的表面上形成1-1金属层141的工序。此后，在实施例中，可以执行在1-1金属层141上形成掩模的工序。此后，在实施例中，可以对掩模进行曝光显影以形成暴露要形成1-2金属层142的区域的开口。此后，在实施例中，可以通过以1-1金属层141作为籽晶层电镀来形成填充开口的1-2金属层142。同时，第一电路图案140可以包括焊盘140P，焊盘140P在稍后电连接到电子元件的同时通过空腔C暴露。
接下来，参照图6，在实施例中，在形成了1-2金属层142和2-2金属层152后，可以执行去除用作其籽晶层的1-1金属层141和2-1金属层151的工序。
在这种情况下，在实施例中，不去除用作籽晶层的整个金属层，并且将设置在要形成空腔C的区域中的金属层被留下而不被去除。
具体地，空腔C可以形成在设置于1-1金属层141上的第二绝缘层120中。因此，在实施例中，1-1金属层141对应于要形成空腔C的区域CR的部分被留下而不被去除。
也就是说，一般而言，不与1-2金属层142在垂直方向上重叠的1-1金属层141的所有部分都被去除。在这种情况下，在实施例中，在1-1金属层141中，不与1-2金属层142在垂直方向上重叠的部分中的位于要形成空腔C的区域中的部分被留下而不被去除。
在这种情况下，1-1金属层141的剩余部分可以大于实际要形成的空腔C。因此，在实施例中，解决了在形成空腔C的工序中由于工艺误差导致第一绝缘层110的部分表面被去除的问题。
接下来，如图7所示，在实施例中，第二绝缘层120形成在第一绝缘层110的上表面上。另外，在实施例中，第三绝缘层130形成在第一绝缘层110的下表面的下方。在这种情况下，第二绝缘层120和第三绝缘层130中的每一者可以由RCC构成。
另外，可以执行在第二绝缘层120的表面上形成电路图案的工序。例如，可以执行在第二绝缘层120的上表面上形成第三电路图案160的工序。
另外，可以执行在第三绝缘层130的表面上形成电路图案的工序。例如，可以执行在第三绝缘层130的下表面上形成第四电路图案170的工序。
第三电路图案160和第四电路图案170也可以分别具有多层结构。
例如，第三电路图案160可以包括3-1金属层161和3-2金属层162。例如，第四电路图案170可以包括4-1金属层171和4-2金属层172。
另外，在实施例中，可以执行在第二绝缘层120中形成第二通路孔V2的工序。另外，在实施例中，可以执行在第三绝缘层130中形成第三通路孔V3的工序。
接下来，参照图8，在实施例中，可以通过使用激光对第二绝缘层120开口来执行形成空腔C的工序。
在这种情况下，未被去除的1-1金属层141存在于要形成空腔C的区域中的第一绝缘层110的上表面上。
另外，在实施例中，通过使用在激光工艺中要形成空腔C的区域中留下的1-1金属层141作为停止层，可以仅对形成有1-1金属层141的区域执行去除绝缘层的工序。
在这种情况下，在实施例中，可以使用高斯光束的中心线来执行形成空腔C的工序。也就是说，在实施例中，通过使用高斯光束的中心线的光束来加工空腔C的最外侧区域。另外，在实施例中，在将高斯光束移动预定距离的同时加工空腔C的整个区域。
接下来，参照图9，在实施例中，可以执行去除其上表面通过空腔C暴露的1-1金属层141的工序。例如，在实施例中，可以执行通过蚀刻来去除通过空腔C暴露的1-1金属层141的工序。
接下来，参照图10，在实施例中，可以执行分别在第二绝缘层120的上表面和第三绝缘层130的下表面上形成保护层180和185的工序。
第一保护层180和第二保护层185中的每一者可以具有开口。例如，第一保护层180可以具有开口，该开口暴露设置在第二绝缘层120的上表面上的第三电路图案160中的要暴露的第五电路图案的表面。
另外，第二保护层185可以具有开口，该开口暴露设置在第三绝缘层130的下表面上的第四电路图案170中的要暴露的第四电路图案的表面。
图11至图13是示出图1的电路板的修改例的视图。
参照图11，电路板100A与根据图1的第一实施例的电路板仅第一电路图案140的结构不同，因此，下面将主要描述第一电路图案140的特点。
在第一实施例中，围绕空腔C设置的1-1金属层141具有与1-2金属层142分离的结构。
可替代地，第一电路图案可以包括设置为与空腔C相邻的1-1电路图案140b。另外，第一电路图案可以包括除了1-1电路图案140b之外的1-2电路图案。另外，1-2电路图案的1-1金属层和1-2金属层可以具有相同的面积或宽度。可替代地，1-1电路图案的1-1金属层和1-2金属层可以具有不同的面积或宽度。
也就是说，1-1电路图案140b可以包括1-1金属层141b和1-2金属层142b。在这种情况下，1-1金属层141b可以形成在第一绝缘层110上并具有第一宽度。另外，1-2金属层142b可以设置在1-1金属层141b上并具有第二宽度。在这种情况下，第一宽度可以大于第二宽度。因此，1-1金属层141b可以包括与1-2金属层141b在垂直方向上重叠的第一部分和不与1-2金属层142b在垂直方向上重叠的第二部分。在这种情况下，1-1金属层141b的第一部分的上表面可以与1-2金属层142b直接接触。另外，与第一部分不同，1-1金属层141b的第二部分的上表面可以设置为与第二绝缘层120直接接触。
另外，1-1金属层141b的第二部分可以设置为比1-1金属层141b的第一部分更靠近空腔C。
另外，可以通过空腔C暴露1-1金属层141b的第二部分的侧表面。可替代地，1-2金属层142b具有比1-1金属层141b更小的宽度并且在1-1金属层141b上设置在远离空腔C的位置处，因此1-2金属层142b可以不通过空腔C暴露。
参照图12，电路板可以具有与图1的电路板不同的绝缘层的层结构。
也就是说，在图1中，第二绝缘层120和第三绝缘层130中的每一者由单层构成，但在图12的电路板中，第二绝缘层120和第三绝缘层130中的每一者可以具有多层结构。
例如，第二绝缘层可以包括2-1绝缘层120-1和2-2绝缘层120-2。此外，2-1绝缘层120-1和2-2绝缘层120-2中的每一者都可以由RCC构成。
另外，第三绝缘层可以包括3-1绝缘层130-1和3-2绝缘层130-2。另外，3-1绝缘层130-1和3-2绝缘层130-2中的每一者可以由RCC构成。
另外，在实施例中，第三电路图案可以包括设置在2-1绝缘层120-1的上表面上的3-1电路图案160-1和设置在2-2绝缘层120-2的上表面上的3-2电路图案160-2。
另外，在实施例中，第四电路图案可以包括设置在3-1绝缘层130-1的下表面的下方的4-1电路图案170-1和设置在3-2绝缘层130-2的下表面的下方的4-2电路图案170-2。
另外，在实施例中，空腔C可形成为穿过具有多层结构的第二绝缘层120。
在这种情况下，空腔C可以一起穿过第二绝缘层120以形成一个空腔。例如，空腔C可以包括形成在2-1绝缘层120-1中的第一空腔部分C-1和形成在2-2绝缘层120-2中的第二空腔部分C-2。另外，第一空腔部分C-1和第二空腔部分C-2可以具有相同的宽度。
因此，可以不通过空腔C暴露设置在2-2绝缘层120-2的上表面上的3-2电路图案160-2，并且可以仅暴露与设置在2-1绝缘层120-1的上表面上的3-1电路图案160-1对应的部分。
在这种情况下，与实施例中用于形成空腔C的停止层对应的金属层可以仅位于第一绝缘层110和2-1绝缘层120-1上。也就是说，与停止层对应的金属层可以具有与图1和图11中任意一个所示的金属层相同的结构并且可以包括围绕空腔C外侧的1-1金属层141的第二部分141a。
参照图13，第二绝缘层可以包括2-1绝缘层120-1和2-2绝缘层120-2。另外，2-1绝缘层120-1和2-2绝缘层120-2中的每一者都可以由RCC构成。
另外，第三绝缘层可以包括3-1绝缘层130-1和3-2绝缘层130-2。另外，3-1绝缘层130-1和3-2绝缘层130-2中的每一者可以由RCC构成。
另外，在实施例中，第三电路图案可以包括设置在2-1绝缘层120-1的上表面上的3-1电路图案160-1和设置在2-2绝缘层120-2的上表面上的3-2电路图案160-2。
另外，在实施例中，第四电路图案可以包括设置在3-1绝缘层130-1的下表面的下方的4-1电路图案170-1和设置在3-2绝缘层130-2的下表面的下方的4-2电路图案170-2。
另外，在实施例中，空腔C可以形成为穿过具有多层结构的第二绝缘层120。
在这种情况下，空腔C可以包括两个，其各自穿过多个第二绝缘层120。例如，空腔C可以包括形成在2-1绝缘层120-1中的第一空腔部分C1和形成在2-2绝缘层120-2中的第二空腔C2。
第一空腔C1和第二空腔C2可以分别具有不同的宽度。例如，在根据实施例的封装基板中，第一电子元件可以安装在形成于2-1绝缘层120-1中的第一腔C1中并且第二电子元件可以安装在形成于2-2绝缘层120-2中的第二腔C2中。
因此，第一电路图案的一部分(连接到第一电子元件的焊盘)可以暴露于形成在2-1绝缘层120-1中的第一空腔C1，并且3-1电路图案160-1的一部分可以暴露于形成在2-2绝缘层120-2中的第二空腔C2。
另外，第一空腔C1和第二空腔C2可以具有不同的宽度。因此，在实施例中，可以单独执行形成每个空腔的工序。
在这种情况下，与实施例中用于形成空腔C的停止层对应的金属层不仅可以位于第一绝缘层110与2-1绝缘层120-1之间，还可以位于2-1绝缘层120-1与2-2绝缘层120-2之间。
也就是说，作为用于形成第二空腔C2的3-1电路图案160-1的一部分，镀层160-1a可以设置在2-1绝缘层120-1的上表面上并围绕第二空腔C2的周边。
图14是示出根据第二实施例的电路板的视图，图15是示出图14的电路板的部分配置的平面图。
与图1的第一实施例相比，根据第二实施例的电路板可以不包括1-1金属层141的第二部分141a。与第一实施例不同，根据第二实施例的电路板可以通过执行多个加工工序以形成空腔来实现。
然而，图14的第二实施例的电路板也可以包括图1、11、12和13所示的1-1金属层141的第二部分141a。然而，在下文中，将描述第二实施例的电路板中不包括1-1金属层141的第二部分141a。
参照图14，电路板1000包括第一绝缘层1100、第二绝缘层1200、第三绝缘层1300、电路图案1400、1500、1600和1700、通路孔V1、V2和V3以及保护层1800和1850。
在这种情况下，第一实施例的第二绝缘层120由RCC形成。可替代地，第二实施例的第二绝缘层1200可以由与第一绝缘层1100相同的预浸料形成。在这种情况下，预浸料中可以包含玻璃纤维。另外，当在预浸料中形成空腔时，预浸料中包括的玻璃纤维的至少一部分可以暴露于空腔。另外，暴露的玻璃纤维可能导致上述各种可靠性问题。因此，在第二实施例中，即使当第二绝缘层1200由包含玻璃纤维的预浸料构成时，也可以完全去除通过空腔暴露的玻璃纤维。然而，实施例不限于此，第二实施例中的第二绝缘层1200也可以像第一实施例中的第二绝缘层120一样由RCC形成。
然而，在下文中，将描述第二实施例的第二绝缘层1200由预浸料形成。
在这种情况下，稍后描述的空腔C可以形成在第二绝缘层1200中。空腔C可以形成为穿过第二绝缘层1200。另外，在实施例中，第二绝缘层1200由预浸料形成。这里，预浸料可以具有其中玻璃纤维和填料分散在树脂中的结构。另外，当在由预浸料构成的第二绝缘层1200中形成空腔C时，可能出现分散在第二绝缘层1200中的玻璃纤维通过空腔C暴露的问题。因此，实施例旨在提供一种能够有效地去除设置在第二绝缘层1200中的玻璃纤维中的通过空腔C暴露的玻璃纤维的空腔形成方法及其空腔结构。
这可以通过在稍后描述的形成空腔C的工序中出现的特征来实现。例如，在实施例中，执行多个加工工序以形成空腔C。也就是说，当使用激光形成空腔C时，空腔的形状、加工时间等根据激光源而变化。在这种情况下，在实施例中，在具有最佳空腔形状的同时，可以在用于最佳空腔形成的工序时间内形成玻璃纤维不通过空腔C暴露的空腔。
另外，第一电路图案1400可以设置在第一绝缘层1100的上表面上。例如，第二电路图案1500可以设置在第一绝缘层1100的下表面上。例如，第三电路图案1600可以设置在第二绝缘层1200的上表面上。例如，第四电路图案1700可以设置在第三绝缘层1300的下表面上。
同时，第一电路图案1400可以包括焊盘1400P，该焊盘1400P在被设置于第一绝缘层1100的上表面上的同时通过空腔C暴露。
另外，与第一实施例一样，第二实施例中的电路图案可以具有双层结构。例如，第一电路图案1400可以包括1-1金属层1410和1-2金属层1420。例如，第二电路图案1500可以包括2-1金属层1510和2-2金属层1520。例如，第三电路图案1600可以包括3-1金属层1610和3-2金属层1620。例如，第四电路图案1700可以包括4-1金属层1710和4-2金属层1720。
用于电连接设置在不同层上的电路图案的通路孔V1、V2和V3可以设置在第一绝缘层1100、第二绝缘层1200和第三绝缘层1300中。
同时，空腔C可以形成在第二绝缘层1200中。在这种情况下，空腔C可以形成在由多层构成的第二绝缘层1200中，可替代地，空腔C可以形成为穿过由单层构成的第二绝缘层1200。
因此，在实施例中，可以通过空腔C暴露设置在第一绝缘层1100的上表面上的第一电路图案1400中的焊盘1400P。
在实施例中，第一电路图案1400的一部分用作空腔形成工序中的停止层。优选地，在实施例中，构成第一电路图案1400的1-1金属层1410可以用作形成空腔C的停止层。
同时，在实施例中，需要掩模(未示出)以仅对要形成空腔C的区域精确地执行激光加工。掩模可以确定要通过激光加工的区域的尺寸。换句话说，掩模可以确定空腔C的尺寸。掩模可以形成在与空腔C的上部区域对应的区域中以确定上部区域的尺寸。例如，掩模可以具有围绕空腔的上部区域的形状。因此，掩模可以确定空腔的上部区域的尺寸并且还可以确定空腔C的整体尺寸。
另外，停止层可以确定空腔C的深度。也就是说，停止层可以设置在与空腔C的下部区域对应的区域中。因此，停止层可以允许通过激光仅到达与空腔C的下部区域对应的位置来加工绝缘层。
在这种情况下，实施例的掩模可以使用设置在第二绝缘层1200上表面上的电路图案。优选地，实施例的掩模可以使用设置在第二绝缘层1200上表面上的电路图案的籽晶层。更优选地，实施例中的掩模可以使用构成设置在第二绝缘层1200的上表面上的第三电路图案1600的3-1金属层1610。
也就是说，在实施例中，在形成第一电路图案1400和第三电路图案1600之后，可以通过使用要形成空腔C的区域中的第一电路图案1400的第一金属层1410和3-1金属层1610在第二绝缘层1200中形成空腔C。
同时，在实施例中，可以用两个步骤执行激光加工以在第二绝缘层1200中形成空腔C。
优选地，在实施例中，可以通过使用二氧化碳(CO2)激光器在第二绝缘层1200中初步形成空腔。与其他激光器相比，二氧化碳(CO2)激光器具有在第二绝缘层1200中快速形成期望的尺寸的空腔的优点，但其缺点是空腔C的内壁相对于空腔的底表面的倾斜角形成钝角。也就是说，使用二氧化碳激光器形成的空腔的内壁具有110度以上的角度。另外，当空腔C的内壁的倾斜角形成钝角时，需要很大的空间来形成期望的尺寸的空腔C。也就是说，大体上可以由设置有电子元件的下部区域的尺寸来确定空腔C的尺寸。然而，当空腔C的内壁具有钝角时，空腔C的上部区域的尺寸变得大于空腔C的下部区域的尺寸。因此，形成空腔C所需的空间可能增加上部区域的尺寸而不是下部区域的尺寸。
因此，在实施例中，可以使用紫外线(UV)激光器对通过二氧化碳(CO2)激光器形成的空腔进行二次加工。也就是说，当通过二氧化碳(CO2)激光器形成空腔时，在空腔的内壁上产生阶梯状台阶以对应于激光加工期间激光源的移动间隔。因此，在实施例中，可以使用紫外线(UV)激光器对通过二氧化碳(CO2)激光器形成的空腔进行二次加工。具体地，可以仅对已经初步加工的空腔的内壁执行使用紫外(UV)激光器对空腔的二次加工。
因此，在实施例中，二次加工后的最终空腔C的内壁相对于空腔的底表面或绝缘层的表面的倾斜角可以为90.01°至100°。例如，二次加工后的最终空腔内壁相对于空腔底表面或绝缘层表面的倾斜角可以为90.1°至95°。例如，空腔的内壁相对于空腔的底表面或绝缘层的表面的倾斜角可以为91°至93°。也就是说，实施例中的空腔可以与空腔的底表面或第一绝缘层的上表面基本垂直(或接近垂直)。
例如，实施例中的第二绝缘层1200中形成的空腔C的垂直截面形状可以接近于矩形或正方形。因此，在实施例中，由于形成在第二绝缘层1200中的空腔的垂直截面形状具有对应于矩形或正方形的形状，因此可以减小形成空腔C所需的空间，从而提高电路的集成度。
具体地，实施例中的空腔C的上部区域可以具有第一宽度W1。另外，在实施例中，空腔C的下部区域可以具有等于第一宽度W1的第二宽度W2。因此，在实施例中，可以显著减小形成空腔C所需的空间。
空腔C的下部区域的宽度可以被确定为使得空腔C的尺寸对应于要设置在其中的电子元件的尺寸。在这种情况下，在比较例中，空腔C的上部区域的宽度大于空腔C的下部区域的宽度，并且发生与上部区域和下部区域之间的宽度差对应的空间一样多的空间浪费。可替代地，在实施例中，空腔C的下部区域和上部区域的宽度相同，因此可以解决空间的浪费。
同时，实施例中的空腔C的水平截面可以具有其至少一部分为圆形的形状。例如，实施例中的空腔C的至少一部分可以具有曲面。例如，实施例中的空腔C可以具有其中边缘部分具有曲面的形状。
参照图15，实施例中的空腔C的水平截面包括至少四个直线部分。
例如，实施例中的空腔C的水平截面可以包括具有直线形状的第一部分S1。另外，实施例中的空腔C的水平截面可以包括与第一部分S1大致垂直的直线形状的第二部分S2。另外，实施例中的空腔C的水平截面可以包括与第一部分S1平行且与第二部分S2大致垂直的直线形状的第三部分S3。另外，实施例中的空腔C的水平截面可以包括与第三部分S3大致垂直且与第二部分S2平行的直线形状的第四部分S4。
另外，空腔C的水平截面可以包括位于第一部分S1与第二部分S2之间的第一边缘E1。在这种情况下，第一边缘E1可以具有曲线而不是直线。例如，第一边缘E1可以是圆角区域。也就是说，第一边缘E1可以包括曲面。
另外，空腔C的水平截面可以包括位于第二部分S2与第三部分S3之间的第二边缘E2。在这种情况下，第二边缘E2可以具有曲线而不是直线。例如，第二边缘E2可以是圆角区域。也就是说，第二边缘E2可以包括曲面。
另外，空腔C的水平截面可以包括位于第三部分S3与第四部分S4之间的第三边缘E3。在这种情况下，第三边缘E3可以具有曲线而不是直线。例如，第三边缘E3可以是圆角区域。也就是说，第三边缘E3可以包括曲面。
另外，空腔C的水平截面可以包括位于第一部分S1与第四部分S4之间的第四边缘E4。在这种情况下，第四边缘E4可以具有曲线而不是直线。例如，第四边缘E4可以是圆角区域。也就是说，第四边缘E4可以包括曲面。
在这种情况下，实施例中的第一边缘E1、第二边缘E2、第三边缘E3和第四边缘E4的曲面可以对应于实施例中的紫外线(UV)激光器的光束尺寸。例如，紫外线(UV)激光器的光束尺寸可以是直径为20μm至80μm的圆形。第一边缘E1、第二边缘E2、第三边缘E3和第四边缘E4可以具有与紫外线(UV)激光器的光束尺寸对应的曲面。例如，第一边缘E1、第二边缘E2、第三边缘E3和第四边缘E4的曲面的曲率可以与直径为20μm至80μm的圆的曲率对应。
因此，在实施例中，由于第一边缘E1、第二边缘E2、第三边缘E3和第四边缘E4具有垂直直线，可以解决例如空腔塌陷的结构可靠性问题，从而提高产品满意度。
同时，在实施例中，第二绝缘层1200可以由预浸料形成。预浸料可以在树脂中包括玻璃纤维以确保刚性。另外，在形成空腔C的工序中，玻璃纤维的一部分可能通过空腔C暴露于外部。另外，当玻璃纤维通过空腔C暴露时，可能出现各种可靠性问题。例如，设置在空腔C中的电子元件的平坦度可能因玻璃纤维而出现问题。例如，设置在空腔C中的电子元件可能因玻璃纤维而发生电短路。
在这种情况下，二氧化碳(CO2)激光器可以不去除第二绝缘层1200中包含的玻璃纤维。因此，当仅通过二氧化碳(CO2)激光器形成空腔C时，第二绝缘层1200中包含的玻璃纤维可以通过空腔C暴露于外部。
然而，在实施例中，在使用二氧化碳(CO2)激光器执行初步空腔加工之后，使用紫外线(UV)激光器执行二次空腔加工。在这种情况下，紫外线(UV)激光器可以去除通过初步加工的空腔暴露的玻璃纤维，同时空腔C的内壁的倾斜角几乎是垂直的。
也就是说，在实施例中，可以使用紫外线(UV)激光器去除所有可能突出到空腔C中的第二绝缘层1200的玻璃纤维。因此，第二绝缘层1200的玻璃纤维不会从空腔C的内壁向空腔C中突出。
图16至图22是按工序顺序示出图14所示的电路板的制造方法的视图。
参照图16，可以制备第一绝缘层1100，可以在第一绝缘层1100的表面上形成第一电路图案1400和第二电路图案1500，并且可以形成穿过第一绝缘层1100并且将第一电路图案1400与第二电路图案1500电连接的第一通路孔V1。
接下来，参照图17，在实施例中，在形成了1-2金属层1420和2-2金属层1520后，可以执行去除用作其籽晶层的1-1金属层1410和2-1金属层1510的工序。
在这种情况下，在实施例中，不被除用作籽晶层的整个金属层，并且设置在要形成空腔C的区域中的金属层被留下而不被去除。
在这种情况下，1-1金属层1410可以包括在未形成空腔的区域中与1-2金属层1420在垂直方向上重叠的1-1部分P1-1。另外，1-1金属层1410可以包括在未形成空腔的区域中不与1-2金属层1420在垂直方向上重叠的1-2部分P1-2。另外，1-1金属层1410可以包括设置在形成有空腔的区域中的1-3部分P1-3(1410a)。
在实施例中，随着对1-2金属层1420进行电镀，当第一电路图案1400制造完成后，1-1金属层1410的1-2部分P1-2被去除，并且1-1金属层1410的1-3部分P1-3被留下而不被去除。
接下来，如图18所示，在实施例中，第二绝缘层1200形成在第一绝缘层1100的上表面上。另外，在实施例中，第三绝缘层1300形成在第一绝缘层1100的下表面的下方。在这种情况下，第二绝缘层1200和第三绝缘层1300可以由RCC构成，或者可替代地，可以由预浸料形成。
另外，可以执行在第二绝缘层1200的表面上形成电路图案的工序。例如，可以执行在第二绝缘层1200的上表面上形成第三电路图案1600的工序。
另外，在一个实施例中，可以执行在第二绝缘层1200中形成第二通路孔V2的工序。另外，在一个实施例中，可以执行在第三绝缘层1300中形成第三通路孔V3的工序。
同时，在实施例中，设置在第二绝缘层1200的上表面上的第三电路图案1600包括3-1金属层1610和3-2金属层1620。
在这种情况下，在第三电路图案1600的制造工序中，在完成3-2金属层1620的电镀后，去除用作3-2金属层1620的电镀籽晶层的3-1金属层1610。在这种情况下，在实施例中，不全部去除用作3-2金属层1620的籽晶层的3-1金属层1610，并且设置在要形成空腔C区域中的金属层被留下而不被去除。
具体地，在实施例中，设置在围绕要形成空腔C的区域的空腔外部区域中的3-1金属层1610的一部分被留下而不被去除。也就是说，一般而言，在形成第三电路图案1600之后，3-1金属层1610中的所有不与3-2金属层1620在垂直方向上重叠的部分被去除。在这种情况下，在实施例中，在3-1金属层1610中，不与3-2金属层1620在垂直方向上重叠的部分中的位于要形成空腔C的区域周围的部分被留下而不被去除。
具体地，3-1金属层1610可以形成在第二绝缘层1200的整个上表面上。
在这种情况下，3-1金属层1610可以包括与3-2金属层1620在垂直方向上重叠的2-1部分P2-1。另外，3-1金属层1610可以包括未形成空腔的区域中的不与3-2金属层1620在垂直方向上重叠的部分。在这种情况下，3-1金属层1610中的不与3-2金属层1620在垂直方向上重叠的部分可以包括与要形成空腔C的区域重叠或者是与要形成空腔C的区域间隔开的2-2部分P2-2。另外，3-1金属层1610中不与3-2金属层1620在垂直方向上重叠的部分可以包括与要形成空腔C的空腔区域相邻的2-3部分P2-3。
这里，在一般电路板的制造工序中，随着对3-2金属层1620进行电镀，当第三电路图案1600的制造完成时，包括2-2部分P2-2和2-3部分P2-3的3-1金属层1610被去除。
可替代地，在实施例中，在一般电路板的制造工序中，随着对3-2金属层1620进行电镀，当第二电路图案1600的制造完成时，3-1金属层1610的2-2部分P2-2被去除并且3-1金属层1610的2-3部分P2-3被留下而不被去除。
3-1金属层1610的2-3部分P2-3可以位于第二绝缘层1200的上表面上的要形成空腔C的区域与其他区域之间的边界区域中。例如，3-1金属层1610的2-3部分P2-3可以形成在第二绝缘层1200的上表面上的除了要形成空腔C的区域之外的其余区域中。例如，3-1金属层1610的2-3部分P2-3可以设置为围绕第二绝缘层1200的上表面上的要形成空腔C的区域。
在这种情况下，3-1金属层1610的2-3部分P2-3可以具有预定宽度。在这种情况下，3-1金属层1610的2-3部分P2-3的宽度可以大于后续激光工艺中的光束尺寸的半径。也就是说，在实施例中，可以使用与使用二氧化碳(CO2)激光器的激光工艺中的光束的中心部分对应的高斯光束来执行空腔加工工序。因此，高斯光束的中心部分位于空腔C的边缘区域。另外，当3-1金属层1610的2-3部分P2-3的宽度小于光束尺寸的半径时，可以通过高斯光束来加工除了第二绝缘层1200的空腔形成区域之外的区域。因此，在实施例中，3-1金属层1610的2-3部分P2-3的宽度可以大于高斯光束的半径。
接下来，参照图19，可以使用3-1金属层1610的2-3部分P2-3作为边界线来执行对第二绝缘层1200的初步腔体加工。在这种情况下，可以使用二氧化碳(CO2)激光器来执行初步空腔加工。在这种情况下，初步腔体加工的空腔Ca可以具有梯形水平截面。例如，初步加工的空腔Ca的宽度可以从上部朝向下部逐渐减小。另外，第二绝缘层1200中包括的玻璃纤维GF可以通过初步加工的空腔Ca暴露于空腔的外部。
因此，在实施例中，如图20所示，可以使用紫外线(UV)激光器对初步加工的空腔执行二次空腔加工。
也就是说，在实施例中，可以使用紫外线(UV)激光器对已经通过二氧化碳(CO2)激光器进行初步加工的空腔进行二次加工。也就是说，当通过二氧化碳(CO2)激光器形成空腔时，在空腔的内壁产生阶梯状台阶以对应于激光加工期间激光源的移动间隔。因此，在实施例中，可以使用紫外线(UV)激光器对通过二氧化碳(CO2)激光器形成的空腔进行二次加工。具体地，可以仅对已经初步加工的空腔的内壁执行使用紫外线(UV)激光器对空腔的二次加工。
接下来，参照图21，在空腔C的加工完成后，将留下用于加工空腔C的1-1金属层1410和3-1金属层1610的部分去除。
也就是说，在实施例中，为了空腔加工，用作籽晶层的1-1金属层1410的1-3部分P1-3和3-1金属层1610的2-3部分P2-3被留下而不被去除。另外，在实施例中，当空腔C的加工完成时，可以执行去除1-1金属层1410的1-3部分P1-3和3-1金属层1610的2-3部分P2-3的工序。在这种情况下，如第一实施例一样，1-1金属层1410的1-3部分P1-3和3-1金属层1610的2-3部分P2-3的至少一部分可以被留下而不被去除。
接下来，参照图22，在实施例中，可以分别执行在第二绝缘层1200的上表面和第三绝缘层1300的下表面上形成保护层1800和1850的工序。
另外，可以用与第二实施例对应的结构来实现与第一实施例的修改例对应的图11至图13的结构。
图23A和图23B是具体示出根据第三实施例的空腔结构的视图。
图23A示出了第一实施例和第二实施例中描述的第二绝缘层由多层过程的情况下的电路板。另外，图23B示出第二绝缘层由单层构成的情况下的电路板。
参照图23A和图23B，可以在第二绝缘层2120中形成空腔。
可以通过对多个第二绝缘层2120开口来形成空腔(参见图23A)，或者可以通过对单个第二绝缘层2120开口来形成空腔(参见图23B)。当在多个第二绝缘层(例如，2-1至2-3绝缘层)中形成空腔时，空腔可以包括形成在2-1绝缘层上的第一部分和形成在2-2绝缘层上的第二部分，以及形成在2-3绝缘层上的第三部分。
在这种情况下，空腔可以包括内壁S1、S2和S3。空腔的内壁S1、S2和S3可以具有预定的表面粗糙度。在这种情况下，在实施例中，不执行额外的工序使得空腔的内壁S1、S2和S3具有预定的表面粗糙度，但是可以在用于形成空腔的激光工艺期间形成表面粗糙度。
同时，空腔的内壁可以分成多个部分。例如，空腔的内壁可以从其下侧起被分成第一部分S3、第二部分S2和第三部分S1。在这种情况下，第一部分S3、第二部分S2和第三部分S1的倾斜角中的每一者可以彼此不同。另外，第一部分S3、第二部分S2和第三部分S1中的至少一部分的表面粗糙度可以与其他部分的表面粗糙度不同。例如，第二部分S2的表面粗糙度可以与第三部分S1的表面粗糙度相同。然而，第二部分S2和第三部分S1的表面粗糙度可以与第一部分S3的表面粗糙度不同。这是因为构成空腔的内壁的第一部分S3、第二部分S2和第三部分S1中的至少一部分是通过与其他部分不同的工序形成的。例如，第二部分S2和第三部分S1是通过激光工艺和去污工序形成的部分。可替代地，第一部分S3是通过去除电路图案的一部分而形成的部分。因此，第二部分S2和第三部分S1具有与激光工艺和去污工序条件对应的表面粗糙度，并且第一部分S3可以具有与电路图案的一部分的侧表面的表面粗糙度对应的表面粗糙度。
同时，在实施例中，使用高斯光束形成空腔C。在这种情况下，使用高斯光束的中心点加工空腔C的最外部。也就是说，在高斯光束的中心点处产生具有最大强度的激光，因此，最外部的空腔C的内壁的倾斜角可以小于比较例的倾斜角。
换句话说，空腔的内壁可以具有第一部分S3、第二部分S2和第三部分S1从其下侧彼此连接的形状。空腔的第一部分S3可以连接到第一绝缘层110的上表面。例如，空腔的第一部分S3可以与第一绝缘层110的上表面接触。空腔的内壁的第一部分S3可以具有第一倾斜角。例如，空腔的第一部分S3的倾斜角可以基本垂直于基准平面BS。
空腔的第二部分S2可以具有第二倾斜角θ2。例如，空腔的第二部分S2的第二倾斜角θ2可以指将第二部分S2的一端E1与另一端E3连接的虚设直线相对于基准平面BS的倾斜角。例如，基准平面BS可以是第一绝缘层110的上表面，但实施例不限于此。
另外，空腔的第三部分S1可以具有第三倾斜角θ1。例如，空腔的第三部分S1的第三倾斜角θ1可以小于第二部分S2的第二倾斜角θ2。第三部分S1的第三倾斜角θ1可以指将第三部分S1的一端E2与另一端E1连接的虚设直线的倾斜角。
也就是说，空腔的内壁的第三部分S1是使用高斯光束的中心点加工的部分，因此，第三部分S1可以具有比第二部分S2的第二倾斜角θ2小的第三倾斜角θ1。
空腔的内壁的第二部分S2可以具有130度至160度的范围的倾斜角θ2。另外，空腔的内壁的第三部分S1可以具有92度至130度的范围的第三倾斜角θ1，其小于第二部分S2的第二倾斜角θ2。
换句话说，实施例的空腔的内壁可以具有多个拐点。拐点也可以表示为拐折部分或角度改变的部分。
例如，实施例的空腔的内壁可以具有第一拐点E3和第二拐点E2。
另外，在实施例中，空腔可以基于第一拐点E3被分为具有第一倾斜角的第一部分S3和具有第二倾斜角θ2的第二部分S2。另外，在实施例中，空腔可以基于第二拐点E2被分为具有第二倾斜角θ2的第二部分S2和具有第三倾斜角的第三部分S1。
第一拐点E3可以是空腔的内壁的第一部分S3与第二部分S2彼此相交的点。另外，第二拐点E2可以是空腔的内壁的第二部分S2与第三部分S1彼此相交的点。
第一拐点E3的高度可以对应于电路图案140的高度。优选地，第一拐点E3的高度可以与设置在第一绝缘层110的上表面上的第一电路图案141的一部分的高度相同。更优选地，第一拐点E3的高度可以与构成第一电路图案141的籽晶层的高度相同。
另外，第二拐点E2的高度可以设置为高于焊盘141a的上表面。
在上述实施例中，当形成空腔时，空腔的最外部的第三部分S1具有第三倾斜角θ1，与第三部分S1相交的第二部分S2具有第二倾斜角θ2，与第二部分S2相交的第一部分S3具有第一倾斜角。
这可以通过对作为停止层的第一金属层140a(其是构成电路图案的籽晶层)进行激光加工以形成空腔，并且进一步通过使用高斯光束的中心点来加工空腔的最外部来实现，因此，与比较例相比，由于空腔的最外部的倾斜角减小，使用可以显著减小形成空腔所需的空间。
因此，在实施例中，空腔可以包括具有第三部分S1的第一区域、具有第二部分S2的第二区域以及除了它们之外的第三区域。
与第二区域的空腔内壁对应的第二部分S2从第一部分S3向上延伸，同时具有第二倾斜角θ2，第一部分S3是空腔的第三区域R3的一个端部。
另外，与第一区域R1对应的第三部分S1可以从第二部分S2向上延伸，同时具有第三倾斜角θ1。
图24是用于说明根据第三实施例的空腔的加工方法的视图，图25是用于说明根据比较例的空腔的加工方法的视图。
参照图24，在实施例中，通过使用高斯光束的中心线的光束对空腔的最外侧区域进行加工。另外，在实施例中，在将高斯光束移动预定距离的同时加工整个空腔区域。
在这种情况下，在实施例中，通过使用第一高斯光束的中心线对空腔的最外侧区域进行加工。另外，当使用第一高斯光束的空腔加工完成时，在与第一高斯光束间隔开预定距离的位置处提供第二高斯光束。在这种情况下，由于第一高斯光束与第二高斯光束间隔开预定距离，所以实施例中的空腔可以包括最外侧区域中的具有第三倾斜角θ1的第三部分S1以及从第三部分S1延伸并且具有第二倾斜角θ2的第二部分S2。
同时，参照图25，在比较例中，激光束的最外部位于空腔的最外部以执行空腔加工的工序。
因此，比较例中的空腔的最外部的内壁具有160度以上的倾斜角。另一方面，在实施例中，空腔的最外部的内壁具有在92度至130度范围内的第三倾斜角。
例如，在比较例的工序中，当在尺寸为600μm的区域中加工空腔时，由于空腔的内壁的倾斜角而形成小于600μm的500μm的空腔。这是因为空腔的下部区域被用作大体上安装元件的空腔，并且由于内壁的倾斜角而不能使用大约100μm的空间。
另一方面，在实施例中，当在尺寸为600μm的区域中加工空腔时，由于空腔的内壁的倾斜角的改善，形成了550μm的空腔，其大于比较例的空腔。因此，在实施例中，可以减小形成空腔所需的空间，从而提高电路的集成度。

Claims (10)

1.一种电路板，包括：
第一绝缘层；
第一电路图案，设置在所述第一绝缘层的一个表面上并且包括焊盘；以及
第二绝缘层，设置在所述第一绝缘层的所述一个表面上并且包括暴露所述焊盘的空腔，
其中，所述第一电路图案包括：
1-1金属层，设置在所述第一绝缘层的所述一个表面上；以及
1-2金属层，设置在所述1-1金属层的一个表面上，
所述1-1金属层的面积大于所述1-2金属层的面积，并且
所述1-1金属层的至少一部分的侧表面通过所述空腔暴露。
2.根据权利要求1所述的电路板，其中，所述1-1金属层包括：
第一部分，所述第一部分与所述1-1金属层在垂直方向上重叠；以及
除了所述第一部分之外的第二部分，并且
所述第二部分的侧表面通过所述空腔暴露。
3.根据权利要求2所述的电路板，其中，所述1-1金属层的所述第二部分具有围绕所述空腔的外侧的闭环形状并且设置在所述第一绝缘层与所述第二绝缘层之间。
4.根据权利要求1所述的电路板，其中，所述1-1金属层是所述1-2金属层的籽晶层，并且
所述1-2金属层是通过使用所述1-1金属层作为籽晶层形成的电镀层。
5.根据权利要求2所述的电路板，其中，所述1-1金属层的所述第一部分的上表面与所述1-2金属层的下表面直接接触，并且
所述1-1金属层的所述第二部分的上表面与所述第二绝缘层直接接触。
6.根据权利要求2所述的电路板，其中，所述1-1金属层的所述第二部分与所述1-2金属层间隔开预定间隔。
7.根据权利要求1所述的电路板，其中，所述第一电路图案包括设置在与所述空腔相邻的区域中的1-1电路图案和除了所述1-1电路图案之外的1-2电路图案，
其中，所述1-2电路图案的所述1-1金属层的面积对应于所述1-2电路图案的所述1-2金属层的面积，并且
所述1-1电路图案的所述1-1金属层的面积大于所述1-1电路图案的所述1-2金属层的面积。
8.根据权利要求7所述的电路板，其中，所述1-1电路图案的所述1-1金属层包括与所述1-1电路图案的所述1-2金属层在垂直方向上重叠的第一部分和除了所述第一部分之外的第二部分，并且
所述1-1电路图案的所述1-1金属层的第二部分围绕所述空腔的外侧并且设置在所述第一绝缘层与所述第二绝缘层之间。
9.根据权利要求1所述的电路板，其中，所述第二绝缘层包括2-1绝缘层和2-2绝缘层，并且
所述空腔一起穿过所述2-1绝缘层和所述2-2绝缘层。
10.根据权利要求1所述的电路板，其中，所述第二绝缘层包括所述2-1绝缘层和所述2-2绝缘层，所述电路板包括设置在所述2-1绝缘层与所述2-2绝缘层之间的第二电路图案，
所述空腔包括形成在所述2-1绝缘层中的第一空腔和形成在所述2-2绝缘层中并且尺寸与所述第一空腔不同的第二空腔，
所述1-1金属层的至少一部分的侧表面通过所述第一空腔暴露，
所述第二电路图案包括：
2-1金属层，设置在所述2-1绝缘层的一个表面上，以及
2-2金属层，设置在所述2-1金属层的一个表面上，
所述2-1金属层的面积大于所述2-2金属层的面积，并且所述2-1金属层的至少一部分的侧表面通过所述第二空腔暴露。
CN202180053271.1A 2020-06-29 2021-06-29 电路板 Pending CN116250378A (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
KR10-2020-0079248 2020-06-29
KR10-2020-0079232 2020-06-29
KR1020200079192A KR20220001183A (ko) 2020-06-29 2020-06-29 인쇄회로기판, 패키지 기판 및 이의 제조 방법
KR10-2020-0079192 2020-06-29
KR1020200079232A KR20220001193A (ko) 2020-06-29 2020-06-29 인쇄회로기판, 패키지 기판 및 이의 제조 방법
KR1020200079248A KR20220001202A (ko) 2020-06-29 2020-06-29 인쇄회로기판, 패키지 기판 및 이의 제조 방법
PCT/KR2021/008143 WO2022005152A1 (ko) 2020-06-29 2021-06-29 회로 기판

Publications (1)

Publication Number Publication Date
CN116250378A true CN116250378A (zh) 2023-06-09

Family

ID=79316501

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180053271.1A Pending CN116250378A (zh) 2020-06-29 2021-06-29 电路板

Country Status (4)

Country Link
US (1) US20230290716A1 (zh)
JP (1) JP2023533233A (zh)
CN (1) CN116250378A (zh)
WO (1) WO2022005152A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070015861A (ko) * 2005-08-01 2007-02-06 신꼬오덴기 고교 가부시키가이샤 전자 부품 실장 구조체 및 그 제조 방법
US7592202B2 (en) * 2006-03-31 2009-09-22 Intel Corporation Embedding device in substrate cavity
KR20160007196A (ko) * 2014-07-11 2016-01-20 엘지이노텍 주식회사 발광 소자 패키지 및 이를 포함하는 발광 모듈
KR101766476B1 (ko) * 2015-11-20 2017-08-09 주식회사 심텍 캐비티 인쇄회로기판 제조 방법
KR20200055415A (ko) * 2018-11-13 2020-05-21 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 패키지 구조물

Also Published As

Publication number Publication date
JP2023533233A (ja) 2023-08-02
US20230290716A1 (en) 2023-09-14
WO2022005152A1 (ko) 2022-01-06

Similar Documents

Publication Publication Date Title
US11842893B2 (en) Printed circuit board and package substrate including same
CN106165554B (zh) 印刷电路板、封装基板及其制造方法
US20220377902A1 (en) Printed circuit board
KR20210121776A (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
CN112042283B (zh) 印刷电路板和印刷电路板条带
KR20210112779A (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
EP4216267A1 (en) Circuit board
KR20220001183A (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
CN116250378A (zh) 电路板
KR20220080306A (ko) 회로기판의 제조 방법 및 이에 의해 제조된 회로기판
KR20220001193A (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
KR20210070012A (ko) 인쇄회로기판 및 이의 제조 방법
US20240138077A1 (en) Circuit board and package substrate comprising same
KR20210080833A (ko) 인쇄회로기판 및 이의 제조 방법
KR20220001202A (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
KR20210030733A (ko) 인쇄회로기판 및 이의 제조 방법
US20240120243A1 (en) Circuit board and package substrate comprising same
EP3982700A1 (en) Printed circuit board
KR20230071537A (ko) 회로기판 및 이를 포함하는 패키지 기판
CN117796159A (zh) 电路板
KR20230080188A (ko) 회로 기판 및 이를 포함하는 패키지 기판
KR20230065804A (ko) 회로기판 및 이를 포함하는 패키지 기판
KR20230030995A (ko) 회로 기판 및 이를 포함하는 패키지 기판
KR20230023492A (ko) 회로기판 및 이를 포함하는 패키지 기판
KR20210070024A (ko) 인쇄회로기판 및 이의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination