CN117796159A

CN117796159A - 电路板

Info

Publication number: CN117796159A
Application number: CN202280053526.9A
Authority: CN
Inventors: 崔炳均; 金武成; 沈宇燮
Original assignee: LG Innotek Co Ltd
Current assignee: LG Innotek Co Ltd
Priority date: 2021-07-08
Filing date: 2022-07-08
Publication date: 2024-03-29
Also published as: WO2023282692A1; JP2024524568A; KR20230009126A

Abstract

根据实施例的电路板包括：绝缘层；第一电路图案层，所述第一电路图案层设置在所述绝缘层上方；第二电路图案层，所述第二电路图案层设置在所述绝缘层下方；及贯通电极，所述贯通电极穿过所述绝缘层并且连接所述第一电路图案层与所述第二电路图案层，其中，所述贯通电极在上表面处具有第一宽度并且在所述上表面与下表面之间的第一区域处具有小于所述第一宽度的第二宽度，其中，所述第一区域是在所述贯通电极的所有区域中具有最小宽度的区域，并且所述第二宽度在所述第一宽度的70％至99％的范围内。

Description

电路板

技术领域

实施例涉及电路板和包括该电路板的封装衬底。

背景技术

印刷电路板(PCB)是通过在电绝缘板上利用诸如铜的导电材料印刷电路线图案而形成的，并且是指紧接在安装电子部件之前的板。即，印刷电路板是指这样一种电路板，其中确定了每个部件的安装位置，并且将连接各部件的电路图案印刷并固定在平板的表面上，以便将许多不同类型的电子器件密集地安装在平板上。

从安装在印刷电路板上的部件产生的信号可以通过连接到各部件的电路图案来传输。

同时，随着便携式电子设备等的功能的最新进展，为了执行大量信息的高速处理，信号变得频率更高，并且需要适用于高频应用的印刷电路板的电路图案。

在这种情况下，印刷电路板的电路图案必须使信号传输损耗减到最小，以能够在不劣化高频信号的质量的情况下进行信号传输。

在用于高频应用的电路板中使用的绝缘层必须具有电性能的各向同性以便于电路图案设计和处理，具有与金属布线材料的低反应性，具有低离子转移性和足够的机械强度以承受诸如化学机械抛光(CMP)、剥离等工艺，或具有低吸湿率以防止介电常数增加，具有耐热性以承受工艺处理温度，和具有低热膨胀系数以消除由于温度变化引起的裂纹。

此外，在用于高频应用的电路板中使用的绝缘层必须满足各种条件，例如可以使各种应力和发生在与金属薄膜层的界面处的剥离减到最小的粘附性、抗裂性、低应力和低高温气体产生等，为此目的，使用树脂涂覆铜(RCC)。

然而，在树脂涂覆铜中，为了实现低介电常数，填料含量降低，并且随着填料含量降低，难以实现正常的贯通孔形状。例如，当使用激光钻孔法在低介电常数的铜箔粘合树脂中形成贯通孔时，在形成期望的精细尺寸(例如，50μm或更小)的贯通孔方面存在限制。

因此，对于电路集成，需要一种包括精细贯通孔和精细贯通电极的新电路板。

发明内容

技术问题

实施例提供了一种包括精细贯通电极的电路板和包括该电路板的封装衬底。

另外，实施例提供了一种包括最大宽度和最小宽度之间相差最小的贯通电极的电路板和包括该电路板的封装衬底。

所提出的实施例要解决的技术问题不限于上述技术问题，以下描述提出的实施例所属的领域中的技术人员可以清楚地理解未提及的其他技术问题。

技术方案

另外，所述第一宽度是所述贯通电极的所述上表面的最大宽度或平均宽度中的一个。

另外，所述贯通电极的所述第一宽度与所述第二宽度之间的差的一半在所述第一宽度的0.1％至20％的范围内。

另外，所述第一电路图案层包括与所述贯通电极的所述上表面直接连接的第一焊盘，所述第二电路图案层包括与所述贯通电极的所述下表面直接连接的第二焊盘。

另外，所述第一焊盘具有第三宽度，所述第一焊盘的所述第三宽度与所述贯通电极的所述第二宽度之间的差的一半为4.0μm或更小。

另外，所述第一焊盘具有第三宽度，所述第一焊盘的所述第三宽度与所述贯通电极的所述第一宽度之间的差的一半在0.75μm至2.97μm的范围内。

另外，所述第一焊盘包括：铜箔层，所述铜箔层设置在所述绝缘层的上表面上；第一镀层，所述第一镀层设置在所述铜箔层上；以及第二镀层，所述第二镀层设置在所述第一镀层上。

另外，所述第一焊盘的第一镀层不直接接触所述绝缘层的上表面。

另外，第一焊盘的所述铜箔层的侧表面具有第一倾斜角，并且所述贯通电极的侧表面具有不同于所述第一倾斜角的第二倾斜角。

此外，所述绝缘层包括RCC(树脂涂覆铜)或预浸料中的一种。

此外，所述绝缘层具有在2.0至3.0之间的介电常数(Dk)。

同时，根据实施例的封装衬底包括：多个绝缘层；电路图案层，所述电路图案层设置在所述多个绝缘层上；贯通电极，所述贯通电极穿过多个绝缘层并连接设置在不同绝缘层上的电路图案层；连接部分，所述连接部分设置在所述多个绝缘层中的最上绝缘层的电路图案层上；芯片，所述芯片设置在所述连接部分上；模塑层，所述模塑层设置在所述最上绝缘层上并模塑所述芯片，其中，所述贯通电极在上表面处具有第一宽度，并且在所述上表面与下表面之间的第一区域处具有小于所述第一宽度的第二宽度，其中，所述第一区域是所述贯通电极的所有区域中具有最小宽度的区域，并且所述第二宽度在所述第一宽度的70％至99％的范围内。

另外，所述芯片包括被布置成在宽度方向上彼此间隔开的第一芯片和第二芯片，所述第一芯片对应于中央处理器(CPU)，所述第二芯片对应于图形处理器(GPU)。

有益效果

实施例使用RCC或预浸料而不是感光材料制造电路板。即，通常为感光材料的PID具有超过3.0的介电常数(Dk)，因此，难以将其应用于使用高于5G的频率的板。例如，在5G板中，板的介电常数必须低。然而，一般PID的介电常数超过3.0。因此，当将PID应用于5G板时，存在当传输大信号时信号传输损耗增加的问题。另外，当使用PID来实现电路板时，在用于在包括PID的电路板上形成电路的镀覆工艺中，必须使用溅射器作为沉积设备，这具有增加工艺成本的问题。此外，在包括PID的电路板中，存在由PID构成的绝缘层与电路图案之间的粘附性低的问题，结果，电路图案与绝缘层分离。例如，包括PID的电路板在电路图案形成工艺或焊接工艺期间需要高工艺温度(例如，250度或更高)。由于这样的高工艺温度，PID和电路图案之间的粘附性降低，导致电路图案与绝缘层分离。

因此，实施例中的绝缘层可以由介电常数(Dk)在2.0至3.0之间的RCC或预浸料形成。因此，实施例提供了一种具有低介电常数的电路板，其能够应用于5G产品并解决PID的可靠性问题。

同时，含有RCC或预浸料的绝缘层在形成小贯通电极方面具有局限性。此时，实施例允许当在表面上层压了铜箔层的绝缘层中形成贯通孔时，首先去除铜箔层。例如，实施例允许通过蚀刻优先去除铜箔层的与形成贯通孔的位置相对应的一些区域。另外，在实施例中，在通过去除铜箔层而暴露的绝缘层的表面上执行激光处理工艺，以形成期望尺寸的贯通孔。因此，在实施例中，在贯通孔形成工艺中仅需要处理绝缘层，因此与对照例相比可以降低激光的强度。由此，实施例可以减小贯通孔的最大宽度和最小宽度之间的差异，从而能够形成小贯通电极。

附图说明

图1a是示出根据对照例的贯通孔形成过程的视图。

图1b是示出在对照例中的贯通孔形成过程中出现的工艺问题的视图。

图1c是示出根据对照例的贯通孔的尺寸的视图。

图1d是示出根据对照例的电路板的视图。

图2是示出根据实施例的电路板的视图。

图3是图2的电路板的贯通电极的放大视图。

图4是示出根据实施例形成的贯通孔的实际形状的视图。

图5是示出根据实施例的封装衬底的视图。

图6至图10是按工艺顺序示出图2所示的电路板的制造方法的视图。

具体实施方式

在下文中，将参考附图详细描述本发明的实施例。然而，本发明的精神和范围不限于所描述的实施例的部分，而是可以以各种其他形式实现，并且在本发明的精神和范围内，可以选择性地组合和替换实施例的一个或多个要素。

另外，除非另有明确定义和描述，否则本发明的实施例中使用的术语(包括技术术语和科学术语)可以被解释为与本发明所属领域的普通技术人员通常理解的含义相同的含义，并且诸如在常用词典中定义的那些术语可以被解释为具有与其在相关领域的背景中的含义一致的含义。另外，在本发明的实施例中使用的术语用于描述实施例，而不旨在限制本发明。

在本说明书中，单数形式还可以包括复数形式，除非另有特别说明，并且当以“A(和)、B和C中的至少一个(或多个)”描述时，可以包括A、B和C中组合的所有组合中的至少一个。

此外，在描述本发明的实施例的要素时，可以使用诸如第一、第二、A、B、a和b的术语。这些术语仅用于将要素与其他要素区分开，并且这些术语不限于要素的本质、顺序或次序。

另外，当元件被描述为“连接”、“耦合”或“联接”到其他元件时，不仅可以包括该元件直接“连接”、“耦合”或“联接”到其他元件，而且还可以包括该元件通过该元件和其他元件之间的另一元件“连接”、“耦合”或“联接”。

另外，当描述为形成或设置在每个元件的“上(上方)”或“下(下方)”时，“上(上方)”或“下(下方)”不仅可以包括两个元件彼此直接连接，还可以包括一个或多个其他元件形成或设置在两个元件之间。

此外，当表示为“在……上(上方)”或“在……下(下方)”时，不仅可以包括基于一个元件的上部方向，还可以包括下部方向。

在解释实施例之前，将描述与实施例相比的对照例的电路板。

图1a是示出根据对照例的贯通孔形成过程的视图，图1b是示出在对照例中的贯通孔形成过程中出现的工艺问题的视图，图1c是示出根据对照例的贯通孔的尺寸的视图，图1d是示出根据对照例的电路板的视图。

参考图1a至图1d，在对照例中，难以精细化贯通孔的尺寸，进一步地，存在使填充贯通孔内部的贯通电极的尺寸小型化的限制。

如图1a的(a)所示，对照例中的电路板具有包括衬底10、金属层20、绝缘层30和铜箔层40的层压结构。

衬底10可以表示构成电路板的多个绝缘层中的一个绝缘层，或者可替代地，可以是形成为制造无芯衬底的支撑衬底。

当衬底10是指多个绝缘层中的一个绝缘层时，金属层20可以指设置在一个绝缘层上的电路图案中的连接到贯通电极的贯通电极焊盘。另外，当衬底10指支撑衬底时，金属层20可以指设置在支撑衬底上的铜箔层。

通常，通过在衬底10和金属层20上堆叠绝缘层30和铜箔层40并使用绝缘层30和铜箔层40形成电路图案或贯通电极来制造电路板。

绝缘层30由预浸料或RCC(树脂涂覆铜)制成。

此时，在对照例中，如图1a的(b)所示，通过在绝缘层30和铜箔层40上照射激光(未示出)来形成贯通孔VH，该贯通孔VH在穿透绝缘层30和铜箔层40的同时暴露金属层20的上表面。此时，激光可以是二氧化碳(CO₂)激光，并且使用该激光同时处理绝缘层30和铜箔层40以形成贯通孔VH。

然而，绝缘层30的激光处理程度和铜箔层40的激光处理程度表现为彼此不同。例如，绝缘层30的强度和铜箔层40的强度彼此不同。因此，当照射一定强度的激光时，绝缘层30的处理程度和铜箔层40的处理程度表现为彼此不同。

因此，当激光照射强度低于参考值时，如图1b所示，在与贯通孔VH在垂直方向上重叠的区域中，存在未从铜箔层40完全去除的碎屑A，例如毛刺。此外，由于碎屑A连接了应当彼此电分离的电路图案或贯通电极，引起短路问题。

因此，在对照例中，增加激光照射强度以从铜箔层40完全去除诸如毛刺的碎屑A。然而，当使用该方法形成贯通孔VH时，存在贯通孔VH的尺寸变得大于目标尺寸的问题。此外，在对照例中，存在强激光照射到绝缘层30的与铜箔层40相邻的上部区域的问题，结果，存在贯通孔VH的上部宽度变得大于目标尺寸的问题。由此，对照例具有贯通孔VH的最大宽度与最小宽度之间的差增大的问题。

具体地，如图1c的(a)和(b)所示，在对照例中，以贯通孔VH的最大宽度具有第一宽度w1并且贯通孔VH的最小宽度具有第二宽度w2为目标执行贯通孔形成工艺。

然而，绝缘层30和铜箔层40被一起处理以形成贯通孔VH，因此存在贯通孔VH的最大宽度具有大于第一宽度w1的第1-1宽度w1-1的问题。即，在对照例中，贯通孔VH的上部区域设有阶梯区域，该阶梯区域具有比第一宽度w1大第一差值Δw1-1的第1-1宽度w1-1。

因此，对照例中的贯通孔VH具有第1-1宽度w1-1的最大宽度和第二宽度w2的最小宽度，因此，第二宽度w2的值是第1-1宽度w1-1的60％或更小。另外，对照例中的电路板具有填充贯通孔VH的贯通电极的最大宽度和最小宽度之间的差异大的问题，结果，存在信号传输损耗增加的问题。

另外，在对照例中，由于贯通孔VH的阶梯区域，难以精确地确定贯通孔的尺寸，此外，难以精确地确定填充贯通孔内部的贯通电极的尺寸。

例如，在对照例中，在与图1c中的第一差值Δw1-1对应的区域中形成阶梯区域。另外，通常，铜箔层40和第一镀层50都必须存在于绝缘层20的上表面上。然而，在对照例中，阶梯区域中的铜箔层40被去除，使得仅存在第一镀层50。

具体地，如图1d所示，在对照例中，当形成贯通孔VH以便形成贯通电极时，在贯通孔VH的内壁和铜箔层40上形成诸如第一镀层50的种子层。此后，在对照例中，使用第一镀层50作为种子层执行电解镀覆，以形成填充贯通孔VH的内部并在其上方延伸的第二镀层60和70。

然而，当在形成贯通孔VH期间应用了去除铜箔层40的激光照射条件时，对照例具有阶梯区域，因此，存在阶梯部分B设置在绝缘层30的上表面上的铜箔层40和第一镀层50之间的问题。

例如，在形成贯通孔VH的过程中，去除了铜箔层40，同时去除宽度大于贯通孔VH的上部宽度，因此，在铜箔层40的内壁和绝缘层30的上表面上设置第一镀层50。此时，在通过电路图案或贯通电极传输信号的情况下，阶梯部分B充当引起信号损失的因素。

此时，在对照例中，在形成贯通孔VH的过程中的激光工艺条件被设置为去除铜箔层40的条件，因此，阶梯部分B在水平方向上的长度增加。另外，随着阶梯部分B在水平方向上的长度增加，存在贯通孔的尺寸和贯通电极的尺寸增加的问题。

具体地，在对照例中，阶梯部分B的水平长度C1大于电路图案的厚度C2。例如，对照例中的电路图案的厚度C2对应于铜箔层40的厚度、第一镀层50的厚度和第二镀层70的厚度之和。此外，在对照例中，阶梯部分B的水平长度C1大于电路图案的厚度C2(或电路图案的垂直长度)。

因此，实施例提供了一种具有新结构的电路板和包括该电路板的封装衬底，其可以消除阶梯部分，同时减小贯通孔的尺寸和贯通电极的尺寸。

图2是示出根据实施例的电路板的视图，图3是图2的电路板的贯通电极的放大视图，图4是示出根据实施例形成的贯通电极的实际形状的视图。

在实施例中，可以通过填充使用激光工艺形成的贯通孔的内部以形成贯通电极来减小贯通电极的尺寸，此外，可以使贯通电极的最大宽度和最小宽度之间的差减到最小。在下文中，将详细描述实施例的电路板。

参考图2至图4，电路板包括绝缘层110、电路图案层、贯通电极和保护层。

绝缘层110可以具有多层结构。例如，绝缘层110可以包括第一绝缘层111、第二绝缘层112和第三绝缘层113。此时，电路板在图中示出为具有基于绝缘层的数量的三层结构，但是实施例不限于此。例如，基于绝缘层的数量，电路板可以具有两层或更少层的结构，或者可替换地，基于绝缘层的数量，电路板可以具有四层或更多层的结构。

例如，第一绝缘层111可以是设置在多层结构中的第一最外侧的第一最外绝缘层。例如，第一绝缘层111可以是设置在电路板的最上侧的绝缘层。第二绝缘层112可以是设置在多层结构内部的内部绝缘层。第三绝缘层113可以是设置在多层结构中的第二最外侧的第二最外绝缘层。例如，第三绝缘层113可以是设置在电路板的最下侧的绝缘层。此外，内部绝缘层被示出为由一层构成，但是不同地，内部绝缘层可以由两层或更多层构成。

绝缘层110是其上组织有电路的板，电路的布线可以变化，并且可以包括印刷板、布线板和绝缘板，绝缘板由能够在其表面上形成电路图案的绝缘材料制成。

例如，绝缘层110中的至少一个可以是刚性的或柔性的。例如，绝缘层110中的至少一个可以包括玻璃或塑料。具体地，绝缘层110中的至少一个可以包括化学强化/半强化玻璃(诸如钠钙玻璃、铝硅酸盐玻璃等)、强化或柔性塑料(诸如聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)、丙二醇(PPG)、聚碳酸酯(PC)等)或蓝宝石。

另外，绝缘层110中的至少一个可以包括光学各向同性膜。作为示例，绝缘层110中的至少一个可以包括环烯烃共聚物(COC)、环烯烃聚合物(COP)、光学各向同性PC、光学各向同性聚甲基丙烯酸甲酯(PMMA)等。

另外，绝缘层110中的至少一个可以由含有无机填料和绝缘树脂的材料形成。例如，构成绝缘层110的材料可以是含有增强材料(例如无机填料，如氧化硅和氧化铝)的树脂、热固性树脂(例如环氧树脂)和热塑性树脂(例如聚酰亚胺)，特别是ABF(味之素堆积膜)、FR-4、BT(双马来酰亚胺三嗪)，PID(光成像介电树脂)等。

另外，绝缘层110中的至少一个可以在具有弯曲表面的同时部分地弯曲。即，绝缘层110中的至少一个可以部分地具有平面，并且可以在具有弯曲表面的同时部分地弯曲。具体地，绝缘层110中的至少一个的端部部分可以在具有弯曲表面的同时弯曲，或者在具有带有随机曲率的表面的同时弯曲或扭曲。

电路图案层可以设置在绝缘层110的表面上。

例如，第一电路图案层120可以设置在第一绝缘层111的第一表面或上表面上。例如，第二电路图案层130可以设置在第一绝缘层111的第二表面或下表面与第二绝缘层112的第一表面或上表面之间。例如，第三电路图案层140可以设置在第二绝缘层112的第二表面或下表面与第三绝缘层113的第一表面或上表面之间。例如，第四电路图案层150可以设置在第三绝缘层113的第二表面或下表面上。第一电路图案层120可以是设置在电路板的第一最外侧或最上侧的电路图案层。另外，第二电路图案层130和第三电路图案层140可以是设置在电路板内部的内部电路图案层。另外，第四电路图案层150可以是设置在电路板的第二最外侧或最下侧的电路图案层。

第一电路图案层120、第二电路图案层130、第三电路图案层140和第四电路图案层150是传输电信号的布线，并且可以由具有高导电性的金属材料形成。为此，第一电路图案层120、第二电路图案层130、第三电路图案层140和第四电路图案层150可以由选自金(Au)、银(Ag)、铂(Pt)、钛(Ti)、锡(Sn)、铜(Cu)和锌(Zn)中的至少一种金属材料形成。另外，第一电路图案层120、第二电路图案层130、第三电路图案层140和第四电路图案层150可以由包括选自金(Au)、银(Ag)、铂(Pt)、钛(Ti)、锡(Sn)、铜(Cu)和锌(Zn)中的至少一种具有优异接合强度的金属材料的膏或焊膏形成。优选地，第一电路图案层120、第二电路图案层130、第三电路图案层140和第四电路图案层150可以由铜(Cu)形成，铜具有高导电性并且相对便宜。

第一电路图案层120、第二电路图案层130、第三电路图案层140和第四电路图案层150可以通过作为典型电路板制造工艺的加成工艺、减成工艺、改良半加成工艺(MSAP)和半加成工艺(SAP)方法形成，并且在本文中将省略其详细描述。

同时，第一至第四电路图案层120、130、140和150中的每一个包括迹线和焊盘。

迹线是指传输电信号的长线形布线。另外，焊盘可以指在其上安装了诸如芯片的部件的安装焊盘、用于连接到外部板的芯焊盘或BGA焊盘、或连接到贯通电极的贯通电极焊盘。

第一保护层160可以设置在第一绝缘层111的第一表面或上表面上。第一保护层160可以包括阻焊剂。第一保护层160可以包括暴露第一电路图案层120的表面的开口(未示出)。例如，第一保护层160可以包括暴露第一电路图案层120的焊盘120P的开口。

相应地，第二保护层170可以设置在第三绝缘层113的第二表面上。第二保护层170可以包括阻焊剂。第二保护层170可以包括暴露第四电路图案层150的焊盘(未示出)的表面的开口(未示出)。

同时，实施例的电路板包括贯通电极。贯通电极可以电连接布置在不同层中的电路图案层。例如，第一贯通电极V1可以形成在第一绝缘层111中。第一贯通电极V1穿过第一绝缘层111，因此可以电连接第一电路图案层120和第二电路图案层130。例如，第二贯通电极V2可以形成在第二绝缘层112中。第二贯通电极V2穿过第二绝缘层112，因此可以电连接第二电路图案层130和第三电路图案层140。例如，第三贯通电极V3可以形成在第三绝缘层113中。第三贯通电极V3穿过第三绝缘层113，因此可以电连接第三电路图案层140和第四电路图案层150。

可以通过用金属材料填充形成在每个绝缘层中的贯通孔的内部来形成如上所述的贯通电极V1、V2和V3。贯通孔可以通过任何一种加工方法形成，包括机械、激光和化学处理。当通过机械处理形成贯通孔时，可以使用诸如铣削、钻孔和路由(routing)的方法，并且当通过激光处理形成贯通孔时，可以使用UV或CO₂激光方法，并且当通过化学处理形成贯通孔时，可以使用含有氨基硅烷、酮等的化学品等，从而可以打开多个绝缘层中的至少一个绝缘层。

当形成贯通孔时，可以通过用导电材料填充贯通孔的内部来形成贯通电极V1、V2和V3。形成贯通电极V1、V2和V3的金属材料可以是选自Cu、Ag、Sn、Au、Ni和Pd中的任何一种材料，并且可以使用化学镀覆、电解镀覆、丝网印刷、溅射、蒸镀、喷墨和分配中的任何一种或组合来填充金属材料。

同时，实施例中的电路图案层和贯通电极可以具有多层结构。例如，贯通电极V1、V2和V3可以具有两层结构。例如，电路图案层120、130、140和150可以具有三层结构。

在下文中，描述将集中于第一电路图案层120和第一贯通电极V1的层结构，第一电路图案层120和第一贯通电极V1对应于电路板的多个层中的最外层。然而，实施例中的第二贯通电极V2和第三贯通电极V3可以具有与下面描述的第一贯通电极V1相对应的结构。另外，实施例中的第二电路图案层130、第三电路图案层140和第四电路图案层150也可以具有与下面描述的第一电路图案层120相对应的结构。

电路板包括穿过第一绝缘层111形成的第一贯通电极V1，第一电路图案层120设置在第一绝缘层111的上表面，并且第二电路图案层130设置在第一绝缘层111的下表面。

另外，第一电路图案层120包括在垂直方向上与第一贯通电极V1重叠并且与第一贯通电极V1的上表面直接接触的第一焊盘120P，以及连接到第一焊盘120P的迹线120T。

另外，第二电路图案层130可以包括在垂直方向上与第一贯通电极V1重叠并且与第一贯通电极V1的下表面直接接触的第二焊盘130P。

第一贯通电极V1可以包括第一镀层V1-1和第二镀层V1-2。第一镀层V1-1可以是形成在穿过第一绝缘层111的贯通孔的内壁上的镀层。作为示例，第一镀层V1-1可以是化学铜镀层。第二镀层V1-2可以是通过使用第一镀层V1-1作为种子层执行电解镀覆而形成的镀层。例如，通过使用第一镀层V1-1作为种子层执行电解镀覆来填充贯通孔的内部，可以形成第二镀层V1-2。

第一电路图案层120的迹线120T可以包括铜箔层120T1、第一镀层120T2和第二镀层120T3。铜箔层120T1可以是在堆叠第一绝缘层111的过程期间附接到第一绝缘层111的表面的铜箔层。例如，电路板可以由RCC构成，因此，第一绝缘层111和铜箔层120T1可以构成RCC。迹线120T的第一镀层120T2可以对应于第一贯通电极V1的第一镀层V1-1。另外，迹线120T的第二镀层120T3可以对应于第一贯通电极V1的第二镀层V1-2。

第一电路图案层120的第一焊盘120P可以包括铜箔层120P1、第一镀层120P2和第二镀层120P3。第一焊盘120P的铜箔层120P1可以是在堆叠第一绝缘层111的过程期间附接到第一绝缘层111的表面的铜箔层。例如，电路板可以由RCC构成，因此，第一绝缘层111和铜箔层120P1可以构成RCC。第一焊盘120P的铜箔层120P1可以对应于迹线120T的铜箔层120T1。第一焊盘120P的第一镀层120P2可以对应于第一贯通电极V1的第一镀层V1-1和迹线120T的第一镀层120T2。另外，第一焊盘120P的第二镀层120P3可以对应于第一贯通电极V1的第二镀层V1-2和迹线120T的第二镀层120T3。

同时，在实施例中，第一焊盘120P的第一镀层120P2可以不具有阶梯。例如，第一焊盘120P的第一镀层120P2可以不直接接触第一绝缘层111的表面。例如，第一焊盘120P的第一镀层120P2可以不直接接触第一绝缘层111的上表面。然而，由于工艺误差等，第一镀层120P2可能具有与第一绝缘层111的上表面直接接触的部分。例如，在实施例中，可能存在第一镀层120P2与第一绝缘层111的上表面直接接触的阶梯部分。然而，在实施例中，阶梯部分的水平长度可以形成为小于或等于迹线120T的厚度。因此，在实施例中，与对照例相比，可以使阶梯部分的长度减到最小，因此，可以使贯通电极的尺寸减到最小。即，图1d中的对照例的第一镀层包括阶梯。例如，对照例中的铜箔层具有暴露绝缘层的上表面的一部分的结构，因此，对照例中的第一镀层包括与绝缘层的上表面直接接触的部分。

与此不同，实施例中的第一焊盘120P的铜箔层120P1不暴露第一绝缘层111的上表面。因此，在实施例中，第一焊盘120P的第一镀层120P2不直接接触第一绝缘层111的上表面。例如，与对照例中的结构不同，实施例中的第一焊盘120P的第一镀层120P2不具有阶梯。

因此，在实施例中，与对照例中包括阶梯的第一镀层的结构相比，可以使在第一焊盘中发生的信号损失减到最小，因此，可以提高通信性能。

同时，在实施例中，第一贯通电极V1的第一镀层V1-1和第一焊盘120P的第一镀层120P2是一体形成的化学铜镀层或化学镀层。

在这种情况下，与第一绝缘层111的贯通孔接触的第一贯通电极V1的第一镀层V1-1的表面粗糙度可以不同于与铜箔层120P1的侧表面接触的第一焊盘120P的第一镀层120P2的表面粗糙度。

例如，在对照例中，当形成贯通孔时，通过激光同时去除铜箔层和绝缘层，结果，通过激光处理的铜箔层的侧表面的表面粗糙度和绝缘层的贯通孔的内壁的粗糙度具有基本相似的水平。与此不同，在实施例中，当形成贯通孔时，通过蚀刻去除第一焊盘120P的铜箔层120P1，并且通过激光处理去除第一绝缘层111。因此，在实施例中，铜箔层120P1的侧表面具有由蚀刻工艺造成的表面粗糙度，并且第一绝缘层111的贯通孔的内壁具有由激光工艺造成的表面粗糙度。因此，在实施例中，与第一绝缘层111的贯通孔的内壁接触的第一贯通电极V1的第一镀层V1-1的表面粗糙度可以不同于与第一焊盘120P的铜箔层120P1的侧表面接触的第一镀层120P2的表面粗糙度。

优选地，与第一绝缘层111的贯通孔的内壁接触的第一贯通电极V1的第一镀层V1-1的表面粗糙度可以大于与第一焊盘120P的铜箔层120P1的侧表面接触的第一镀层120P2的表面粗糙度。由此，可以减小与第一焊盘120P的铜箔层120P1的侧表面接触的第一镀层120P2的表面粗糙度，从而减小由于集肤效应引起的信号损失。

相应地，在实施例中，第一焊盘120P的铜箔层120P1的侧表面的倾斜角可以与第一绝缘层111的贯通孔的内壁的倾斜角不同。

例如，从铜箔层120P1的侧表面延伸的虚拟第一线L1与参考线BL之间的第一倾斜角θ1可以接近90度。例如，第一倾斜角θ1可以在85度至95度的范围内。例如，第一倾斜角θ1可以在87度至93度的范围内。例如，第一倾斜角θ1可以在88度至92度的范围内。此处，参考线BL可以平行于第一绝缘层111的上表面或下表面。

另外，从贯通孔的内壁延伸的虚拟第二线L2与参考线BL之间的第二倾斜角θ2可以大于第一倾斜角θ1。例如，第二倾斜角θ2可以在96度至120度的范围内。例如，第二倾斜角θ2可以在97度至110度的范围内。例如，第二倾斜角θ2可以在98度至105度的范围内。此时，第二倾斜角θ2可以表示贯通孔的内壁的倾斜角的平均值。此时，通过蚀刻去除第一焊盘120P的铜箔层120P1，结果，第一焊盘120P的铜箔层120P1的侧表面的第一倾斜角θ1可以相对于第一绝缘层111的表面(上表面或下表面)接近垂直。与此不同，通过激光处理形成第一绝缘层111的贯通孔，结果，第一绝缘层111的贯通孔可以具有大于第一倾斜角θ1的第二倾斜角θ2。

同时，第一绝缘层111的上表面与贯通孔的内壁的上端之间的角度可以具有钝角θ3，并且第一绝缘层111的下表面与贯通孔的内壁的下端之间的角度可以具有锐角θ4。即，实施例中的第一焊盘120P的铜箔层的侧表面的第一倾斜角θ1可以不同于第一绝缘层111的贯通孔的内壁的第二倾斜角θ2。

同时，尽管上面已经描述了形成在第一绝缘层111中的第一贯通电极V1、第一电路图案层120和第二电路图案层130，但是第二贯通电极V2、第三贯通电极V3、第三电路图案层140和第四电路图案层150也可以形成为具有与上述对应的结构。

同时，在下文中，将更详细地描述根据实施例的贯通电极的结构。

实施例中的贯通电极可以是小贯通电极。此处，小贯通电极可以表示在贯通电极的整个区域中具有最大宽度的部分的第一宽度与具有最小宽度的部分的第二宽度之间几乎没有差异。

此时，在一般的电路板中，使用感光材料形成绝缘层以形成小贯通电极。例如，已知一般电路板上的绝缘层通过应用感光材料PID(光成像电介质)来形成贯通孔，以实现小贯通电极。

然而，通常为感光材料的PID具有超过3.0的介电常数(Dk)，因此，难以将其应用于使用高于5G的频率的板。例如，在5G板中，板的介电常数必须低。然而，一般PID的介电常数超过3.0。因此，当将PID应用于5G板时，存在当传输大信号时信号传输损耗增加的问题。

另外，当使用PID来实现电路板时，在用于在包括PID的电路板上形成电路的镀覆工艺中，必须使用溅射器作为沉积设备，这具有增加工艺成本的问题。此外，在包括PID的电路板中，存在由PID构成的绝缘层与电路图案之间的粘附性低的问题，结果，电路图案与绝缘层分离。例如，包括PID的电路板在电路图案形成工艺或焊接工艺期间需要高工艺温度(例如，250度或更高)。由于这样的高工艺温度，PID和电路图案之间的粘附性降低，导致电路图案与绝缘层分离。

因此，在实施例中，使用RCC来构造绝缘层110。RCC具有铜箔层附接到绝缘层的结构，因此，绝缘层和铜箔层之间的粘附性高于使用PID的电路板的粘附性。此外，RCC具有在2.0至3.0范围内的低介电常数(Dk)，因此可以应用于在5G的高频带中传输信号的产品。

即，实施例中的绝缘层110可以具有在2.0至3.0之间的介电常数(Dk)。如果绝缘层111的介电常数小于2.0，则存在材料的可加工性降低的问题。例如，如果绝缘层111的介电常数小于2.0，则强度弱，在形成贯通电极或电路图案期间弯曲特性可能劣化，并且工艺特性劣化。另外，如果绝缘层111的介电常数(Dk)超过3.0，则存在信号损耗增加的问题。

因此，实施例中的绝缘层110具有在2.0至3.0之间的介电常数(Dk)。例如，实施例中的绝缘层110可以由介电常数(Dk)在2.0至3.0之间的RCC或预浸料形成。因此，实施例可以提供具有低介电常数的电路板，因此，该电路板可以应用于5G产品并解决PID的可靠性问题。

此时，如上所述的RCC或预浸料具有包括铜箔层的结构。因此，如在对照例中，在用激光处理铜箔层和绝缘层来形成贯通孔的过程中可能存在困难。

另一方面，在实施例中，当在层压了铜箔层的绝缘层中形成贯通孔时，首先去除铜箔层。例如，在实施例中，首先通过蚀刻去除铜箔层的与形成贯通孔的位置相对应的部分。另外，在实施例中，在通过去除铜箔层而暴露的绝缘层的表面上执行激光处理工艺，以形成期望尺寸的贯通孔。因此，在实施例中，在贯通孔形成工艺中仅需要处理绝缘层，因此与对照例相比可以降低激光的强度。由此，在实施例中，可以减小贯通孔的最大宽度和最小宽度之间的差异，从而可以形成小贯通电极。

例如，实施例中的贯通电极V1可以在上表面处具有第一宽度W1。例如，在实施例中，贯通电极V1的上表面可以具有第一宽度W1。第一宽度W1可以指贯通电极V1的上表面处的最大宽度。例如，贯通电极V1的上表面的宽度可以在宽度方向、长度方向和多个对角线方向上不同。此外，第一宽度W1可以表示各个方向上的宽度中的最大宽度(例如，具有最大宽度的方向上的宽度)。

可替换地，第一宽度W1可以表示贯通电极V1的上表面在各个方向上的宽度的平均值。

同时，实施例中的贯通电极V1可以在第一区域中具有第二宽度W2。例如，在实施例中，贯通电极V1可以在第一区域中具有第二宽度W2的最小宽度。

此时，当通过激光工艺形成贯通孔时，贯通孔的理想形状具有宽度从上部部分到下部部分逐渐变窄的梯形形状。因此，如上所述填充贯通孔内部的贯通电极在上表面处具有最大宽度，在下表面处具有最小宽度。然而，由于绝缘层的材料特性和激光工艺中的处理特性，贯通孔和贯通电极不具有梯形形状。例如，如图4所示，贯通孔的垂直截面具有宽度不规则变化的形状，而不是宽度在厚度方向上逐渐变化的梯形形状。

另外，在实施例中，第二宽度W2可以指贯通电极V1的所有区域中具有最小宽度的区域的宽度。即，第一区域可以指贯通电极V1的厚度方向上的所有区域中具有最小宽度的区域。

同时，对照例中的贯通电极的最小宽度小于最大宽度的60％。

相反，实施例中的贯通电极V1的第二宽度W2可以在第一宽度W1的70％至99％的范围内。例如，在实施例中，贯通电极V1的第二宽度W2可以在第一宽度W1的75％至90％的范围内。例如，在实施例中，贯通电极V1的第二宽度W2可以在第一宽度W1的80％至85％的范围内。

如果贯通电极V1的第二宽度W2小于第一宽度W1的70％，则难以使贯通电极小型化。另外，如果贯通电极V1的第二宽度W2小于第一宽度W1的70％，则存在通过贯通电极V1传输的信号的损耗增加的问题。另外，如果贯通电极V1的第二宽度W2大于第一宽度W1的99％，则存在激光可加工性劣化的问题。

同时，在实施例中，贯通电极V1的第一宽度W1和第二宽度W2之间的差(ΔW1)的一半(1/2)的值可以在第一宽度W1的0.1％至15％的范围内。例如，在实施例中，贯通电极V1的第一宽度W1和第二宽度W2之间的差(ΔW1)的一半(1/2)的值可以在第一宽度W1的1％至15％的范围内。例如，在实施例中，贯通电极V1的第一宽度W1和第二宽度W2之间的差(ΔW1)的一半(1/2)的值可以在第一宽度W1的2％至10％的范围内。

在实施例中，如果贯通电极V1的第一宽度W1和第二宽度W2之间的差(ΔW1)的一半(1/2)大于第一宽度W1的15％，则存在难以使贯通电极的尺寸小型化的问题，并且通过贯通电极(V1)传输的信号的损耗增加。另外，如果实施例中的贯通电极V1的第一宽度W1和第二宽度W2之间的差(ΔW1)的一半(1/2)值小于第一宽度W1的0.1％，则存在激光可加工性劣化的问题。

如上所述，在实施例中，使贯通电极V1的上表面的第一宽度W1与贯通电极V1的整个区域的最小宽度部分的第二宽度W2之间的差减到最小。因此，可以使贯通电极V1小型化。此外，在实施例中，使贯通电极的第一宽度和第二宽度之间的差减到最小，从而将信号传输损耗减到最小。

同时，在实施例中，由于如上所述使贯通电极V1的第一宽度W1和第二宽度W2之间的差减到最小，因此可以减小设置在贯通电极V1的上表面的第一焊盘120P的宽度。

例如，在对照例中，在贯通电极的上表面上存在阶梯区域，并且必须增加设置在贯通电极的上表面的焊盘的宽度以对应于阶梯区域。例如，在对照例中，焊盘的宽度被确定为对应于阶梯区域中的尺寸。

相反，在实施例中，可以去除贯通电极的阶梯区域，并且进一步地，可以使贯通电极的第一宽度W1和第二宽度W2之间的差减到最小。因此，在实施例中，可以减小设置在贯通电极V1的上表面的第一焊盘120P的宽度。

例如，在实施例中，第一焊盘120P可以具有第三宽度W3。第三宽度W3可以指第一焊盘120P的各个方向上的宽度中具有最小宽度的方向上的宽度。可替换地，第三宽度W3可以表示第一焊盘120P在各个方向上的宽度的平均值。

例如，第一焊盘120P的上表面的宽度可以在宽度方向、长度方向和多个对角线方向上不同。另外，第三宽度W3可以表示各个方向上的宽度中的最小宽度(例如，具有最小宽度的方向上的宽度)。可替换地，第三宽度W3可以表示第一焊盘120P在各个方向上的宽度的平均值。

在实施例中，第一焊盘120P的第三宽度W3与贯通电极V1的第二宽度W2之间的差的一半(1/2)可以大于0.01μm且小于或等于4.0μm。例如，第一焊盘120P的第三宽度W3与贯通电极V1的第二宽度W2之间的差的一半(1/2)可以大于0.01μm且小于或等于3.0μm。例如，第一焊盘120P的第三宽度W3与贯通电极V1的第二宽度W2之间的差的一半(1/2)可以大于0.01μm且小于或等于2.0μm。例如，第一焊盘120P的第三宽度W3与贯通电极V1的第二宽度W2之间的差的一半(1/2)可以大于0.01μm且小于或等于1.0μm。

即，在对照例中，如上所述，由于贯通电极的最大宽度和最小宽度之间的差异，第一焊盘的宽度和贯通电极的最小宽度之间的差的一半(1/2)大于4.5μm。

另一方面，实施例可以允许将第一焊盘的宽度与贯通电极的最小宽度之间的差的一半(1/2)管理为4.0μm或更小，进一步为3.0μm或更小，进一步为2.0μm或更小，进一步为1.0μm或更小，因此可以使第一焊盘120P小型化，从而提高电路集成度。

另外，在实施例中，第一焊盘120P的第三宽度W3与贯通电极V1的第一宽度W1之间的差的一半(1/2)可以在0.75μm至2.97μm之间的范围内。例如，在实施例中，第一焊盘120P的第三宽度W3与贯通电极V1的第一宽度W1之间的差的一半(1/2)可以在1.0μm与2.2μm之间的范围内。例如，在实施例中，第一焊盘120P的第三宽度W3与贯通电极V1的第一宽度W1之间的差的一半(1/2)可以在1.2μm与2.0μm之间的范围内。由此，在实施例中，可以通过使贯通电极V1小型化来减小第一焊盘120P的尺寸，进一步地，可以提高电路集成度。

同时，含有RCC或预浸料的绝缘层在形成小贯通电极方面具有局限性。此时，实施例允许当在表面上层压了铜箔层的绝缘层中形成贯通孔时，首先去除铜箔层。例如，实施例允许通过蚀刻优先去除铜箔层的与形成贯通孔的位置相对应的一些区域。此外，在实施例中，在通过去除铜箔层而暴露的绝缘层的表面上执行激光处理工艺，以形成期望尺寸的贯通孔。因此，在实施例中，在贯通孔形成工艺中仅需要处理绝缘层，因此与对照例相比可以降低激光的强度。由此，实施例可以减小贯通孔的最大宽度和最小宽度之间的差异，从而能够形成小贯通电极。

图5是示出根据实施例的封装衬底的视图。

实施例的封装衬底可以具有至少一个芯片安装在图2的电路板上的结构。

例如，封装衬底可以包括设置在第一电路图案层120的第一焊盘120P上的连接部分210，第一电路图案层120设置在电路板的第一最外侧上。

连接部分210可以具有球形形状。例如，连接部分210的截面可以包括圆形形状或半圆形形状。例如，连接部分210的截面可以包括部分或完全圆形的形状。连接部分210的截面形状可以在一侧是平坦的，而在另一侧是弯曲的。连接部分210可以是焊球，但不限于此。

可替换地，连接部分210可以具有六面体形状。例如，连接部分210的截面可以具有矩形形状。连接部分210的截面可以包括矩形或正方形。

实施例的封装衬底可以包括设置在连接部分210上的芯片220。芯片220可以是处理器芯片。例如，芯片220可以是中央处理器(例如，CPU)、图形处理器(例如，GPU)、数字信号处理器、密码处理器、微处理器和微控制器中的任何一个的应用处理器(AP)芯片。

此时，芯片220的下表面可以包括端子225，并且端子225可以通过连接部分210电连接到电路板的第一电路图案层120。

同时，实施例的封装衬底可以允许多个芯片在一个电路板上彼此相距一定距离地布置。例如，芯片220可以包括彼此间隔开的第一芯片和第二芯片。

此外，第一芯片和第二芯片可以是不同类型的应用处理器(AP)芯片。

同时，第一芯片和第二芯片可以在电路板上以一定距离彼此间隔开。例如，第一芯片和第二芯片之间的距离可以是150μm或更小。例如，第一芯片和第二芯片之间的距离可以是120μm或更小。例如，第一芯片和第二芯片之间的距离可以是100μm或更小。

优选地，例如，第一芯片和第二芯片之间的距离可以在60μm至150μm的范围内。例如，第一芯片和第二芯片之间的距离可以在70μm至120μm的范围内。例如，第一芯片和第二芯片之间的距离可以在80μm至110μm的范围内。例如，如果第一芯片和第二芯片之间的距离小于60μm，则可能发生第一芯片和第二芯片之间的干扰，这可能导致第一芯片或第二芯片的操作可靠性的问题。例如，如果第一芯片和第二芯片之间的距离大于150μm，则信号传输损耗可能随着第一芯片和第二芯片之间的距离增加而增加。

封装衬底可以包括模塑层230。模塑层230可以设置为覆盖芯片220。例如，模塑层230可以是形成用于保护安装的芯片220的EMC(环氧树脂模塑化合物)，但不限于此。

此时，模塑层230可以具有低介电常数以增加散热性。例如，模塑层230的介电常数(Dk)可以是0.2至10。例如，模塑层230的介电常数(Dk)可以是0.5至8。例如，模塑层230的介电常数(Dk)可以是0.8至5。因此，在实施例中，模塑层230具有低介电常数，以改善从芯片220产生的热量的散热性。

同时，封装衬底可以包括设置在电路板的最下侧的焊球240。焊球240可用于封装衬底与外部衬底(例如，外部设备的主板)之间的接合。

在下文中，将描述根据实施例的制造电路板的方法。

此时，在实施例的用于制造电路板的方法中，除了形成贯通电极的工艺之外，该方法与现有技术基本相同，因此，描述将基于在多个层的至少一个层中形成贯通电极的工艺。

在下文中，将参考附图详细描述用于制造图2中所示的电路板的方法。

参考图6，在实施例中，制备第二绝缘层112。另外，当制备第二绝缘层112时，实施例可以继续进行在第二绝缘层112上形成第二电路图案层130、第三电路图案层140和第二贯通电极V2的工艺。为了简要地解释这一点，当制备第二绝缘层112时，实施例可以继续进行在第二绝缘层112的一个或两个表面上形成种子层(未示出)的工艺。此时，第二绝缘层112可以是CCL(覆铜层压板)，因此，种子层可以是构成CCL的铜箔层。可替换地，可以通过化学电镀在第二绝缘层112的第一表面和第二表面中的至少一个上形成种子层。接下来，实施例可以继续进行在其上形成了种子层的第二绝缘层112中形成第二贯通孔的工艺。然后，实施例可以继续进行在第二绝缘层112的第一表面和第二表面中的至少一个上形成包括开口的掩模(未示出)的工艺，以及通过在掩模的开口内执行镀覆来形成第二电路图案层130和第三电路图案层140中的至少一个电路图案层以及第二贯通电极V2的工艺。

接下来，参考图7，实施例可以继续进行在第二绝缘层112的第一表面或上表面上层压第一绝缘层111的工艺和在第二绝缘层112的第二表面或下表面上层压第三绝缘层113的工艺。

此时，第一绝缘层111和第三绝缘层113可以是RCC。

因此，铜箔层M1、M2可以分别形成在第一绝缘层111的第一表面和第三绝缘层113的第二表面上。

接下来，实施例可以继续进行在第一绝缘层111和第三绝缘层113中形成贯通孔的工艺。

此时，在对照例中，通过激光工艺同时打开第一绝缘层111和铜箔层M1以形成穿透各个绝缘层的贯通孔，或者通过激光工艺同时打开第三绝缘层113和铜箔层M2以形成穿透各个绝缘层的贯通孔。

与此不同，在实施例中，以多个步骤形成贯通孔。

为此，参考图8，实施例可以继续进行蚀刻工艺，以去除铜箔层M1和M2中将要形成贯通孔的区域。具体地，实施例可以继续进行在铜箔层M1和M2中形成孔MH1和MH2的工艺。

铜箔层M1和M2中的孔MH1和MH2的尺寸可以对应于将要在各个绝缘层中形成的贯通孔的尺寸。

接着，参考图9，实施例可以继续进行通过将激光照射到通过铜箔层M1和M2中的孔MH1和MH2暴露的绝缘层的表面来形成贯通孔的工艺。

例如，实施例可以继续进行通过将激光照射到通过形成在铜箔层M1中的孔MH1暴露的第一绝缘层111的上表面来形成穿透第一绝缘层111的第一贯通孔VH1的工艺。

例如，实施例可以继续进行通过将激光照射到通过形成在铜箔层M2中的孔MH2暴露的第三绝缘层113的下表面来形成穿透第三绝缘层113的第三贯通孔VH3的工艺。

接下来，参考图10，实施例可以继续进行形成第一贯通电极V1和第三贯通电极V3以填充第一贯通孔VH1和第三贯通孔VH3的工艺、在第一绝缘层111的上表面形成第一电路图案层120的工艺、在第三绝缘层113的下表面形成第四电路图案层150的工艺、以及分别在第一绝缘层111的上表面和第三绝缘层113的下表面形成保护层160和170的工艺。

上述实施例中所述的特性、结构、效果等包括在至少一个实施例中，但不仅限于一个实施例。此外，本领域技术人员可以针对其他实施例组合或修改每个实施例中示出的特性、结构和效果。因此，应当理解，与这种组合和修改相关的内容包括在实施例的范围内。

以上主要描述了实施例，但是实施例仅仅是示例并且不限制实施例，并且本领域技术人员可以理解，在不脱离实施例的基本特性的情况下，可以进行上面未呈现的若干变化和应用。例如，在实施例中具体表示的每个部件可以变化。另外，应当理解，与这种变型和这种应用相关的差异包括在所附权利要求中限定的实施例的范围内。

Claims

1.一种电路板，包括：

绝缘层；

第一电路图案层，所述第一电路图案层设置在所述绝缘层上方；

第二电路图案层，所述第二电路图案层设置在所述绝缘层下方；以及

贯通电极，所述贯通电极穿过所述绝缘层并且连接所述第一电路图案层与所述第二电路图案层，

其中，所述贯通电极在上表面处具有第一宽度并且在所述上表面与下表面之间的第一区域处具有小于所述第一宽度的第二宽度，

其中，所述第一区域是在所述贯通电极的所有区域中具有最小宽度的区域，

其中，所述第二宽度在所述第一宽度的70％至99％的范围内。

2.根据权利要求1所述的电路板，其中，所述第一宽度是所述贯通电极的所述上表面的最大宽度或平均宽度中的一个。

3.根据权利要求1所述的电路板，其中，所述贯通电极的所述第一宽度与所述第二宽度之间的差的一半在所述第一宽度的0.1％至20％的范围内。

4.根据权利要求1所述的电路板，其中，所述第一电路图案层包括与所述贯通电极的所述上表面直接连接的第一焊盘，

其中，所述第二电路图案层包括与所述贯通电极的所述下表面直接连接的第二焊盘。

5.根据权利要求4所述的电路板，其中，所述第一焊盘具有第三宽度，

其中，所述第一焊盘的所述第三宽度与所述贯通电极的所述第二宽度之间的差的一半为4.0μm或更小。

6.根据权利要求4所述的电路板，其中，所述第一焊盘具有第三宽度，

其中，所述第一焊盘的所述第三宽度与所述贯通电极的所述第一宽度之间的差的一半在0.75μm至2.97μm的范围内。

7.根据权利要求4所述的电路板，其中，所述第一焊盘包括：

铜箔层，所述铜箔层设置在所述绝缘层的上表面上；

第一镀层，所述第一镀层设置在所述铜箔层上；以及

第二镀层，所述第二镀层设置在所述第一镀层上。

8.根据权利要求7所述的电路板，其中，所述第一焊盘的所述第一镀层不直接接触所述绝缘层的上表面。

9.根据权利要求7所述的电路板，其中，所述第一焊盘的所述铜箔层的侧表面具有第一倾斜角，

其中，所述贯通电极的侧表面具有不同于所述第一倾斜角的第二倾斜角。

10.根据权利要求1至9中任一项所述的电路板，其中，所述绝缘层包括RCC(树脂涂覆铜)或预浸料中的一种。