KR20210070012A - 인쇄회로기판 및 이의 제조 방법 - Google Patents

인쇄회로기판 및 이의 제조 방법 Download PDF

Info

Publication number
KR20210070012A
KR20210070012A KR1020190159974A KR20190159974A KR20210070012A KR 20210070012 A KR20210070012 A KR 20210070012A KR 1020190159974 A KR1020190159974 A KR 1020190159974A KR 20190159974 A KR20190159974 A KR 20190159974A KR 20210070012 A KR20210070012 A KR 20210070012A
Authority
KR
South Korea
Prior art keywords
insulating layer
via part
pad
width
disposed
Prior art date
Application number
KR1020190159974A
Other languages
English (en)
Inventor
류성욱
신승열
한준욱
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020190159974A priority Critical patent/KR20210070012A/ko
Priority to US17/756,958 priority patent/US20220418106A1/en
Priority to CN202080095953.4A priority patent/CN115088394A/zh
Priority to PCT/KR2020/017090 priority patent/WO2021112499A1/ko
Publication of KR20210070012A publication Critical patent/KR20210070012A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections

Abstract

실시 예에 따른 인쇄회로기판은 제1 절연층; 상기 제1 절연층 위에 배치된 제2 절연층; 상기 제1 절연층 내에 배치된 제1 비아부; 및 상기 제2 절연층 내에 배치된 제2 비아부;를 포함하고, 상기 제1 비아부는, 상기 제1 절연층을 관통하며 배치되는 제1 비아 파트와, 상기 제1 절연층의 상면에 배치되고, 상기 제1 비아 파트의 상면과 연결되는 제1-1 패드와, 상기 제1 절연층의 하면에 배치되고, 상기 제1 비아 파트의 하면과 연결되는 제1-2 패드를 포함하고, 상기 제2 비아부는, 상기 제2 절연층을 관통하며 배치되고, 하면이 상기 제1-1 패드의 상면과 연결되는 제2 비아 파트와, 상기 제2 절연층의 상면에 배치되고, 상기 제2 비아 파트의 상면과 연결되는 제2 패드를 포함하고, 상기 제1-1 패드는, 상기 제1 비아 파트의 상면의 폭보다 작거나 같고, 상기 제2 패드는, 상기 제2 비아 파트의 상면의 폭보다 작거나 같다.

Description

인쇄회로기판 및 이의 제조 방법{PRINTED CIRCUIT BOARD AND MEHOD OF MANUFACTURING THEREOF}
실시 예는 인쇄회로기판 및 이의 제조 방법에 관한 것이다.
전자부품의 소형화, 경량화, 집적화가 가속되면서 회로의 선폭이 미세화하고 있다. 특히, 반도체 칩의 디자인룰이 나노미터 스케일로 집적화함에 따라, 반도체 칩을 실장하는 패키지기판 또는 인쇄회로기판의 회로 선폭이 수 마이크로미터 이하로 미세화하고 있다.
인쇄회로기판의 회로집적도를 증가시키기 위해서, 즉 회로 선폭을 미세화하기 위하여 다양한 공법들이 제안된 바 있다. 동도금 후 패턴을 형성하기 위해 식각하는 단계에서의 회로 선폭의 손실을 방지하기 위한 목적에서, 에스에이피(SAP; semi-additive process) 공법과 앰셉(MSAP; modified semi-additive process) 등이 제안되었다.
이후, 보다 미세한 회로패턴을 구현하기 위해서 동박을 절연층 속에 묻어서 매립하는 임베디드 트레이스(Embedded Trace Substrate; 이하 'ETS'라 칭함) 공법이 당업계에서 사용되고 있다. ETS 공법은 동박회로를 절연층 표면에 형성하는 대신에, 절연층 속에 매립형식으로 제조하기 때문에 식각으로 인한 회로손실이 없어서 회로 피치를 미세화하는데 유리하다.
한편, 최근 무선 데이터 트래픽 수요를 충족시키기 위해, 개선된 5G(5th generation) 통신 시스템 또는 pre-5G 통신 시스템을 개발하기 위한 노력이 이루어지고 있다. 여기에서, 5G 통신 시스템은 높은 데이터 전송률을 달성하기 위해 초고주파(mmWave) 대역(sub 6기가(6GHz), 28기가 28GHz, 38기가 38GHz 또는 그 이상 주파수)를 사용한다.
그리고, 초고주파 대역에서의 전파의 경로손실 완화 및 전파의 전달 거리를 증가 시키기 위해, 5G 통신 시스템에서는 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO), 어레이 안테나(array antenna) 등의 집척화 기술들이 개발 되고 있다. 이러한 주파수 대역들에서 파장의 수백 개의 활성 안테나로 이루어질 수 있는 점을 고려하면, 안테나 시스템이 상대적으로 커진다.
이러한 안테나 및 AP 모듈은 인쇄회로기판에 패턴닝되거나 실장되기 때문에, 인쇄회로기판의 저손실이 매우 중요하다. 이는, 활성 안테나 시스템을 이루는 여러 개의 기판들 즉, 안테나 기판, 안테나 급전 기판, 송수신기(transceiver) 기판, 그리고 기저대역(baseband) 기판이 하나의 소형장치(one compactunit)로 집적되어야 한다는 것을 의미한다.
그리고, 상기와 같은 5G 통신 시스템에 적용되는 인쇄회로기판은 경박 단소화 트렌드로 제조되며, 이에 따라 회로 패턴은 점점 미세화되어간다.
그러나, 종래 기술의 인쇄회로기판은 비아와 연결되는 패드로 인해 디자인 자유도가 현저히 떨어지고 있으며, 이는 5G NR시대에 RF 성능도 저하되는 문제점을 가진다.
따라서, 5G 시대에 맞게 반도체 패키지 기술의 소형화, 박판화를 위한 새로운 기술이 요구되는 실정이다.
실시 예에서는 새로운 구조의 인쇄회로기판 및 이의 제조 방법을 제공하도록 한다.
또한, 실시 예에서는 비아의 폭과, 상기 비아와 직접 연결되는 패드의 폭이 서로 동일한 비아부를 포함한 인쇄회로기판 및 이의 제조 방법을 제공하도록 한다.
또한, 실시 예에서는 비아의 폭이 상기 비아와 직접 연결되는 패드의 폭보다 큰 비아부를 포함한 인쇄회로기판 및 이의 제조 방법을 제공하도록 한다.
또한, 실시 예에서는 다층 적층 구조에서, 상호 직접 연결되는 복수의 비아부들이 하나의 수직선상에서 정렬된 구조를 가지는 인쇄회로기판 및 이의 제조 방법을 제공하도록 한다.
또한, 실시 예에서는 다층 적층 구조에서, 상호 직접 연결되는 복수의 비아부들이 하나의 수직선 상에서 정렬되지 않고 어긋난 지그재그 구조를 가지는 인쇄회로기판 및 이의 제조 방법을 제공하도록 한다.
제안되는 실시 예에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 제안되는 실시 예가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
실시 예에 따른 인쇄회로기판은 제1 절연층; 상기 제1 절연층 위에 배치된 제2 절연층; 상기 제1 절연층 내에 배치된 제1 비아부; 및 상기 제2 절연층 내에 배치된 제2 비아부;를 포함하고, 상기 제1 비아부는, 상기 제1 절연층을 관통하며 배치되는 제1 비아 파트와, 상기 제1 절연층의 상면에 배치되고, 상기 제1 비아 파트의 상면과 연결되는 제1-1 패드와, 상기 제1 절연층의 하면에 배치되고, 상기 제1 비아 파트의 하면과 연결되는 제1-2 패드를 포함하고, 상기 제2 비아부는, 상기 제2 절연층을 관통하며 배치되고, 하면이 상기 제1-1 패드의 상면과 연결되는 제2 비아 파트와, 상기 제2 절연층의 상면에 배치되고, 상기 제2 비아 파트의 상면과 연결되는 제2 패드를 포함하고, 상기 제1-1 패드는, 상기 제1 비아 파트의 상면의 폭보다 작거나 같고, 상기 제2 패드는, 상기 제2 비아 파트의 상면의 폭보다 작거나 같다.
또한, 상기 제1 비아 파트 및 상기 제2 비아 파트 각각은, 제1 폭을 가지는 상면과, 상기 제1 폭보다 작은 제2 폭을 가지는 하면을 포함한다.
또한, 상기 제1-1 패드 및 상기 제2 패드 각각은, 상기 제1 폭 또는 상기 제2 폭보다 작은 제3 폭을 가진다.
또한, 상기 제1 비아 파트의 상면은, 상기 제2 절연층의 하면과 접촉하는 제1 영역과, 상기 제2 패드의 하면과 접촉하는 제2 영역을 포함한다.
또한, 상기 제1 비아 파트의 상면은, 상기 제2 비아 파트의 상면과 접촉하는 제3 영역을 포함한다.
또한, 상기 인쇄회로기판은 상기 제1 절연층 아래에 배치된 제3 절연층; 및 상기 제3 절연층 내에 배치된 제3 비아부를 포함하고, 상기 제3 비아부는, 상기 제3 절연층의 하면에 배치된 제3 패드와, 상기 제3 절연층 내에 배치되고, 하면이 상기 제3 패드의 상면과 연결되고, 상면이 상기 제1-2 패드와 연결되는 제3 비아 파트를 포함한다.
또한, 상기 제1-2 패드는, 상기 제2 폭 또는 상기 제2 폭보다 작은 제3 폭을 가진다.
또한, 상기 제1 비아 파트의 하면은, 상기 제3 절연층의 상면과 접촉하는 제1 영역과, 상기 제3 패드의 상면과 접촉하는 제2 영역과, 상기 제3 비아 파트의 상면과 접촉하는 제3 영역을 포함한다.
또한, 상기 제2 절연층 및 상기 제3 절연층은 광 경화성 수지(PID:Photoimageable dielectics)를 포함한다.
또한, 상기 제1 절연층은 열 경화성 수지를 포함한다.
또한, 상기 제1-1 패드, 상기 제1-2 패드, 상기 제1 비아 파트, 상기 제2 비아 파트, 상기 제2 패드, 상기 제3 비아 파트 및 상기 제3 패드의 각각의 중심은 하나의 동일한 수직선 상에서 정렬된다.
한편, 실시 예에 따른 인쇄회로기판의 제조 방법은 제1 절연층을 준비하는 단계; 상기 제1 절연층에 제1 비아 홀을 형성하는 단계; 상기 제1 절연층에 상기 제1 비아 홀을 채우는 제1 비아부를 형성하는 단계; 상기 제1 절연층의 상면 위에 제2 절연층을 형성하고, 상기 제1 절연층의 하면 아래에 제3 절연층을 형성하는 단계; 상기 제2 절연층에 제2 비아 홀을 형성하고, 상기 제3 절연층에 제3 비아 홀을 형성하는 단계; 상기 제2 절연층에 상기 제2 비아 홀을 채우는 제2 비아부를 형성하고, 상기 제3 절연층에 상기 제3 비아 홀을 채우는 제3 비아부를 형성하는 단계를 포함하고, 상기 제1 비아부는, 상기 제1 절연층을 관통하며 배치되는 제1 비아 파트와, 상기 제1 절연층의 상면에 배치되고, 상기 제1 비아 파트의 상면과 연결되는 제1-1 패드와, 상기 제1 절연층의 하면에 배치되고, 상기 제1 비아 파트의 하면과 연결되는 제1-2 패드를 포함하고, 상기 제2 비아부는, 상기 제2 절연층을 관통하며 배치되고, 하면이 상기 제1-1 패드의 상면과 연결되는 제2 비아 파트와, 상기 제2 절연층의 상면에 배치되고, 상기 제2 비아 파트의 상면과 연결되는 제2 패드를 포함하고, 상기 제3 비아부는, 상기 제3 절연층의 하면에 배치된 제3 패드와, 상기 제3 절연층 내에 배치되고, 하면이 상기 제3 패드의 상면과 연결되고, 상면이 상기 제1-2 패드와 연결되는 제3 비아 파트를 포함하며, 상기 제1-1 패드는, 상기 제1 비아 파트의 상면의 폭보다 작거나 같고, 상기 제2 패드는, 상기 제2 비아 파트의 상면의 폭보다 작거나 같으며, 상기 제3 패드는, 상기 제3 비아 파트의 하면의 폭보다 작거나 같다.
또한, 상기 제1 비아 파트 및 상기 제2 비아 파트 각각은, 제1 폭을 가지는 상면과, 상기 제1 폭보다 작은 제2 폭을 가지는 하면을 포함하고, 상기 제3 비아 파트는, 상기 제2 폭을 가지는 상면과, 상기 제1 폭을 가지는 하면을 포함한다.
또한, 상기 제1-1 패드 및 상기 제2 패드 각각은, 상기 제1 폭 또는 상기 제2 폭보다 작은 제3 폭을 가지고, 상기 제1-2 패드는, 상기 제2 폭 또는 상기 제2 폭보다 작은 제3 폭을 가진다.
또한, 상기 제1 비아 파트의 상면은, 상기 제2 절연층의 하면과 접촉하는 제1 영역과, 상기 제2 패드의 하면과 접촉하는 제2 영역과, 상기 제2 비아 파트의 상면과 접촉하는 제3 영역을 포함한다.
또한, 상기 제1 비아 파트의 하면은, 상기 제3 절연층의 상면과 접촉하는 제1 영역과, 상기 제3 패드의 상면과 접촉하는 제2 영역과, 상기 제3 비아 파트의 상면과 접촉하는 제3 영역을 포함한다.
또한, 상기 제2 절연층 및 상기 제3 절연층은 광 경화성 수지(PID:Photoimageable dielectics)를 포함하고, 상기 제1 절연층은 열 경화성 수지를 포함한다.
또한, 상기 제1-1 패드, 상기 제1-2 패드, 상기 제1 비아 파트, 상기 제2 비아 파트, 상기 제2 패드, 상기 제3 비아 파트 및 상기 제3 패드의 각각의 중심은 하나의 동일한 수직선 상에서 정렬된다.
실시 예에 의하면, 다층 구조를 가지는 인쇄회로기판에서, 상호 연결된 각각의 비아부는 절연층을 관통하는 비아 파트와 상기 비아 파트의 일면 상에 배치된 패드를 포함한다. 이때, 실시 예에서의 인쇄회로기판은 상기 패드의 폭이 상기 비아 파트의 상기 일면의 폭보다 크지 않도록 한다. 다시 말해서, 상기 인쇄회로기판에 포함된 각각의 비아부는 패드의 폭이 비아 파트의 일면의 폭과 동일하거나 작을 수 있다.
이에 따르면, 실시 예에서의 인쇄회로기판은 복수의 비아부 사이의 이격 거리를 증가시킬 수 있으며, 이에 따른 회로 패턴의 파인 패턴 구현에 용이하여 회로 밀집도를 높일 수 있다.
또한, 실시 예에서는 비아부의 디자인 변경에 따라 전체적인 인쇄회로기판의 디자인 자유도를 향상시킬 수 있으며, 이에 따른 파인 패턴 구현 및 기판 신뢰성을 확보할 수 있다.
또한, 실시 예에서는 수직 방향 내에서 상호 직접 연결되는 비아부의 중심이 동일 수직 선상에서 정렬되도록 배치할 수 있으며, 이와 다르게 서로 어긋나도록 지그재그로 배치할 수 있다. 여기에서, 상기 정렬되거나 지그재그로 배치되는 부분은 각 비아부의 비아파트일 수 있고, 이와 다르게 각 비아부의 패드일 수 있으며, 이와 다르게 각 비아부의 비아파트 및 패드를 모두 포함할 수 있다. 이에 따르면, 비아부를 포함하는 인쇄회로기판에서 요구되는 회로 패턴의 디자인에 따라 비아부의 형상이나 위치를 자유롭게 변경 가능하며, 이에 따른 디자인 자유도를 향상시킬수 있다.
도 1은 비교 예에 따른 인쇄회로기판을 나타낸 도면이다.
도 2는 제1 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.
도 3은 비교 예 및 제1 실시 예의 인쇄회로기판에서, 복수의 비아부 사이의 이격 거리를 비교한 도면이다.
도 4 내지 도 10은 도 2에 도시된 제1 실시 예에 따른 인쇄회로기판의 제조 방법을 공정 순으로 나타낸 도면이다.
도 11은 제2 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.
도 12는 제3 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.
도 13은 제4 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.
도 14은 제5 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.
도 15는 제6 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.
도 16은 제7 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고, 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시 예를 설명함에 있어 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함한다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시 예를 상세하게 설명하면 다음과 같다.
도 1은 비교 예에 따른 인쇄회로기판을 나타낸 도면이다. 도 1의 (a)는 ETS 공법에 의해 제조된 매립형 회로패턴을 포함한 인쇄회로기판을 나타낸 도면이고, 도 1의 (b)는 일반적인 돌출형 회로 패턴을 포함한 인쇄회로기판을 나타낸 도면이다.
도 1의 (a)를 참조하면, 비교 예에 따른 인쇄회로기판은 ETS 공법으로 제조된 회로 패턴을 포함한다.
구체적으로, ETS 공법에 의해 제조된 인쇄회로기판은 절연층(11), 회로 패턴(12), 및 비아부(16)를 포함한다. 이때, 도면 상에는 회로 패턴(12)이 절연층(11)의 하부에만 배치되는 것으로 도시하였으나, 실질적으로 회로 패턴은 절연층(11)의 상면 위에 돌출된 구조를 가지고 추가 배치된다.
회로 패턴(12)은 절연층(11) 내에 매립된다.
바람직하게, 회로 패턴(12)은 절연층(11)의 하부 영역에 매립된다. 이에 따라, 회로 패턴(12)의 하면은 절연층(11)의 하면과 동일 평면 상에 배치된다.
절연층(11)의 상면에는 상부 회로 패턴(미도시)이 추가 배치되고, 이때 상기 상부 회로 패턴은 상기 절연층(11)의 상면 위로 돌출된 구조를 가진다.
절연층(11) 내에는 비아부(16)가 배치된다.
이때, 비아부(15)는 상기 절연층(11) 내에 배치되고, 상기 절연층(11)을 관통하는 비아 파트(15)와, 상기 절연층(11)의 하부 영역에 매립된 제1 패드(13) 및 상기 절연층(11)의 상면 위에 배치된 제2 패드(14)를 포함한다.
이때, 상기 제1 패드(14)는 제1 폭(w1)을 가지고, 제2 패드(15)는 제2 폭(w2)을 가진다. 상기 제1 폭(w1)은 상기 제2 폭(w2)과 동일할 수 있고, 이와 다르게 제2 폭(w2)보다 작다.
또한, 비아 파트(15)의 하면은 상기 제1 패드(13)의 상면과 접촉하고, 제3 폭(w3)을 가진다. 그리고, 비아 파트(15)의 상면은 제2 패드(14)의 하면과 접촉하고, 제4 폭(w4)을 가진다. 이때, 상기 제3 폭(w3)은 상기 제4 폭(w4)보다 작으며,이에 따라 상기 비아 파트(15)은 상부에서 하부로 갈수록 폭이 점차 감소하는 형상을 가진다.
한편, 상기 비아 파트(15)의 하면의 제3 폭(w3)은 상기 제1 패드(13)의 제1 폭(w1)보다 작다. 또한, 상기 비아 파트(15)의 상면의 제4 폭(w4)은 상기 제2 패드(14)의 제2 폭(w2)보다 작다. 즉, 상기 제1 패드(13) 및 제2 패드(14)는 상기 비아 파트(15)의 상부 및 하부에서 각각 수평 방향으로 확장된 구조를 가진다.
한편, 최근에는 회로패턴이 점차 미세화되어 가고 있다. 그리고, 폭/간격이 15㎛/15㎛ 이하인 미세 회로 패턴의 경우, 최외층을 ETS 공법으로 구현해야 한다. 즉, 최외층의 회로 패턴이 15㎛의 폭을 가지면서, 각각의 회로 패턴의 간격이 15㎛ 이하 이격되어 배치되어야 하는 미세 회로 패턴의 경우, 상기 회로 패턴을 ETS 공법으로 형성해야 안정적인 미세회로 패턴의 형성이 가능하다.
그러나, 상기와 같은 비교 예에서의 인쇄회로기판은 비아 파트(15)의 하면의 제3 폭(w3)보다 상기 제1 패드(13)의 제1 폭(w1)이 크고, 상기 비아 파트(15)의 상면의 제4 폭(w4)보다 상기 제2 패드(14)의 제2 폭(w2)이 크다. 이에 따라, 상기 이웃하는 비아부들 사이의 이격 거리가 감소한다. 다시 말해서, 비교 예에서의 인쇄회로기판은 이웃하는 제1 패드(13)들 사이의 이격 거리(w5)가 감소할 수 있다.
다시 말해서, 비교 예에서의 인쇄회로기판은 이웃하는 비아 파트들의 하부 영역 사이의 이격 거리보다 상기 제1 패드(13)들 사이의 이격 거리가 작다.
도 1의 (b)를 참조하면, 비교 예에 따른 인쇄회로기판은 돌출형 구조의 회로 패턴을 포함한다.
구체적으로, 인쇄회로기판은 절연층(21), 회로 패턴(22), 및 비아부(26)를 포함한다. 이때, 도면 상에는 회로 패턴(22)이 절연층(21)의 하부에만 배치되는 것으로 도시하였으나, 실질적으로 회로 패턴은 절연층(21)의 상면 위에 돌출된 구조를 가지고 추가 배치된다.
회로 패턴(22)은 절연층(21)의 하면 아래로 돌출된 구조를 가진다. 이에 따라, 회로 패턴(22)의 상면은 절연층(21)의 하면과 동일 평면 상에 배치된다.
절연층(21) 내에는 비아부(26)가 배치된다.
이때, 비아부(26)는 상기 절연층(21) 내에 배치되고, 상기 절연층(21)을 관통하는 비아 파트(25)와, 상기 절연층(21)의 하면 아래로 돌출된 제1 패드(23) 및 상기 절연층(21)의 상면 위에 배치된 제2 패드(24)를 포함한다.
이때, 상기 제1 패드(24)는 제1 폭(w1')을 가지고, 제2 패드(25)는 제2 폭(w2')을 가진다. 상기 제1 폭(w1')은 상기 제2 폭(w2')과 동일할 수 있고, 이와 다르게 제2 폭(w2')보다 작다.
또한, 비아 파트(25)의 하면은 상기 제1 패드(23)의 상면과 접촉하고, 제3 폭(w3')을 가진다. 그리고, 비아 파트(25)의 상면은 제2 패드(24)의 하면과 접촉하고, 제4 폭(w4')을 가진다. 이때, 상기 제3 폭(w3')은 상기 제4 폭(w4')보다 작으며,이에 따라 상기 비아 파트(25)은 상부에서 하부로 갈수록 폭이 점차 감소하는 형상을 가진다.
한편, 상기 비아 파트(25)의 하면의 제3 폭(w3')은 상기 제1 패드(23)의 제1 폭(w1')보다 작다. 또한, 상기 비아 파트(25)의 상면의 제4 폭(w4')은 상기 제2 패드(24)의 제2 폭(w2')보다 작다. 즉, 상기 제1 패드(23) 및 제2 패드(24)는 상기 비아 파트(25)의 상부 및 하부에서 각각 수평 방향으로 확장된 구조를 가진다.
이때, 상기와 같은 비교 예에서의 인쇄회로기판은 비아 파트(25)의 하면의 제3 폭(w3')보다 상기 제1 패드(23)의 제1 폭(w1')이 크고, 상기 비아 파트(25)의 상면의 제4 폭(w4')보다 상기 제2 패드(24)의 제2 폭(w2')이 크다. 이에 따라, 상기 이웃하는 비아부들 사이의 이격 거리가 감소한다. 다시 말해서, 비교 예에서의 인쇄회로기판은 이웃하는 제1 패드(23)들 사이의 이격 거리(w5')가 감소할 수 있다.
또한, 최근에는 5G 기술이 발달되면서, 이를 반영할 수 있는 인쇄회로기판에 관심이 고조되고 있다. 이때, 5G 기술이 적용되기 위해서는 인쇄회로기판이 고다층 구조를 가져야 하며, 이에 따른 회로 패턴이 미세화되어야 한다. 그러나, 비교 예에서는 상기와 같은 비아부의 구조로 인해 미세 패턴을 형성하는 것은 가능하지만, 비아부들 사이의 공간에서의 회로 밀집도가 낮아지는 문제점이 있다.
도 2는 제1 실시 예에 따른 인쇄회로기판을 나타낸 도면이고, 도 3은 비교 예 및 제1 실시 예의 인쇄회로기판에서, 복수의 비아부 사이의 이격 거리를 비교한 도면이다.
도 2 및 도 3을 참조하면, 인쇄회로기판(100)은 절연층(110), 비아부(120, 130, 140, 150, 160) 및 회로 패턴(135)을 포함한다.
상기 인쇄회로기판(100)은 회로 설계를 근거로 회로부품을 접속하는 전기배선을 배선 도형으로 표현하며, 절연물 상에 전기도체를 재현할 수 있다. 또한 인쇄회로기판(100)은 전기부품을 탑재하고 이들을 회로적으로 연결하는 배선을 형성할 수 있으며, 부품의 전기적 연결기능 외의 부품들을 기계적으로 고정시켜줄 수 있다.
절연층(110)은 복수의 적층 구조를 가질 수 있다. 바람직하게, 절연층(110)은 제1 절연층(111), 제2 절연층(112), 제3 절연층(113), 제4 절연층(114) 및 제5 절연층(115)을 포함할 수 있다.
제1 절연층(111)은 복수의 적층 구조를 가지는 절연층(110) 중 중앙에 위치한 중앙 절연층일 수 있다. 제1 절연층(111)은 코어 절연층일 수 있다. 다만 이는 일 실시 예에 불과할 뿐, 상기 인쇄회로기판(100)은 코어리스 기판일수 있고, 이에 따라 상기 제1 절연층(111)은 일반 절연층일 수 있다.
상기 제 1 절연층(111)은 리지드(rigid)하거나 또는 플렉서블(flexible)할 수 있다. 예를 들어, 상기 제 1 절연층(111)은 유리 또는 플라스틱을 포함할 수 있다. 자세하게, 상기 제 1 절연층(111)은 소다라임유리(soda lime glass) 또는 알루미노실리케이트유리 등의 화학 강화/반강화유리를 포함하거나, 폴리이미드(Polyimide, PI), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET), 프로필렌 글리콜(propylene glycol, PPG) 폴리 카보네이트(PC) 등의 강화 혹은 연성 플라스틱을 포함하거나 사파이어를 포함할 수 있다.
또한, 상기 제 1 절연층(111)은 광등방성 필름을 포함할 수 있다. 일례로, 상기 제 1 절연층(111)은 COC(Cyclic Olefin Copolymer), COP(Cyclic Olefin Polymer), 광등방 폴리카보네이트(polycarbonate, PC) 또는 광등방 폴리메틸메타크릴레이트(PMMA) 등을 포함할 수 있다.
또한, 상기 제 1 절연층(111)은 부분적으로 곡면을 가지면서 휘어질 수 있다. 즉, 제 1 절연층(111)은 부분적으로는 평면을 가지고, 부분적으로는 곡면을 가지면서 휘어질 수 있다. 자세하게, 상기 제 1 절연층(111)의 끝단이 곡면을 가지면서 휘어지거나 랜덤한 곡률을 포함한 표면을 가지며 휘어지거나 구부러질 수 있다.
또한, 상기 제 1 절연층(111)은 유연한 특성을 가지는 플렉서블(flexible) 기판일 수 있다. 또한, 상기 제 1 절연층(111)은 커브드(curved) 또는 벤디드(bended) 기판일 수 있다. 이때, 제 1 절연층(111)은 회로 설계를 근거로 회로부품을 접속하는 전기배선을 배선 도형으로 표현하며, 절연물 상에 전기도체를 재현할 수 있다. 또한 제 1 절연층(111)은 전기 부품을 탑재하고 이들을 회로적으로 연결하는 배선을 형성할 수 있으며, 부품의 전기적 연결기능 외의 부품들을 기계적으로 고정시켜줄 수 있다.
제2 절연층(112)은 상기 제1 절연층(111)의 상면 위에 배치될 수 있다.
제3 절연층(113)은 상기 제1 절연층(111)의 하면 아래에 배치될 수 있다.
제4 절연층(114)은 상기 제2 절연층(112)의 상면 위에 배치될 수 있다.
제5 절연층(115)은 상기 제3 절연층(113)의 하면 아래에 배치될 수 있다.
상기 제2 절연층(112), 제3 절연층(113), 제4 절연층(114) 및 제5 절연층(115)은 광경화성 수지 또는 감광성 수지를 포함할 수 있다. 즉, 상기 제2 절연층(112), 제3 절연층(113), 제4 절연층은 PID(Photoimageable dielectics) 물질로 형성될 수 있다.
이를 위해, 상기 제2 절연층(112), 제3 절연층(113), 제4 절연층(114) 및 제5 절연층(115)은 에폭시 레진, 광 개시제, 실리콘계 필러(Si filler) 및 경화제 등을 포함할 수 있다. 일 예로, 상기 제2 절연층(112), 제3 절연층(113), 제4 절연층(114) 및 제5 절연층(115)은 광경화성 수지 필름이 적층되거나 광경화성 수지 페이스트 또는 액상이 도포되어 형성될 수 있다. 이때, 하나의 예에서, 광경화성수지 재질은 광경화성 폴리히드록시스티렌(PHS), 광경화성 폴리벤조옥사졸(PBO), 광경화성 폴리이미드(PI), 광경화성 벤조시클로부텐(BCB), 광경화성 폴리실록산, 광경화성 에폭시, 노볼락(Novolac) 수지 중에서 선택된 어느 하나 이상을 포함할 수 있다.
실시 예에서는 상기 제2 절연층(112), 제3 절연층(113), 제4 절연층(114) 및 제5 절연층(115)을 광경화성 수지로 구성함으로써, 노광 및 현상 등을 이용하여 작은 사이즈의 피세 회로 패턴 및 미세 비아부가 형성될 수 있다.
한편, 제1 절연층(111), 제2 절연층(112), 제3 절연층(113), 제4 절연층(114) 및 제5 절연층(115)의 표면에는 회로 패턴(미도시)이 배치될 수 있다. 이때, 도면 상에는 제2 절연층(112)의 상면 위에 배치된 회로 패턴(135)에 대해서만 도면 부호를 부여하였다.
상기 회로 패턴은 각각의 제1 절연층(111), 제2 절연층(112), 제3 절연층(113), 제4 절연층(114) 및 제5 절연층(115) 내에 매립된 구조를 가지도록 ETS(Embedded Trace Substrate) 공법으로 제조될 수 있다. 다만, 실시 예는 이에 한정되지 않으며, 상기 회로 패턴은 각각의 절연층의 표면 위로 돌출된 구조를 가지도록 통상적인 인쇄회로기판의 제조 공정인 어디티브 공법(Additive process), 서브트렉티브 공법(Subtractive Process), MSAP(Modified Semi Additive Process) 및 SAP(Semi Additive Process) 공법 등으로 가능하며 여기에서는 상세한 설명은 생략한다.
회로 패턴은 전기적 신호를 전달하는 배선으로, 전기 전도성이 높은 금속물질로 형성될 수 있다. 이를 위해, 상기 회로 패턴(120)은 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu) 및 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질로 형성될 수 있다. 또한 회로 패턴은 본딩력이 우수한 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu), 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질을 포함하는 페이스트 또는 솔더 페이스트로 형성될 수 있다. 바람직하게, 회로 패턴은 전기전도성이 높으면서 가격이 비교적 저렴한 구리(Cu)로 형성될 수 있다.
한편, 각각의 절연층 내에는 비아부가 배치될 수 있다.
제1 절연층(111) 내에는 제1 비아부(120)가 배치된다. 상기 제1 비아부(120)는 상기 제1 절연층(111)을 관통하며 배치되는 제1 비아 파트(121)와, 상기 제1 절연층(111)의 상면 및 하면에 각각 배치되고 상기 제1 비아 파트(121)와 연결되는 제1 패드(122, 123)를 포함한다.
상기 제1 비아 파트(121)는 상기 제1 절연층(111)을 관통하는 제1 비아 홀(VH1)을 전도성 물질로 충진하여 형성할 수 있다.
상기 제1 비아 홀(VH1)은 기계, 레이저 및 화학 가공 중 어느 하나의 가공 방식에 의해 형성될 수 있다. 상기 제1 비아 홀(VH1)이 기계 가공에 의해 형성되는 경우에는 밀링(Milling), 드릴(Drill) 및 라우팅(Routing) 등의 방식을 사용할 수 있고, 레이저 가공에 의해 형성되는 경우에는 UV나 CO2 레이저 방식을 사용할 수 있으며, 화학 가공에 의해 형성되는 경우에는 아미노실란, 케톤류 등을 포함하는 약품을 이용하여 상기 제1 절연층(111)을 개방할 수 있다.
한편, 상기 레이저에 의한 가공은 광학 에너지를 표면에 집중시켜 재료의 일부를 녹이고 증발시켜, 원하는 형태를 취하는 절단 방법으로, 컴퓨터 프로그램에 의한 복잡한 형성도 쉽게 가공할 수 있고, 다른 방법으로는 절단하기 어려운 복합 재료도 가공할 수 있다.
또한, 상기 레이저에 의한 가공은 절단 직경이 최소 0.005mm까지 가능하며, 가공 가능한 두께 범위로 넓은 장점이 있다.
상기 레이저 가공 드릴로, YAG(Yttrium Aluminum Garnet)레이저나 CO2 레이저나 자외선(UV) 레이저를 이용하는 것이 바람직하다. YAG 레이저는 동박층 및 절연층 모두를 가공할 수 있는 레이저이고, CO2 레이저는 절연층만 가공할 수 있는 레이저이다.
상기 제1 비아 홀(VH1)이 형성되면, 상기 관통 홀 내부를 전도성 물질로 충진하여 상기 제1 비아 파트(121)를 형성한다. 상기 제1 비아 파트(121)를 형성하는 금속 물질은 구리(Cu), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni) 및 팔라듐(Pd) 중에서 선택되는 어느 하나의 물질일 수 있으며, 상기 전도성 물질 충진은 무전해 도금, 전해 도금, 스크린 인쇄(Screen Printing), 스퍼터링(Sputtering), 증발법(Evaporation), 잉크젯팅 및 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용할 수 있다.
이때, 실시 예에서의 상기 제1 절연층(111)에 형성되는 제1 비아 홀(VH1)은 나머지 다른 절연층(112, 113, 114, 115)에 형성되는 비아 홀(VH2, VH3, VH4, VH5)과는 다른 방식으로 형성될 수 있다. 즉, 상기 제1 절연층(111)을 제외한 나머지 절연층(112, 113, 114, 115)은 감광성 물질로 형성되며, 이에 따라 노광 및 현상 등의 공정을 거쳐 비아 홀(VH2, VH3, VH4, VH5)이 형성될 수 있다. 반면, 상기 제1 절연층(111)은 상기 제2 내지 제5 절연층(112, 113, 114, 115)과는 다른 물질로 형성될 수 있고, 이에 따라 상기 제1 비아 홀(VH1)은 상기 제2 내지 제5 비아 홀(VH2, VH3, VH4, VH5)과는 다른 방식의 기계, 레이저 및 화학 가공 중 어느 하나의 가공 방식에 의해 형성될 수 있다. 다만, 실시 예는 이에 한정되지 않으며, 상기 제1 비아 홀(VH1)도 상기 제2 내지 제5 비아 홀(VH2, VH3, VH4, VH5)과 동일한 방식으로 형성될 수도 있을 것이다.
상기 제1 절연층(111)의 상면 및 하면에는 제1 패드(122, 123)가 배치될 수 있다.
바람직하게, 상기 제1 절연층(111)의 상면에는 상기 제1 비아 파트(121)의 상면과 연결되는 제1-1 패드(122)가 배치될 수 있다. 상기 제1-1 패드(122)는 상기 제1 절연층(111)의 상면에 배치되는 복수의 회로 패턴 중 하나일 수 있다.
또한, 상기 제1 절연층(111)의 하면에는 상기 제1 비아 파트(121)의 하면과 연결되는 제1-2 패드(123)가 배치될 수 있다. 상기 제1-2 패드(123)는 상기 제1 절연층(111)의 하면에 배치되는 복수의 회로 패턴 중 하나일 수 있다.
상기 제1 비아 파트(121)는 상면 및 하면의 폭이 서로 다를 수 있다. 바람직하게, 상기 제1 비아 파트(121)의 상면은 제1 폭(W1)을 가질 수 있다. 그리고, 상기 제1 비아 파트(121)의 하면은 상기 제1 폭(W1)보다 작은 제2 폭(W2)을 가질 수 있다. 즉, 상기 제1 비아 파트(121)는 상면에서 하면으로 갈수록 폭이 점차 감소하는 원 기둥 형상을 가질 수 있다. 따라서, 상기 제1 폭(W1) 및 상기 제2 폭(W2)은 상기 제1 비아 파트(121)의 상면의 직경 및 하면의 직경을 각각 의미할 수 있다.
상기 제1-1 패드(122)는 제1 비아부(120)의 캡쳐 패드일 수 있다. 상기 제1-1 패드(122)는 상면 및 하면의 폭이 서로 동일할 수 있다. 바람직하게, 상기 제1-1 패드(122)는 상기 제1 비아 파트(121)의 상면에 대응하는 제1 폭(W1)을 가질 수 있다.
상기 제1-2 패드(123)는 제1 비아부(120)의 랜드 패드일 수 있다. 상기 제1-2 패드(123)는 상면 및 하면의 폭이 서로 동일할 수 있다. 바람직하게, 상기 제1-2 패드(123)는 상기 제1 비아 파트(121)의 상면에 대응하는 제1 폭(W1)을 가질 수 있다.
즉, 상기 제1-1 패드(122) 및 상기 제1-2 패드(123)는 상기 제1 비아 파트(121)의 상면에 대응하는 제1 폭(W1)을 가질 수 있다.
상기와 같이, 실시 예에서의 상기 제1-1 패드(122)의 폭은 상기 제1 비아 파트(121)의 상면의 폭과 동일하다. 이에 따라, 실시 예에서, 상기 제1 절연층(111) 내에 배치된 복수의 제1 비아부(120)들 사이의 이격 거리(W3)는 도 1에 도시된 비교 예 대비 증가할 수 있다. 즉, 실시 예에서의 복수의 제1 비아 파트들의 상면 사이의 이격 거리와, 복수의 제1-1 패드들 사이의 이격 거리는 서로 동일할 수 있다. 이에 따라, 실시 예에서는 복수의 제1 비아부들 사이의 이격 거리를 증가시킬 수 있으며, 이에 다른 회로 밀집도를 향상시킬 수 있을 뿐 아니라, 디자인 자유도를 향상시킬 수 있다.
한편, 상기 제2 절연층(112) 내에는 제2 비아부(130)가 배치된다. 상기 제2 비아부(130)는 상기 제2 절연층(112)을 관통하며 배치되는 제2 비아 파트(131)와, 상기 제2 절연층(112)의 상면에 배치되고 상기 제2 비아 파트(131)의 상면과 연결되는 제2 패드(132)를 포함할 수 있다.
이때, 상기 제2 비아 파트(131)의 하면은 상기 제1 비아부(120)의 제1-1 패드(122)의 상면과 직접 접촉하며 배치될 수 있다.
상기 제2 비아 파트(131)의 상면 및 하면은 서로 다른 폭을 가질 수 있다. 바람직하게, 상기 제2 비아 파트(131)의 상면은 제1 폭(W1)을 가질 수 있고, 상기 제2 비아 파트(131)의 하면은 상기 제1 폭(W1)보다 작은 제2 폭(W2)을 가질 수 있다.
상기 제2 비아 파트(131)의 상면에 배치된 제2 패드(132)는 상기 제2 비아 파트(131)의 상면에 대응하는 제1 폭(W1)을 가질 수 있다. 상기 제2 패드(132)의 하면은 상기 제2 비아 파트(131)의 상면과 직접 접촉할 수 있다. 구체적으로, 상기 제2 패드(132)의 하면은 상기 제2 절연층(112)의 상면과는 접촉하지 않은 상태에서, 상기 제2 비아 파트(131)의 상면하고만 접촉할 수 있다.
이때, 비교 예에서는 절연층(11)이 열경화성 수지로 형성되었다. 이에 따라, 상기 비아 파트를 형성하기 위한 비아 홀은 레이저 공정에 의해 형성될 수 있다. 이때, 실시 예에서와 같이 제1-1 패드(122)의 폭이 상기 제1 비아 파트(121)의 상면의 폭과 동일한 경우, 상기 제2 비아부(130)를 구성하는 제2 비아 홀(VH2)의 형성 위치가 조금만 틀어져도 상기 제2 비아 홀(VH2)이 하부의 제1 절연층(111)까지 관통할 수 있으며, 이에 따른 불량이 발생할 수 있다. 즉, 비교 예에서는 제1-1 패드가 레이저 공정을 진행하기 위한 스토퍼(stopper) 기능을 하였으며, 이에 따라 상기 제1-1 패드의 폭을 줄이는데 한계가 있었다.
이에 반하여, 실시 예에서의 제2 절연층(112)은 상기 설명한 바와 같이 광경화성 수지로 형성된다. 이에 따라, 실시 예에서의 제2 비아 파트(131)를 형성하기 위한 제2 비아 홀(VH2)은 노광 및 현상 공정을 통해 형성되며, 이에 따라 상기 제1-1 패드(1122)의 폭과 상관없이 원하는 절연층에만 비아 홀을 형성할 수 있다. 따라서, 실시 예에서는 상기와 같이 제1-1 패드(122)의 폭을 줄일 수 있으며, 이에 따른 복수의 제1 비아부(120)들 사이의 이격 거리를 증가시킬 수 있는 것이다.
한편, 상기 제3 절연층(113) 내에는 제3 비아부(140)가 배치된다. 상기 제3 비아부(140)는 상기 제3 절연층(113)을 관통하며 배치되는 제3 비아 파트(141)와, 상기 제3 절연층(113)의 하면에 배치되고 상기 제3 비아 파트(141)의 하면과 연결되는 제3 패드(142)를 포함할 수 있다.
이때, 상기 제3 비아 파트(141)의 상면은 상기 제1 비아부(120)의 제1-2 패드(123)의 하면과 직접 접촉하며 배치될 수 있다.
상기 제3 비아 파트(141)의 상면 및 하면은 서로 다른 폭을 가질 수 있다. 바람직하게, 상기 제3 비아 파트(141)의 상면은 제2 폭(W2)을 가질 수 있고, 상기 제3 비아 파트(141)의 하면은 상기 제2 폭(W2)보다 큰 제1 폭(W1)을 가질 수 있다.
상기 제3 비아 파트(141)의 하면에 배치된 제3 패드(142)는 상기 제3 비아 파트(141)의 하면에 대응하는 제1 폭(W1)을 가질 수 있다. 상기 제3 패드(142)의 상면은 상기 제3 비아 파트(141)의 하면과 직접 접촉할 수 있다. 구체적으로, 상기 제3 패드(142)의 상면은 상기 제3 절연층(113)의 하면과는 접촉하지 않은 상태에서, 상기 제3 비아 파트(141)의 하면하고만 접촉할 수 있다.
한편, 상기 제4 절연층(114) 내에는 제4 비아부(150)가 배치된다. 상기 제4 비아부(150)는 상기 제4 절연층(114)을 관통하며 배치되는 제4 비아 파트(151)와, 상기 제4 절연층(114)의 상면에 배치되고 상기 제4 비아 파트(151)의 상면과 연결되는 제4 패드(152)를 포함할 수 있다.
이때, 상기 제4 비아 파트(151)의 하면은 상기 제2 비아부(130)의 제2 패드(132)의 상면과 직접 접촉하며 배치될 수 있다.
상기 제4 비아 파트(151)의 상면 및 하면은 서로 다른 폭을 가질 수 있다. 바람직하게, 상기 제4 비아 파트(151)의 상면은 제1 폭(W1)을 가질 수 있고, 상기 제4 비아 파트(151)의 하면은 상기 제1 폭(W1)보다 작은 제2 폭(W2)을 가질 수 있다.
상기 제4 비아 파트(151)의 상면에 배치된 제4 패드(152)는 상기 제4 비아 파트(151)의 상면에 대응하는 제1 폭(W1)을 가질 수 있다. 상기 제4 패드(152)의 하면은 상기 제4 비아 파트(151)의 상면과 직접 접촉할 수 있다. 구체적으로, 상기 제4 패드(152)의 하면은 상기 제4 절연층(114)의 상면과는 접촉하지 않은 상태에서, 상기 제4 비아 파트(151)의 상면하고만 접촉할 수 있다.
또한, 상기 제2 비아부(130)와 마찬가지로, 상기 제2 비아부(130)의 제2 패드(132)의 폭과 무관하게, 상기 제4 비아 파트(151)를 구성하는 제4 비아 홀(VH4)을 안정적으로 형성할 수 있으며, 이에 따라 상기 제2 패드(132)의 폭을 상기 제2 비아 파트(131)의 상면과 동일한 폭을 가지도록 할 수 있다.
한편, 상기 제5 절연층(115) 내에는 제5 비아부(160)가 배치된다. 상기 제5 비아부(160)는 상기 제5 절연층(115)을 관통하며 배치되는 제5 비아 파트(161)와, 상기 제5 절연층(115)의 하면에 배치되고 상기 제5 비아 파트(161)의 하면과 연결되는 제5 패드(162)를 포함할 수 있다.
이때, 상기 제5 비아 파트(161)의 상면은 상기 제3 비아부(140)의 제3 패드(142)의 하면과 직접 접촉하며 배치될 수 있다.
상기 제5 비아 파트(161)의 상면 및 하면은 서로 다른 폭을 가질 수 있다. 바람직하게, 상기 제5 비아 파트(161)의 상면은 제2 폭(W2)을 가질 수 있고, 상기 제5 비아 파트(161)의 하면은 상기 제2 폭(W2)보다 큰 제1 폭(W1)을 가질 수 있다.
상기 제5 비아 파트(161)의 하면에 배치된 제5 패드(162)는 상기 제5 비아 파트(161)의 하면에 대응하는 제1 폭(W1)을 가질 수 있다. 상기 제5 패드(162)의 상면은 상기 제5 비아 파트(161)의 하면과 직접 접촉할 수 있다. 구체적으로, 상기 제5 패드(162)의 상면은 상기 제5 절연층(115)의 하면과는 접촉하지 않은 상태에서, 상기 제5 비아 파트(161)의 하면하고만 접촉할 수 있다.
또한, 상기 제2 비아부(130)나 제4 비아부(150)와 마찬가지로, 상기 제3 비아부(140)의 제3 패드(142)의 폭과 무관하게, 상기 제5 비아 파트(161)를 구성하는 제5 비아 홀(VH5)을 안정적으로 형성할 수 있으며, 이에 따라 상기 제3 패드(142)의 폭을 상기 제3 비아 파트(141)의 하면과 동일한 폭을 가지도록 할 수 있다.
한편, 제1 실시 예에서의 제1 내지 제5 비아부(120, 130, 140, 150, 160)는 동일 수직 선상(CL)에서 정렬되어 배치될 수 있다.
바람직하게, 상기 제1 비아부(120)를 구성하는 제1 비아 파트(121) 및 제1 패드(122, 123)의 중심은 하나의 수직선(CL) 상에서 정렬될 수 있다.
또한, 상기 제2 비아부(130)를 구성하는 제2 비아 파트(131) 및 제2 패드(132)의 각각의 중심은 상기 제1 비아부(120)를 구성하는 제1 비아 파트(121) 및 제1 패드(122, 123)의 중심과 하나의 수직선(CL) 상에서 정렬될 수 있다.
또한, 상기 제3 비아부(140)를 구성하는 제3 비아 파트(141) 및 제3 패드(142)의 각각의 중심은 제1 비아 파트(121), 제1 패드(122, 123), 제2 비아 파트(131) 및 제2 패드(132)의 각각의 중심과 하나의 수직선(CL) 상에서 정렬될 수 있다.
또한, 상기 제4 비아부(150)를 구성하는 제4 비아 파트(151) 및 제4 패드(152)의 각각의 중심은 제1 비아 파트(121), 제1 패드(122, 123), 제2 비아 파트(131), 제2 패드(132), 제3 비아 파트(141) 및 제3 패드(142)의 각각의 중심과 하나의 수직선(CL) 상에서 정렬될 수 있다.
또한, 상기 제5 비아부(150)를 구성하는 제5 비아 파트(161) 및 제5 패드(162)의 각각의 중심은 제1 비아 파트(121), 제1 패드(122, 123), 제2 비아 파트(131), 제2 패드(132), 제3 비아 파트(141), 제3 패드(142), 제4 비아 파트(151) 및 제4 패드(152)의 각각의 중심과 하나의 수직선(CL) 상에서 정렬될 수 있다.
실시 예에 의하면, 다층 구조를 가지는 인쇄회로기판에서, 상호 연결된 각각의 비아부는 절연층을 관통하는 비아 파트와 상기 비아 파트의 일면 상에 배치된 패드를 포함한다. 이때, 실시 예에서의 인쇄회로기판은 상기 패드의 폭이 상기 비아 파트의 상기 일면의 폭보다 크지 않도록 한다. 다시 말해서, 상기 인쇄회로기판에 포함된 각각의 비아부는 패드의 폭이 비아 파트의 일면의 폭과 동일하거나 작을 수 있다.
이에 따르면, 실시 예에서의 인쇄회로기판은 복수의 비아부 사이의 이격 거리를 증가시킬 수 있으며, 이에 따른 회로 패턴의 파인 패턴 구현에 용이하여 회로 밀집도를 높일 수 있다.
또한, 실시 예에서는 비아부의 디자인 변경에 따라 전체적인 인쇄회로기판의 디자인 자유도를 향상시킬 수 있으며, 이에 따른 파인 패턴 구현 및 기판 신뢰성을 확보할 수 있다.
또한, 실시 예에서는 수직 방향 내에서 상호 직접 연결되는 비아부의 중심이 동일 수직 선상에서 정렬되도록 배치할 수 있으며, 이와 다르게 서로 어긋나도록 지그재그로 배치할 수 있다. 여기에서, 상기 정렬되거나 지그재그로 배치되는 부분은 각 비아부의 비아파트일 수 있고, 이와 다르게 각 비아부의 패드일 수 있으며, 이와 다르게 각 비아부의 비아파트 및 패드를 모두 포함할 수 있다. 이에 따르면, 비아부를 포함하는 인쇄회로기판에서 요구되는 회로 패턴의 디자인에 따라 비아부의 형상이나 위치를 자유롭게 변경 가능하며, 이에 따른 디자인 자유도를 향상시킬수 있다.
도 4 내지 도 10은 도 2에 도시된 제1 실시 예에 따른 인쇄회로기판의 제조 방법을 공정 순으로 나타낸 도면이다.
먼저, 도 4의 (a)를 참조하면 인쇄회로기판의 기초가 되는 제1 절연층(111)을 준비한다.
상기 제1 절연층(111)은 프리프레그일 수 있다. 제1 절연층(111)은 열경화성 수지일 수 있다. 상기 프리프레그(PPG)는 반경화 상태에서 흐름성 및 점착성이 좋고, 접착제 층 및 절연재 층으로 이용되는 섬유 강화 복합재료용의 중간 기재로 사용되는데, 강화섬유에 매트릭스 수지를 예비 함침한 성형 재료이다. 이러한 프리프레그를 적층하여 가열/가압하여 수지를 경화시킴으로써 성형품이 형성된다. 즉, 프리프레그(Prepreg)는 유리섬유(Glass fiber)에 수지(BT/Epoxy, FR4, FR5 등)가 함침되어 B-stage까지 경화된 재료를 말한다
또한, 상기 제1 절연층(111)은 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 유리 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.
즉, 상기 제1 절연층(111)은 배선을 변경할 수 있는 전기 회로가 편성되어 있는 판으로, 절연기판 표면에 도체 패턴을 형성할 수 있는 절연 재료로 만들어진, 프린트, 배선판 및 절연기판을 모두 포함할 수 있다.
한편, 도 4의 (b)에서와 같이 상기 제1 절연층(111)의 표면에는 금속층(101)이 적층될 수 있다. 상기 금속층(101)은 상기 제1 절연층(111)의 표면에 구리를 포함하는 금속을 무전해 도금하여 형성될 수 있다. 또한, 상기 금속층(101)은 상기 제1 절연층(111)에 무전해 도금을 하여 형성하는 것과는 달리, CCL(Copper Clad Laminate)을 사용할 수도 있다.
상기 금속층(101)을 무전해 도금하여 형성하는 경우, 상기 제1 절연층(111)의 상면에 조도를 부여하여 도금이 원활히 수행되도록 할 수 있다.
이하에서는 상기 금속층(101)이 형성되어 있지 않는 제1 절연층(111)을 가지고, 실시 예에 따른 인쇄회로기판(100)을 제조하는 방법에 대해 설명하기로 한다.
다음으로, 도 5를 참조하면 상기 제1 절연층(111)에 적어도 하나의 제1 비아 홀(VH1)을 형성할 수 있다. 상기 제1 비아 홀(VH1)은 상기 제1 절연층(111)의 상면 및 하면을 관통하며 형성될 수 있다.
상기 제1 비아 홀(VH1)은 기계, 레이저 및 화학 가공 중 어느 하나의 가공 방식에 의해 형성될 수 있다. 상기 제1 비아 홀(VH1)이 기계 가공에 의해 형성되는 경우에는 밀링(Milling), 드릴(Drill) 및 라우팅(Routing) 등의 방식을 사용할 수 있고, 레이저 가공에 의해 형성되는 경우에는 UV나 CO2 레이저 방식을 사용할 수 있으며, 화학 가공에 의해 형성되는 경우에는 아미노실란, 케톤류 등을 포함하는 약품을 이용하여 상기 제1 절연층(111)을 개방할 수 있다.
한편, 상기 레이저에 의한 가공은 광학 에너지를 표면에 집중시켜 재료의 일부를 녹이고 증발시켜, 원하는 형태를 취하는 절단 방법으로, 컴퓨터 프로그램에 의한 복잡한 형성도 쉽게 가공할 수 있고, 다른 방법으로는 절단하기 어려운 복합 재료도 가공할 수 있다.
또한, 상기 레이저에 의한 가공은 절단 직경이 최소 0.005mm까지 가능하며, 가공 가능한 두께 범위로 넓은 장점이 있다.
상기 레이저 가공 드릴로, YAG(Yttrium Aluminum Garnet)레이저나 CO2 레이저나 자외선(UV) 레이저를 이용하는 것이 바람직하다. YAG 레이저는 동박층 및 절연층 모두를 가공할 수 있는 레이저이고, CO2 레이저는 절연층만 가공할 수 있는 레이저이다.
다음으로, 도 6을 참조하면, 상기 제1 절연층(111)에 형성된 제1 비아 홀(VH1)을 금속 물질로 충진하여 제1 비아부(120)를 형성한다. 이때, 상기 제1 비아부(120)는 상기 제1 절연층(111)을 관통하며 배치되는 제1 비아 파트(121)와, 상기 제1 절연층(111)의 상면 및 하면에 각각 배치되고 상기 제1 비아 파트(121)와 연결되는 제1 패드(122, 123)를 포함한다.
상기 제1 비아 파트(121)는 상기 제1 절연층(111)을 관통하는 제1 비아 홀(VH1)을 전도성 물질로 충진하여 형성할 수 있다.
상기 제1 비아 파트(121)를 형성하는 금속 물질은 구리(Cu), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni) 및 팔라듐(Pd) 중에서 선택되는 어느 하나의 물질일 수 있으며, 상기 전도성 물질 충진은 무전해 도금, 전해 도금, 스크린 인쇄(Screen Printing), 스퍼터링(Sputtering), 증발법(Evaporation), 잉크젯팅 및 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용할 수 있다.
또한, 상기 제1 비아부(120)는 제1 절연층(111)의 상면 및 하면에 배치된 제1 패드(122, 123)를 포함할 수 있다. 바람직하게, 상기 제1 절연층(111)의 상면에는 상기 제1 비아 파트(121)의 상면과 연결되는 제1-1 패드(122)가 배치될 수 있다. 상기 제1-1 패드(122)는 상기 제1 절연층(111)의 상면에 배치되는 복수의 회로 패턴 중 하나일 수 있다.
또한, 상기 제1 절연층(111)의 하면에는 상기 제1 비아 파트(121)의 하면과 연결되는 제1-2 패드(123)가 배치될 수 있다. 상기 제1-2 패드(123)는 상기 제1 절연층(111)의 하면에 배치되는 복수의 회로 패턴 중 하나일 수 있다.
상기 제1 비아 파트(121)는 상면 및 하면의 폭이 서로 다를 수 있다. 바람직하게, 상기 제1 비아 파트(121)의 상면은 제1 폭(W1)을 가질 수 있다. 그리고, 상기 제1 비아 파트(121)의 하면은 상기 제1 폭(W1)보다 작은 제2 폭(W2)을 가질 수 있다. 즉, 상기 제1 비아 파트(121)는 상면에서 하면으로 갈수록 폭이 점차 감소하는 원 기둥 형상을 가질 수 있다. 따라서, 상기 제1 폭(W1) 및 상기 제2 폭(W2)은 상기 제1 비아 파트(121)의 상면의 직경 및 하면의 직경을 각각 의미할 수 있다.
상기 제1-1 패드(122)는 제1 비아부(120)의 캡쳐 패드일 수 있다. 상기 제1-1 패드(122)는 상면 및 하면의 폭이 서로 동일할 수 있다. 바람직하게, 상기 제1-1 패드(122)는 상기 제1 비아 파트(121)의 상면에 대응하는 제1 폭(W1)을 가질 수 있다.
상기 제1-2 패드(123)는 제1 비아부(120)의 랜드 패드일 수 있다. 상기 제1-2 패드(123)는 상면 및 하면의 폭이 서로 동일할 수 있다. 바람직하게, 상기 제1-2 패드(123)는 상기 제1 비아 파트(121)의 상면에 대응하는 제1 폭(W1)을 가질 수 있다.
즉, 상기 제1-1 패드(122) 및 상기 제1-2 패드(123)는 상기 제1 비아 파트(121)의 상면에 대응하는 제1 폭(W1)을 가질 수 있다.
상기와 같이, 실시 예에서의 상기 제1-1 패드(122)의 폭은 상기 제1 비아 파트(121)의 상면의 폭과 동일하다. 이에 따라, 실시 예에서, 상기 제1 절연층(111) 내에 배치된 복수의 제1 비아부(120)들 사이의 이격 거리(W3)는 도 1에 도시된 비교 예 대비 증가할 수 있다. 즉, 실시 예에서의 복수의 제1 비아 파트들의 상면 사이의 이격 거리와, 복수의 제1-1 패드들 사이의 이격 거리는 서로 동일할 수 있다. 이에 따라, 실시 예에서는 복수의 제1 비아부들 사이의 이격 거리를 증가시킬 수 있으며, 이에 다른 회로 밀집도를 향상시킬 수 있을 뿐 아니라, 디자인 자유도를 향상시킬 수 있다.
다음으로, 도 7에 도시된 바와 같이 상기 제1 절연층(111)의 상면 위에 제2 절연층(112)을 배치하고, 상기 제1 절연층(111)의 하면 아래에 제3 절연층(113)을 배치한다. 이때, 상기 제2 절연층(112) 및 제3 절연층(113)은 광경화성 수지 또는 감광성 수지를 포함할 수 있다. 이를 위해, 상기 제2 절연층(112) 및 제3 절연층(113)은 에폭시 레진, 광 개시제, 실리콘계 필러(Si filler) 및 경화제 등을 포함할 수 있다. 일 예로, 제2 절연층(112) 및 제3 절연층(113)은 광경화성 수지 필름이 적층되거나 광경화성 수지 페이스트 또는 액상이 도포되어 형성될 수 있다. 이때, 하나의 예에서, 광경화성수지 재질은 광경화성 폴리히드록시스티렌(PHS), 광경화성 폴리벤조옥사졸(PBO), 광경화성 폴리이미드(PI), 광경화성 벤조시클로부텐(BCB), 광경화성 폴리실록산, 광경화성 에폭시, 노볼락(Novolac) 수지 중에서 선택된 어느 하나 이상을 포함할 수 있다.
그리고, 상기 제2 절연층(112)에 상기 제2 절연층(112)의 상면 및 하면을 관통하는 제2 비아 홀(VH2)을 형성할 수 있다. 이때, 상기 제2 비아 홀(VH2)은 상기 제1 비아부(120)를 구성하는 제1-1 패드(122)를 노출하며 형성될 수 있다.
또한, 상기 제3 절연층(113)에 상기 제3 절연층(113)의 상면 및 하면을 관통하는 제3 비아 홀(VH3)을 형성할 수 있다. 이때, 상기 제3 비아 홀(VH3)은 상기 제1 비아부(120)를 구성하는 제1-2 패드(123)를 노출하며 형성될 수 있다.
이때, 상기 제2 절연층(112) 및 제3 절연층(113)은 광경화성 수지로 형성되고, 이에 따라 상기 제2 비아 홀(VH2) 및 제3 비아 홀(VH3)은 노광 및 현상 공정 등을 통해 형성됨에 따라 이의 깊이를 용이하게 조절 가능하며, 이에 따라 기존에 이의 스토퍼 역할을 하였던 상기 제1-1 패드(122) 및 제1-2 패드(123)의 폭을 자유롭게 형성할 수 있다.
다음으로, 도 8에 도시된 바와 같이 제2 절연층(112)에 형성된 제2 비아 홀(VH2) 내에 제2 비아부(130)를 형성하고, 상기 제3 절연층(113)에 형성된 제3 비아 홀(VH3) 내에 제3 비아부(140)를 형성한다.
이때, 상기 제2 비아부(130)는 상기 제2 절연층(112)을 관통하며 배치되는 제2 비아 파트(131)와, 상기 제2 절연층(112)의 상면에 배치되고 상기 제2 비아 파트(131)의 상면과 연결되는 제2 패드(132)를 포함할 수 있다. 이때, 상기 제2 비아 파트(131)의 하면은 상기 제1 비아부(120)의 제1-1 패드(122)의 상면과 직접 접촉하며 배치될 수 있다. 상기 제2 비아 파트(131)의 상면 및 하면은 서로 다른 폭을 가질 수 있다. 바람직하게, 상기 제2 비아 파트(131)의 상면은 제1 폭(W1)을 가질 수 있고, 상기 제2 비아 파트(131)의 하면은 상기 제1 폭(W1)보다 작은 제2 폭(W2)을 가질 수 있다. 상기 제2 비아 파트(131)의 상면에 배치된 제2 패드(132)는 상기 제2 비아 파트(131)의 상면에 대응하는 제1 폭(W1)을 가질 수 있다. 상기 제2 패드(132)의 하면은 상기 제2 비아 파트(131)의 상면과 직접 접촉할 수 있다. 구체적으로, 상기 제2 패드(132)의 하면은 상기 제2 절연층(112)의 상면과는 접촉하지 않은 상태에서, 상기 제2 비아 파트(131)의 상면하고만 접촉할 수 있다.
또한, 상기 제3 비아부(140)는 상기 제3 절연층(113)을 관통하며 배치되는 제3 비아 파트(141)와, 상기 제3 절연층(113)의 하면에 배치되고 상기 제3 비아 파트(141)의 하면과 연결되는 제3 패드(142)를 포함할 수 있다.
이때, 상기 제3 비아 파트(141)의 상면은 상기 제1 비아부(120)의 제1-2 패드(123)의 하면과 직접 접촉하며 배치될 수 있다.
상기 제3 비아 파트(141)의 상면 및 하면은 서로 다른 폭을 가질 수 있다. 바람직하게, 상기 제3 비아 파트(141)의 상면은 제2 폭(W2)을 가질 수 있고, 상기 제3 비아 파트(141)의 하면은 상기 제2 폭(W2)보다 큰 제1 폭(W1)을 가질 수 있다.
상기 제3 비아 파트(141)의 하면에 배치된 제3 패드(142)는 상기 제3 비아 파트(141)의 하면에 대응하는 제1 폭(W1)을 가질 수 있다. 상기 제3 패드(142)의 상면은 상기 제3 비아 파트(141)의 하면과 직접 접촉할 수 있다. 구체적으로, 상기 제3 패드(142)의 상면은 상기 제3 절연층(113)의 하면과는 접촉하지 않은 상태에서, 상기 제3 비아 파트(141)의 하면하고만 접촉할 수 있다.
다음으로, 도 9에 도시된 바와 같이 상기 제2 절연층(112)의 상면 위에 제4 절연층(114)을 배치하고, 상기 제3 절연층(113)의 하면 아래에 제5 절연층(115)을 배치한다. 이때, 상기 제4 절연층(114) 및 제5 절연층(115)은 광경화성 수지 또는 감광성 수지를 포함할 수 있다. 이를 위해, 상기 제4 절연층(114) 및 제5 절연층(115)은 에폭시 레진, 광 개시제, 실리콘계 필러(Si filler) 및 경화제 등을 포함할 수 있다. 일 예로, 제4 절연층(114) 및 제5 절연층(115)은 광경화성 수지 필름이 적층되거나 광경화성 수지 페이스트 또는 액상이 도포되어 형성될 수 있다. 이때, 하나의 예에서, 광경화성수지 재질은 광경화성 폴리히드록시스티렌(PHS), 광경화성 폴리벤조옥사졸(PBO), 광경화성 폴리이미드(PI), 광경화성 벤조시클로부텐(BCB), 광경화성 폴리실록산, 광경화성 에폭시, 노볼락(Novolac) 수지 중에서 선택된 어느 하나 이상을 포함할 수 있다.
그리고, 상기 제4 절연층(114)에 상기 제4 절연층(114)의 상면 및 하면을 관통하는 제4 비아 홀(VH4)을 형성할 수 있다. 이때, 상기 제4 비아 홀(VH4)은 상기 제2 비아부(130)를 구성하는 제2 패드(132)를 노출하며 형성될 수 있다.
또한, 상기 제5 절연층(115)에 상기 제5 절연층(115)의 상면 및 하면을 관통하는 제5 비아 홀(VH5)을 형성할 수 있다. 이때, 상기 제5 비아 홀(VH5)은 상기 제3 비아부(140)를 구성하는 제3 패드(142)를 노출하며 형성될 수 있다.
이때, 상기 제4 절연층(114) 및 제5 절연층(115)은 광경화성 수지로 형성되고, 이에 따라 상기 제4 비아 홀(VH4) 및 제5 비아 홀(VH5)은 노광 및 현상 공정 등을 통해 형성됨에 따라 이의 깊이를 용이하게 조절 가능하며, 이에 따라 기존에 이의 스토퍼 역할을 하였던 상기 제2 패드(132) 및 제3 패드(142)의 폭을 자유롭게 형성할 수 있다.
다음으로, 도 10에 도시된 바와 같이 제4 절연층(114)에 형성된 제4 비아 홀(VH4) 내에 제4 비아부(150)를 형성하고, 상기 제5 절연층(115)에 형성된 제5 비아 홀(VH5) 내에 제5 비아부(160)를 형성한다.
상기 제4 비아부(150)는 상기 제4 절연층(114)을 관통하며 배치되는 제4 비아 파트(151)와, 상기 제4 절연층(114)의 상면에 배치되고 상기 제4 비아 파트(151)의 상면과 연결되는 제4 패드(152)를 포함할 수 있다.
이때, 상기 제4 비아 파트(151)의 하면은 상기 제2 비아부(130)의 제2 패드(132)의 상면과 직접 접촉하며 배치될 수 있다.
상기 제4 비아 파트(151)의 상면 및 하면은 서로 다른 폭을 가질 수 있다. 바람직하게, 상기 제4 비아 파트(151)의 상면은 제1 폭(W1)을 가질 수 있고, 상기 제4 비아 파트(151)의 하면은 상기 제1 폭(W1)보다 작은 제2 폭(W2)을 가질 수 있다.
상기 제4 비아 파트(151)의 상면에 배치된 제4 패드(152)는 상기 제4 비아 파트(151)의 상면에 대응하는 제1 폭(W1)을 가질 수 있다. 상기 제4 패드(152)의 하면은 상기 제4 비아 파트(151)의 상면과 직접 접촉할 수 있다. 구체적으로, 상기 제4 패드(152)의 하면은 상기 제4 절연층(114)의 상면과는 접촉하지 않은 상태에서, 상기 제4 비아 파트(151)의 상면하고만 접촉할 수 있다.
또한, 상기 제2 비아부(130)와 마찬가지로, 상기 제2 비아부(130)의 제2 패드(132)의 폭과 무관하게, 상기 제4 비아 파트(151)를 구성하는 제4 비아 홀(VH4)을 안정적으로 형성할 수 있으며, 이에 따라 상기 제2 패드(132)의 폭을 상기 제2 비아 파트(131)의 상면과 동일한 폭을 가지도록 할 수 있다.
한편, 상기 제5 절연층(115) 내에는 제5 비아부(160)가 배치된다. 상기 제5 비아부(160)는 상기 제5 절연층(115)을 관통하며 배치되는 제5 비아 파트(161)와, 상기 제5 절연층(115)의 하면에 배치되고 상기 제5 비아 파트(161)의 하면과 연결되는 제5 패드(162)를 포함할 수 있다.
이때, 상기 제5 비아 파트(161)의 상면은 상기 제3 비아부(140)의 제3 패드(142)의 하면과 직접 접촉하며 배치될 수 있다.
상기 제5 비아 파트(161)의 상면 및 하면은 서로 다른 폭을 가질 수 있다. 바람직하게, 상기 제5 비아 파트(161)의 상면은 제2 폭(W2)을 가질 수 있고, 상기 제5 비아 파트(161)의 하면은 상기 제2 폭(W2)보다 큰 제1 폭(W1)을 가질 수 있다.
상기 제5 비아 파트(161)의 하면에 배치된 제5 패드(162)는 상기 제5 비아 파트(161)의 하면에 대응하는 제1 폭(W1)을 가질 수 있다. 상기 제5 패드(162)의 상면은 상기 제5 비아 파트(161)의 하면과 직접 접촉할 수 있다. 구체적으로, 상기 제5 패드(162)의 상면은 상기 제5 절연층(115)의 하면과는 접촉하지 않은 상태에서, 상기 제5 비아 파트(161)의 하면하고만 접촉할 수 있다.
또한, 상기 제2 비아부(130)나 제4 비아부(150)와 마찬가지로, 상기 제3 비아부(140)의 제3 패드(142)의 폭과 무관하게, 상기 제5 비아 파트(161)를 구성하는 제5 비아 홀(VH5)을 안정적으로 형성할 수 있으며, 이에 따라 상기 제3 패드(142)의 폭을 상기 제3 비아 파트(141)의 하면과 동일한 폭을 가지도록 할 수 있다.
실시 예에 의하면, 다층 구조를 가지는 인쇄회로기판에서, 상호 연결된 각각의 비아부는 절연층을 관통하는 비아 파트와 상기 비아 파트의 일면 상에 배치된 패드를 포함한다. 이때, 실시 예에서의 인쇄회로기판은 상기 패드의 폭이 상기 비아 파트의 상기 일면의 폭보다 크지 않도록 한다. 다시 말해서, 상기 인쇄회로기판에 포함된 각각의 비아부는 패드의 폭이 비아 파트의 일면의 폭과 동일하거나 작을 수 있다.
이에 따르면, 실시 예에서의 인쇄회로기판은 복수의 비아부 사이의 이격 거리를 증가시킬 수 있으며, 이에 따른 회로 패턴의 파인 패턴 구현에 용이하여 회로 밀집도를 높일 수 있다.
또한, 실시 예에서는 비아부의 디자인 변경에 따라 전체적인 인쇄회로기판의 디자인 자유도를 향상시킬 수 있으며, 이에 따른 파인 패턴 구현 및 기판 신뢰성을 확보할 수 있다.
또한, 실시 예에서는 수직 방향 내에서 상호 직접 연결되는 비아부의 중심이 동일 수직 선상에서 정렬되도록 배치할 수 있으며, 이와 다르게 서로 어긋나도록 지그재그로 배치할 수 있다. 여기에서, 상기 정렬되거나 지그재그로 배치되는 부분은 각 비아부의 비아파트일 수 있고, 이와 다르게 각 비아부의 패드일 수 있으며, 이와 다르게 각 비아부의 비아파트 및 패드를 모두 포함할 수 있다. 이에 따르면, 비아부를 포함하는 인쇄회로기판에서 요구되는 회로 패턴의 디자인에 따라 비아부의 형상이나 위치를 자유롭게 변경 가능하며, 이에 따른 디자인 자유도를 향상시킬수 있다.
이하에서는 도 2에서 설명한 제1 실시 예에 따른 인쇄회로기판의 구조를 참조하여, 다양한 변형 실시 예에 대해 설명하기로 한다.
이하의 인쇄회로기판의 설명에 있어서, 이전 실시 예와 실질적으로 동일한 부분에 대해서는 동일한 부호를 부여하기로 한다.
도 11은 제2 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.
도 11을 참조하면, 인쇄회로기판(100A)은 절연층(110), 비아부(120a, 130, 140, 150, 160) 및 회로 패턴(135)을 포함한다.
절연층(110)은 제1 절연층(111), 제2 절연층(112), 제3 절연층(113), 제4 절연층(114) 및 제5 절연층(115)을 포함한다.
비아부(120a, 130, 140, 150, 160)는 제1 절연층(111) 내에 배치된 제1 비아부(120a), 제2 절연층(112) 내에 배치된 제2 비아부(130), 제3 절연층(113) 내에 배치된 제3 비아부(140), 제4 절연층(114) 내에 배치된 제4 비아부(150) 및 제5 절연층(115) 내에 배치된 제5 비아부(160)를 포함한다.
여기에서, 제2 실시 예의 인쇄회로기판(100A)에서 제1 비아부(120a)를 제외한 다른 구성은 도 2에서의 제1 실시 예에 따른 인쇄회로기판(100)과 동일하며, 이에 따라 이하에서는 상기 제1 비아부(120a)에 대해서만 설명하기로 한다.
제1 비아부(120a)는 제1 절연층(111) 내에 배치된 제1 비아 파트(121), 상기 제1 절연층(111)의 상면 및 하면에 배치된 제1 패드(122, 123a)를 포함한다.
상기 제1 패드(122, 123a)는 상기 제1 절연층(111)의 상면에 배치되고 상기 제1 비아 파트(121)의 상면과 접촉하는 제1-1 패드(122)를 포함한다. 상기 제1-1 패드(122)가 가지는 폭은 상기 제1 비아 파트(121)의 상면이 가지는 폭과 동일할 수 있다.
또한, 상기 제1 패드(122, 123a)는 상기 제1 절연층(111)의 하면에 배치되고 상기 제1 비아 파트(121)의 하면과 접촉하는 제1-2 패드(123a)를 포함한다. 상기 제1-2 패드(123a)가 가지는 폭은 상기 제1 비아 파트(121)의 하면이 가지는 폭과 동일할 수 있다.
즉, 도 2에서의 제1-2 패드(123)는 상기 제1 비아 파트(121)의 상면이 가지는 폭과, 상기 제1-1 패드(122)가 가지는 폭과 동일하였다.
이와 다르게, 도 11에서의 제2 실시 예에 따른 제1-2 패드(123)의 폭은 상기 제1 비아 파트(121)의 하면이 가지는 폭과, 상기 제3 비아부(140)의 제3 비아 파트(141)의 상면이 가지는 폭(W2)과 동일할 수 있다. 즉, 상기 제3 비아 홀(VH3)이 노광 및 현상 공정을 통해 형성됨에 따라, 비교 예에서 이의 형성을 위한 스토퍼 기능을 하였던 제1-2 패드(123a)의 폭을 자유롭게 조절 가능하며, 일 예로 상기 제1 비아 파트(121)의 하면과 동일한 폭을 가지도록 할 수 있다.
도 12는 제3 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.
도 12를 참조하면, 인쇄회로기판(100B)은 절연층(110), 비아부(120b, 130b, 140b, 150, 160) 및 회로 패턴(135)을 포함한다.
절연층(110)은 제1 절연층(111), 제2 절연층(112), 제3 절연층(113), 제4 절연층(114) 및 제5 절연층(115)을 포함한다.
비아부(120b, 130b, 140b, 150, 160)는 제1 절연층(111) 내에 배치된 제1 비아부(120b), 제2 절연층(112) 내에 배치된 제2 비아부(130b), 제3 절연층(113) 내에 배치된 제3 비아부(140b), 제4 절연층(114) 내에 배치된 제4 비아부(150) 및 제5 절연층(115) 내에 배치된 제5 비아부(160)를 포함한다.
여기에서, 제2 실시 예의 인쇄회로기판(100B)에서 제1 비아부(120b), 제2 비아부(130b) 및 제3 비아부(140b)를 제외한 다른 구성은 도 2에서의 제1 실시 예에 따른 인쇄회로기판(100)과 동일하며, 이에 따라 이하에서는 상기 제1 비아부(120b), 제2 비아부(130b) 및 제3 비아부(140b)에 대해서만 설명하기로 한다.
제1 비아부(120b)는 제1 절연층(111) 내에 배치된 제1 비아 파트(121), 상기 제1 절연층(111)의 상면 및 하면에 배치된 제1 패드(122b, 123b)를 포함한다.
상기 제1 패드(122b, 123b)는 상기 제1 절연층(111)의 상면에 배치되고 상기 제1 비아 파트(121)의 상면과 접촉하는 제1-1 패드(122b)를 포함한다. 상기 제1-1 패드(122b)가 가지는 폭은 상기 제1 비아 파트(121)의 상면이 가지는 폭보다 작을 수 있다.
바람직하게, 상기 제1-1 패드(122b)의 폭은 제2 비아부(130b)의 제2 비아 파트(131)의 하면의 폭과 동일할 수 있다. 다시 말해서, 상기 제1-1 패드(122b)의 폭은 제1 비아 파트(121)의 하면의 폭과, 제1-2 패드(123b)의 폭과 동일한 제2 폭(W2)을 가질 수 있다.
이에 따라, 제1 실시 예나 제2 실시 예에서의 제1 비아 파트(121)의 상면은 제1-1 패드(122)의 하면하고만 접촉하였으나, 제3 실시 예에서의 제1 비아 파트(121)의 상면은 상기 제2 절연층(112)의 하면과 접촉하는 제1 영역 및 상기 제1-1 패드(122b)의 접촉하는 제2 영역을 포함할 수 있다.
또한, 상기 제1 패드(122b, 123b)는 상기 제1 절연층(111)의 하면에 배치되고 상기 제1 비아 파트(121)의 하면과 접촉하는 제1-2 패드(123b)를 포함한다. 상기 제1-2 패드(123b)가 가지는 폭은 상기 제1 비아 파트(121)의 하면이 가지는 폭과 동일할 수 있다.
또한, 제2 비아부(130b)는 제2 비아 파트(131) 및 상기 제2 비아 파트(131)의 상면 위에 배치되는 제2 패드(132b)를 포함할 수 있다. 이때, 상기 제2 패드(132b)는 상기 제2 비아 파트(131)의 상면과 동일한 폭이 아닌 상기 제4 비아부(150)의 제4 비아 파트(151)의 하면 또는 상기 제2 비아 파트(131)의 하면과 동일한 폭을 가질 수 있다.
또한, 제3 비아부(140b)는 제3 비아 파트(141) 및 상기 제3 비아 파트(141)의 하면 아래에 배치되는 제3 패드(142b)를 포함할 수 있다. 이때, 상기 제3 패드(142b)는 상기 제3 비아 파트(141)의 하면과 동일한 폭이 아닌 상기 제5 비아부(160)의 제5 비아 파트(161)의 상면 또는 상기 제3 비아 파트(141)의 상면과 동일한 폭을 가질 수 있다.
상기와 같이, 제3 실시 예에서는 제1 패드(122b, 123b), 제2 패드(132b) 및 제3 패드(142b)의 폭을 제1 폭(W1)이 아닌 제2 폭(W2)으로 조절할 수 있다.
도 13은 제4 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.
도 13을 참조하면, 인쇄회로기판(100C)은 절연층(110), 비아부(120c, 130c, 140c, 150c, 160c) 및 회로 패턴(135)을 포함한다.
절연층(110)은 제1 절연층(111), 제2 절연층(112), 제3 절연층(113), 제4 절연층(114) 및 제5 절연층(115)을 포함한다.
비아부(120c, 130c, 140c, 150c, 160c)는 제1 절연층(111) 내에 배치된 제1 비아부(120c), 제2 절연층(112) 내에 배치된 제2 비아부(130c), 제3 절연층(113) 내에 배치된 제3 비아부(140c), 제4 절연층(114) 내에 배치된 제4 비아부(150c) 및 제5 절연층(115) 내에 배치된 제5 비아부(160c)를 포함한다.
여기에서, 제4 실시 예의 인쇄회로기판(100C)에서 비아부(120c, 130c, 140c, 150c, 160c)를 제외한 다른 구성은 도 2에서의 제1 실시 예에 따른 인쇄회로기판(100)과 동일하며, 이에 따라 이하에서는 상기 비아부(120c, 130c, 140c, 150c, 160c)에 대해서만 설명하기로 한다.
제1 비아부(120c)는 제1 절연층(111) 내에 배치된 제1 비아 파트(121), 상기 제1 절연층(111)의 상면 및 하면에 배치된 제1 패드(122c, 123c)를 포함한다.
상기 제1 패드(122c, 123c)는 상기 제1 절연층(111)의 상면에 배치되고 상기 제1 비아 파트(121)의 상면과 접촉하는 제1-1 패드(122c)를 포함한다. 상기 제1-1 패드(122c)가 가지는 폭은 상기 제1 비아 파트(121)의 상면이 가지는 폭보다 작을 수 있다.
바람직하게, 상기 제1-1 패드(122c)의 폭은 제2 비아부(130c)의 제2 비아 파트(131c)의 하면의 폭보다도 작을 수 있다. 즉, 제1-1 패드(122c)의 폭은 제1 폭(W1) 및 제2 폭(W2)보다 작은 제4 폭(W4)을 가질 수 있다.
이에 따라, 제1 실시 예나 제2 실시 예에서의 제1 비아 파트(121)의 상면은 제1-1 패드(122)의 하면하고만 접촉하였으나, 제4 실시 예에서의 제1 비아 파트(121)의 상면은 상기 제2 절연층(112)의 하면과 접촉하는 제1 영역, 상기 제1-1 패드(122c)의 하면 접촉하는 제2 영역 및 제2 비아 파트(131c)의 하면과 접촉하는 제3 영역을 포함할 수 있다.
또한, 상기 제1 패드(122c, 123c)는 상기 제1 절연층(111)의 하면에 배치되고 상기 제1 비아 파트(121)의 하면과 접촉하는 제1-2 패드(123c)를 포함한다. 상기 제1-2 패드(123c)가 가지는 폭은 상기 제1 비아 파트(121)의 하면이 가지는 폭q보다 작을 수 있다. 즉, 상기 제1-2 패드(123c)는 제4 폭(W4)을 가질 수 있다.
또한, 제2 비아부(130c)는 제2 비아 파트(131c) 및 상기 제2 비아 파트(131c)의 상면 위에 배치되는 제2 패드(132c)를 포함할 수 있다. 이때, 상기 제2 패드(132c)는 상기 제2 비아 파트(131c)의 상면 및 하면, 그리고 제4 비아 파트(151c)의 하면보다 작은 제4 폭(W4)을 가질 수 있다. 이에 따라, 상기 제2 비아 파트(131c)의 상면은 상기 제4 절연층(114)의 하면과 접촉하는 제1 영역, 상기 제2 패드(132c)의 하면과 접촉하는 제2 영역 및 제4 비아 파트(151c)의 하면과 접촉하는 제3 영역을 포함할 수 있다.
또한, 제3 비아부(140c)는 제3 비아 파트(141c) 및 상기 제3 비아 파트(141c)의 하면 아래에 배치되는 제3 패드(142c)를 포함할 수 있다. 이때, 상기 제3 패드(142c)는 상기 제3 비아 파트(141c)의 하면 및 상면과 동일한 폭이 아닌 이보다 작은 제4 폭(W4)을 가질 수 있다. 이에 따라, 제3 비아 파트(141c)의 하면은 제5 절연층(115)과 접촉하는 제1 영역, 제3 패드(142c)와 접촉하는 제2 영역 및 제5 비아 파트(161c)와 접촉하는 제3 영역을 포함할 수 있다.
또한, 제4 비아부(150c)는 제4 비아 파트(151c) 및 상기 제4 비아 파트(151c)의 상면 위에 배치되는 제2 패드(152)를 포함할 수 있다.
제5 비아부(150c)는 제5 비아 파트(161c) 및 상기 제5 비아 파트(161c)의 하면 아래에 배치되는 제5 패드(162)를 포함할 수 있다
상기와 같이, 제4 실시 예에서는 제1 패드(122c, 123c), 제2 패드(132c) 및 제3 패드(142c)의 폭을 제1 폭(W1) 및 제2 폭(W2)이 아닌 이보다 작은 제4 폭(W4)으로 조절할 수 있고, 이에 따라 이의 상측 또는 하측에 배치된 비아 파트에 의해 감싸지는 구조를 가질 수 있다.
도 14은 제5 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.
도 14를 참조하면, 인쇄회로기판(100D)은 절연층(110), 비아부(120c, 130c, 140c, 150d, 160d) 및 회로 패턴(135)을 포함한다.
절연층(110)은 제1 절연층(111), 제2 절연층(112), 제3 절연층(113), 제4 절연층(114) 및 제5 절연층(115)을 포함한다.
비아부(120c, 130c, 140c, 150d, 160d)는 제1 절연층(111) 내에 배치된 제1 비아부(120c), 제2 절연층(112) 내에 배치된 제2 비아부(130c), 제3 절연층(113) 내에 배치된 제3 비아부(140c), 제4 절연층(114) 내에 배치된 제4 비아부(150d) 및 제5 절연층(115) 내에 배치된 제5 비아부(160d)를 포함한다.
여기에서, 제5 실시 예의 인쇄회로기판(100D)에서 비아부(120c, 130c, 140c, 150c, 160c)를 제외한 다른 구성은 도 13에서의 제4 실시 예에 따른 인쇄회로기판(100)과 동일하며, 이에 따라 이하에서는 상기 제4 및 제5 비아부(150d, 160d)에 대해서만 설명하기로 한다.
제4 비아부(150d)는 제4 비아 파트(151c) 및 상기 제4 비아 파트(151c)의 상면 위에 배치되는 제4 패드(152d)를 포함할 수 있다.
제5 비아부(150d)는 제5 비아 파트(161c) 및 상기 제5 비아 파트(161c)의 하면 아래에 배치되는 제5 패드(162d)를 포함할 수 있다
이때, 상기 제4 실시 예에서의 제4 패드(152) 및 제5 패드(162)는 제1 폭(W1)을 가졌다. 이와 다르게 제5 실시 예에서의 제4 패드(152d) 및 제5 패드(162d)는 제1 폭(W1) 및 제2 폭(W2)보다 작은 제4 폭(W4)을 가지도록 할 수 있다.
도 15는 제6 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.
도 15를 참조하면, 인쇄회로기판(100E)은 절연층(110), 비아부(120e, 130e, 140e, 150c, 160c) 및 회로 패턴(135)을 포함한다.
절연층(110)은 제1 절연층(111), 제2 절연층(112), 제3 절연층(113), 제4 절연층(114) 및 제5 절연층(115)을 포함한다.
비아부(120e, 130e, 140e, 150, 160c)는 제1 절연층(111) 내에 배치된 제1 비아부(120e), 제2 절연층(112) 내에 배치된 제2 비아부(130e), 제3 절연층(113) 내에 배치된 제3 비아부(140e), 제4 절연층(114) 내에 배치된 제4 비아부(150c) 및 제5 절연층(115) 내에 배치된 제5 비아부(160c)를 포함한다.
여기에서, 제6 실시 예의 인쇄회로기판(100E)에서 비아부(120e, 130e, 140e)를 제외한 다른 구성은 도 13에서의 제4 실시 예에 따른 인쇄회로기판(100)과 동일하며, 이에 따라 이하에서는 상기 비아부(120e, 130e, 140e)에 대해서만 설명하기로 한다.
제1 비아부(120e)는 제1 절연층(111) 내에 배치된 제1 비아 파트(121), 상기 제1 절연층(111)의 상면 및 하면에 배치된 제1 패드(122e, 123e)를 포함한다.
이때, 이전의 실시 예에서의 제1 비아 파트 및 제1 패드들은 중심이 동일 수직선상에서 정렬되었다.
이와 다르게, 제1 비아 파트(121)의 중심을 지나는 가상의 수직선은 상기 제1 패드(122e, 123e)의 중심을 지나는 가상의 수직선과 평행할수 있다. 예를 들어, 제1 비아 파트(121)의 중심을 지나는 가상의 수직선은 상기 제1 패드(122e, 123e)의 중심을 지나는 가상의 수직선으로부터 수평 방향으로 일정 간격 이격될 수 있다. 예를 들어, 제1 비아 파트(121)의 중심을 지나는 가상의 수직선과 상기 제1 패드(122e, 123e)의 중심을 지나는 가상의 수직선은 서로 어긋나게 배치될 수 있다.
또한, 제2 비아부(130e)는 제2 비아 파트(131c) 및 상기 제2 비아 파트(131c)의 상면 위에 배치되는 제2 패드(132e)를 포함할 수 있다. 이때, 상기 제2 패드(132e)와 상기 제2 비아 파드(131c)도 상기 제1 비아부(120e)와 마찬가지로 중심이 서로 어긋나게 배치될 수 있다.
또한, 제3 비아부(140e)는 제3 비아 파트(141c) 및 상기 제3 비아 파트(141c)의 하면 아래에 배치되는 제3 패드(142e)를 포함할 수 있다. 이때, 상기 제3 패드(142e)와 상기 제3 비아 파트(141c)도 상기 제1 비아부(120e) 및 제2 비아부(130e)와 마찬가지로 중심이 서로 어긋나게 배치될 수 있다.
이때, 상기 제1 내지 제3 비아부(120e, 130e, 140e)에서 각각의 비아 파트들(121, 131c, 141c)의 중심은 하나의 동일한 수직선 상에서 정렬될 수 있다. 그리고, 상기 제1 내지 제3 비아부(120e, 130e, 140e)에서 각각의 패드들(122e, 123e, 132e, 142e)의 중심은 하나의 동일한 수직선 상에서 정렬될 수 있다. 다만, 각각의 비아 파트들(121, 131c, 141c)의 중심과 각각의 패드들(122e, 123e, 132e, 142e)의 중심은 서로 어긋나게 배치될 수 있다.
한편, 상기 제2 비아 파트(131c)의 하면은 상기 제1-1 패드(122e)의 상면과 수직 방향 내에서 적어도 20% 이상 오버랩되도록 한다. 이때, 상기 제2 비아 파트(131c)의 하면과 상기 제1-1 패드(122e)의 상면의 오버랩 영역이 20%보다 작을 경우, 상기 제1 비아부와 제2 비아부 사이의 연결 신뢰성이 낮아질 수 있다.
도 16은 제7 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.
도 16을 참조하면, 인쇄회로기판(100F)은 절연층(110), 비아부(120f, 130f, 140f, 150f, 160f) 및 회로 패턴(135)을 포함한다.
상기 비아부(120f, 130f, 140f, 150f, 160f)는 이전에 설명한 바와 같이, 각각 비아 파트 및 패드를 포함한다.
이때, 각각의 비아부를 구성하는 비아 파트와 패드는 중심이 하나의 동일한 수직 선상에서 정렬될 수 있다.
다만, 이웃하는 비아부의 중심은 어긋나게 배치될 수 있다.
예를 들어, 제1 비아부(120f)를 구성하는 제1 비아 파트(121) 및 제1 패드(122, 123)의 중심은 하나의 동일한 제1 수직선(CL1) 상에서 정렬될 수 있다.
또한, 제2 비아부(130f)를 구성하는 제2 비아 파트(131) 및 제2 패드(132)의 중심은 하나의 동일한 제2 수직선(CL2) 상에서 정렬될 수 있다.
다만 상기 제1 수직선(CL1)과 제2 수직선(CL2)은 수평 방향 내에서 일정 간격 이격될 수 있다.
실시 예에 의하면, 다층 구조를 가지는 인쇄회로기판에서, 상호 연결된 각각의 비아부는 절연층을 관통하는 비아 파트와 상기 비아 파트의 일면 상에 배치된 패드를 포함한다. 이때, 실시 예에서의 인쇄회로기판은 상기 패드의 폭이 상기 비아 파트의 상기 일면의 폭보다 크지 않도록 한다. 다시 말해서, 상기 인쇄회로기판에 포함된 각각의 비아부는 패드의 폭이 비아 파트의 일면의 폭과 동일하거나 작을 수 있다.
이에 따르면, 실시 예에서의 인쇄회로기판은 복수의 비아부 사이의 이격 거리를 증가시킬 수 있으며, 이에 따른 회로 패턴의 파인 패턴 구현에 용이하여 회로 밀집도를 높일 수 있다.
또한, 실시 예에서는 비아부의 디자인 변경에 따라 전체적인 인쇄회로기판의 디자인 자유도를 향상시킬 수 있으며, 이에 따른 파인 패턴 구현 및 기판 신뢰성을 확보할 수 있다.
또한, 실시 예에서는 수직 방향 내에서 상호 직접 연결되는 비아부의 중심이 동일 수직 선상에서 정렬되도록 배치할 수 있으며, 이와 다르게 서로 어긋나도록 지그재그로 배치할 수 있다. 여기에서, 상기 정렬되거나 지그재그로 배치되는 부분은 각 비아부의 비아파트일 수 있고, 이와 다르게 각 비아부의 패드일 수 있으며, 이와 다르게 각 비아부의 비아파트 및 패드를 모두 포함할 수 있다. 이에 따르면, 비아부를 포함하는 인쇄회로기판에서 요구되는 회로 패턴의 디자인에 따라 비아부의 형상이나 위치를 자유롭게 변경 가능하며, 이에 따른 디자인 자유도를 향상시킬수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (18)

  1. 제1 절연층;
    상기 제1 절연층 위에 배치된 제2 절연층;
    상기 제1 절연층 내에 배치된 제1 비아부; 및
    상기 제2 절연층 내에 배치된 제2 비아부;를 포함하고,
    상기 제1 비아부는,
    상기 제1 절연층을 관통하며 배치되는 제1 비아 파트와,
    상기 제1 절연층의 상면에 배치되고, 상기 제1 비아 파트의 상면과 연결되는 제1-1 패드와,
    상기 제1 절연층의 하면에 배치되고, 상기 제1 비아 파트의 하면과 연결되는 제1-2 패드를 포함하고,
    상기 제2 비아부는,
    상기 제2 절연층을 관통하며 배치되고, 하면이 상기 제1-1 패드의 상면과 연결되는 제2 비아 파트와,
    상기 제2 절연층의 상면에 배치되고, 상기 제2 비아 파트의 상면과 연결되는 제2 패드를 포함하고,
    상기 제1-1 패드는,
    상기 제1 비아 파트의 상면의 폭보다 작거나 같고,
    상기 제2 패드는,
    상기 제2 비아 파트의 상면의 폭보다 작거나 같은
    인쇄회로기판.
  2. 제1항에 있어서,
    상기 제1 비아 파트 및 상기 제2 비아 파트 각각은,
    제1 폭을 가지는 상면과,
    상기 제1 폭보다 작은 제2 폭을 가지는 하면을 포함하는
    인쇄회로기판.
  3. 제2항에 있어서,
    상기 제1-1 패드 및 상기 제2 패드 각각은,
    상기 제1 폭 또는 상기 제2 폭보다 작은 제3 폭을 가지는
    인쇄회로기판.
  4. 제3항에 있어서,
    상기 제1 비아 파트의 상면은,
    상기 제2 절연층의 하면과 접촉하는 제1 영역과,
    상기 제2 패드의 하면과 접촉하는 제2 영역을 포함하는
    인쇄회로기판.
  5. 제4항에 있어서,
    상기 제1 비아 파트의 상면은,
    상기 제2 비아 파트의 상면과 접촉하는 제3 영역을 포함하는
    인쇄회로기판.
  6. 제3항에 있어서,
    상기 제1 절연층 아래에 배치된 제3 절연층; 및
    상기 제3 절연층 내에 배치된 제3 비아부를 포함하고,
    상기 제3 비아부는,
    상기 제3 절연층의 하면에 배치된 제3 패드와,
    상기 제3 절연층 내에 배치되고, 하면이 상기 제3 패드의 상면과 연결되고, 상면이 상기 제1-2 패드와 연결되는 제3 비아 파트를 포함하는
    인쇄회로기판.
  7. 제6항에 있어서,
    상기 제1-2 패드는,
    상기 제2 폭 또는 상기 제2 폭보다 작은 제3 폭을 가지는
    인쇄회로기판.
  8. 제7항에 있어서,
    상기 제1 비아 파트의 하면은,
    상기 제3 절연층의 상면과 접촉하는 제1 영역과,
    상기 제3 패드의 상면과 접촉하는 제2 영역과,
    상기 제3 비아 파트의 상면과 접촉하는 제3 영역을 포함하는
    인쇄회로기판.
  9. 제6항에 있어서,
    상기 제2 절연층 및 상기 제3 절연층은 광 경화성 수지(PID:Photoimageable dielectics)를 포함하는
    인쇄회로기판.
  10. 제9항에 있어서,
    상기 제1 절연층은 열 경화성 수지를 포함하는
    인쇄회로기판.
  11. 제6항에 있어서,
    상기 제1-1 패드, 상기 제1-2 패드, 상기 제1 비아 파트, 상기 제2 비아 파트, 상기 제2 패드, 상기 제3 비아 파트 및 상기 제3 패드의 각각의 중심은 하나의 동일한 수직선 상에서 정렬되는
    인쇄회로기판.
  12. 제1 절연층을 준비하는 단계;
    상기 제1 절연층에 제1 비아 홀을 형성하는 단계;
    상기 제1 절연층에 상기 제1 비아 홀을 채우는 제1 비아부를 형성하는 단계;
    상기 제1 절연층의 상면 위에 제2 절연층을 형성하고, 상기 제1 절연층의 하면 아래에 제3 절연층을 형성하는 단계;
    상기 제2 절연층에 제2 비아 홀을 형성하고, 상기 제3 절연층에 제3 비아 홀을 형성하는 단계;
    상기 제2 절연층에 상기 제2 비아 홀을 채우는 제2 비아부를 형성하고, 상기 제3 절연층에 상기 제3 비아 홀을 채우는 제3 비아부를 형성하는 단계를 포함하고,
    상기 제1 비아부는,
    상기 제1 절연층을 관통하며 배치되는 제1 비아 파트와,
    상기 제1 절연층의 상면에 배치되고, 상기 제1 비아 파트의 상면과 연결되는 제1-1 패드와,
    상기 제1 절연층의 하면에 배치되고, 상기 제1 비아 파트의 하면과 연결되는 제1-2 패드를 포함하고,
    상기 제2 비아부는,
    상기 제2 절연층을 관통하며 배치되고, 하면이 상기 제1-1 패드의 상면과 연결되는 제2 비아 파트와,
    상기 제2 절연층의 상면에 배치되고, 상기 제2 비아 파트의 상면과 연결되는 제2 패드를 포함하고,
    상기 제3 비아부는,
    상기 제3 절연층의 하면에 배치된 제3 패드와,
    상기 제3 절연층 내에 배치되고, 하면이 상기 제3 패드의 상면과 연결되고, 상면이 상기 제1-2 패드와 연결되는 제3 비아 파트를 포함하며,
    상기 제1-1 패드는,
    상기 제1 비아 파트의 상면의 폭보다 작거나 같고,
    상기 제2 패드는,
    상기 제2 비아 파트의 상면의 폭보다 작거나 같으며,
    상기 제3 패드는,
    상기 제3 비아 파트의 하면의 폭보다 작거나 같은
    인쇄회로기판의 제조 방법.
  13. 제12항에 있어서,
    상기 제1 비아 파트 및 상기 제2 비아 파트 각각은,
    제1 폭을 가지는 상면과,
    상기 제1 폭보다 작은 제2 폭을 가지는 하면을 포함하고,
    상기 제3 비아 파트는,
    상기 제2 폭을 가지는 상면과,
    상기 제1 폭을 가지는 하면을 포함하는
    인쇄회로기판의 제조 방법.
  14. 제13항에 있어서,
    상기 제1-1 패드 및 상기 제2 패드 각각은,
    상기 제1 폭 또는 상기 제2 폭보다 작은 제3 폭을 가지고,
    상기 제1-2 패드는,
    상기 제2 폭 또는 상기 제2 폭보다 작은 제3 폭을 가지는
    인쇄회로기판의 제조 방법.
  15. 제14항에 있어서,
    상기 제1 비아 파트의 상면은,
    상기 제2 절연층의 하면과 접촉하는 제1 영역과,
    상기 제2 패드의 하면과 접촉하는 제2 영역과,
    상기 제2 비아 파트의 상면과 접촉하는 제3 영역을 포함하는
    인쇄회로기판의 제조 방법.
  16. 제14항에 있어서,
    상기 제1 비아 파트의 하면은,
    상기 제3 절연층의 상면과 접촉하는 제1 영역과,
    상기 제3 패드의 상면과 접촉하는 제2 영역과,
    상기 제3 비아 파트의 상면과 접촉하는 제3 영역을 포함하는
    인쇄회로기판의 제조 방법.
  17. 제16항에 있어서,
    상기 제2 절연층 및 상기 제3 절연층은 광 경화성 수지(PID:Photoimageable dielectics)를 포함하고,
    상기 제1 절연층은 열 경화성 수지를 포함하는
    인쇄회로기판의 제조 방법.
  18. 제12항에 있어서,
    상기 제1-1 패드, 상기 제1-2 패드, 상기 제1 비아 파트, 상기 제2 비아 파트, 상기 제2 패드, 상기 제3 비아 파트 및 상기 제3 패드의 각각의 중심은 하나의 동일한 수직선 상에서 정렬되는
    인쇄회로기판의 제조 방법.
KR1020190159974A 2019-12-04 2019-12-04 인쇄회로기판 및 이의 제조 방법 KR20210070012A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190159974A KR20210070012A (ko) 2019-12-04 2019-12-04 인쇄회로기판 및 이의 제조 방법
US17/756,958 US20220418106A1 (en) 2019-12-04 2020-11-27 Printed circuit board
CN202080095953.4A CN115088394A (zh) 2019-12-04 2020-11-27 印刷电路板
PCT/KR2020/017090 WO2021112499A1 (ko) 2019-12-04 2020-11-27 인쇄회로기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190159974A KR20210070012A (ko) 2019-12-04 2019-12-04 인쇄회로기판 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20210070012A true KR20210070012A (ko) 2021-06-14

Family

ID=76417635

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190159974A KR20210070012A (ko) 2019-12-04 2019-12-04 인쇄회로기판 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR20210070012A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023043188A1 (ko) * 2021-09-16 2023-03-23 엘지이노텍 주식회사 회로기판 및 이를 포함하는 반도체 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023043188A1 (ko) * 2021-09-16 2023-03-23 엘지이노텍 주식회사 회로기판 및 이를 포함하는 반도체 패키지

Similar Documents

Publication Publication Date Title
US11039536B2 (en) Printed circuit board and printed circuit board strip
JP2023530107A (ja) 回路基板
KR20210070012A (ko) 인쇄회로기판 및 이의 제조 방법
KR20210114196A (ko) 인쇄회로기판 및 이의 제조 방법
US20230217592A1 (en) Circuit board
KR20220085274A (ko) 회로기판 및 이의 제조 방법
US20230247769A1 (en) Circuit board
US20230049806A1 (en) Circuit board
KR20220080306A (ko) 회로기판의 제조 방법 및 이에 의해 제조된 회로기판
KR20210070024A (ko) 인쇄회로기판 및 이의 제조 방법
KR20220001183A (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
KR20220109642A (ko) 회로기판 및 이를 포함하는 패키지 기판
US20220418106A1 (en) Printed circuit board
KR20210030733A (ko) 인쇄회로기판 및 이의 제조 방법
KR20210065347A (ko) 인쇄회로기판 및 이의 제조 방법
JP2023525360A (ja) 回路基板
US20230199959A1 (en) Circuit board
KR20210146030A (ko) 패키지기판 및 이의 제조 방법
US20220369458A1 (en) Printed circuit board
KR20230023492A (ko) 회로기판 및 이를 포함하는 패키지 기판
KR20230071537A (ko) 회로기판 및 이를 포함하는 패키지 기판
KR20230065804A (ko) 회로기판 및 이를 포함하는 패키지 기판
KR20210091498A (ko) 인쇄회로기판 및 이의 제조 방법
KR20220086257A (ko) 회로기판 및 이의 제조 방법
KR20220086995A (ko) 회로기판 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal