KR20210091498A

KR20210091498A - 인쇄회로기판 및 이의 제조 방법

Info

Publication number: KR20210091498A
Application number: KR1020200004717A
Authority: KR
Inventors: 황민영; 임현구; 최병균
Original assignee: 엘지이노텍 주식회사
Priority date: 2020-01-14
Filing date: 2020-01-14
Publication date: 2021-07-22

Abstract

실시 예에 따른 인쇄회로기판은 절연층; 상기 절연층의 하면에 배치되는 제1 회로 패턴; 상기 절연층의 상면에 배치되는 제2 회로 패턴; 및 상기 절연층 내에 배치되고, 상기 제1 회로 패턴 및 상기 제2 회로 패턴을 연결하는 연결부를 포함하는 비아부를 포함하고, 상기 제1 회로 패턴은, 제1 트레이스 및 상기 비아부를 구성하고 상기 연결부와 연결되는 제1 패드를 포함하고, 상기 제2 회로 패턴은, 제2 트레이스 및 상기 비아부를 구성하고 상기 연결부와 연결되는 제2 패드를 포함하며, 상기 비아부는, 상기 제1 패드와 상기 연결부 사이에 배치되는 제3 패드를 포함한다.

Description

인쇄회로기판 및 이의 제조 방법{PRINTED CIRCUIT BOARD AND MEHOD OF MANUFACTURING THEREOF}

실시 예는 인쇄회로기판 및 이의 제조 방법에 관한 것이다.

전자부품의 소형화, 경량화, 집적화가 가속되면서 회로의 선폭이 미세화하고 있다. 특히, 반도체 칩의 디자인룰이 나노미터 스케일로 집적화함에 따라, 반도체 칩을 실장하는 패키지기판 또는 인쇄회로기판의 회로 선폭이 수 마이크로미터 이하로 미세화하고 있다.

인쇄회로기판의 회로집적도를 증가시키기 위해서, 즉 회로 선폭을 미세화하기 위하여 다양한 공법들이 제안된 바 있다. 동도금 후 패턴을 형성하기 위해 식각하는 단계에서의 회로 선폭의 손실을 방지하기 위한 목적에서, 에스에이피(SAP; semi-additive process) 공법과 앰셉(MSAP; modified semi-additive process) 등이 제안되었다.

이후, 보다 미세한 회로패턴을 구현하기 위해서 동박을 절연층 속에 묻어서 매립하는 임베디드 트레이스(Embedded Trace Substrate; 이하 'ETS'라 칭함) 공법이 당업계에서 사용되고 있다. ETS 공법은 동박회로를 절연층 표면에 형성하는 대신에, 절연층 속에 매립형식으로 제조하기 때문에 식각으로 인한 회로손실이 없어서 회로 피치를 미세화하는데 유리하다.

한편, 최근 무선 데이터 트래픽 수요를 충족시키기 위해, 개선된 5G(5^th generation) 통신 시스템 또는 pre-5G 통신 시스템을 개발하기 위한 노력이 이루어지고 있다. 여기에서, 5G 통신 시스템은 높은 데이터 전송률을 달성하기 위해 초고주파(mmWave) 대역(sub 6기가(6GHz), 28기가 28GHz, 38기가 38GHz 또는 그 이상 주파수)를 사용한다.

그리고, 초고주파 대역에서의 전파의 경로손실 완화 및 전파의 전달 거리를 증가 시키기 위해, 5G 통신 시스템에서는 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO), 어레이 안테나(array antenna) 등의 집척화 기술들이 개발 되고 있다. 이러한 주파수 대역들에서 파장의 수백 개의 활성 안테나로 이루어질 수 있는 점을 고려하면, 안테나 시스템이 상대적으로 커진다.

이러한 안테나 및 AP 모듈은 인쇄회로기판에 패턴닝되거나 실장되기 때문에, 인쇄회로기판의 저손실이 매우 중요하다. 이는, 활성 안테나 시스템을 이루는 여러 개의 기판들 즉, 안테나 기판, 안테나 급전 기판, 송수신기(transceiver) 기판, 그리고 기저대역(baseband) 기판이 하나의 소형장치(one compactunit)로 집적되어야 한다는 것을 의미한다.

또한, 5G 통신 환경에 적응하기 위한 패키지의 진화로 인해 인쇄회로기판의 재료나 이의 제조 공정에서의 물성적 특성이 우수한 재료로의 개발이 진행되고 있다.

이때, 얇은 두께를 목표로 하는 패키지 분야에서는 유전층 및 회로 패턴층 공정의 한계치를 극복하고 있으며, 안테나 등의 두꺼운 유전층을 필요로 하는 부분에서는 공정의 최적화를 통해 접근하고 있다.

그러나, 종래의 안테나 등의 두꺼운 유전층을 필요로 하는 기판에서는, 유전층의 두께 증가로 인해 상기 유전층 내에 형성되는 비아의 신뢰성에 문제가 발생하고 있다.

실시 예에서는 새로운 구조의 인쇄회로기판 및 이의 제조 방법을 제공하도록 한다.

또한, 실시 예에서는 비아부를 구성하는 연결부의 일단에 일정 높이를 가지는 추가 패드를 형성하여, 상기 연결부의 도금 불량으로 발생하는 신뢰성 문제를 해결할 수 있는 인쇄회로기판 및 이의 제조 방법을 제공하도록 한다.

제안되는 실시 예에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 제안되는 실시 예가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

또한, 상기 제1 패드의 상면에서 상기 제2 패드의 하면까지의 거리에 대응하는 상기 절연층의 두께는 20㎛를 초과한다.

또한, 상기 연결부의 하면은 상기 제3 패드의 상면과 직접 접촉하고, 상기 연결부의 상면은 상기 제2 패드의 하면과 직접 접촉한다.

또한, 상기 연결부의 두께는, 상기 절연층의 두께보다 작다.

또한, 상기 제3 패드는 상기 제1 패드와 동일한 두께를 가진다.

또한, 상기 제3 패드는, 상기 제1 패드보다 작은 폭을 가진다.

또한, 상기 연결부는, 상면 및 상기 상면보다 작은 폭을 가지는 하면을 포함하고, 상기 연결부의 하면의 폭은, 상기 제3 패드의 폭보다 작다.

또한, 상기 제3 패드의 층수 또는 두께는, 상기 절연층의 두께에 의해 결정된다.

또한, 상기 제1 패드의 상면에서 상기 제2 패드의 하면까지의 거리에 대응하는 상기 절연층의 두께는 40㎛를 초과하며, 상기 제3 패드는 적어도 2층으로 구성된다.

또한, 상기 제1 패드의 상면에서 상기 제2 패드의 하면까지의 거리에 대응하는 상기 절연층의 두께는 40㎛를 초과하며, 상기 제3 패드의 두께는 상기 제1 패드의 두께보다 크다.

한편, 인쇄회로기판의 제조 방법은 제1 절연층을 준비하고, 상기 제1 절연층의 상면에 제1 패드 및 제1 트레이스를 포함하는 제1 회로 패턴을 형성하고, 상기 제1 회로 패턴의 상기 제1 패드 상에 제3 패드를 형성하고, 상기 제1 절연층 상에 제2 절연층을 형성하고, 상기 제2 절연층에 상기 제3 패드를 노출하는 관통 홀을 형성하고, 상기 관통 홀 내에 상기 제3 패드와 연결되는 연결부 및 상기 제2 절연층 상에 상기 연결부와 연결되는 제2 패드를 포함하는 제2 회로 패턴을 형성하는 것을 포함하며, 상기 연결부의 하면은 상기 제1 트레이스의 상면보다 높게 위치한다.

또한, 상기 제1 패드의 상면에서 상기 제2 패드의 하면까지의 거리에 대응하는 상기 제2 절연층의 두께는 20㎛를 초과한다.

또한, 상기 연결부의 두께는, 상기 제2 절연층의 두께보다 작다.

또한, 상기 제1 패드의 상면에서 상기 제2 패드의 하면까지의 거리에 대응하는 상기 제2 절연층의 두께는 40㎛를 초과하며, 상기 제3 패드는 적어도 2층으로 구성된다.

또한, 상기 제1 패드의 상면에서 상기 제2 패드의 하면까지의 거리에 대응하는 상기 제2 절연층의 두께는 40㎛를 초과하며, 상기 제3 패드의 두께는 상기 제1 패드의 두께보다 크다.

실시 예에서의 인쇄회로기판은 절연층 내에 배치되는 비아부를 포함한다. 이때, 상기 비아부는 절연층의 일면에 배치되는 제1 패드, 상기 절연층의 타면에 배치되는 제2 패드 및 상기 절연층 내에 배치되고, 상기 제1 패드 및 상기 제2 패드를 연결하는 연결부를 포함한다. 이때, 실시 예에서는 상기 절연층의 두께에 따라 상기 연결부에 발생하는 도금 불량 문제를 해결하기 위해, 상기 연결부와 상기 제1 패드 사이에 추가적인 제3 패드를 배치한다. 이때, 상기 제3 패드의 두께는 상기 절연층의 두께에 의해 결정될 수 있다. 또한, 상기 제3 패드는 제1 패드와 동일한 두께를 가지고, 상기 절연층의 두께에 따라 복수의 층 구조를 가질 수 있다.

상기와 같은 실시 예에 의하면, 절연층 내에 형성되는 비아 홀의 도금 공정에서 발생하는 보이드(void)와 같은 도금 불량을 해결할 수 있으며, 이에 따른 기판의 신뢰성을 향상시킬 수 있다.

또한, 실시 예에 의하면, 비아부의 디자인 변경에 따라 전체적인 인쇄회로기판의 디자인 자유도를 확보할 수 있다.

도 1은 비교 예에 따른 인쇄회로기판을 나타낸 도면이다.
도 2는 도 1의 비아부에서 발생하는 도금 불량을 설명하기 위한 도면이다.
도 3은 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.
도 4는 실시예에 따른 절연층이 포함하는 제 2 물질의 구조를 도시한 도면이다.
도 5는 절연층을 구성하는 상기 제1 물질과 상기 제 2 물질의 배열을 설명하기 위한 도면이다.
도 6은 제1 실시 예에 따른 비아부의 구조를 나타낸 도면이다.
도 7은 제2 실시 예에 따른 비아부의 구조를 나타낸 도면이다.
도 8은 제3 실시 예에 따른 비아부의 구조를 나타낸 도면이다.
도 9는 제4 실시 예에 따른 비아부의 구조를 나타낸 도면이다.
도 10 내지 도 16은 도 3에 도시된 인쇄회로기판의 제조 방법을 공정순으로 나타낸 도면이다.

이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고, 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시 예를 설명함에 있어 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.

단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

본 출원에서, "포함한다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

이하, 첨부한 도면을 참조하여 본 발명의 실시 예를 상세하게 설명하면 다음과 같다.

도 1은 비교 예에 따른 인쇄회로기판을 나타낸 도면이고, 도 2는 도 1의 비아부에서 발생하는 도금 불량을 설명하기 위한 도면이다.

도 1 및 도 2를 참조하면, 비교 예에 따른 인쇄회로기판은 절연층(10), 절연층(10)의 표면에 배치되는 회로 패턴(20) 및 상기 절연층(10)을 관통하며 배치되는 비아부(30)를 포함한다.

절연층(10)은 복수의 층 구조를 가진다. 예를 들어, 절연층(10)은 제1 절연층(11), 상기 제1 절연층(11) 위에 배치된 제2 절연층(12) 및 상기 제2 절연층(12) 위에 배치된 제3 절연층(13)을 포함한다.

회로 패턴(20)은 절연층(10)의 표면에 배치된다. 예를 들어, 회로 패턴(20)은 제1 절연층(11)의 상면에 배치된 제1 회로 패턴(21), 상기 제1 절연층(12)의 상면에 배치된 제2 회로 패턴(22) 및 상기 제3 절연층(13)의 상면에 배치된 제3 회로 패턴(23)을 포함한다.

비아부(30)는 절연층(10) 내에 배치된다.

비아부(30)는 절연층(10)의 일면에 배치되는 제1 패드(31), 상기 절연층(10)의 타면에 배치되는 제2 패드(32) 및 상기 절연층(10) 내에 배치되고 상기 제1 패드(31)와 제2 패드(32)를 연결하는 연결부(33)를 포함한다.

상기와 같은 비아부(30)는 레이저 등과 같은 가공을 통해 절연층(10)에 비아 홀을 형성하고, 전해 도금과 같은 방식으로 상기 비아 홀 내를 금속 물질로 채워 연결부(33)를 형성하는 것에 의해 구현된다.

이때, 상기 비아부(30)는 절연층(10)이 가지는 두께에 의해 영향을 받는다. 즉, 제2 절연층(12) 내에 배치되는 비아부는 상기 제2 절연층(12)의 두께에 영향을 받으며, 상기 제2 절연층(12)의 두께가 증가할수록 연결부(33)의 신뢰성에 문제를 발생시키게 된다.

즉, 최근 5G 통신 환경에 적응하기 위하여, 인쇄회로기판을 구성하는 절연층의 두께를 증가시키고 있다.

이때, 도 2에 도시된 바와 같이, 상기 절연층의 두께가 30㎛를 초과하는 경우, 절연층 내부에 형성된 비아 홀의 도금 공정에서 비아 홀의 일부가 채워지지 않는 보이드 영역(A)이 발생할 수 있고, 이에 따라 연결부의 내부 공간의 일부가 비어있는 불량이 발생하게 된다.

그리고, 상기와 같이 비아부(30)의 연결부 내에 보이드 영역(A)이 존재하는 경우, 상기 보이드 영역(A)에서의 층간 박리(Delamination)가 발생할 수 있고, 또한 상기 보이드 영역(A)에 전기장(Electric Field) 집중됨에 따른 화재 위험이 존재한다.

이에 따라, 실시 예에서는 절연층이 가지는 두께에 따라 비아부의 구조를 변경하여, 상기 비아부를 구성하는 연결부 내의 보이드 영역을 제거할 수 있도록 한다.

도 3은 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.

도 3을 참조하면, 인쇄회로기판은 절연층(110), 회로 패턴(120) 및 비아부(130)를 포함한다.

상기 인쇄회로기판은 회로 설계를 근거로 회로부품을 접속하는 전기배선을 배선 도형으로 표현하며, 절연물 상에 전기도체를 재현할 수 있다. 또한 인쇄회로기판은 전기부품을 탑재하고 이들을 회로적으로 연결하는 배선을 형성할 수 있으며, 부품의 전기적 연결기능 외의 부품들을 기계적으로 고정시켜줄 수 있다.

절연층(110)은 단일 회로 패턴이 형성되는 인쇄회로기판의 지지 기판일 수 있으나, 복수의 적층 구조를 가지는 인쇄회로기판 중 어느 하나의 회로 패턴이 형성되어 있는 절연 영역을 의미할 수 있다.

절연층(110)은 복수의 적층 구조를 가질 수 있다.

예를 들어, 절연층(110)은 제1 절연층(111)을 포함할 수 있다. 또한, 절연층(110)은 제1 절연층(111) 위에 배치되는 제2 절연층(112)을 포함할 수 있다. 또한, 절연층(110)은 제2 절연층(112) 위에 배치되는 제3 절연층(113)을 포함할 수 있다. 또한, 절연층(110)은 제1 절연층(111) 아래에 배치되는 제4 절연층(114)을 포함할 수 있다. 또한, 절연층(110)은 제4 절연층(114) 아래에 배치되는 제5 절연층(115)을 포함할 수 있다.

제1 절연층(111), 제2 절연층(112) 및 제3 절연층(113), 제4 절연층(114) 및 제5 절연층(115)은 배선을 변경할 수 있는 전기 회로가 편성되어 있는 기판으로, 표면에 회로패턴들을 형성할 수 있는 절연 재료로 만들어진 프린트, 배선판 및 절연기판을 모두 포함할 수 있다.

예를 들어, 제1 절연층(111), 제2 절연층(112) 및 제3 절연층(113), 제4 절연층(114) 및 제5 절연층(115) 중 적어도 하나는 리지드(rigid)하거나 또는 플렉서블(flexible)할 수 있다. 예를 들어, 상기 제1 절연층(111), 제2 절연층(112) 및 제3 절연층(113), 제4 절연층(114) 및 제5 절연층(115) 중 적어도 하나는 유리 또는 플라스틱을 포함할 수 있다. 자세하게, 상기 제1 절연층(111), 제2 절연층(112) 및 제3 절연층(113), 제4 절연층(114) 및 제5 절연층(115) 중 적어도 하나는, 소다라임유리(soda lime glass) 또는 알루미노실리케이트유리 등의 화학 강화/반강화유리를 포함하거나, 폴리이미드(Polyimide, PI), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET), 프로필렌 글리콜(propylene glycol, PPG) 폴리 카보네이트(PC) 등의 강화 혹은 연성 플라스틱을 포함하거나 사파이어를 포함할 수 있다.

또한, 상기 제1 절연층(111), 제2 절연층(112) 및 제3 절연층(113), 제4 절연층(114) 및 제5 절연층(115) 중 적어도 하나는 광등방성 필름을 포함할 수 있다. 일례로, 상기 제1 절연층(111), 제2 절연층(112) 및 제3 절연층(113), 제4 절연층(114) 및 제5 절연층(115) 중 적어도 하나는 COC(Cyclic Olefin Copolymer), COP(Cyclic Olefin Polymer), 광등방 폴리카보네이트(polycarbonate, PC) 또는 광등방 폴리메틸메타크릴레이트(PMMA) 등을 포함할 수 있다.

또한, 상기 제1 절연층(111), 제2 절연층(112) 및 제3 절연층(113), 제4 절연층(114) 및 제5 절연층(115) 중 적어도 하나는 부분적으로 곡면을 가지면서 휘어질 수 있다. 즉, 제1 절연층(111), 제2 절연층(112) 및 제3 절연층(113), 제4 절연층(114) 및 제5 절연층(115) 중 적어도 하나는 부분적으로는 평면을 가지고, 부분적으로는 곡면을 가지면서 휘어질 수 있다. 자세하게, 상기 제1 절연층(111), 제2 절연층(112) 및 제3 절연층(113), 제4 절연층(114) 및 제5 절연층(115) 중 적어도 하나는 끝단이 곡면을 가지면서 휘어지거나 랜덤한 곡률을 포함한 표면을 가지며 휘어지거나 구부러질 수 있다.

또한, 상기 제1 절연층(111), 제2 절연층(112) 및 제3 절연층(113), 제4 절연층(114) 및 제5 절연층(115) 중 적어도 하나는 유연한 특성을 가지는 플렉서블(flexible) 기판일 수 있다. 또한, 상기 제1 절연층(111), 제2 절연층(112) 및 제3 절연층(113), 제4 절연층(114) 및 제5 절연층(115) 중 적어도 하나는 커브드(curved) 또는 벤디드(bended) 기판일 수 있다. 이때, 제1 절연층(111), 제2 절연층(112) 및 제3 절연층(113), 제4 절연층(114) 및 제5 절연층(115) 중 적어도 하나는 회로 설계를 근거로 회로부품을 접속하는 전기배선을 배선 도형으로 표현하며, 절연물 상에 전기도체를 재현할 수 있다. 또한 제1 절연층(111), 제2 절연층(112) 및 제3 절연층(113), 제4 절연층(114) 및 제5 절연층(115) 중 적어도 하나는 전기 부품을 탑재하고 이들을 회로적으로 연결하는 배선을 형성할 수 있으며, 부품의 전기적 연결기능 외의 부품들을 기계적으로 고정시켜줄 수 있다.

제1 절연층(111), 제2 절연층(112) 및 제3 절연층(113), 제4 절연층(114) 및 제5 절연층(115)의 표면에는 각각 회로 패턴(120)이 배치될 수 있다. 예를 들어, 회로 패턴(120)은 제1 절연층(111)의 상면 및 하면에 배치될 수 있다. 예를 들어, 회로 패턴(120)은 제2 절연층(112)의 상면에 배치될 수 있다. 예를 들어, 회로 패턴(120)은 제3 절연층(113)의 상면에 배치될 수 있다. 예를 들어, 회로 패턴(120)은 제4 절연층(114)의 하면에 배치될 수 있다. 예를 들어, 회로 패턴(120)은 제5 절연층(115)의 하면에 배치될 수 있다.

한편, 상기와 같은 회로 패턴(120)은 전기적 신호를 전달하는 배선으로, 전기 전도성이 높은 금속물질로 형성될 수 있다. 이를 위해, 회로 패턴(120)은 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu) 및 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질로 형성될 수 있다. 또한 상기 회로 패턴(120)은 본딩력이 우수한 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu), 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질을 포함하는 페이스트 또는 솔더 페이스트로 형성될 수 있다. 바람직하게, 회로 패턴(120)은 전기전도성이 높으면서 가격이 비교적 저렴한 구리(Cu)로 형성될 수 있다.

상기 회로 패턴(120)은 통상적인 인쇄회로기판의 제조 공정인 어디티브 공법(Additive process), 서브트렉티브 공법(Subtractive Process), MSAP(Modified Semi Additive Process) 및 SAP(Semi Additive Process) 공법 등으로 가능하며 여기에서는 상세한 설명은 생략한다.

한편, 제1 절연층(111), 제2 절연층(112) 및 제3 절연층(113), 제4 절연층(114) 및 제5 절연층(115)에는 비아부(130)가 배치된다. 상기 비아부(130)는 서로 다른 층에 배치된 회로 패턴(120)을 서로 전기적으로 연결할 수 있다.

이에 따라, 상기 비아부(130)의 구성의 일부는 상기 회로 패턴(120)을 포함할 수 있다. 이에 대해서는 하기에서 더욱 상세히 설명하기로 한다.

상기 비아부(130)는 상기 복수의 절연층 중 적어도 하나의 절연층을 관통하는 관통 홀(도시하지 않음) 내부를 전도성 물질로 충진하여 형성할 수 있다.

상기 관통 홀은 기계, 레이저 및 화학 가공 중 어느 하나의 가공 방식에 의해 형성될 수 있다. 상기 관통 홀이 기계 가공에 의해 형성되는 경우에는 밀링(Milling), 드릴(Drill) 및 라우팅(Routing) 등의 방식을 사용할 수 있고, 레이저 가공에 의해 형성되는 경우에는 UV나 CO₂ 레이저 방식을 사용할 수 있으며, 화학 가공에 의해 형성되는 경우에는 아미노실란, 케톤류 등을 포함하는 약품을 이용하여 상기 복수의 절연층 중 적어도 하나의 절연층을 개방할 수 있다.

한편, 상기 레이저에 의한 가공은 광학 에너지를 표면에 집중시켜 재료의 일부를 녹이고 증발시켜, 원하는 형태를 취하는 절단 방법으로, 컴퓨터 프로그램에 의한 복잡한 형성도 쉽게 가공할 수 있고, 다른 방법으로는 절단하기 어려운 복합 재료도 가공할 수 있다.

또한, 상기 레이저에 의한 가공은 절단 직경이 최소 0.005mm까지 가능하며, 가공 가능한 두께 범위로 넓은 장점이 있다.

상기 레이저 가공 드릴로, YAG(Yttrium Aluminum Garnet)레이저나 CO₂ 레이저나 자외선(UV) 레이저를 이용하는 것이 바람직하다. YAG 레이저는 동박층 및 절연층 모두를 가공할 수 있는 레이저이고, CO₂ 레이저는 절연층만 가공할 수 있는 레이저이다.

상기 관통 홀이 형성되면, 상기 관통 홀 내부를 전도성 물질로 충진하여 상기 비아부(130)를 형성할 수 있다. 상기 비아부(130)를 형성하는 금속 물질은 구리(Cu), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni) 및 팔라듐(Pd) 중에서 선택되는 어느 하나의 물질일 수 있으며, 상기 전도성 물질 충진은 무전해 도금, 전해 도금, 스크린 인쇄(Screen Printing), 스퍼터링(Sputtering), 증발법(Evaporation), 잉크젯팅 및 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용할 수 있다.

상기 비아부(130)는 제1 패드(131), 제2 패드(132), 제3 패드(133) 및 연결부(134)를 포함할 수 있다.

이때, 이하에서는 설명의 편의를 위해 복수의 절연층 중 제2 절연층(112) 내에 배치된 비아부에 대해 설명하기로 한다.

상기 제1 패드(131) 및 제2 패드(132)는 상기 회로 패턴(120)의 일부일 수 있다. 예를 들어, 제1 패드(131)는 서로 다른 층에 배치된 회로 패턴 중 어느 하나의 회로 패턴이고, 제2 패드(132)는 서로 다른 층에 배치된 회로 패턴 중 상기 제1 패드(131)가 아닌 다른 하나의 회로 패턴일 수 있다. 다시 말해서, 회로 패턴(120)은 절연층 상에 배치되며 신호를 전달하는 배선 라인인 트레이스와, 비아부와 직접 연결되는 비아 패드를 포함할 수 있다.

예를 들어, 비아부(130)는 제2 절연층(112)에 형성될 수 있다.

이때, 제1 패드(131)는 상기 제2 절연층(112)의 하부에 배치된 회로 패턴, 바람직하게 제1 절연층(111)의 상면 상에 배치된 회로 패턴일 수 있다. 그리고, 제2 패드(132)는 제2 절연층(112)의 상부에 배치된 회로 패턴, 바람직하게 상기 제2 절연층(112)의 상면에 배치된 회로 패턴일 수 있다.

여기에서, 제1 패드(131) 및 제2 패드(132)가 단일 층으로 구성되는 것으로 도시하였으나, 이는 상기 제1 패드(131) 및 제2 패드(132)의 제조 방식에 따라 달라질 수 있다. 예를 들어, 상기 제1 패드(131) 및 제2 패드(132)가 전해도금 방식으로 제조되는 경우, 상기 제1 패드(131) 및 제2 패드(132)는 2층 구조를 가질 수 있다. 바람직하게, 상기 제1 패드(131) 및 제2 패드(132)는 시드층을 포함하는 2층 구조를 가질 수 있다.

연결부(134)는 서로 다른 층에 배치된 회로 패턴(120)을 전기적으로 연결할 수 있다. 바람직하게, 연결부(134)는 서로 다른 층에 배치된 제1 패드(131) 및 제2 패드(132)를 연결할 수 있다.

이때, 실시 예에서는 상기 연결부(134)가 배치되는 절연층의 두께에 따라 상기 연결부(134)와 상기 제1 패드(131) 사이에 추가적인 제3 패드(133)가 배치될 수 있다.

상기 제2 절연층(112)은 5㎛ 내지 300㎛ 사이의 범위를 가질 수 있다. 그리고, 상기 제2 절연층(112)의 두께가 20㎛를 초과하는 경우에 상기 연결부(134)와 제1 패드(131) 사이에 제3 패드(133)가 추가로 배치될 수 있다.

즉, 상기 제2 절연층(112)의 두께가 20㎛를 초과하는 경우, 상기 연결부(134)는 상기 제2 절연층(112)이 가지는 두께에 대응하게 형성되어야 한다. 이때, 비교 예에서 설명한 바와 같이, 상기 제2 절연층(112)의 두께가 20㎛를 초과하는 경우, 상기 연결부(134)를 형성하는 과정에서 보이드 영역이 발생할 수 있고, 이에 따른 신뢰성에 문제를 줄 수 있다.

따라서, 실시 예에서는 상기 제2 절연층(112)의 두께가 20㎛를 초과하는 경우, 상기 연결부(134)와 상기 제1 패드(131) 사이에 추가적인 제3 패드(133)를 배치하도록 한다. 그리고, 상기 연결부(134)의 두께는 상기 제2 절연층(112)의 두께에서 상기 제3 패드(133)가 가지는 두께만큼 감소할 수 있다. 또한, 상기 연결부(134)의 두께가 감소함에 따라 상기 연결부(134)를 제조하는 과정에서 발생하는 보이드 영역을 제거할 수 있으며, 이에 따른 인쇄회로기판의 신뢰성을 향상시킬 수 있다.

이때, 상기 제3 패드(133)의 두께는 제2 절연층(112)의 두께에 의해 결정될 수 있다. 예를 들어, 제3 패드(133)의 두께는 제2 절연층(112)의 두께의 50% 내지 80% 수준을 가질 수 있다. 제3 패드(133)의 두께가 제2 절연층(112)의 두께의 50% 미만으로 형성되는 경우, 연결부(134)에 보이드 영역이 포함될 수 있으며, 이에 따른 신뢰성에 문제가 발생할 수 있다. 또한, 제3 패드(133)의 두께가 제2 절연층(112)의 두께의 80%를 초과하면, 상기 연결부(134)의 두께가 감소함에 따라 비아부의 역할을 정상적으로 수행하지 못할 수 있다.

상기 제3 패드(133)는 상기 제1 패드(131)와 동일한 두께를 가질 수 있다. 또한, 실시 예에 따라 상기 제3 패드(133)는 상기 제1 패드(131)의 두께와 다를 수 있다. 이는, 상기 제3 패드(133)의 제조를 위한 공정 능력에 따라 결정될 수 있다.

또한, 상기 제3 패드(133)가 제1 패드(131)와 동일한 두께를 가지는 경우, 상기 제3 패드(133)는 상기 제2 절연층(112)의 두께에 따라 단일층으로 형성될 수 있고, 이와 다르게 복수의 층으로 구성될 수도 있다.

또한, 상기 제3 패드(133)가 상기 제1 패드(131)보다 큰 두께를 가지도록 형성할 수 있는 경우, 상기 제3 패드(133)의 두께는 상기 제2 절연층(112)의 두께에 따라 결정될 수 있다. 이에 대해서는 하기에서 더욱 상세히 설명하기로 한다.

한편, 실시 예에서의 절연층(101, 102, 103, 104, 105) 중 적어도 하나는 저유전율을 가질 수 있다.

또한, 상기 절연층(101, 102, 103, 104, 105) 중 적어도 하나는 50 ppm/℃이하의 열팽창 계수를 가질 수 있다. 자세하게, 상기 절연층(101, 102, 103, 104, 105)은 15 ppm/℃내지 50 ppm/℃의 열팽창 계수를 가질 수 있다.

이에 따라, 상기 절연층(101, 102, 103, 104, 105) 중 적어도 하나는 낮은 열팽창 계수를 가질 수 있어, 온도 변화에 따른 절연층의 크랙을 최소화할 수 있다.

이를 위해, 상기 절연층(101, 102, 103, 104, 105) 중 적어도 하나는 2개의 물질로 형성될 수 있다. 자세하게, 상기 절연층(101, 102, 103, 104, 105) 중 적어도 하나는 2개의 화합물이 혼재된 물질을 포함할 수 있다. 자세하게, 상기 절연층(101, 102, 103, 104, 105) 중 적어도 하나는 제 1 화합물과 제 2 화합물을 포함할 수 있다.

상기 제 1 물질과 상기 제 2 물질은 일정한 비율 범위로 포함될 수 있다. 자세하게, 상기 제 1 물질과 상기 제 2 물질은 4:6 내지 6:4의 비율로 포함될 수 있다.

또한, 상기 절연층(101, 102, 103, 104, 105) 중 적어도 하나는 추가적으로 무기 입자를 더 포함할 수 있다. 자세하게, 상기 절연층(101, 102, 103, 104, 105) 중 적어도 하나는 이산화규소(SiO₂) 등의 무기 입자를 더 포함할 수 있다. 상기 무기 입자는 상기 절연층(101, 102, 103, 104, 105) 중 적어도 하나의 전체에 대해 약 55 중량% 내지 70 중량% 만큼 포함될 수 있다.

상기 무기 입자의 비율이 상기 범위를 벗어나는 경우, 상기 무기 입자에 의해 열팽창 계수 또는 유전율의 크기가 증가되어 절연층의 특성이 저하될 수 있다.

또한, 상기 제 1 물질과 상기 제 2 물질은 상기 절연층(101, 102, 103, 104, 105) 중 적어도 하나 내에서 서로 화학적으로 비결합될 수 있다. 그러나, 실시예는 이에 제한되지 않고, 상기 제 1 화합물을 포함하는 제 1 물질과 상기 제 2 화합물을 포함하는 제 2 물질은 직접 또는 별도의 연결기에 의해 화학적으로 결합될 수도 있다.

상기 제1 물질은 절연특성을 가지는 물질을 포함할 수 있다. 또한, 상기 제 1 물질은 높은 충격 강도를 가져 향상된 기계적 특성을 가질 수 있다. 자세하게, 상기 제 1 물질은 수지물질을 포함할 수 있다. 예를 들어, 상기 제 1 물질은 하기의 화학식 1로 표현되는 폴리페닐에테르(Polyphenyl Ether, PPE)를 포함하는 제 1 화합물을 포함할 수 있다.

[화학식 1]

상기 제 1 물질은 상기 제 1 화합물을 복수로 포함할 수 있으며, 제 1 화합물들은 서로 화학적으로 결합되어 형성될 수 있다. 자세하게, 하기 화학식 2와 같이 상기 제 1 화합물은 공유결합 즉, 파이파이 결합(ππ에 의해 서로 선형적으로 연결될 수 있다.

[화학식 2]

즉, 상기 제 1 화합물들은 상기 제 1 물질이 분자량이 약 300 내지 500의 분자량을 가지도록 서로 화학적으로 결합되어 형성될 수 있다.

또한, 상기 제 2 물질은 제 2 화합물을 포함할 수 있다. 자세하게, 상기 제 2 물질은 복수의 제 2 화합물들이 서로 화학적으로 결합되어 형성될 수 있다.

상기 제 2 화합물은 낮은 유전율 및 열팽창계수를 가지는 물질을 포함할 수 있다. 또한, 상기 제 2 화합물은 향상된 기계적 강도를 가지는 물질을 포함할 수 있다.

상기 제 2 화합물은 트리사이클로데케인(tricyclodecane) 및 상기 트리사이클로데케인과 연결되는 말단기를 포함할 수 있다. 상기 트리사이클로데케인과 연결되는 말단기는 상기 제 2 화합물들이 서로 탄소 이중결합(C=C 본딩)으로 연결될 수 있는 다양한 물질을 포함할 수 있다. 자세하게, 상기 트리사이클로데케인과 연결되는 말단기는 아크릴레이트기, 에폭사이드기, 카르복실기, 하이드록실기, 이소시아네이트기를 포함할 수 있다.

상기 제 2 화합물들은 상기 트리사이클로데케인에 연결된 말단기들끼리 서로 연결될 수 있다, 자세하게, 상기 제 2 화합물들은 상기 말단기들끼리 탄소 이중결합(C=C 본딩)으로 크로스 링킹(cross-linked)되어 네트워크 구조를 형성할 수 있다.

도 4는 실시예에 따른 절연층이 포함하는 제 2 물질의 구조를 도시한 도면이다.

자세하게, 도 4를 참조하면, 상기 제 2 화합물들은 크로스 링킹(cross-linked)되어 네트워크 구조를 형성하여 연결될 수 있다. 즉, 상기 제 2 화합물들은 복수의 네트워크 구조를 가지는 결합의 집합체일 수 있다.

이에 따라, 상기 제 2 화합물들에 의해 형성되는 상기 제 2 물질은 물질 특성에 따른 낮은 유전율 및 열팽창 계수를 가지면서, 네트워크 구조에 의해 향상된 기계적 강도를 가질 수 있다.

도 5는 절연층을 구성하는 상기 제1 물질과 상기 제 2 물질의 배열을 설명하기 위한 도면이다.

상기 제 1 물질과 상기 제 2 물질은 상기 절연층 내에서 하나의 단일상으로 형성될 수 있다. 도 8을 참조하면, 상기 제 1 화합물의 공유결합에 의해 연결되는 상기 제 1 물질은, 서로 크로스 링킹되어 네트워크 구조를 형성하는 제 2 화합물에 의해 형성되는 제 2 물질의 내부에 배치될 수 있다.

자세하게, 상기 제 1 화합물은 상기 제 2 화합물이 화학적으로 결합되어 형성되는 상기 제 2 물질의 네크워크 구조의 내부에 배치되어 상기 제 1 물질과 상기 제 2 물질이 분리되는 것을 방지할 수 있다.

즉, 상기 절연층(101, 102, 103, 104, 105) 중 적어도 하나는 상기 제 1 물질과 상기 제 2 물질은 절연층 내에서 상분리되어 배치되지 않고, 하나의 단일상 구조로 형성될 수 있다. 이에 따라, 상기 제 1 물질과 상기 제 2 물질의 물질 특성에 의해 낮은 유전율 및 낮은 열팽창 계수를 가지면서, 하나의 단일상으로 형성될 수 있으므로, 높은 기계적 강도를 가질 수 있다.

이하에서는 실시 예에 따른 비아부(130)의 구조에 대해 더욱 구체적으로 설명하기로 한다.

도 6은 제1 실시 예에 따른 비아부(130)의 구조를 나타낸 도면이고, 도 7은 제2 실시 예에 따른 비아부(130)의 구조를 나타낸 도면이며, 도 8은 제3 실시 예에 따른 비아부(130)의 구조를 나타낸 도면이고, 도 9는 제4 실시 예에 따른 비아부(130)의 구조를 나타낸 도면이다.

이때, 도 6 내지 도 9에서의 비아부(130)의 구조에 대한 실시 예는 상기 비아부(130)가 배치되는 절연층의 두께에 따라 구분될 수 있다.

도 6 내지 도 9를 참조하여, 실시 예에서의 비아부(130)에 대해 구체적으로 설명하기로 한다.

도 6을 참조하면, 인쇄회로기판은 절연층(111, 112)을 포함한다.

그리고, 절연층(111, 112) 중 어느 하나에는 비아부(130)가 배치될 수 있다. 이하에서는 비아부(130)가 배치되는 제2 절연층(112)을 절연층이라고 하여 설명하기로 한다.

비아부(130)는 절연층(112)을 관통하며 배치된다.

이를 위해, 비아부(130)는 절연층(112)의 일면에 배치되는 제1 패드(131) 및 절연층(112)의 타면에 배치되는 제2 패드(132)를 포함한다. 이때, 도면 상에는 제1 패드(131)가 절연층(112)의 하부 영역에 매립되는 것으로 도시하였으나, 이에 한정되지 않는다. 예를 들어, 절연층(112)의 위치에 따라, 제1 패드(131)는 상기 절연층(112)의 하면 아래에 배치될 수도 있을 것이다.

제2 패드(132)는 절연층(112)의 상면에 배치될 수 있다. 그리고, 연결부(134)는 절연층(112) 내에 배치될 수 있다. 이때, 실시 예에서의 절연층(112)의 두께는 20㎛보다 클 수 있다. 이에 따라, 상기 비아부(130)는 연결부(134)와 제1 패드(131) 사이에 제3 패드(133)가 추가로 배치될 수 있다.

다시 말해서, 상기 연결부(134)의 두께는 상기 절연층(112)의 두께보다 작다.

여기에서, 절연층(112)의 두께는 제1 패드(131)의 상면으로부터 상기 제2 패드(132)의 하면까지의 거리를 의미할 수 있다.

즉, 비교 예에서는 절연층의 두께와 무관하여, 제1 패드와 제2 패드 사이에 연결부가 배치되었다. 다시 말해서, 비교 예에서는 제1 패드와 제2 패드 사이의 거리에 대응하는 절연층의 두께와 동일한 두께로 연결부가 형성되었다. 그리고, 이와 같은 경우, 상기 연결부 내에는 보이드 영역과 같은 도금 불량이 발생하게 된다.

따라서, 실시 예에서는 상기 제1 패드(131)와 연결부(134) 사이에 제3 패드(133)를 추가로 배치하여, 상기 제3 패드(133)가 가지는 두께만큼 연결부(134)의 두께를 줄이도록 한다. 예를 들어, 절연층(112)의 두께가 20㎛보다 크다고 하더라도, 연결부(134)의 두께는 20㎛보다 작다. 다시 말해서, 연결부(134)의 두께는 절연층(112)의 두께에서 제3 패드(133)의 두께를 뺀 것에 대응할 수 있다.

제1 패드(131)는 절연층의 일면 상에 제1 두께(T1)를 가지고 배치될 수 있다. 그리고, 제3 패드(133)는 상기 제1 패드(131) 위에 상기 제1 두께(T1)에 대응되는 제2 두께(T2)를 가지고 배치될 수 있다. 또한, 연결부(134)는 제3 패드(133) 위에 제4 두께(T4)를 가지고 배치될 수 있다.

이때, 절연층(112)의 두께는 20㎛보다 크면서 40㎛보다 작은 제3 두께(T3)를 가질 수 있다. 바람직하게, 절연층(112)의 두께는 제1 패드(131)의 상면에서부터 제2 패드(132)의 하면까지의 거리에 대응될 수 있다.

즉, 비교 예에서는 절연층이 가지는 두께(T3)와 동일한 두께로 연결부가 형성되었다. 이에 반하여, 실시 예에서는 절연층(112)이 가지는 제3 두께(T3)보다 작은 제4 두께(T4)로 연결부(134)가 형성되며, 이에 따라 보이드 영역을 제거하여 신뢰성을 향상시킬 수 있다.

한편, 제1 패드(131)는 상면 및 하면이 동일한 폭을 가질 수 있다. 예를 들어, 제1 패드(131)의 상면 및 하면은 제1 폭(W1)을 가질 수 있다.

또한, 제2 패드(132)는 상면 및 동일한 폭을 가질 수 있다. 예를 들어, 제2 패드(132)의 상면 및 하면은 제2 폭(W2)을 가질 수 있다.

한편, 제3 패드(133)는 상기 제1 패드(131) 위에 배치되며, 상기 제1 패드(131)가 가지는 제1 폭(W1)보다 작은 제3 폭(W3)을 가질 수 있다. 이때, 상기 제3 패드(133)가 가지는 제3 폭(W3)이 상기 제1 폭(W1)과 동일할 수도 있으나, 상기 제3 패드(133)의 폭이 증가할 수록 회로 패턴에서의 신호 손실이 발생할 수 있으며, 이에 따라 상기 제3 패드(133)의 폭을 제1 패드(131)의 폭보다 작도록 한다.

또한, 연결부(134)는 상면 및 하면이 서로 다른 폭을 가질 수 있다. 예를 들어, 연결부(134)는 상면에서 하면으로 갈수록 폭이 점차 작아질 수 있다.

상기 연결부(134)의 하면의 폭은 상기 제3 패드(133)가 가지는 제3 폭(W3)보다 작은 제4 폭(W4)으로 형성될 수 있다. 즉, 상기 제3 패드(133)는 연결부(134)를 구성하는 비아 홀의 형성 과정에서의 스토퍼(stopper)로 기능할 수 있으며, 이에 따라 상기 제3 패드(133)는 상기 연결부(134)의 하면이 가지는 제4 폭(W4)보다 큰 제3 폭(W3)을 가지도록 형성할 수 있다.

또한, 상기 연결부(134)의 상면은 상기 연결부(134)의 하면이 가지는 제4 폭(W4)보다 큰 제5 폭(W5)을 가질 수 있다.

이때, 절연층(112)의 하면 상에는 제1 패드(131)에 대응하게 회로 패턴(120)이 배치될 수 있다. 바람직하게, 제1 패드(131)는 절연층(112)의 하면에 배치된 복수의 회로 패턴(120) 중 하나일 수 있다.

이에 따라, 절연층(112)의 하면에는 복수의 회로 패턴이 배치되는데, 이때 비아부(130)를 구성하는 회로 패턴은 제3 패드(133)를 포함하는 2층 구조를 가지며, 이를 제외한 나머지 회로 패턴은 1층 구조를 가질 수 있다. 다시 말해서, 절연층(112)의 하면에 배치된 회로 패턴(120) 중 연결부(134)와 수직 방향으로 중첩된 영역에 배치된 회로 패턴은 제1 패드(131)일 수 있다.

도 7을 참조하면, 비아부(130A)는 절연층(112A)을 관통하며 배치된다.

이를 위해, 비아부(130A)는 절연층(112A)의 일면에 배치되는 제1 패드(131A) 및 절연층(112A)의 타면에 배치되는 제2 패드(132A)를 포함한다. 이때, 도면 상에는 제1 패드(131A)가 절연층(112A)의 하부 영역에 매립되는 것으로 도시하였으나, 이에 한정되지 않는다. 예를 들어, 복수의 절연층 중 상기 절연층(112A)이 배치되는 위치에 따라, 제1 패드(131A)는 상기 절연층(112A)의 하면 아래에 배치될 수도 있을 것이다.

제2 패드(132A)는 절연층(112A)의 상면에 배치될 수 있다. 그리고, 연결부(134A)는 절연층(112A) 내에 배치될 수 있다. 이때, 실시 예에서의 절연층(112A)의 두께는 20㎛보다 작을 수 있다. 이에 따라, 상기 비아부(130A)는 연결부(134A)와 제1 패드(131A) 사이에 배치될 수 있는 제3 패드가 생략될 수 있다.

다시 말해서, 상기 연결부(134A)의 두께는 상기 절연층(112A)의 두께보다 작다.

여기에서, 절연층(112A)의 두께는 제1 패드(131A)의 상면으로부터 상기 제2 패드(132A)의 하면까지의 거리를 의미할 수 있다.

즉, 상기 절연층(112A)의 두께가 20㎛보다 작은 경우, 상기 제3 패드 없이도 상기 연결부(134A) 내의 보이드 영역을 제거할 수 있으며, 이에 따라 상기 제3 패드를 생략할 수 있다.

제1 패드(131A)는 절연층의 일면 상에 제1 두께(T1)를 가지고 배치될 수 있다. 또한, 연결부(134A)는 제1 패드(131A) 위에 제3-1 두께(T3-1)를 가지고 배치될 수 있다.

이때, 절연층(112A)의 두께는 20㎛보다 작은 제3-1 두께(T3-1)를 가질 수 있다. 즉, 절연층(112A)의 두께와 연결부(134A)의 두께는 서로 동일한 제3-1 두께(T3-1)를 가질 수 있다.

한편, 제1 패드(131A)는 상면 및 하면이 동일한 폭을 가질 수 있다. 예를 들어, 제1 패드(131A)의 상면 및 하면은 제1 폭(W1)을 가질 수 있다.

또한, 제2 패드(132A)는 상면 및 동일한 폭을 가질 수 있다. 예를 들어, 제2 패드(132A)의 상면 및 하면은 제2 폭(W2)을 가질 수 있다.

또한, 연결부(134A)는 상면 및 하면이 서로 다른 폭을 가질 수 있다. 예를 들어, 연결부(134A)는 상면에서 하면으로 갈수록 폭이 점차 작아질 수 있다.

상기 연결부(134A)의 하면의 폭은 상기 제1 패드(131A)가 가지는 제1 폭(W1)보다 작은 제4 폭(W4)으로 형성될 수 있다. 즉, 상기 제1 패드(131A)는 연결부(134A)를 구성하는 비아 홀의 형성 과정에서의 스토퍼(stopper)로 기능할 수 있으며, 이에 따라 상기 제1 패드(131A)는 상기 연결부(134A)의 하면이 가지는 제4 폭(W4)보다 큰 제1 폭(W1)을 가지도록 형성할 수 있다.

또한, 상기 연결부(134A)의 상면은 상기 연결부(134A)의 하면이 가지는 제4 폭(W4)보다 큰 제5 폭(W5)을 가질 수 있다.

이때, 절연층(112A)의 하면 상에는 제1 패드(131A)에 대응하게 회로 패턴(120)이 배치될 수 있다. 바람직하게, 제1 패드(131A)는 절연층(112A)의 하면에 배치된 복수의 회로 패턴(120) 중 하나일 수 있다.

도 8을 참조하면, 인쇄회로기판은 절연층(112B) 및 비아부(130B)를 포함한다. 비아부(130B)는 절연층(112B)을 관통하며 배치된다.

이를 위해, 비아부(130B)는 절연층(112B)의 일면에 배치되는 제1 패드(131B) 및 절연층(112B)의 타면에 배치되는 제2 패드(132B)를 포함한다. 이때, 도면 상에는 제1 패드(131B)가 절연층(112B)의 하부 영역에 매립되는 것으로 도시하였으나, 이에 한정되지 않는다. 예를 들어, 절연층(112B)의 위치에 따라, 제1 패드(131B)는 상기 절연층(112B)의 하면 아래에 배치될 수도 있을 것이다.

제2 패드(132B)는 절연층(112B)의 상면에 배치될 수 있다. 그리고, 연결부(134B)는 절연층(112B) 내에 배치될 수 있다. 이때, 실시 예에서의 절연층(112)의 두께는 40㎛보다 클 수 있다. 이에 따라, 상기 비아부(130B)는 연결부(134B)와 제1 패드(131) 사이에 복수의 제3 패드(133-1, 133-2)가 추가로 배치될 수 있다.

다시 말해서, 상기 연결부(134B)의 두께는 상기 절연층(112B)의 두께보다 작다.

여기에서, 절연층(112B)의 두께는 제1 패드(131B)의 상면으로부터 상기 제2 패드(132B)의 하면까지의 거리를 의미할 수 있다.

따라서, 실시 예에서는 상기 제1 패드(131B)와 연결부(134B) 사이에 제3 패드(133-1, 133-2)를 추가로 배치하여, 상기 제3 패드(133-1, 133-2)가 가지는 두께만큼 연결부(134B)의 두께를 줄이도록 한다. 예를 들어, 절연층(112B)의 두께가 40㎛보다 크다고 하더라도, 연결부(134B)의 두께는 20㎛보다 작다. 다시 말해서, 연결부(134B)의 두께는 절연층(112B)의 두께에서 제3 패드(133-1, 133-2)의 두께를 뺀 것에 대응할 수 있다.

여기에서, 상기 제3 패드(133-1, 133-2)는 제조 공정 능력에 따라 20㎛ 이상을 가지도로 형성하지 못할 수 있다. 이와 같은 경우, 상기 제3 패드(133-1, 133-2)는 복수의 층 구조를 가질 수 있다. 즉, 상기 제3 패드(133-1, 133-2)가 1층으로만 형성되는 경우, 상기 절연층(112B)의 두께가 40㎛를 초과하기 때문에 상기 연결부(134B)의 두께가 20㎛를 초과하며 이에 따른 보이드 영역이 발생할 수 있다. 따라서, 실시 예에서는 상기 절연층(112B)의 두께가 40㎛보다 큰 경우, 상기와 같이 복수의 층으로 상기 제3 패드(133-1, 133-2)를 형성하도록 한다.

제1 패드(131B)는 절연층의 일면 상에 제1 두께(T1)를 가지고 배치될 수 있다. 그리고, 제3 패드(133B)는 상기 제1 패드(131B) 위에 상기 제1 두께(T1)에 대응되는 제2 두께(T2)를 가지고 배치될 수 있다. 또한, 연결부(134B)는 상기 제3 패드(133-1, 133-2) 위에 제4 두께(T4)를 가지고 배치될 수 있다.

이때, 절연층(112B)의 두께는 40㎛보다 큰 제3-2 두께(T3-2)를 가질 수 있다. 바람직하게, 절연층(112B)의 두께는 제1 패드(131B)의 상면에서부터 제2 패드(132B)의 하면까지의 거리에 대응될 수 있다.

즉, 비교 예에서는 절연층이 가지는 두께(T3)와 동일한 두께로 연결부가 형성되었다. 이에 반하여, 실시 예에서는 절연층(112B)이 가지는 제3-1 두께(T3-1)보다 작은 제4 두께(T4)로 연결부(134B)가 형성되며, 이에 따라 보이드 영역을 제거하여 신뢰성을 향상시킬 수 있다.

한편, 제1 패드(131B)는 상면 및 하면이 동일한 폭을 가질 수 있다. 예를 들어, 제1 패드(131B)의 상면 및 하면은 제1 폭(W1)을 가질 수 있다.

또한, 제2 패드(132B)는 상면 및 동일한 폭을 가질 수 있다. 예를 들어, 제2 패드(132B)의 상면 및 하면은 제2 폭(W2)을 가질 수 있다.

한편, 제3-1 패드(133-1)는 상기 제1 패드(131B) 위에 배치되며, 상기 제1 패드(131B)가 가지는 제1 폭(W1)보다 작은 제3-1 폭(W3-1)을 가질 수 있다. 이때, 상기 제3-1 패드(133-1)가 가지는 제3-1 폭(W3-1)이 상기 제1 폭(W1)과 동일할 수도 있으나, 상기 제3-1 패드(133-1)의 폭이 증가할 수록 회로 패턴에서의 신호 손실이 발생할 수 있으며, 이에 따라 상기 제3-1 패드(133-1)의 폭을 제1 패드(131B)의 폭보다 작도록 한다.

또한, 제3-2 패드(133-2)는 상기 제3-1 패드(133-1) 위에 배치되며, 상기 제3-1 패드(133-1)가 가지는 제3-1 폭(W3-1)보다 작은 제3-2 폭(W3-2)을 가질 수 있다. 이때, 상기 제3-2 패드(133-2)가 가지는 제3-2 폭(W3-2)이 상기 제3-1 폭(W3-1)과 동일할 수도 있으나, 상기 제3-2 패드(133-2)의 폭이 증가할 수록 회로 패턴에서의 신호 손실이 발생할 수 있으며, 이에 따라 상기 제3-2 패드(133-2)의 폭을 제3-1 패드(133-1)의 폭보다 작도록 한다.

또한, 연결부(134B)는 상면 및 하면이 서로 다른 폭을 가질 수 있다. 예를 들어, 연결부(134B)는 상면에서 하면으로 갈수록 폭이 점차 작아질 수 있다.

상기 연결부(134B)의 하면의 폭은 상기 제3-2 패드(133-2)가 가지는 제3-2 폭(W3-2)보다 작은 제4 폭(W4)으로 형성될 수 있다. 즉, 상기 제3-2 패드(133-2)는 연결부(134B)를 구성하는 비아 홀의 형성 과정에서의 스토퍼(stopper)로 기능할 수 있으며, 이에 따라 상기 제3-2 패드(133-2)는 상기 연결부(134B)의 하면이 가지는 제4 폭(W4)보다 큰 제3-2 폭(W3-2)을 가지도록 형성할 수 있다.

또한, 상기 연결부(134B)의 상면은 상기 연결부(134B)의 하면이 가지는 제4 폭(W4)보다 큰 제5 폭(W5)을 가질 수 있다.

이때, 절연층(112B)의 하면 상에는 제1 패드(131B)에 대응하게 회로 패턴(120)이 배치될 수 있다. 바람직하게, 제1 패드(131B)는 절연층(112B)의 하면에 배치된 복수의 회로 패턴(120) 중 하나일 수 있다.

이에 따라, 절연층(112B)의 하면에는 복수의 회로 패턴이 배치되는데, 이때 비아부(130B)를 구성하는 회로 패턴은 제3 패드(133-1, 133-2)를 포함하는 3층 구조를 가지며, 이를 제외한 나머지 회로 패턴은 1층 구조를 가질 수 있다. 다시 말해서, 절연층(112B)의 하면에 배치된 회로 패턴(120) 중 연결부(134B)와 수직 방향으로 중첩된 영역에 배치된 회로 패턴은 제1 패드(131B)일 수 있다.

도 9를 참조하면, 인쇄회로기판은 절연층(112B) 및 비아부(130B)를 포함한다. 비아부(130B)는 절연층(112B)을 관통하며 배치된다.

제2 패드(132B)는 절연층(112B)의 상면에 배치될 수 있다. 그리고, 연결부(134B)는 절연층(112B) 내에 배치될 수 있다. 이때, 실시 예에서의 절연층(112B)의 두께는 40㎛보다 클 수 있다. 이에 따라, 상기 비아부(130B)는 연결부(134B)와 제1 패드(131) 사이에 제3 패드(133-3)가 추가로 배치될 수 있다.

따라서, 실시 예에서는 상기 제1 패드(131B)와 연결부(134B) 사이에 제3 패드(133-3)를 추가로 배치하여, 상기 제3 패드(133-3)가 가지는 두께만큼 연결부(134B)의 두께를 줄이도록 한다. 예를 들어, 절연층(112B)의 두께가 40㎛보다 크다고 하더라도, 연결부(134B)의 두께는 20㎛보다 작다. 다시 말해서, 연결부(134B)의 두께는 절연층(112B)의 두께에서 제3 패드(133-3)의 두께를 뺀 것에 대응할 수 있다.

여기에서, 상기 제3 패드(133-3)는 제조 공정 능력에 따라 20㎛보다 큰 두께를 가지도록 형성할 수 있다. 따라서, 상기 제3 패드(133-3)는 도 8에서의 제3 패드(133-1, 133-2)와는 다르게 1층 구조를 가질 수 있다. 즉, 제3 패드(133-3)의 두께는 도 8에서의 2층 구조의 제3 패드(133-1, 133-2)의 두께를 합한 것에 대응할 수 있다.

제1 패드(131B)는 절연층의 일면 상에 제1 두께(T1)를 가지고 배치될 수 있다. 그리고, 제3 패드(133B)는 상기 제1 패드(131B) 위에 상기 제1 두께(T1) 보다 큰 제2-3 두께(T2-3)를 가지고 배치될 수 있다. 또한, 연결부(134B)는 상기 제3 패드(133) 위에 제4 두께(T4)를 가지고 배치될 수 있다.

즉, 비교 예에서는 절연층이 가지는 두께(T3)와 동일한 두께로 연결부가 형성되었다. 이에 반하여, 실시 예에서는 절연층(112B)이 가지는 제3-2 두께(T3-2)보다 작은 제4 두께(T4)로 연결부(134B)가 형성되며, 이에 따라 보이드 영역을 제거하여 신뢰성을 향상시킬 수 있다.

한편, 제3-3 패드(133-3)는 상기 제1 패드(131B) 위에 배치되며, 상기 제1 패드(131B)가 가지는 제1 폭(W1)보다 작은 제3-1 폭(W3-1)을 가질 수 있다. 이때, 상기 제3-3 패드(133-3)가 가지는 제3-1 폭(W3-1)이 상기 제1 폭(W1)과 동일할 수도 있으나, 상기 제3-3 패드(133-3)의 폭이 증가할 수록 회로 패턴에서의 신호 손실이 발생할 수 있으며, 이에 따라 상기 제3-3 패드(133-3)의 폭을 제1 패드(131B)의 폭보다 작도록 한다.

상기 연결부(134B)의 하면의 폭은 상기 제3-3 패드(133-3)가 가지는 제3-3 폭(W3-3)보다 작은 제4 폭(W4)으로 형성될 수 있다. 즉, 상기 제3-3 패드(133-3)는 연결부(134B)를 구성하는 비아 홀의 형성 과정에서의 스토퍼(stopper)로 기능할 수 있으며, 이에 따라 상기 제3-3 패드(133-3)는 상기 연결부(134B)의 하면이 가지는 제4 폭(W4)보다 큰 제3-3 폭(W3-3)을 가지도록 형성할 수 있다.

이에 따라, 절연층(112B)의 하면에는 복수의 회로 패턴이 배치되는데, 이때 비아부(130B)를 구성하는 회로 패턴은 제3 패드(133-3)를 포함하는 2층 구조를 가지며, 이를 제외한 나머지 회로 패턴은 1층 구조를 가질 수 있다. 다시 말해서, 절연층(112B)의 하면에 배치된 회로 패턴(120) 중 연결부(134B)와 수직 방향으로 중첩된 영역에 배치된 회로 패턴은 제1 패드(131B)일 수 있다.

또한, 실시 예에 의하면, 비아부의 디자인 변경에 따라 전체적인 인쇄회로기판의 디자인 자유도를 확보할 수 있다

이하에서는 실시 예에 따른 인쇄회로기판의 제조 방법에 대해 설명하기로 한다.

도 10 내지 도 16은 도 3에 도시된 인쇄회로기판의 제조 방법을 공정순으로 나타낸 도면이다.

먼저, 도 10을 참조하면, 인쇄회로기판의 제조에 있어 기초가 되는 자재인 제1 절연층(111)을 준비한다. 예를 들어, 제1 절연층(111)은 코어 절연층일 수 있으나 이에 한정되지는 않는다.

제1 절연층(111)은 배선을 변경할 수 있는 전기 회로가 편성되어 있는 기판으로, 표면에 회로패턴들을 형성할 수 있는 절연 재료로 만들어진 프린트, 배선판 및 절연기판을 모두 포함할 수 있다.

예를 들어, 제1 절연층(111)은 리지드(rigid)하거나 또는 플렉서블(flexible)할 수 있다. 예를 들어, 상기 제1 절연층(111)은 유리 또는 플라스틱을 포함할 수 있다. 자세하게, 상기 제1 절연층(111)은 소다라임유리(soda lime glass) 또는 알루미노실리케이트유리 등의 화학 강화/반강화유리를 포함하거나, 폴리이미드(Polyimide, PI), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET), 프로필렌 글리콜(propylene glycol, PPG) 폴리 카보네이트(PC) 등의 강화 혹은 연성 플라스틱을 포함하거나 사파이어를 포함할 수 있다.

또한, 상기 제1 절연층(111)은 광등방성 필름을 포함할 수 있다. 일례로, 상기 제1 절연층(111)은 COC(Cyclic Olefin Copolymer), COP(Cyclic Olefin Polymer), 광등방 폴리카보네이트(polycarbonate, PC) 또는 광등방 폴리메틸메타크릴레이트(PMMA) 등을 포함할 수 있다.

또한, 상기 제1 절연층(111)은 부분적으로 곡면을 가지면서 휘어질 수 있다. 즉, 제1 절연층(111)은 부분적으로는 평면을 가지고, 부분적으로는 곡면을 가지면서 휘어질 수 있다. 자세하게, 상기 제1 절연층(111)은 끝단이 곡면을 가지면서 휘어지거나 랜덤한 곡률을 포함한 표면을 가지며 휘어지거나 구부러질 수 있다.

또한, 상기 제1 절연층(111)은 유연한 특성을 가지는 플렉서블(flexible) 기판일 수 있다. 또한, 상기 제1 절연층(111)은 커브드(curved) 또는 벤디드(bended) 기판일 수 있다.

이때, 제1 절연층(111)의 적어도 일면에는 금속층(미도시)이 배치될 수 있다. 상기 금속층은 상기 제1 절연층(111)의 표면에 배치될 회로 패턴의 형성을 위한 시드층일 수 있다.

상기 금속층은 무전해 도금으로 형성될 수 있으며, 이와 다르게 CCL(Copper Clad Laminate)를 사용할 수 있다.

상기 금속층이 무전해 도금으로 형성되는 경우, 상기 제1 절연층(111)의 표면에 조도를 부여하여 도금이 원활히 진행되도록 할 수 있다.

무전해 도금 방식은 탈지과정, 소프트 부식과정, 예비 촉매 처리 과정, 촉매 처리 과정, 활성화 과정, 무전해 도금 과정 및 산화 방지 처리 과정의 순서로 처리하여 진행할 수 있다. 또한, 상기 금속층은 도금이 아닌 플라즈마를 이용하여 금속 입자를 스퍼터링함으로써 형성할 수도 있을 것이다.

이때, 상기 금속층을 도금하기 이전에 상기 제1 절연층(111)의 표면의 스미어를 제거하는 디스미어 공정을 추가로 수행할 수 있다. 상기 디스미어 공정은 상기 제1 절연층(111)의 표면에 조도를 부여하여, 상기 금속층의 형성에 대한 도금력을 높이기 위해 수행된다.

다음으로, 상기 제1 절연층(111)의 표면에 회로 패턴(120)을 형성한다.

이때, 상기 회로 패턴(120)은 제1 절연층(111)의 표면에 배치되고, 신호 전달 배선 라인인 트레이스와, 비아부와 직접적으로 연결되는 제1 패드(131)를 포함할 수 있다.

다음으로, 도 12에 도시된 바와 같이, 상기 제1 절연층(111)의 표면에 배치된 회로 패턴(120) 중 제1 패드(131) 상에 제3 패드(133)를 형성한다.

이때, 상기 제3 패드(133)를 형성하기 전에 상기 제1 절연층(111)의 상부 또는 하부에 배치될 제2 절연층(112) 또는 제4 절연층(114)의 두께를 결정하고, 상기 결정된 제2 절연층(112) 또는 제4 절연층(114)의 두께에 기반하여 상기 제3 패드(133)를 선택적으로 형성할 수 있다.

즉, 상기 제2 절연층(112) 또는 제4 절연층(114)의 두께에 따라 상기 제3 패드(133)의 형성 여부가 결정되며, 상기 제3 패드(133)가 형성되는 것으로 결정되는 경우, 이의 층수 또는 두께가 결정될 수 있다.

다음으로, 도 13에 도시된 바와 같이 상기 제1 절연층(111)의 상부 및 하부에 각각 제2 절연층(112) 및 제4 절연층(114)을 적층한다.

이후, 도 14에 도시된 바와 같이, 상기 제1 절연층(111) 및 제4 절연층(114)에 각각 상기 제3 패드(133)가 노출되도록 관통 홀(VH, 또는 비아 홀)을 형성한다.

다음으로, 도 15에 도시된 바와 같이 상기 관통 홀 내부에 금속 물질을 충진하여, 상기 제3 패드(133)와 직접적으로 연결되는 비아부의 연결부(134)를 형성한다.

상기 연결부(134)를 형성하는 금속 물질은 구리(Cu), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni) 및 팔라듐(Pd) 중에서 선택되는 어느 하나의 물질일 수 있으며, 상기 전도성 물질 충진은 무전해 도금, 전해 도금, 스크린 인쇄(Screen Printing), 스퍼터링(Sputtering), 증발법(Evaporation), 잉크젯팅 및 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용할 수 있다.

또한, 상기 제2 절연층(112) 및 제4 절연층(114)의 표면에 상기 연결부(134)와 직접 연결되는 제2 패드(132)를 형성한다.

다음으로, 도 16에 도시된 바와 같이, 도 12 내지 도 15에 도시된 공정을 반복하여, 추가 적층 공정을 진행할 수 있다.

도 13 내지 도 15에 도시된 제조 공정에 대해 구체적으로 설명하면 다음과 같다.

상기 제3 패드(133)는 추가 적층되는 절연층의 두께에 따라 선택적으로 형성될 수 있으며, 이에 더하여 상기 제3 패드(133)가 형성되는 것으로 결정되는 경우 이의 층수 또는 두께가 결정될 수 있다.

예를 들어, 상기 추가 적층되는 절연층의 두께가 20㎛를 초과하는 경우, 상기 제3 패드(133)가 형성될 수 있다. 또한, 상기 추가 적층되는 절연층의 두께가 20㎛보다 작은 경우, 상기 제3 패드(133)는 생략될 수 있다.

이하에서는, 상기 추가 적층되는 절연층의 두께에 대응하는 비아부의 구성에 대해 설명하기로 한다. 이하에서는 상기 추가 적층되는 절연층을 절연층(112)이라고 하여 설명하기로 한다.

절연층의 두께가 제1 두께(20㎛ 내지 40㎛ 사이)인 경우

비아부(130)는 상기 절연층(112)에 형성될 수 있다. 비아부(130)는 제1 패드(131), 제2 패드(132), 제3 패드(133) 및 연결부(134)를 포함할 수 있다.

절연층의 두께가 제2 두께(20㎛ 미만)인 경우

이때의, 비아부(130A)는 절연층(112A)을 관통하며 배치된다.

절연층의 두께가 제3 두께(40㎛ 초과)인 경우의 제1 실시 예

이때의 비아부(130B)는 절연층(112B)의 일면에 배치되는 제1 패드(131B) 및 절연층(112B)의 타면에 배치되는 제2 패드(132B)를 포함한다. 이때, 도면 상에는 제1 패드(131B)가 절연층(112B)의 하부 영역에 매립되는 것으로 도시하였으나, 이에 한정되지 않는다. 예를 들어, 절연층(112B)의 위치에 따라, 제1 패드(131B)는 상기 절연층(112B)의 하면 아래에 배치될 수도 있을 것이다.

절연층의 두께가 제3 두께(40㎛ 초과)인 경우의 제2 실시 예

이때의 인쇄회로기판은 절연층(112B) 및 비아부(130B)를 포함한다. 비아부(130B)는 절연층(112B)을 관통하며 배치된다.

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims

절연층;
상기 절연층의 하면에 배치되는 제1 회로 패턴;
상기 절연층의 상면에 배치되는 제2 회로 패턴; 및
상기 절연층 내에 배치되고, 상기 제1 회로 패턴 및 상기 제2 회로 패턴을 연결하는 연결부를 포함하는 비아부를 포함하고,
상기 제1 회로 패턴은,
제1 트레이스 및 상기 비아부를 구성하고 상기 연결부와 연결되는 제1 패드를 포함하고,
상기 제2 회로 패턴은,
제2 트레이스 및 상기 비아부를 구성하고 상기 연결부와 연결되는 제2 패드를 포함하며,
상기 비아부는,
상기 제1 패드와 상기 연결부 사이에 배치되는 제3 패드를 포함하는
인쇄회로기판.
제1항에 있어서,
상기 제3 패드의 두께는,
상기 절연층의 두께의 50% 내지 80% 수준을 가지는
인쇄회로기판.
제2항에 있어서,
상기 제1 패드의 상면에서 상기 제2 패드의 하면까지의 거리에 대응하는 상기 절연층의 두께는 20㎛를 초과하는
인쇄회로기판.
제1항에 있어서,
상기 연결부의 하면은 상기 제3 패드의 상면과 직접 접촉하고,
상기 연결부의 상면은 상기 제2 패드의 하면과 직접 접촉하는
인쇄회로기판.
제1항에 있어서,
상기 연결부의 두께는,
상기 절연층의 두께보다 작은
인쇄회로기판.
제4항에 있어서,
상기 제3 패드는
상기 제1 패드와 동일한 두께를 가지는
인쇄회로기판.
제4항에 있어서,
상기 제3 패드는,
상기 제1 패드보다 작은 폭을 가지는
인쇄회로기판.
제4항에 있어서,
상기 연결부는, 상면 및 상기 상면보다 작은 폭을 가지는 하면을 포함하고,
상기 연결부의 하면의 폭은,
상기 제3 패드의 폭보다 작은
인쇄회로기판.
제4항에 있어서,
상기 제3 패드의 층수 또는 두께는,
상기 절연층의 두께에 의해 결정되는
인쇄회로기판.
제9항에 있어서,
상기 제1 패드의 상면에서 상기 제2 패드의 하면까지의 거리에 대응하는 상기 절연층의 두께는 40㎛를 초과하며,
상기 제3 패드는 적어도 2층으로 구성되는
인쇄회로기판.
제9항에 있어서,
상기 제1 패드의 상면에서 상기 제2 패드의 하면까지의 거리에 대응하는 상기 절연층의 두께는 40㎛를 초과하며,
상기 제3 패드의 두께는 상기 제1 패드의 두께보다 큰
인쇄회로기판.
제1 절연층을 준비하고,
상기 제1 절연층의 상면에 제1 패드 및 제1 트레이스를 포함하는 제1 회로 패턴을 형성하고,
상기 제1 회로 패턴의 상기 제1 패드 상에 제3 패드를 형성하고,
상기 제1 절연층 상에 제2 절연층을 형성하고,
상기 제2 절연층에 상기 제3 패드를 노출하는 관통 홀을 형성하고,
상기 관통 홀 내에 상기 제3 패드와 연결되는 연결부 및 상기 제2 절연층 상에 상기 연결부와 연결되는 제2 패드를 포함하는 제2 회로 패턴을 형성하는 것을 포함하며,
상기 연결부의 하면은 상기 제1 트레이스의 상면보다 높게 위치하는
인쇄회로기판의 제조 방법.
제11항에 있어서,
상기 제3 패드의 두께는,
상기 제2 절연층의 두께의 50% 내지 80% 수준을 가지는
인쇄회로기판의 제조 방법.
제12항에 있어서,
상기 제1 패드의 상면에서 상기 제2 패드의 하면까지의 거리에 대응하는 상기 제2 절연층의 두께는 20㎛를 초과하는
인쇄회로기판의 제조 방법.
제12항에 있어서,
상기 연결부의 두께는,
상기 제2 절연층의 두께보다 작은
인쇄회로기판의 제조 방법.
제14항에 있어서,
상기 제3 패드는
상기 제1 패드와 동일한 두께를 가지는
인쇄회로기판의 제조 방법.
제15항에 있어서,
상기 제3 패드는,
상기 제1 패드보다 작은 폭을 가지는
인쇄회로기판의 제조 방법.
제15항에 있어서,
상기 연결부는, 상면 및 상기 상면보다 작은 폭을 가지는 하면을 포함하고,
상기 연결부의 하면의 폭은,
상기 제3 패드의 폭보다 작은
인쇄회로기판의 제조 방법.
제15항에 있어서,
상기 제1 패드의 상면에서 상기 제2 패드의 하면까지의 거리에 대응하는 상기 제2 절연층의 두께는 40㎛를 초과하며,
상기 제3 패드는 적어도 2층으로 구성되는
인쇄회로기판의 제조 방법.
제15항에 있어서,
상기 제1 패드의 상면에서 상기 제2 패드의 하면까지의 거리에 대응하는 상기 제2 절연층의 두께는 40㎛를 초과하며,
상기 제3 패드의 두께는 상기 제1 패드의 두께보다 큰
인쇄회로기판의 제조 방법.