JP2023504416A - 回路基板 - Google Patents

回路基板 Download PDF

Info

Publication number
JP2023504416A
JP2023504416A JP2022531540A JP2022531540A JP2023504416A JP 2023504416 A JP2023504416 A JP 2023504416A JP 2022531540 A JP2022531540 A JP 2022531540A JP 2022531540 A JP2022531540 A JP 2022531540A JP 2023504416 A JP2023504416 A JP 2023504416A
Authority
JP
Japan
Prior art keywords
insulating layer
pad
connection part
via hole
top surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022531540A
Other languages
English (en)
Inventor
ク，キョフン
イ，ジンハク
ジョン，インホ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of JP2023504416A publication Critical patent/JP2023504416A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H05K3/424—Plated through-holes or plated via connections characterised by electroplating method by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

実施例による印刷回路基板は、ビアホールを含む絶縁層と、前記絶縁層のビアホールに配置されたビアを含み、前記ビアは、前記絶縁層の前記ビアホール内に配置される連結部と、前記絶縁層の上面および前記連結部の上面上に配置された第１パッドと、前記絶縁層の下面および前記連結部の下面下に配置された第２パッドと、を含み、前記連結部の上面は、下側方向に凹んだ形状を有し、前記連結部の下面は、上側方向に凹んだ形状を有し、前記第１パッドの下面は、前記連結部の上面に対応する凸の形状 を含み、前記第２パッドの上面は前記連結部の下面に対応する凸の形状を有する。

Description

実施例は、印刷回路基板およびその製造方法に関する。
電子部品の小型化、軽量化、集積化が加速されつつ、回路の線幅が微細化している。特に、半導体チップのデザインルールがナノメートルスケールに集積化することにより、半導体チップを実装するパッケージ基板または印刷回路基板の回路線幅が数マイクロメートル以下に微細化している。
印刷回路基板の回路集積度を増加するために、すなわち回路線幅を微細化するために多様な工法が提案されたことがある。銅めっき後にパターンを形成するためにエッチングする段階における回路線幅の損失を防止するための目的で、エスエーピー（ＳＡＰ；ｓｅｍｉ－ａｄｄｉｔｉｖｅｐｒｏｃｅｓｓ）工法とアムセフ（ＭＳＡＰ；ｍｏｄｉｆｉｅｄｓｅｍｉ－ａｄｄｉｔｉｖｅｐｒｏｃｅｓｓ）などが提案された。
以後、より微細な回路パターンを実現するために銅箔を絶縁層中に埋めて埋め立てる組込みトレース（Ｅｍｂｅｄｄｅｄ Ｔｒａｃｅ Ｓｕｂｓｔｒａｔｅ；以下「ＥＴＳ」という）工法が当業界で使用されている。 ＥＴＳ工法は、銅箔回路を絶縁層表面に形成する代わりに、絶縁層の中に埋め込み形式で製造するため、エッチングによる回路損失がないので、回路ピッチを微細化するのに有利である。
一方、最近の無線データトラフィック需要を満たすために、改善された５Ｇ（５世代）通信システムまたはｐｒｅ－５Ｇ通信システムを開発するための努力がなされている。ここで、５Ｇ通信システムは、高いデータ伝送率を達成するために超高周波（ｍｍＷａｖｅ）帯域（ｓｕｂ６ギガ（６ＧＨｚ）、２８ギガ２８ＧＨｚ、３８ギガ３８ＧＨｚ、またはそれ以上の周波数）を使用する。
そして、超高周波帯域における電波の経路損失緩和および電波の伝達距離を増加させるために、５Ｇ通信システムではビームフォーミング（ｂｅａｍｆｏｒｍｉｎｇ）、巨大配列多入出力（ｍａｓｓｉｖｅ ＭＩＭＯ）、アレイアンテナ（ａｒｒａｙ ａｎｔｅｎｎａ）等の集約化技術が開発されている。このような周波数帯域で波長の数百個の活性アンテナからなることを考慮すると、アンテナシステムが相対的に大きくなる。
そのようなアンテナおよびＡＰモジュールは、印刷回路基板にパターンニングされるか、または実装されるため、印刷回路基板の低損失が非常に重要である。これは、活性アンテナシステムを構成する複数の基板、すなわちアンテナ基板、アンテナ給電基板、送受信機（ｔｒａｎｓｃｅｉｖｅｒ）基板 、および基底帯域（ｂａｓｅｂａｎｄ）基板 が１つの小型装置（ｏｎｅ ｃｏｍｐａｃｔ ｕｎｉｔ）に集積されなければならないということを意味する。
一方、最近は、放熱特性や遮蔽特性を向上させるために、大面積ビアを含む印刷回路基板が開発されている。 大面積ビアは、大口径のビアホール内に金属物質を充填することによって形成され得る。しかし、前記大口径のビアホール内部を金属物質で充填することは容易ではなく、これにより従来の大面積ビアは、一面にビアホール内部方向に凹んだディンプル領域を含んでいる。そして、前記ディンプル領域は、追加の積層を行う時にビアホール加工に影響を及ぼすことがあり、これによる印刷回路基板の信頼性に影響を与えることになる。
実施例においては、新しい構造のビアを含む印刷回路基板およびその製造方法を提供する。
また、実施例においては、ビアホール内に多層構造を成して配置される複数のビアパーツからなるビアを含む印刷回路基板およびその製造方法を提供するようにする。
提案される実施例において、解決しようとする技術的課題は、以上で言及した技術的課題に制限されず、言及していない他の技術的課題は、下記の記載から実施例が属する技術分野における通常の知識を有する者にとって明確に理解されるであろう。
実施例による印刷回路基板は、ビアホールを含む絶縁層と、前記絶縁層のビアホールに配置されたビアを含み、前記ビアは、前記絶縁層の前記ビアホール内に配置される連結部と、前記絶縁層の上面および前記連結部の上面上に配置された第１パッドと、前記絶縁層の下面および前記連結部の下面下に配置された第２パッドと、を含み、前記連結部の上面は、下側方向に凹んだ形状を含み、前記連結部の下面は、上側方向に凹んだ形状を含み、前記第１パッドの下面は、前記連結部の上面に対応する凸の形状 を含み、前記第２パッドの上面は前記連結部の下面に対応する凸の形状を含む。
また、印刷回路基板は、前記ビアホールの内壁と前記連結部との間、前記絶縁層と前記第１パッドとの間、および前記絶縁層と前記第２パッドとの間に配置されたシード層を含む。
また、前記連結部の上面の第１部分は、前記絶縁層の上面よりも低く位置し、前記連結部の下面の第１部分は、前記絶縁層の下面よりも高く位置する。
また、前記連結部の上面の第２部分は、前記絶縁層の上面よりも高く位置し、前記連結部の下面の第２部分は、前記絶縁層の下面よりも低く位置する。
また、前記連結部の上面の第２部分は、前記第１パッドの下面よりも高く位置し、前記連結部の下面の第２部分は、前記第２パッドの上面よりも低く位置する。
また、前記絶縁層の上面から前記連結部の上面の第１部分までの距離は、前記絶縁層の厚さの５％～４０％の範囲を有し、前記絶縁層の下面から前記連結部の下面の第１部分までの距離は、前記絶縁層の厚さの５％～４０％の範囲を有する。
また、前記連結部は、Ｘ字形状を含む。
また、前記連結部の上面の第２部分は、前記絶縁層の上面に配置されたシード層の上面と前記第１パッドの下面との間に位置し、前記連結部の下面の第２部分は、前記絶縁層の下面に配置されたシード層の下面と前記第２パッドの上面との間に位置する。
また、前記第１パッドおよび前記第２パッドのそれぞれは、前記絶縁層の上面または下面上に配置された第１領域と、前記ビアホール内に配置され、前記連結部の上面または下面に対応する凸部を含む第２領域を含む。
一方、実施例による印刷回路基板は、第１ビアホールを含む第１絶縁層と、第２ビアホールを含み、前記第１絶縁層上に配置される第２絶縁層と、前記第１絶縁層の前記第１ビアホール内に配置される第１ビアと、前記第２絶縁層の前記第２ビアホール内に配置される第２ビアと、を含み、前記第２ビアは、下面が前記第１ビアの上面と接触し、上面が下側方向に凹んだ第１連結部と、前記第２絶縁層上に配置され、前記第１連結部の上面に対応するように下面が下側方向に凸の第１パッドを含む。
また、第３ビアホールを含み、前記第１絶縁層の下に配置される第３絶縁層と、前記第３絶縁層の前記第３ビアホール内に配置される第３ビアとを含み、前記第３ビアは、上面が前記第１ビアの下面と接触し、下面が上側方向に凹んだ第２連結部と、前記第３絶縁層の下に配置され、前記第１連結部の下面に対応するように上面が上側方向に凸の第２パッドを含む。
また、前記第１連結部の上面の第１部分は、前記第２絶縁層の上面よりも低く位置し、前記第１連結部の上面の第２部分は、前記第２絶縁層の上面および前記第１パッドの下面よりも高く位置する。
また、前記第２連結部の下面の第１部分は、前記第３絶縁層の下面よりも高く位置し、前記第２連結部の下面の第２部分は、前記第３絶縁層の下面および前記第２パッドの上面よりも低く位置する。
一方、実施例に係る印刷回路基板の製造方法は、絶縁層を準備し、前記絶縁層にビアホールを形成し、前記絶縁層の表面および前記ビアホールの内壁にシード層を形成し、前記シード層上に、前記ビアホールを露出する第１開口領域を有する第１マスクを配置し、前記シード層に基づいてめっきを行い、前記ビアホールの一部を充填するビアの連結部を形成し、前記第１マスクを除去し、前記シード層上に前記連結部を露出する第２開口領域を有する第２マスクを配置し、前記シード層に基づいてめっきを行い、ビアホールの残りの一部を満たしながら前記絶縁層の表面上に突出するパッドを形成し、前記第２マスクを除去することを含み、前記第１開口領域の幅は、前記ビアホールの上部幅よりも小さく、前記連結部の上面は下側方向に凹んだ形状を含み、前記パッドの下面は連結部の上面に対応する凸形状を含む。
また、前記第１マスクの前記第１開口領域の幅は、前記ビアホールの上部幅の８０％～９５％のレベルを有する。
また、前記連結部の上面の第１部分は、前記絶縁層の上面よりも低く位置し、前記連結部の上面の第２部分は、前記絶縁層の上面よりも高く位置する。
また、前記連結部の上面の前記第２部分は、前記パッドの下面よりも高く位置する。
本実施例によると、従来の大面積ビアの場合には、大口径ビアホールのめっきに対する制約が発生するが、これに対するめっき工法変更を通じて大面積ビアの大口径ビアホールのめっきに対する制約を破壊することができ、これによる大口径ビアホールのめっきを安定的に実現することができる。また、本実施例によると、既存の方式に比べてビアのめっきの均一性を確保することができ、追加積層後のレーザー品質向上による品質信頼性を確保することができる。
また、従来は、絶縁層の厚さとバーホールのサイズ間にビアホール内部のめっきを安定的に実現するための工法上の限界比率が存在したが、本実施例によると、ビアホール内部の信頼性の高いめっき状態の実現のためのデザイン的制約を破壊することができ、これによるデザインの自由度を向上させることができる。また、実施例によると、ビアのサイズを増加させることにより、これを用いて回路が集束された領域で発生する回路間の干渉を完全に遮蔽することができ、放熱の役割が要求される領域における放熱特性を向上させることができる。
比較例に係る印刷回路基板を示す図である。 比較例に係る印刷回路基板を示す図である。 ビアの形状またはサイズの多様な実施例を示す図である。 比較例に示されるディンプル領域を説明するための図である。 第１実施例に係る印刷回路基板を示す図である。 図４の印刷回路基板のビアを拡大した図である。 図４に示す印刷回路基板の製造方法を工程順に示す図である。 図４に示す印刷回路基板の製造方法を工程順に示す図である。 図４に示す印刷回路基板の製造方法を工程順に示す図である。 図４に示す印刷回路基板の製造方法を工程順に示す図である。 図４に示す印刷回路基板の製造方法を工程順に示す図である。 図４に示す印刷回路基板の製造方法を工程順に示す図である。 図４に示す印刷回路基板の製造方法を工程順に示す図である。 図４に示す印刷回路基板の製造方法を工程順に示す図である。 第２実施例に係る印刷回路基板を示す図である。
以下、添付された図面を参照して本明細書に開示された実施例を詳しく説明するが、図面符号に関係なく同一または類似の構成要素は同一の参照符号を付与し、これに対する重複説明は省略することにする。以下の説明で使用される構成要素に対する接尾辞「モジュール」および「部」は明細書作成の容易さだけが考慮されて付与されるか、混用されるものであって、それ自体で互いに区別される意味または役割を有するものではない。また、本明細書に開示された実施例を説明するにおいて、関連した公知技術に対する具体的な説明が、本明細書に開示された実施例の要旨を曖昧にし得ると判断される場合にはその詳細な説明を省略する。また、添付された図面は本明細書に開示された実施例を易しく理解するようにするためのものに過ぎず、添付された図面によって本明細書に開示された技術的思想が制限されず、本発明の思想および技術範囲に含まれるすべての変更、均等物ないし代替物を含むものと理解されるべきである。
第２、第１などのように序数を含む用語は多様な構成要素を説明するために使用され得るが、前記構成要素は前記用語によって限定されない。前記用語は一つの構成要素を他の構成要素から区別する目的だけで使用される。
ある構成要素が他の構成要素に「連結されている」または「接続されている」と言及されたときには、他の構成要素に直接連結されているか、または接続されていることがあるが、中間に他の構成要素が存在することがあると理解されるべきであろう。 する必要があります。反面、ある構成要素が他の構成要素に「直接連結されている」または「直接接続されている」と言及されたときは、他の構成要素が中間に存在しないと理解されるべきであろう。
単数の表現は文脈上明白に異なるように意味しない限り、複数の表現を含む。
本出願において、「含む」または「有する」などの用語は明細書上に記載された特徴、数字、ステップ、動作、構成要素、部品またはこれらを組み合わせたものが存在することを指定しようとすることであって、一つまたはその以上の他の特徴や数字、ステップ、動作、構成要素、部品またはこれらを組み合わせたものなどの存在または付加可能性を予め排除しないことと理解されるべきである。
以下、添付した図面を参照して、本発明の実施例を詳細に説明すると次の通りである。
図１ａおよび図１ｂは、比較例に係る印刷回路基板を示す図である。
図１ａを参照すると、比較例に係る印刷回路基板１０は，絶縁層１１を含む。
そして、印刷回路基板１０は、回路パターン１２およびビア１３を含む。
回路パターン１２は、前記絶縁層１１の上面および下面のうち少なくとも一つの表面に配置される。そして、ビア１３は、前記絶縁層１１を貫通し、互いに異なる層に配置された回路パターンを連結する。
このとき、ビア１３は、前記絶縁層１１の上面に配置された第１パッド１４、前記絶縁層１１の下面に配置された第２パッド１６、および前記絶縁層１１内に配置され、 前記第１パッド１４と第２パッド１６とを連結する連結部１５を含む。
前記第１パッド１４および前記第２パッド１６は、前記絶縁層１１の上面および下面に配置された回路パターン１２とも言える。
前記連結部１５は、前記絶縁層１１に形成されたビアホール（図示せず）の内部を金属物質で充填することにより形成される。好ましくは、前記連結部１５は、前記ビアホールの内部に金属物質をめっきして形成する。
連結部１５の上面または下面は、第１幅ｗ１を有する。例えば、前記第１幅ｗ１は８０μｍ以下である。すなわち、連結部１５は、上部または下部領域の直径が８０μｍ以下のサイズに形成されたビアホールを金属物質で充填することにより形成される。この場合、前記連結部１５の上面および下面、前記第１パッド１４の上面、および第２パッド１６の下面は、実質的に平面である。すなわち、前記連結部１５の上面および下面、前記第１パッド１４の上面、および第２パッド１６の下面は、絶縁層１１の上面または下面と同一平面上に置かれる。
一方、最近は、放熱、遮蔽、および信号伝達の役割をするビアの性能を向上させるために、ビアホールのサイズを大きく増加させており、これに伴いビアホールやビアのサイズも大きくなる傾向である。
図１ｂを参照すると、比較例に係る印刷回路基板２０は、絶縁層２１を含む。
そして、印刷回路基板２０は、回路パターン２２およびビア２３を含む。
回路パターン２２は、前記絶縁層２１の上面および下面のうち少なくとも一つの表面に配置される。 そして、ビア２３は、前記絶縁層２１を貫通し、互いに異なる層に配置された回路パターンを連結する。
このとき、ビア２３は、前記絶縁層２１の上面に配置された第１パッド２４、前記絶縁層２１の下面に配置された第２パッド２６、および前記絶縁層２１内に配置され、前記第１パッド２４と第２パッド２６とを連結する連結部２５を含む。
前記第１パッド２４および前記第２パッド２６は、前記絶縁層２１の上面および下面に配置された回路パターン２２とも言える。
前記連結部２５は、前記絶縁層２１に形成されたビアホール（図示せず）の内部を金属物質で充填することによって形成される。 好ましくは、前記連結部２５は、前記ビアホールの内部に金属物質をめっきして形成する。
前記連結部２５の上面または下面は、第２幅ｗ２を有する。例えば、前記第２幅ｗ２は、前記第１幅ｗ１よりも大きい１００μｍ以上であり得る。すなわち、連結部２５は、上部または下部領域の直径が１００μｍ以上のサイズに形成されたビアホールを金属物質で充填することによって形成される。この場合、前記連結部２５の上面および下面、前記第１パッド２４の上面、および第２パッド２６の下面は、実質的に曲面である。すなわち、前記連結部２５の上面および下面、前記第１パッド２４の上面、および第２パッド２６の下面は、上側又は下側方向に凹んだ凹形状を含むことができる。すなわち、比較例におけるビア２３は、ディンプル領域を含むことができる。
すなわち、ビアホールのサイズが直径１００μｍ以上に加工される場合、ビアフィル(ｆｉｌｌ)めっきがスムーズに行われず、上記のような凹状ディンプル領域ＤＰが発生する。
図２は、ビアの形状またはサイズの多様な実施例を示す図である。
図２を参照すると、（ａ）のように、連結部１５は、直径が８０μｍ以下の第１幅ｗ１を有する円形の断面形状を含むことができる。
図２の（ｂ）のように、連結部２５は、直径１００μｍ以上の第２幅ｗ２を有する円形の断面形状を含むことができる。
また、図２の（ｃ）のように、連結部２５Ａは、第１方向の直径が第１幅ｗ１であり、第２方向の直径が１００μｍ以上の第３幅ｗ３を有する楕円の 断面形状またはバー形状を含むことができる。
図３は、比較例に示されるディンプル領域を説明するための図である。
図３を参照すると、図２の（ａ）のような比較的小さいサイズのビアの場合、ビアホールの全領域で全体的にめっきがスムーズに行われる。
しかし、図２の（ｂ）や（ｃ）のように、ビアホールの直径が１００μｍを超える場合、ビアフィルめっきがスムーズに行われず、図３の（ａ）のようにビアの上部に下側方向に凹んだディンプル領域ＤＲ１が存在するか、または図３の（ｂ）のようにビアの上部および下部にそれぞれ下側および上側方向に凹んだディンプル領域ＤＲ２、ＤＲ３が存在する。
そして、前記ディンプル領域ＤＲ１、ＤＲ２、ＤＲ３の深さが１０μｍ以上の場合、不良と判定されて使用が不可能であるか、印刷回路基板のコア層形状後に追加積層進行時に当該領域におけるビアホールの加工がスムーズに行われないという問題が発生する。
一方、近年では放熱、遮蔽および信号伝達の役割をするビアの性能を向上させるために、ビアホールのサイズを大きく増加させており、これに伴いビアホールやビアのサイズも大きくなる傾向である。 実施例においては、上記のような１０μｍ以上の大面積ビアにおいても、ビアホールの全領域に対して均一なめっきが行われるようにし、これによりビアのディンプル領域を除去できる新しい構造の印刷回路基板およびその製造方法を提供しようとする。
図４は、第１実施例に係る印刷回路基板を示す図であり、図５は、図４の印刷回路基板のビアを拡大した図である。
図４および図５を参照すると、印刷回路基板１００は、絶縁層１１０、シード層１２０、回路パターン１３０、およびビア１４０を含む。
前記絶縁層１１０は、配線を変更可能な電気回路が編成されている基板であり、表面に回路パターンを形成できる絶縁材料からなるプリント、配線板、および絶縁基板を全て含むことができる。
前記印刷回路基板１００が複数の積層構造を有する場合、前記絶縁層１１０は、前記複数の積層構造を有する複数の絶縁層のうち中央に配置された絶縁層を意味することができるが、これに限定されない。好ましくは、前記絶縁層１１０は、前記複数の絶縁層のうちＰＴＨ（Ｐｌａｔｅｄ Ｔｈｒｏｕｇｈ Ｈｏｌｅ）ビアが形成された絶縁層を意味することができる。
例えば、前記絶縁層１１０は、リジッドまたはフレキシブルでであり得る。例えば、前記絶縁層１１０は、ガラスまたはプラスチックを含むことができる。詳細には、前記絶縁層１１０は、ソダライムガラス（ｓｏｄａ ｌｉｍｅ ｇｌａｓｓ）またはアルミノシリケートガラスなどの化学強化／半強化ガラスを含むか、ポリイミド（Ｐｏｌｙｉｍｉｄｅ、ＰＩ）、ポリエチレンテレフタレート（ｐｏｌｙｅｔｈｙｌｅｎｅ ｔｅｒｅｐｈｔｈａｌａｔｅ、ＰＥＴ）、プロピレングリコール（ＰＰＧ）ポリカーボネート（ＰＣ）などの強化または延性プラスチックを含むか、またはサファイアを含むことができる。
また、前記絶縁層１１０は、光等方性フィルムを含むことができる。一例として、前記絶縁層１１０は、ＣＯＣ（Ｃｙｃｌｉｃ Ｏｌｅｆｉｎ Ｃｏｐｏｌｙｍｅｒ）、ＣＯＰ（Ｃｙｃｌｉｃ Ｏｌｅｆｉｎ Ｐｏｌｙｍｅｒ）、光等方性ポリカーボネート（ｐｏｌｙｃａｒｂｏｎａｔｅ、ＰＣ）または光等方性ポリメチルメタクリレート（ＰＭＭＡ）などを含むことができる。
また、前記絶縁層１１０は、部分的に曲面を有して曲がることがある。すなわち、前記絶縁層１１０は、部分的には平面を有し、部分的には曲面を有しつつ曲がることがある。詳細には、前記絶縁層１１０は、端部が曲面を有しつつ曲がったり、ランダムな曲率を含む表面を有しつつ曲がったり曲がれることがある。
また、前記絶縁層１１０は、柔軟な特性を有するフレキシブル（ｆｌｅｘｉｂｌｅ）基板であり得る。また、前記絶縁層１１０は、カーブド（ｃｕｒｖｅｄ）またはベンデッド（ｂｅｎｄｅｄ）基板であり得る。このとき、前記絶縁層１１０は、回路設計に基づいて、回路部品を接続する電気配線を配線図形に表現し、絶縁物上に電気導体を再現することができる。また、前記絶縁層１１０は、電気部品を搭載し、これらを回路的に連結する配線を形成することができ、部品の電気的な連結機能以外の部品を機械的に固定させることができる。
前記絶縁層１１０の表面に回路パターン１３０を配置することができる。例えば、前記絶縁層１１０の上面には互いに一定の間隔を隔てて複数の回路パターン１３０を配置することができる。例えば、前記絶縁層１１０の下面には互いに一定間隔で離隔して複数の回路パターン１３０が配置され得る。
前記絶縁層１１０は、２０μｍ～５００μｍの厚さを有することができる。好ましくは、前記絶縁層１１０は、４０μｍ～４００μｍの厚さを有することができる。より好ましくは、前記絶縁層１１０は、６０μｍ～２５０μｍの厚さを有することができる。前記絶縁層１１０の厚さが２０μｍ未満の場合、前記絶縁層１１０の表面に回路パターン１３０を形成することは困難であり得る。前記絶縁層１１０の厚さが５００μｍを超える場合、印刷回路基板１００の全体的な厚さが増加することがある。
一方、上記のような回路パターン１３０は、電気的信号を伝達する配線であって、電気伝導性の高い金属物質で形成され得る。このために、回路パターン１３０は、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、チタン（Ｔｉ）、錫（Ｓｎ）、銅（Ｃｕ）、および亜鉛（Ｚｎ）から選択される少なくとも１つの金属物質で形成され得る。また、前記回路パターン１３０は、ボンディング力に優れた金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、チタン（Ｔｉ）、錫（Ｓｎ）、銅（Ｃｕ）、亜鉛（Ｚｎ）から選択される少なくとも１つの金属物質を含むペーストまたはソルダペーストで形成され得る。好ましくは、回路パターン１３０は、電気伝導性が高く、価格が比較的安価な銅（Ｃｕ）で形成され得る。
回路パターン１３０は、通常の印刷回路基板の製造工程であるアディティブ工法（Ａｄｄｉｔｉｖｅ ｐｒｏｃｅｓｓ）、サブトラクティブ工法（Ｓｕｂｔｒａｃｔｉｖｅ Ｐｒｏｃｅｓｓ）、ＭＳＡＰ（Ｍｏｄｉｆｉｅｄ Ｓｅｍｉ Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）、およびＳＡＰ（Ｓｅｍｉ Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）工法などで可能であり、ここでは、詳細な説明は省略する。
一方、前記絶縁層１１０と前記回路パターン１３０との間に前記シード層１２０が配置され得る。前記シード層１２０は、選択的に省略することができる。すなわち、前記回路パターン１３０が電解めっきによって形成される場合、前記絶縁層１１０と前記回路パターン１３０との間に前記シード層１２０が配置され得る。また、前記回路パターン１３０が無電解めっきによって形成される場合、前記シード層１２０は省略され得る。
これにより、前記回路パターン１３０と前記シード層１２０とを含んで回路パターン層と言える。前記回路パターン層は、１０μｍ～２５μｍの範囲を有することができる。好ましくは、前記回路パターン層が回路パターン１３０と前記シード層１２０とを含む場合、前記回路パターン１３０と前記シード層１２０の厚さの合計は１０μｍ～２５μｍの範囲を有することができる。そして、前記回路パターン層が前記回路パターン１３０のみを含む場合、前記回路パターン１３０の厚さは１０μｍ～２５μｍの範囲を有することができる。
前記絶縁層１１０内には、前記ビア１４０が配置され得る。前記ビア１４０は、前記絶縁層１１０を貫通して配置され得る。好ましくは、前記ビア１４０は、前記絶縁層１１０の上面および下面にそれぞれ配置された回路パターン１３０を互いに連結することができる。このとき、前記ビア１４０によって連結される回路パターンは、電気的な信号伝達機能のための信号パターン、信号遮蔽機能のための遮蔽パターン、および放熱機能のための放熱パターンのいずれであり得るが、これらに限定されない。
前記ビア１４０は、前記絶縁層１１０の上面および下面を貫通して配置され得る。前記ビア１４０は、前記絶縁層１１０の上面に配置される回路パターン１３０と前記絶縁層１１０の下面に配置される回路パターンとを電気的に連結することができる。
前記ビア１４０は、連結部１４１、第１パッド１４２、および第２パッド１４３を含むことができる。
前記第１パッド１４２および前記第２パッド１４３は、前記絶縁層１１０の上面および下面にそれぞれ配置され得る。好ましくは、前記第１パッド１４２および前記第２パッド１４３は、前記回路パターン層のうち１つであり得る。すなわち、前記第１パッド１４２および第２パッド１４３は、前記絶縁層１１０の上面および下面に配置された回路パターン１３０のうち前記ビア１４０の連結部１４１と連結される回路パターンを意味することができる。
前記絶縁層１１０内には、一端が前記第１パッド１４２と連結され、他端が前記第２パッド１４３と連結される連結部１４１が配置され得る。
前記連結部１４１は、前記絶縁層１１０に形成されたビアホール内に配置され得る。好ましくは、前記連結部１４１は、前記絶縁層１１０内に形成されたビアホールの一部を充填して形成され得る。
すなわち、前記連結部１４１は、前記絶縁層１１０内に形成されたビアホールの全体ではなく一部のみを充填して形成され得る。
これにより、前記連結部１４１は、表面が平面ではない曲面を有することができる。好ましくは、前記連結部１４１の上面は、下側方向に凹んだ形状を含むことができる。また、前記連結部１４１の下面は、上側方向に凹んだ形状を含むことができる。これにより、前記連結部１４１の上面の長さは、前記絶縁層１１０に形成されたビアホールの上部幅よりも大きいことがある。すなわち、前記連結部１４１の上面は曲面を有することができ、これにより前記連結部１４１の上面の長さはビアホールの上部幅よりも大きいことがある。
前記連結部１４１の上面の一部は、前記絶縁層１１０の上面よりも低く位置することがある。例えば、前記連結部１４１の上面の中央領域は、前記絶縁層１１０の上面よりも低く位置することがある。すなわち、前記連結部１４１は、上面に凹部が形成され得る。これにより、前記連結部１４１の下面の長さは、前記絶縁層１１０に形成されたビアホールの下部幅よりも大きいことがある。すなわち、前記連結部１４１の下面は曲面を有することがあり、これにより前記連結部１４１の下面の長さはビアホールの下部幅よりも大きいことがある。
また、前記連結部１４１の下面の一部は、前記絶縁層１１０の下面よりも高く位置することがある。例えば、前記連結部１４１の下面の中央領域は、前記絶縁層１１０の下面よりも高く位置することがある。すなわち、前記連結部１４１は、下面に凹部が形成され得る。
これにより、前記連結部１４１は、上面および下面にそれぞれ凹部が形成され得、全体的に「Ｘ」形状を含むことができる。
具体的には、前記ビアホールは、前記絶縁層１１０の中心に位置する第１領域と、第１領域上の前記絶縁層１１０の上側に位置する第２領域と、前記第１領域下の前記絶縁層１１０の下側に位置する第３領域とを含むことができる。そして、前記ビアホールの第１領域の全領域は前記連結部１４１によって充填され得る。これに対して、前記ビアホールの第２領域および第３領域は、一部の領域のみが前記連結部１４１によって充填され得る。
一方、前記連結部１４１の上面に形成された凹部は、前記絶縁層１１０の上面から第１深さＤ１を有して形成され得る。また、前記連結部１４１の下面に形成された凹部は、前記絶縁層１１０の下面から第２深さＤ２を有して形成され得る。
このとき、前記第１深さＤ１は、前記第２深さＤ２と同一であり得る。例えば、前記第１深さＤ１は、前記第２深さＤ２の０．９５倍～１．０５倍であり得る。
前記第１深さＤ１は、前記絶縁層１１０の厚さの５％～４０％のレベルを有することができる。例えば、前記第１深さＤ１は、前記絶縁層１１０の厚さの１０％～２０％のレベルを有することができる。前記第１深さＤ１が前記絶縁層１１０の厚さの５％未満である場合、後述する前記連結部１４１の突出領域の厚さが増加し、これにより前記第１パッド１４２の厚さが増加することがある。また、前記第１深さＤ１が前記絶縁層１１０の厚さの４０％よりも大きい場合、今後前記第１パッド１４２を形成する過程でディンプル領域が発生し得る。
前記第２深さＤ２は、前記絶縁層１１０の厚さの５％～４０％レベルの厚さを有することができる。例えば、前記第２深さＤ２は、前記絶縁層１１０の厚さの１０％～２０％のレベルの厚さを有することができる。前記第２深さＤ２が前記絶縁層１１０の厚さの５％未満である場合、後述する前記連結部１４１の突出領域の厚さが増加し、これにより前記第２パッド１４３の厚さが増加することがある。また、前記第２深さＤ２が前記絶縁層１１０の厚さの４０％よりも大きい場合、後に前記第２パッド１４３を形成する過程でディンプル領域が発生し得る。
一方、前記第１パッド１４２は、前記絶縁層１１０の上面に配置され得る。
好ましくは、前記第１パッド１４２と前記絶縁層１１０の上面との間には、前記シード層１２０がさらに配置され得る。前記シード層１２０は、前記第１パッド１４２と前記絶縁層１１０の上面との間に配置され得る。また、前記シード層１２０は、前記ビアホールの内壁に配置され得る。好ましくは、前記シード層１２０は、前記ビアホールの内壁と前記連結部１４１の側面との間に配置され得る。
前記第１パッド１４２は、下面が前記連結部１４１の上面と接触することができる。これにより、前記第１パッド１４２の下面は、前記連結部１４１の上面に対応する形状を含むことができる。具体的には、前記第１パッド１４２の下面は、前記連結部１４１の上面に対応する曲率を有する曲面であり得る。例えば、前記第１パッド１４２は、前記連結部１４１の上面に形成された凹部に対応する凸部を有することができる。
これにより、前記第１パッド１４２の下面の少なくとも一部は、前記シード層１２０の上面よりも低く位置することができる。例えば、前記第１パッド１４２の下面の一部は、前記絶縁層１１０の上面よりも低く位置することができる。例えば、前記第１パッド１４２の下面の一部は、前記連結部１４１の上面よりも低く位置することができる。例えば、前記第１パッド１４２の下面の一部は、前記連結部１４１の上面の 端部よりも低く位置することができる。具体的には、前記第１パッド１４２の下面の中心部は、前記連結部１４１の上面の端部よりも低く位置することができる。
これにより、前記連結部１４１の上面の一部は、前記第１パッド１４２の下面の一部よりも高く位置することができる。また、前記連結部１４１の上面の他の一部は、前記第１パッド１４２の下面の他の一部よりも低く位置することができる。
一方、前記第２パッド１４３は、前記絶縁層１１０の下面に配置され得る。
好ましくは、前記第２パッド１４３と前記絶縁層１１０の下面との間に前記シード層１２０をさらに配置することができる。前記シード層１２０は、前記第２パッド１４３と前記絶縁層１１０の下面との間に配置され得る。
前記第２パッド１４３は、上面が前記連結部１４１の下面と接触し得る。これにより、前記第２パッド１４３の上面は、前記連結部１４１の下面に対応する形状を含むことができる。具体的には、前記第２パッド１４３の上面は、前記連結部１４１の下面に対応する曲率を有する曲面であり得る。例えば、前記第２パッド１４３は、前記連結部１４１の下面に形成された凹部に対応する凸部を有することができる。
これにより、前記第２パッド１４３の上面の少なくとも一部は、前記シード層１２０の下面よりも高く位置することができる。例えば、第２パッド１４２の上面の一部は、前記絶縁層１１０の下面よりも高く位置することができる。例えば、前記第２パッド１４３の上面の一部は、前記連結部１４１の下面よりも高く位置することができる。例えば、前記第２パッド１４３の下面の一部は、前記連結部１４１の下面の端部よりも高く位置することができる。具体的には、前記第２パッド１４３の上面の中心部は、前記連結部１４２の下面の端部よりも高く位置することができる。
これにより、前記連結部１４１の下面の一部は、前記第２パッド１４３の上面の一部よりも低く位置することができる。また、前記連結部１４１の下面の他の一部は、前記第２パッド１４３の上面の他の一部よりも高く位置することができる。
上記のように実施例では、前記ビア１４０を形成する過程で、前記絶縁層１１０に形成されたビアホールを一度に充填することなく、上記のようにビアホールの一部を充填する前記連結部１４１を形成した後、前記ビアホールの残りの一部を充填しながら、前記絶縁層１１０の上面および下面からそれぞれ突出した前記第１パッド１４２および前記第２パッド１４３を形成するようにする。
このような本実施例によると、従来の大面積ビアの場合には、大口径ビアホールのめっきに対する制約が発生するが、これに対するめっき工法変更を通じて大面積ビアの大口径ビアホールのめっきに対する制約を破壊することができ、これによる大口径ビアホールのめっきを安定的に実現することができる。また、本実施例によると、既存の方式に比べてビアめっきの均一性を確保することができ、追加積層後のレーザー品質向上による品質信頼性を確保することができる。
また、従来は、絶縁層の厚さとバーホールのサイズ間にビアホール内部のめっきを安定的に実現するための工法上の限界比率が存在したが、本実施例によると、ビアホール内部の信頼性の高いめっき状態の実現のためのデザイン的制約を破壊することができ、これによるデザインの自由度を向上させることができる。また、実施例によると、ビアのサイズを増加させることにより、これを用いて回路が集束された領域で発生する回路間の干渉を完全に遮蔽することができ、放熱の役割が要求される領域における放熱特性を向上させることができる。
一方、図５のように、前記連結部１４１の上面の一部は、前記絶縁層１１０の上面よりも高く位置することができる。例えば、前記連結部１４１の上面の一部は、前記シード層１２０の上面よりも高く位置することができる。
すなわち、前記連結部１４１は、前記絶縁層１１０に形成されたビアホール内に配置される第１領域１４１ａと、前記第１領域１４１ａ上に位置し、前記シード層１２０との間に配置される第２領域１４１ｂと、前記第２領域１４１ｂ上に位置し、上面が前記シード層１２０および前記絶縁層１１０の上面よりも高く位置する第３領域１４１ｃと、を含むことができる。このとき、前記第３領域１４１ｃは、前記連結部１４１の全領域のうちビアホールの外部に突出した突出領域とも言える。
また、図５には、具体的に図示しなかったが、前記連結部１４１の下面の一部は、前記絶縁層１１０の下面よりも低く位置することができる。例えば、前記連結部１４１の下面の一部は、前記シード層１２０の下面よりも低く位置することができる。すなわち、前記連結部１４１の下面にも前記絶縁層１１０の下面および前記シード層１２０の下面の下に突出した突出領域を含むことができる。
以下では、図４に示す印刷回路基板の製造方法について具体的に説明する。
図６～図１３は、図４に示す印刷回路基板の製造方法を工程順に示す図である。
まず、図６の（ａ）を参照すると、印刷回路基板の基礎となる前記絶縁層１１０を準備する。
また、図６の（ｂ）のように、前記絶縁層１１０の表面には、金属層１１５が積層され得る。前記金属層１１５は、前記絶縁層１１０の表面に銅を含む金属を無電解めっきして形成され得る。また、前記金属層１１５は、前記絶縁層１１０に無電解めっきを施して形成することとは異なり、ＣＣＬ（Ｃｏｐｐｅｒ Ｃｌａｄ Ｌａｍｉｎａｔｅ）を使用こともできる。
以下では、前記前記金属層１１５が形成されていない前記絶縁層１１０を有し、実施例に係る印刷回路基板１００を製造する方法について説明する。ただし、実施例はこれに限定されず、図６の（ｂ）のような前記金属層１１５が形成された状態で以下の工程を行う場合、前記絶縁層１１０の上面／下面と後述する前記シード層１２０との間には前記金属層１１５がさらに配置されることもある。ただし、前記ビアホールの内壁には前記金属層１１５が配置されず、前記シード層１２０のみが配置され得る。
次に、図７を参照すると、前記絶縁層１１０に少なくとも１つのビアホールＶＨ１を形成することができる。前記ビアホールＶＨ１は、前記絶縁層１１０の上面および下面を貫通して形成され得る。このとき、前記ビアホールＶＨ１の形成は、前記絶縁層１１０の上部領域および下部領域でそれぞれ行われ得る。これにより、１つのビアホールＶＨ１は、前記絶縁層１１０の上部領域に形成された第１ビア溝（図示せず）と、前記絶縁層１１０の下部領域に形成された第２ビア溝（図示せず）の組み合わせによって形成され得る。これにより、前記ビアホールＶＨ１は、中心を基準に上側および下側に行くほど幅が徐々に増加する形状を含むことができる。例えば、前記ビアホールＶＨ１は砂時計形状を含むことができる。
次に、図８に示すように、前記絶縁層１１０に前記シード層１２０を形成する工程を行うことができる。
前記シード層１２０は、前記絶縁層１１０の上面および前記ビアホールＶＨ１の内壁に形成され得る。
前記シード層１２０は、化学銅めっき方式により前記絶縁層１１０の上面および前記ビアホールＶＨ１の内壁に形成され得る。
次に、図９に示すように、前記ビアホールＶＨ１の内部に前記連結部１４１を形成するための第１マスクＭ１を形成する工程を行うことができる。
前記第１マスクＭ１は、前記絶縁層１１０の上面に配置された前記シード層１２０上に配置され得る。また、前記第１マスクＭ１は、前記絶縁層１１０の下面に配置された前記シード層１２０の下に配置され得る。
そして、前記第１マスクＭ１は、前記絶縁層１１０の上面および下面に配置された前記シード層１２０の表面を覆いながら配置され、前記連結部１４１が形成される部分を露出する第１開口領域ＯＲ１を含むことができる。
好ましくは、前記第１マスクＭ１は、前記ビアホールＶＨ１を露出する前記第１開口領域ＯＲ１を含むことができる。このとき、前記ビアホールＶＨ１と前記第１開口領域ＯＲ１とは、垂直方向内で少なくとも一部が整列され得る。
このとき、前記第１マスクＭ１の第１開口領域ＯＲ１は、前記ビアホールＶＨ１の全領域ではなく一部の領域のみを露出することができる。すなわち、前記第１マスクＭ１は、前記ビアホールＶＨ１の一部を覆って配置され得る。
すなわち、前記第１開口領域ＯＲ１の幅は、前記ビアホールＶＨ１の幅よりも小さいことがある。
具体的には、前記絶縁層１１０の上部に配置された前記第１マスクＭ１の第１開口領域ＯＲ１は、前記ビアホールＶＨ１の上部幅よりも小さいことがある。これにより、前記ビアホールＶＨ１の上部領域の一部は、前記第１開口領域ＯＲ１によって露出されることがあり、残りの一部は前記第１マスクＭ１によって覆うことがある。
また、前記絶縁層１１０の下部に配置された前記第１マスクＭ１の第１開口領域ＯＲ１は、前記ビアホールＶＨ１の下部幅よりも小さいことがある。これにより、前記ビアホールＶＨ１の下部領域の一部は、前記第１開口領域ＯＲ１によって露出されることがあり、残りの一部は前記第１マスクＭ１によって覆うことがある。
すなわち、前記第１マスクＭ１は、前記シード層１２０上に配置される第１部分と、前記第１部分から延びて前記シード層１２０および前記絶縁層１１０と非接触する第２部分を含むことができる。前記第１マスクＭ１の第２部分はビアホール上に浮遊（ｆｌｏａｔｉｎｇ）して配置され得る。
このとき、前記第２部分の幅Ｗ２に応じて、今後前記ビアホールＶＨ１内に形成される前記連結部１４１の凹部の深さが決定される。前記第２部分の幅Ｗ２が大きくなると、前記連結部１４１の突出領域の厚さが大きくなり、前記第２部分の幅Ｗ２が小さくなると、前記連結部１４１の凹部の深さが大きくなる。そして、前記突出領域の厚さが大きくなると、これに応じて前記第１パッド１４２の厚さを増加することがある。また、前記凹部の深さが大きくなると、これに対応して前記第１パッド１４２にディンプル領域が存在することがある。これにより、実施例では、前記第２部分の幅Ｗ２が前記ビアホールＶＨ１の上部幅または下部幅の５％～２０％のレベルを有するようにする。前記第２部分の幅Ｗ２が前記ビアホールＶＨ１の上部幅または下部幅の５％未満であると、前記第１パッド１４２にディンプル領域が存在することがある。また、前記第２部分の幅Ｗ２が前記ビアホールＶＨ１の上部幅または下部幅の２０％よりも大きい場合、前記連結部１４１の突出領域の厚さが増加し、これにより第１パッド１４２または前記第２パッド１４３の厚さが増加し、さらに印刷回路基板１００の全体的な厚さが増加することがある。
言い換えれば、前記第１開口領域ＯＲ１の幅は、前記ビアホールＶＨ１の上部幅または下部幅の８０％～９５％のレベルを有することができる。
次に、図１０を参照すると、前記シード層１２０を基準に電解めっきを行って前記ビアホールＶＨ１内に前記ビア１４０の前記連結部１４１を形成する。
前記連結部１４１は、銅（Ｃｕ）、銀（Ａｇ）、錫（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）から選択されるいずれかの金属物質で形成され得る。
このとき、前記連結部１４１は、前記絶縁層１１０内に形成されたビアホール内に配置され得る。 好ましくは、前記連結部１４１は、前記絶縁層１１０内に形成されたビアホールの一部を充填して形成され得る。
すなわち、前記連結部１４１は、前記絶縁層１１０内に形成されたビアホールの全体ではなく一部のみを充填して形成され得る。
これにより、前記連結部１４１は、表面が平面ではない曲面を有することができる。好ましくは、前記連結部１４１の上面は、下側方向に凹んだ形状を含むことができる。また、前記連結部１４１の下面は、上側方向に凹んだ形状を含むことができる。これにより、前記連結部１４１の上面の長さは、前記絶縁層１１０に形成されたビアホールの上部幅よりも大きいことがある。すなわち、前記連結部１４１の上面は、曲面を有することができ、これにより前記連結部１４１の上面の長さは、前記ビアホールの上部幅よりも大きいことがある。
前記連結部１４１の上面の一部は、前記絶縁層１１０の上面よりも低く位置することができる。例えば、前記連結部１４１の上面の中央領域は、前記絶縁層１１０の上面よりも低く位置することができる。すなわち、前記連結部１４１は、上面に凹部が形成され得る。これにより、前記連結部１４１の下面の長さは、前記絶縁層１１０に形成されたビアホールの下部幅よりも大きいことがある。すなわち、前記連結部１４１の下面は、曲面を有することができ、これにより前記連結部１４１の下面の長さは、前記ビアホールの下部幅よりも大きいことがある。
また、前記連結部１４１の下面の一部は、前記絶縁層１１０の下面よりも高く位置することができる。例えば、前記連結部１４１の下面の中央領域は、前記絶縁層１１０の下面よりも高く位置することができる。すなわち、前記連結部１４１は、下面に凹部が形成され得る。
これにより、前記連結部１４１は、上面および下面にそれぞれ凹部が形成されることがあり、全体的に「Ｘ」形状を含むことができる。
具体的には、前記ビアホールは、前記絶縁層１１０の中心に位置する第１領域と、第１領域上の前記絶縁層１１０の上側に位置する第２領域と、前記第１領域下の前記絶縁層１１０の下側に位置する第３領域とを含むことができる。そして、前記ビアホールの第１領域の全領域は前記連結部１４１によって充填され得る。これに対して、前記ビアホールの第２領域および第３領域は、一部の領域のみが前記連結部１４１によって充填され得る。
一方、前記連結部１４１の上面に形成された凹部は、前記絶縁層１１０の上面から第１深さＤ１を有して形成され得る。また、前記連結部１４１の下面に形成された凹部は、前記絶縁層１１０の下面から第２深さＤ２を有して形成され得る。
このとき、前記第１深さＤ１は、前記第２深さＤ２と同一であり得る。例えば、前記第１深さＤ１は、前記第２深さＤ２の０．９５倍～１．０５倍であり得る。
前記第１深さＤ１は、前記絶縁層１１０の厚さの５％～４０％のレベルの厚さを有することができる。例えば、前記第１深さＤ１は、前記絶縁層１１０の厚さの１０％～２０％のレベルの厚さを有することができる。前記第１深さＤ１が前記絶縁層１１０の厚さの５％未満である場合、後述する前記連結部１４１の突出領域の厚さが増加し、これにより前記第１パッド１４２の厚さが増加することがある。また、前記第１深さＤ１が前記絶縁層１１０の厚さの４０％よりも大きい場合、今後前記第１パッド１４２を形成する過程でディンプル領域が発生し得る。
前記第２深さＤ２は、前記絶縁層１１０の厚さの５％～４０％レベルの厚さを有することができる。例えば、前記第２深さＤ２は、前記絶縁層１１０の厚さの１０％～２０％のレベルの厚さを有することができる。前記第２深さＤ２が前記絶縁層１１０の厚さの５％未満である場合、後述する前記連結部１４１の突出領域の厚さが増加し、これにより前記第２パッド１４３の厚さが増加することがある。また、前記第２深さＤ２が前記絶縁層１１０の厚さの４０％よりも大きい場合、後に前記第２パッド１４３を形成する過程でディンプル領域が発生し得る。
一方、前記連結部１４１は、前記絶縁層１１０の表面および前記シード層１２０の表面から突出する突出領域を含むことができる。これは、前記第１マスクＭ１の第２部分が前記第１部分のようにシード層１２０上に支持された状態で配置されず、浮遊（ｆｌｏａｔｉｎｇ）するように配置されているためである。
これにより、前記連結部１４１の上面の一部は、前記絶縁層１１０の上面よりも高く位置することができる。例えば、前記連結部１４１の上面の一部は、前記シード層１２０の上面よりも高く位置することができる。
また、前記連結部１４１の下面の一部は、前記絶縁層１１０の下面よりも低く位置することができる。例えば、前記連結部１４１の下面の一部は、前記シード層１２０の下面よりも低く位置することができる。すなわち、前記連結部１４１の下面にも前記絶縁層１１０の下面および前記シード層１２０の下面の下に突出した突出領域を含むことができる。
次に、図１１を参照すると、前記シード層１２０上に配置された前記第１マスクＭ１を除去する。その後、前記シード層１２０上に回路パターン１３０、第１パッド１４２、および第２パッド１４３が形成される領域を露出する第２開口領域ＯＲ２を有する第２マスクＭ２を形成する。
前記第２マスクＭ２は、前記絶縁層１１０の上面に配置された前記シード層１２０の上に配置することがあり、これと同一に前記絶縁層１１０の下面に配置された前記シード層１２０の下にも配置され得る。
前記第２開口領域ＯＲ２は、前記シード層１２０の上面のうち回路パターン１３０が形成される領域を露出することがある。
また、前記第２開口領域ＯＲ２は、前記シード層１２０の上面のうち第１パッド１４２および第２パッド１４３が形成される領域を露出することがある。
また、前記第２開口領域ＯＲ２は、前記連結部１４１の上部領域および下部領域を露出することがある。
次に、図１２を参照すると、前記第２マスクＭ２の第２開口領域ＯＲ２を介して露出した前記シード層１２０および連結部１４１上に回路パターン１３０、第１パッド１４２、および第２パッド１４３を形成する。
次に、図１３に示すように、前記第２マスクＭ２を除去することができる。その後、前記絶縁層１１０上に配置された前記シード層１２０のうち、回路パターン１３０、第１パッド１４２、および第２パッド１４３と重なる領域に配置された部分を除いた残りの部分を除去する工程を行うことができる。
本実施例によると、従来の大面積ビアの場合には、大口径ビアホールのめっきに対する制約が発生するが、これに対するめっき工法変更を通じて大面積ビアの大口径ビアホールのめっきに対する制約を破壊することができ、これによる大口径ビアホールのめっきを安定的に実現することができる。また、本実施例によると、既存の方式に比べてビアのめっきの均一性を確保することができ、追加積層後のレーザー品質向上による品質信頼性を確保することができる。
また、従来は、絶縁層の厚さとバーホールのサイズ間にビアホール内部のめっきを安定的に実現するための工法上の限界比率が存在したが、本実施例によると、ビアホール内部の信頼性の高いめっき状態の実現のためのデザイン的制約を破壊することができ、これによるデザインの自由度を向上させることができる。また、実施例によると、ビアのサイズを増加させることにより、これを用いて回路が集束された領域で発生する回路間の干渉を完全に遮蔽することができ、放熱の役割が要求される領域における放熱特性を向上させることができる。
図１４は、第２実施例に係る印刷回路基板を示す図である。
図１４を参照すると、印刷回路基板１００Ａは、第１絶縁層１１０、第２絶縁層１７０、第３絶縁層１８０、第１ビア１４０、第２ビア１５０、第３ビア１６０、回路パターン１３０、シード層１２０、第１保護層１９０、および第２保護層１９５を含む。
図１４において、図４の説明と実質的に同一の構成については同一の符号を付与しており、これにより、これについて詳細な説明は省略する。
図１４を参照すると、印刷回路基板１００Ａは、複数の積層構造を有する。このうち中央に位置する第１絶縁層１１０には、シード層１２０、回路パターン１３０、および少なくとも１つの第１ビア１４０を含む。そして、前記少なくとも１つの第１ビア１４０は、第１パッド１４２、第２パッド１４３、および連結部１４１を含む。
ここで、前記第１絶縁層１１０、シード層１２０、回路パターン１３０および第１ビア１４０については、上記の図４および図５を参照して既に説明したので省略する。
第２絶縁層１７０は、前記第１絶縁層１１０上に配置される。そして、第３絶縁層１８０は、第１絶縁層１１０の下に配置される。
前記第２絶縁層１７０は、前記第１絶縁層１１０の上面上に配置された回路パターン１３０および第１ビア１４０の第１パッド１４２を覆って配置され得る。
前記第３絶縁層１８０は、前記第１絶縁層１１０の下面上に配置された回路パターン１３０および第１ビア１４０の第２パッド１４３を覆って配置され得る。
一方、図１４では符号を付与していなかったが、前記第２絶縁層１７０の上面および前記第３絶縁層１８０の下面には、それぞれ回路パターンが配置され得る。
前記第２絶縁層１７０には、前記第２絶縁層１７０を貫通して第２ビア１５０が配置され得る。前記第２ビア１５０は、下面が前記第１絶縁層１１０の上面に配置された回路パターン１３０または第１パッド１４２と連結され得る。
前記第２ビア１５０は、前記第１ビア１４０と対応する形状を有することができる。ただし、前記第１ビア１４０は、ＰＴＨ（Ｐｌａｔｅｄ Ｔｈｒｏｕｇｈ Ｈｏｌｅ）ビアである。これとは異なり、前記第２ビア１５０は、ＢＶＨ（Ｂｌｉｎｄ Ｖｉａ Ｈｏｌｅ）ビアである。これにより、前記第２ビア１５０は、前記第１ビア１４０とは異なり、１つのパッドのみを含むことができる。
具体的には、第２ビア１５０は、第２シード層１５１、第２連結部１５２、および第３パッド１５３を含むことができる。前記第２連結部１５２の下面は、前記第１ビア１４０の第１パッド１４２と連結され得る。また、第２連結部１５２の上面は、前記第３パッド１５３と連結され得る。
前記第２連結部１５２は、前記第２絶縁層１７０内に形成されたビアホールの全体ではなく一部のみを充填して形成され得る。したがって、前記第２連結部１５２の上面は、下側方向に凹んだ形状を含むことができる。これにより、前記第２連結部１５２の上面の長さは、前記第２絶縁層１７０に形成されたビアホールの上部幅よりも大きいことがある。すなわち、前記第２連結部１５２の上面は、曲面を有することができ、これにより前記第２連結部１５２の上面の長さは、前記第２絶縁層１７０に形成されたビアホールの上部幅よりも大きいことがある。
前記第２連結部１５２の上面の一部は、前記第２絶縁層１７０の上面よりも低く位置することができる。例えば、第２連結部１５２の上面の中央領域は、前記第２絶縁層１７０の上面よりも低く位置することができる。すなわち、前記第２連結部１５２は、上面に凹部が形成され得る。
すなわち、第２連結部１５２は、上面に凹部が形成されることがあり、これにより「Ｖ」形状を含むことができる。
具体的には、前記第２絶縁層１７０に形成されたビアホールは、第２絶縁層１７０の下側に位置する第１領域と、前記第１領域上の前記第２絶縁層１７０の上側に位置する第２領域とを含むことができる。そして、前記第２絶縁層１７０に形成されたビアホールの第１領域の全領域は、前記第２連結部１５２によって充填され得る。これに対して、前記第２絶縁層１７０に形成されたビアホールの第２領域は、一部領域のみが前記第２連結部１５２によって充填され得る。
一方、前記第２連結部１５２の上面に形成された凹部は、前記第２絶縁層１７０の上面から一定の深さを有して形成され得る。
第２連結部１５２の凹部の深さは、前記第２絶縁層１７０の厚さの５％～４０％レベルの厚さを有することができる。例えば、前記第２連結部１５２の凹部の深さは、前記第２絶縁層１７０の厚さの１０％～２０％レベルの厚さを有することができる。前記第２連結部１５２の凹部の深さが前記第２絶縁層１７０の厚さの５％未満である場合、第２連結部１５２の突出領域の厚さが増加し、これにより前記第３パッド１５３の厚さが増加することがある。また、前記第２連結部１５２の凹部の深さが前記第２絶縁層１７０の厚さの４０％よりも大きい場合、前記第３パッド１５２にディンプル領域が存在することがある。
一方、前記第３パッド１５３は、前記第２絶縁層１７０の上面に配置され得る。好ましくは、前記第３パッド１５３と前記第２絶縁層１７０の上面との間に第２シード層１５１をさらに配置され得る。前記第２シード層１５１は、前記第３パッド１５３と前記第２絶縁層１７０の上面との間に配置され得る。また、前記第２シード層１５１は、前記ビアホールの内壁に配置され得る。
前記第３パッド１５３は、下面が前記第２連結部１５２の上面と接触することがある。これにより、前記第３パッド１５３の下面は、前記第２連結部１５２の上面に対応する形状を含むことができる。具体的には、前記第３パッド１５３の下面は、前記第２連結部１５２の上面に対応する曲率を有する曲面であり得る。例えば、前記第３パッド１５３は、前記第２連結部１５２の上面に形成された凹部に対応する凸部を有することができる。
これにより、前記第３パッド１５３の下面の少なくとも一部は、前記第２シード層１５１の上面よりも低く位置することができる。例えば、前記第３パッド１５３の下面の一部は、前記第２絶縁層１７０の上面よりも低く位置することができる。例えば、前記第３パッド１５３の下面の一部は、前記第２連結部１５２の上面よりも低く位置することができる。例えば、前記第３パッド１５３の下面の一部は、前記第２連結部１５２の上面の端部よりも低く位置することができる。具体的には、前記第３パッド１５３の下面の中心部分は、前記第２連結部１５２の上面の端部よりも低く位置することができる。
これにより、前記第２連結部１５２の上面の一部は、前記第３パッド１５３の下面の一部よりも高く位置することができる。また、前記第２連結部１５２の上面の他の一部は、前記第３パッド１５３の下面の他の一部よりも低く位置することができる。
前記第３ビア１６０は、第２ビア１５０と対応する形状を有することができる。すなわち、第１ビア１４０はＰＴＨ（Ｐｌａｔｅｄ Ｔｈｒｏｕｇｈ Ｈｏｌｅ）ビアである。これとは異なり、前記第２ビア１５０および第３ビア１６０は、ＢＶＨ（Ｂｌｉｎｄ Ｖｉａ Ｈｏｌｅ）ビアである。これにより、前記第３ビア１６０は、前記第２ビア１５０と対応するように１つのパッドのみを含むことができる。
具体的には、第３ビア１６０は、第３シード層１６１、第３連結部１６２、および第４パッド１６３を含むことができる。前記第３連結部１６２の上面は、前記第１ビア１４０の第２パッド１４３と連結され得る。
前記第３連結部１６２は、前記第３絶縁層１８０内に形成されたビアホールの全体ではなく一部のみを充填して形成され得る。したがって、前記第３連結部１６２の下面は、上側方向に凹んだ形状を含むことができる。これにより、前記第３連結部１６２の下面の長さは、前記第３絶縁層１８０に形成されたビアホールの上部幅よりも大きいことがある。すなわち、前記第３連結部１６２の下面は、曲面を有することができ、これにより前記第３連結部１６２の下面の長さは、前記第３絶縁層１８０に形成されたビアホールの下幅よりも大きいことがある。
前記第３連結部１６２の下面の一部は、前記第３絶縁層１８０の下面よりも高く位置することができる。例えば、第３連結部１６２の下面の中央領域は、前記第３絶縁層１８０の下面よりも高く位置することができる。すなわち、前記第３連結部１６２は、下面に凹部が形成され得る。
すなわち、前記第３連結部１６２は、下面に凹部を形成されることがあり、これにより「逆Ｖ字」形状を含むことができる。
具体的には、前記第３絶縁層１８０に形成されたビアホールは、第３絶縁層１８０の上側に位置する第１領域と、前記第１領域下の前記第３絶縁層１８０の下側に位置する第２領域とを含むことができる。そして、前記第３絶縁層１８０に形成されたビアホールの第１領域の全領域は、前記第３連結部１６２によって充填され得る。これに対して、前記第３絶縁層１８０に形成されたビアホールの第２領域は、一部領域のみが前記第３連結部１６２によって充填され得る。
一方、前記第３連結部１６２の下面に形成された凹部は、前記第３絶縁層１８０の下面から一定の深さを有して形成され得る。
前記第３連結部１６２の凹部の深さは、前記第３絶縁層１８０の厚さの５％～４０％レベルの厚さを有することができる。例えば、前記第３連結部１６２の凹部の深さは、前記第３絶縁層１８０の厚さの１０％～２０％レベルの厚さを有することができる。前記第３連結部１６２の凹部の深さが前記第３絶縁層１８０の厚さの５％未満である場合、第３連結部１６２の突出領域の厚さが増加し、これにより前記第４パッド１６３の厚さが増加することがある。また、前記第３連結部１６２の凹部の深さが前記第３絶縁層１８０の厚さの４０％よりも大きい場合、前記第４パッド１６２にディンプル領域が存在することがある。
一方、前記第４パッド１６３は、前記第３絶縁層１８０の下面に配置され得る。好ましくは、前記第４パッド１６３と前記第３絶縁層１８０の下面との間には、第３シード層１６１がさらに配置され得る。前記第３シード層１６１は、前記第４パッド１６３と前記第３絶縁層１８０の下面との間に配置され得る。また、前記第３シード層１６１は、第３絶縁層１８０に形成されたビアホールの内壁に配置され得る。
前記第４パッド１６３は、上面が前記第３連結部１６２の下面と接触することがある。これにより、前記第４パッド１６３の上面は、前記第３連結部１６２の下面に対応する形状を含むことができる。具体的には、前記第４パッド１６３の上面は、前記第３連結部１６２の下面に対応する曲率を有する曲面であり得る。例えば、前記第４パッド１６３は、前記第３連結部１６２の下面に形成された凹部に対応する凸部を有することができる。
これにより、前記第４パッド１６３の上面の少なくとも一部は、前記第３シード層１６１の下面よりも高く位置することができる。例えば、前記第４パッド１６３の上面の一部は、前記第３絶縁層１８０の下面よりも高く位置することができる。例えば、前記第４パッド１６３の上面の一部は、前記第３連結部１６２の下面よりも高く位置することができる。例えば、前記第４パッド１６３の上面の一部は、前記第３連結部１６２の下面の端部よりも高く位置することができる。具体的には、前記第４パッド１６３の上面の中心部分は、前記第３連結部１６２の下面の端部よりも高く位置することができる。
これにより、前記第３連結部１６２の下面の一部は、前記第４パッド１６３の上面の一部よりも低く位置することができる。また、前記第３連結部１６２の下面の他の一部は、前記第４パッド１６３の上面の他の一部よりも高く位置することができる。
一方、第２連結部１５２の上面の一部は、前記第２絶縁層１７０の上面よりも高く位置することができる。例えば、前記第２連結部１５２の上面の一部は、前記第２シード層１５１の上面よりも高く位置することができる。
好ましくは、前記第２連結部１５２の上面の一部は、前記第３パッド１５３の下面よりも高く配置することができる。すなわち、前記第２連結部１５２は、前記第２絶縁層１７０および第２シード層１５１から上側方向に突出した突出領域を含むことができる。
また、これと同様に、第３連結部１６２の下面の一部は、前記第３絶縁層１８０の下面よりも低く位置することができる。例えば、前記第３連結部１６２の下面の一部は、前記第３シード層１６１の下面よりも低く位置することができる。
好ましくは、前記第３連結部１６２の下面の一部は、前記第４パッド１６３の上面よりも低く位置することができる。すなわち、前記第３連結部１６２は、前記第３絶縁層１８０および第３シード層１６１から下側方向に突出した突出領域を含むことができる。
このような本実施例によると、従来の大面積ビアの場合には、大口径ビアホールのめっきに対する制約が発生するが、これに対するめっき工法変更を通じて大面積ビアの大口径ビアホールのめっきに対する制約を破壊することができ、これによる大口径ビアホールのめっきを安定的に実現することができる。また、本実施例によると、既存の方式に比べてビアめっきの均一性を確保することができ、追加積層後のレーザー品質向上による品質信頼性を確保することができる。
また、従来は、絶縁層の厚さとバーホールのサイズ間にビアホール内部のめっきを安定的に実現するための工法上の限界比率が存在したが、本実施例によると、ビアホール内部の信頼性の高いめっき状態の実現のためのデザイン的制約を破壊することができ、これによるデザインの自由度を向上させることができる。また、実施例によると、ビアのサイズを増加させることにより、これを用いて回路が集束された領域で発生する回路間の干渉を完全に遮蔽することができ、放熱の役割が要求される領域における放熱特性を向上させることができる。
実施例は、回路基板に関する。

Claims (10)

  1. ビアホールを含む絶縁層と、
    前記絶縁層のビアホールに配置されたビアを含み、
    前記ビアは、
    前記絶縁層の前記ビアホール内に配置される連結部と、
    前記絶縁層の上面および前記連結部の上面上に配置された第１パッドと、
    前記絶縁層の下面および前記連結部の下面下に配置された第２パッドと、を含み、
    前記連結部の上面は、下側方向に凹んだ形状を含み、
    前記連結部の下面は、上側方向に凹んだ形状を含み、
    前記第１パッドの下面は、前記連結部の上面に対応する凸の形状を含み、
    前記第２パッドの上面は、前記連結部の下面に対応する凸の形状を含む、印刷回路基板。
  2. 前記ビアホールの内壁と前記連結部との間、前記絶縁層と前記第１パッドとの間、および前記絶縁層と前記第２パッドとの間に配置されたシード層を含む、請求項１に記載の印刷回路基板。
  3. 前記連結部の上面の第１部分は、前記絶縁層の上面よりも低く位置し、
    前記連結部の下面の第１部分は、前記絶縁層の下面よりも高く位置する、請求項１に記載の印刷回路基板。
  4. 前記連結部の上面の第２部分は、前記絶縁層の上面よりも高く位置し、
    前記連結部の下面の第２部分は、前記絶縁層の下面よりも低く位置する、請求項３に記載の印刷回路基板。
  5. 前記連結部の上面の第２部分は、前記第１パッドの下面よりも高く位置し、
    前記連結部の下面の第２部分は、前記第２パッドの上面よりも低く位置する、請求項４に記載の印刷回路基板。
  6. 前記絶縁層の上面から前記連結部の上面の第１部分までの距離は、
    前記絶縁層の厚さの５％～４０％の範囲を有し、
    前記絶縁層の下面から前記連結部の下面の第１部分までの距離は、
    前記絶縁層の厚さの５％～４０％の範囲を有する、請求項１に記載の印刷回路基板。
  7. 前記連結部は、Ｘ字形状を含む、請求項１に記載の印刷回路基板。
  8. 前記連結部の上面の第２部分は、前記絶縁層の上面に配置されたシード層の上面と前記第１パッドの下面との間に位置し、
    前記連結部の下面の第２部分は、前記絶縁層の下面に配置されたシード層の下面と前記第２パッドの上面との間に位置する、請求項２に記載の印刷回路基板 。
  9. 前記第１パッドおよび前記第２パッドのそれぞれは、
    前記絶縁層の上面または下面上に配置された第１領域と、
    前記ビアホール内に配置され、前記連結部の上面または下面に対応する凸部を含む第２領域を含む、請求項１に記載の印刷回路基板。
  10. 第１ビアホールを含む第１絶縁層と、
    第２ビアホールを含み、前記第１絶縁層上に配置される第２絶縁層と、
    前記第１絶縁層の前記第１ビアホール内に配置される第１ビアと、
    前記第２絶縁層の前記第２ビアホール内に配置される第２ビアと、を含み、
    前記第２ビアは、
    下面が前記第１ビアの上面と接触し、上面が下側方向に凹んだ第１連結部と、
    前記第２絶縁層上に配置され、前記第１連結部の上面に対応するように下面が下側方向に凸の第１パッドを含む、印刷回路基板。
JP2022531540A 2019-11-27 2020-11-26 回路基板 Pending JP2023504416A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2019-0153968 2019-11-27
KR1020190153968A KR20210065347A (ko) 2019-11-27 2019-11-27 인쇄회로기판 및 이의 제조 방법
PCT/KR2020/017003 WO2021107654A2 (ko) 2019-11-27 2020-11-26 인쇄회로기판

Publications (1)

Publication Number Publication Date
JP2023504416A true JP2023504416A (ja) 2023-02-03

Family

ID=76129569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022531540A Pending JP2023504416A (ja) 2019-11-27 2020-11-26 回路基板

Country Status (6)

Country Link
US (1) US12108531B2 (ja)
JP (1) JP2023504416A (ja)
KR (1) KR20210065347A (ja)
CN (1) CN114902816A (ja)
TW (1) TW202135611A (ja)
WO (1) WO2021107654A2 (ja)

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE59702929D1 (de) * 1996-07-31 2001-02-22 Dyconex Patente Zug Verfahren zur herstellung von verbindungsleitern
DE69926939T2 (de) * 1998-04-01 2006-07-13 Mitsui Mining & Smelting Co., Ltd. Verfahren zur Herstellung einer mehrschichtigen gedruckten Leiterplatte
JP2002076633A (ja) 2000-08-25 2002-03-15 Toshiba Corp 多層配線基板の製造方法及びめっき方法
US6972382B2 (en) * 2003-07-24 2005-12-06 Motorola, Inc. Inverted microvia structure and method of manufacture
US7205483B2 (en) * 2004-03-19 2007-04-17 Matsushita Electric Industrial Co., Ltd. Flexible substrate having interlaminar junctions, and process for producing the same
JP4661359B2 (ja) 2005-05-24 2011-03-30 セイコーエプソン株式会社 半田印刷方法、半導体装置の製造方法及び基板
KR100965341B1 (ko) * 2007-12-20 2010-06-22 삼성전기주식회사 인쇄회로기판의 제조방법
US8431833B2 (en) * 2008-12-29 2013-04-30 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
JP5360494B2 (ja) * 2009-12-24 2013-12-04 新光電気工業株式会社 多層配線基板、多層配線基板の製造方法、及びヴィアフィル方法
JP2012049423A (ja) * 2010-08-30 2012-03-08 Sumitomo Bakelite Co Ltd 回路基板、半導体装置、回路基板の製造方法および半導体装置の製造方法
KR101875943B1 (ko) * 2011-10-24 2018-07-06 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법
US8785790B2 (en) * 2011-11-10 2014-07-22 Invensas Corporation High strength through-substrate vias
JP6114527B2 (ja) * 2012-10-05 2017-04-12 新光電気工業株式会社 配線基板及びその製造方法
KR20140055331A (ko) 2012-10-31 2014-05-09 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR102109046B1 (ko) 2012-12-17 2020-05-12 엘지이노텍 주식회사 인쇄회로 기판 및 그 제조 방법
JP2014127623A (ja) * 2012-12-27 2014-07-07 Shinko Electric Ind Co Ltd 配線基板及び配線基板の製造方法
WO2016136222A1 (ja) * 2015-02-23 2016-09-01 凸版印刷株式会社 印刷配線板及びその製造方法
JP2016213296A (ja) * 2015-05-07 2016-12-15 イビデン株式会社 プリント配線板
TWI576026B (zh) 2015-07-17 2017-03-21 財團法人工業技術研究院 電路結構
CN111511105A (zh) * 2019-01-31 2020-08-07 奥特斯奥地利科技与系统技术有限公司 具有用额外镀覆结构和桥结构填充的通孔的部件承载件
US10531577B1 (en) * 2019-01-31 2020-01-07 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Forming through holes through exposed dielectric material of component carrier
US10440835B1 (en) * 2019-01-31 2019-10-08 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Forming through holes through exposed dielectric material of component carrier
CN210928127U (zh) * 2019-10-23 2020-07-03 奥特斯(中国)有限公司 部件承载件

Also Published As

Publication number Publication date
WO2021107654A2 (ko) 2021-06-03
TW202135611A (zh) 2021-09-16
US20220418107A1 (en) 2022-12-29
WO2021107654A3 (ko) 2021-07-22
KR20210065347A (ko) 2021-06-04
CN114902816A (zh) 2022-08-12
US12108531B2 (en) 2024-10-01

Similar Documents

Publication Publication Date Title
US20240120265A1 (en) Circuit board and package substrate comprising same
US20230247769A1 (en) Circuit board
JP2023530107A (ja) 回路基板
US20230049806A1 (en) Circuit board
US12089329B2 (en) Printed circuit board comprising via portions
US20230217592A1 (en) Circuit board
US20220369458A1 (en) Printed circuit board
KR20220085274A (ko) 회로기판 및 이의 제조 방법
JP2023504416A (ja) 回路基板
US20220346236A1 (en) Printed circuit board
KR20220080306A (ko) 회로기판의 제조 방법 및 이에 의해 제조된 회로기판
KR20210070012A (ko) 인쇄회로기판 및 이의 제조 방법
US20240314937A1 (en) Circuit board
US20230337366A1 (en) Circuit board and manufacturing method thereof
US20240304554A1 (en) Semiconductor package
JP2023525360A (ja) 回路基板
US20230199959A1 (en) Circuit board
US20230066269A1 (en) Circuit board
KR20210146030A (ko) 패키지기판 및 이의 제조 방법
KR20210143999A (ko) 인쇄회로기판 및 이의 제조 방법
KR20210070024A (ko) 인쇄회로기판 및 이의 제조 방법
KR20210091498A (ko) 인쇄회로기판 및 이의 제조 방법
JP2023546956A (ja) 回路基板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220530

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231122