CN114902816A - 印刷电路板 - Google Patents

印刷电路板 Download PDF

Info

Publication number
CN114902816A
CN114902816A CN202080089995.7A CN202080089995A CN114902816A CN 114902816 A CN114902816 A CN 114902816A CN 202080089995 A CN202080089995 A CN 202080089995A CN 114902816 A CN114902816 A CN 114902816A
Authority
CN
China
Prior art keywords
insulating layer
pad
via hole
disposed
connection part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080089995.7A
Other languages
English (en)
Inventor
具教宪
李珍鹤
丁仁晧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of CN114902816A publication Critical patent/CN114902816A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H05K3/424—Plated through-holes or plated via connections characterised by electroplating method by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

根据一个实施例的印刷电路板包括：绝缘层，包括导通孔；以及导通部，配置于绝缘层的导通孔内，其中，导通部包括：连接部，配置于绝缘层的导通孔内；第一垫，配置于绝缘层的上表面和连接部的上表面上；以及第二垫，配置于绝缘层的下表面和连接部的下表面之下，其中，连接部的上表面呈向下凹陷的形状，连接部的下表面呈向上凹陷的形状，第一垫的下表面呈与连接部的上表面对应的突出的形状，第二垫的上表面呈与连接部的下表面对应的突出的形状。

Description

印刷电路板
技术领域
实施例涉及一种印刷电路板及其制造方法。
背景技术
随着电子元器件的小型化、轻量化以及集成化的加速，电路的线宽也在小型化。尤其是，随着半导体芯片的设计规则集成为纳米级，安装半导体芯片的封装基板或印刷电路板的电路线宽也小型化至几微米以下。
已提出多种方法以提高印刷电路板的电路集成度，即，减小电路线宽。为了防止在镀铜之后形成图案的蚀刻步骤中的电路线宽的损失，提出了半加成工艺(SAP；semi-additive process)方法和改良型半加成工艺(MSAP：modified semi-additive process)。
之后，在工业中使用了向绝缘层中嵌入铜箔以实现精细电路图案的嵌入迹线基板(Embedded Trace Substrate；以下称为“ETS”)方法。在ETS方法中，铜箔电路以嵌入方式形成于绝缘层内，而不是在绝缘层的表面形成铜箔电路，因此，不会因蚀刻而造成电路损失，并且有利于电路间距的小型化。
另一方面，近期，为了满足无线数据流量的需要，正在努力开发经改善的5G(第5代)通信系统或pre-5G通信系统。其中，5G通信系统使用超高频(mmWave)段(sub 6GHz、28GHz、38GHz或更高频率)以实现高数据传输率。
另外，为了减少电波在超高频段电波的的路径损失并提高电波的传输距离，在5G通信系统中，正在开发诸如波束成形(beam forming)、大规模多进多出(massive MIMO；大规模MIMO)以及阵天线(array antenna)等集成技术。考虑到可由波长在上述频段的数百个有源天线构成，天线系统会相对地变大。
由于这种天线和AP模组被图案化或安装于印刷电路板，因此，印刷电路板的低损失非常重要。这意味着构成有源天线系统的多个基板，即，天线基板、天线馈电基板、收发器(transceiver)基板以及基带(baseband)基板应当被集成为一个紧凑单元(one compactunit)。
另一方面，近期，为提高散热特性或屏蔽特性，正在开发一种包括大面积导通部(via)的印刷电路板。大面积导通部可通过向大直径导通孔(via hole)内填充金属材料而形成。然而，不容易向大直径导通孔内填充金属材料，因此，现有的大面积导通部在其一面包括朝向导通孔的内侧凹陷的凹窝区域。另外，当进行进一步层叠时，凹窝区域会影响导通孔加工，从而影响印刷电路板的可靠性。
发明内容
技术问题
实施例提供一种包括具有新型结构的导通部(via)的印刷电路板及其制造方法。
另外，实施例提供一种包括由在导通孔(via hole)的内部被配置成多层结构的多个导通部分(via part)构成的导通部的印刷电路板及其制造方法。
所提出的多个实施例解决的技术问题不限于上述多个技术问题，本领域技术人员能够根据后述的多个实施例清楚地理解未提及的其他多个技术问题。
技术方案
根据一个实施例的印刷电路板包括：绝缘层，包括导通孔；以及导通部，配置于绝缘层的导通孔内，其中，导通部包括：连接部，配置于绝缘层的导通孔内；第一垫，配置于绝缘层的上表面和连接部的上表面上；以及第二垫，配置于绝缘层的下表面和连接部的下表面之下，其中，连接部的上表面包括向下凹陷的形状，连接部的下表面包括向上凹陷的形状，第一垫的下表面包括与连接部的上表面对应的突出的形状，第二垫的上表面包括与连接部的下表面对应的突出的形状。
另外，印刷电路板包括：籽晶层，配置于导通孔的内壁与连接部之间、绝缘层与第一垫之间以及绝缘层与第二垫之间。
另外，连接部的上表面的第一部分低于绝缘层的上表面，连接部的下表面的第一部分高于绝缘层的下表面。
另外，连接部的上表面的第二部分高于绝缘层的上表面，连接部的下表面的第二部分低于绝缘层的下表面。
另外，连接部的上表面的第二部分高于第一垫的下表面，连接部的下表面的第二部分低于第二垫的上表面。
另外，从绝缘层的上表面到连接部的上表面的第一部分的距离为绝缘层的厚度的5％～40％，从绝缘层的下表面到连接部的下表面的第一部分的距离为绝缘层的厚度的5％～40％。
另外，连接部包括X形。
另外，连接部的上表面的第二部分位于配置于绝缘层的上表面的籽晶层的上表面与第一垫的下表面之间，连接部的下表面的第二部分位于配置于绝缘层的下表面的籽晶层的下表面与第二垫的上表面之间。
另外，第一垫和第二垫分别包括：第一区域，配置于绝缘层的上表面或下表面，第二区域，配置于导通孔内，并且包括与连接部的上表面或下表面对应的突出部。
另一方面，根据一个实施例的印刷电路板包括：第一绝缘层，包括第一导通孔；第二绝缘层，包括第二导通孔，并且配置于第一绝缘层上；第一导通部，配置于第一绝缘层的第一导通孔内；以及第二导通部，配置于第二绝缘层的第二导通孔内，其中，第二导通部包括：第一连接部，具有与第一导通部的上表面接触的下表面和向下凹陷的上表面；第一垫，配置于第二绝缘层上，并且具有以与第一连接部的上表面对应的方式向下突出的下表面。
另外，印刷电路板包括：第三绝缘层，配置于第一绝缘层之下，并且包括第三导通孔；以及第三导通部，配置于第三绝缘层的第三导通孔内，其中，第三导通部包括：第二连接部，上表面与第一导通部的下表面接触，并且下表面向上凹陷；以及第二垫，配置于第三绝缘层之下，并且具有以与第一连接部的下表面对应的方式向上突出的上表面。
另外，第一连接部的上表面的第一部分低于第二绝缘层的上表面，第一连接部的上表面的第二部分高于第二绝缘层的上表面和第一垫的下表面。
另外，第二连接部的下表面的第一部分高于第三绝缘层的下表面，第二连接部的下表面的第二部分低于第三绝缘层的下表面和第二垫的上表面。
另一方面，根据一个实施例的用于制造印刷电路板的方法包括如下步骤：准备绝缘层；在绝缘层内形成导通孔；在绝缘层的表面和导通孔的内壁形成籽晶层；在籽晶层上配置具有暴露导通孔的第一开口区域的第一掩模；基于籽晶层进行镀敷以形成填充导通孔的一部分的导通部的连接部；去除第一掩模；在籽晶层上配置具有暴露连接部的第二开口区域的第二掩模；基于籽晶层进行镀敷以填充导通孔的剩余部分并形成突出于绝缘层的表面之上的垫；以及去除第二掩模，其中，第一开口区域的宽度小于导通孔的上部宽度，连接部的上表面呈向下凹陷的形状，垫的下表面呈以与连接部的上表面对应的方式突出的形状。
另外，第一掩模的第一开口区域的宽度为导通孔的上部宽度的80％～95％。
另外，连接部的上表面的第一部分低于绝缘层的上表面，连接部的上表面的第二部分高于绝缘层的上表面。
另外，连接部的上表面的第二部分高于垫的下表面。
有益效果
根据本实施例，虽然现有的大面积导通部会发生对于大直径导通孔的镀敷的限制，但是可通过改变镀敷方法来突破对于大面积导通部的大直径导通孔的镀敷的限制，因此，可稳定地实现大直径导通孔的镀敷。另外，根据本实施例，与现有方式相比，能够确保导通部的镀敷的均匀性，并且可确保在进一步层叠之后的激光质量的提高所带来的质量可靠性。
另外，以往在导通孔内稳定地实现镀敷的方法中，绝缘层的厚度与导通孔的尺寸之间存在极限比，但是根据本实施例，能够打破设计限制以在导通孔内实现高可靠性镀敷状态，因此，能够提高设计自由度。另外，根据实施例，随着导通部的尺寸增加，能够用此完全地屏蔽在电路集聚的区域产生的电路之间的干扰，并且能够提高需要散热功能的区域的散热特性。
附图说明
图1a和图1b是示出根据比较例的印刷电路板的图。
图2是示出导通部的形状或尺寸的多种实施例的图。
图3是用于对比较例中示出的凹窝区域进行说明的图。
图4是示出根据第一实施例的印刷电路板的图。
图5是图4中的印刷电路板的导通部的放大图。
图6至图13是按照工序顺序示出图4所示的印刷电路板的制造方法的图。
图14是示出根据第二实施例的印刷电路板的图。
具体实施方式
以下，参照附图对本说明书中公开的实施例进行详细描述，对相同或相似的构成要素标注了相同的附图标记，并且对重复的描述进行省略。在以下描述中，为了方便说明书撰写，添加或混用了构成要素的后缀“模组”和“部”，但是其本身不起到区别作用。另外，在对于本说明书中公开的实施例的描述中，当判断为对于公知常识的描述会混淆本说明书中公开的实施例的要点时，省略对其详细说明。另外，附图仅用于帮助理解本说明书中公开的实施例，本说明书中公开的技术范围不限于附图，并且应当理解为包括本发明的精神和范围的所有的变形、等同物以及替代物。
虽然包括诸如“第一”、“第二”等之类的顺序在内的术语可用于描述多种构成要素，但是这些构成要素不受这些术语限制。这些术语仅用于区别一个构成要素与另一个构成要素。
当一个构成要素被描述为与另一个构成要素“连接”或“结合”时，其可与另一个构成要素直接连接或结合，或可隔着其他的构成要素。相反地，当一个构成要素被描述为与另一个构成要素“直接连接”或“直接结合”时，它们之间不会隔着其他的构成要素。其他的用于描述构成要素之间的关系的词语应当以相同的方式解释(例如，“之间”与“直接之间”、“相邻”与“直接相邻”等)。
除非在文中另有说明，否则单数的表述包括复数的表述。
进一步地，术语“包括”和/或“具有”等表示存在说明书中所记载的特征、数字、步骤、操作、构成要素、部件和/或它们的组合，而不是预先排除存在或添加一个或多个其他特征、数字、步骤、操作、构成要素、部件和/或它们的组合。
以下，参照附图对本发明的多个实施例进行详细说明。
图1a和图1b是示出根据比较例的印刷电路板的图。
参照图1a，根据比较例的印刷电路板10包括绝缘层11。
另外，印刷电路板10包括电路图案12和导通部13。
电路图案12配置于绝缘层11的上表面和下表面中的至少一个。另外，导通部13贯通绝缘层11并连接配置于不同层的电路图案。
此时，导通部13包括：第一垫14，配置于绝缘层11的上表面；第二垫16，配置于绝缘层11的下表面；以及连接部15，配置于绝缘层11内，并且连接第一垫14与第二垫16。
第一垫14和第二垫16也可以称作配置于绝缘层11的上表面和下表面的电路图案12。
连接部15通过向形成于绝缘层11的导通孔(未示出)的内部填充金属材料而形成。优选地，连接部15通过使用金属材料对导通孔的内部进行镀敷而形成。
连接部15呈宽度以中间拐点为中心越去往上部和下部越逐渐增加的形状。例如，连接部15呈沙漏形。
连接部15的上表面或下表面具有第一宽度w1。例如，第一宽度w1为80μm以下。即，连接部15通过向上部区域或下部区域的直径为80μm以下的导通孔填充金属材料而形成。此时，连接部15的上表面和下表面、第一垫14的上表面以及第二垫16的下表面实质上为平面。即，连接部15的上表面和下表面、第一垫14的上表面以及第二垫16的下表面与绝缘层11的上表面或下表面位于同一平面。
另一方面，近期，为了提高起散热、屏蔽以及信号传输作用的导通部的性能，导通孔的尺寸正在逐渐增加，因此，导通孔或导通部的尺寸也在增加。
参照图1b，根据比较例的印刷电路板20包括绝缘层21。
另外，印刷电路板20包括电路图案22和导通部23。
电路图案22配置于绝缘层21的上表面和下表面中的至少一个。另外，导通部23贯通绝缘层21并连接配置于不同层的电路图案。
此时，导通部23包括：第一垫24，配置于绝缘层21的上表面；第二垫26，配置于绝缘层21的下表面；以及连接部25，配置于绝缘层21内，并且连接第一垫24与第二垫26。
第一垫24和第二垫26也可以称作配置于绝缘层21的上表面和下表面的电路图案22。
连接部25通过向形成于绝缘层21内的导通孔(未示出)的内部填充金属材料而形成。优选地，连接部25通过使用金属材料对导通孔的内部进行镀敷而形成。
连接部25的上表面或下表面具有第二宽度w2。例如，第二宽度w2可以是大于第一宽度w1的100μm以上。即，连接部25通过向上部区域或下部区域的直径为100μm以上的导通孔填充金属材料而形成。此时，连接部25的上表面和下表面、第一垫24的上表面以及第二垫26的下表面实质上呈曲面。即，连接部25的上表面和下表面、第一垫24的上表面以及第二垫26的下表面可包括向上凹陷的形状或向下凹陷的形状。即，比较例中的导通部23可包括凹窝(dimple)区域。
即，当导通孔的尺寸被加工成直径为100μm以上时，导通部填充(fill)镀敷无法顺利进行，从而会产生上述凹陷的凹窝区域DP。
图2是示出导通部的形状或尺寸的多种实施例的图。
参照图2，如(a)所示，连接部15可包括具有直径为80μm以下的第一宽度w1的圆形的横截面形状。
如图2中的(b)所示，连接部25可包括具有直径为100μm以上的第二宽度w2的圆形的横截面形状。
另外，如图2中的(c)所示，连接部25A可包括第一方向上的直径为第一宽度w1且第二方向上的直径为100μm以上的第三宽度w3的椭圆形横截面形状或条(bar)状。
图3是用于对比较例中示出的凹窝区域进行说明的图。
参照图3，如图2中的(a)所示的具有相对较小的尺寸的导通部能够顺利地在导通孔的整体区域上进行镀敷。
然而，如图2中的(b)或(c)所示，当导通孔的直径大于100μm时，无法顺利地进行导通部填充镀敷，因此，如图3中的(a)所示，在导通部的上部产生向下凹陷的凹窝区域DR1，或如图3中的(b)所示，在导通部的上部和下部分别产生向下凹陷和向上凹陷的凹窝区域DR2和DR3。
另外，当凹窝区域DR1、DR2以及DR3的深度为10μm以上时，被判断为缺陷而无法使用，或当在印刷电路板的芯层形成之后进行进一步层叠时，存在无法顺利地对对应的区域的导通孔进行加工的问题。
另一方面，近期，为了提高起散热、屏蔽以及信号传输作用的导通部的性能，导通孔的尺寸正在逐渐增加，因此，导通孔或导通部的尺寸也在增加。在实施例中，提供一种即便在上述10μm以上的大面积导通部也能够均匀地对导通孔的整体区域进行镀敷并且去除导通部的凹窝区域的具有新型结构的印刷电路板及其制造方法。
图4是示出根据第一实施例的印刷电路板的图，图5是图4中的印刷电路板的导通部的放大图。
参照图4和图5，印刷电路板100包括绝缘层110、籽晶层120、电路图案130以及导通部140。
绝缘层110为配置有能够改变布线的电路的基板，并且包括由能够在其表面形成电路图案的绝缘材料制成的所有的印刷板、布线板以及绝缘基板。
当印刷电路板100呈多个层叠结构时，绝缘层110可以指配置于具有多个层叠结构的多个绝缘层中的中间的绝缘层，但实施例不限于此。优选地，绝缘层110可以指多个绝缘层中形成有镀通孔(Plated Through Hole，PTH)导通部的绝缘层。
例如，绝缘层110可以是刚性的(rigid)或柔性的(flexible)。例如，绝缘层110可包括玻璃或塑料。具体地，绝缘层110可包括诸如钠钙玻璃(soda lime glass)、铝硅酸玻璃等化学钢化/半钢化玻璃、诸如聚酰亚胺(Polyimide，PI)、聚对苯二甲酸乙二醇酯(polyethylene terephthalate，PET)、聚丙二醇(propylene glycol，PPG)、聚碳酸酯(PC)等钢化塑料或柔性塑料或蓝宝石。
另外，绝缘层110可包括光各向同性膜。作为一例，绝缘层110可包括环烯烃共聚物(Cyclic Olefin Copolymer，COC)、环烯烃聚合物(Cyclic Olefin Polymer，COP)、光各向同性聚碳酸酯(polycarbonate，PC)、光各向同性聚甲基丙烯酸甲酯(PMMA)等。
另外，绝缘层110可部分地具有曲面并弯曲。即，绝缘层110可部分地具有平面并且可部分地具有曲面并弯曲。具体地，绝缘层110的端部可具有曲面并弯曲，或具有任意的曲率的表面并弯曲或弯折。
另外，绝缘层110可以是具有柔性的柔性(flexible)基板。另外，绝缘层110可以是弯折的(curved)或弯曲(bended)的基板。此时，绝缘层110可基于电路设计以布线图呈现用于连接电路元件的电路布线，并且在绝缘材料上再现导电体。另外，绝缘层110可搭载电气元件，并且绝缘层110可形成连接电气元件的布线以形成电路，可将元件电连接并对元件进行机械固定。
电路图案130可配置于绝缘层110的表面。例如，多个电路图案130可以彼此隔开预定距离的方式配置于绝缘层110的上表面。例如，多个电路图案130可以彼此隔开预定距离的方式配置于绝缘层110的下表面。
绝缘层110的厚度可以是20μm～500μm。优选地，绝缘层110的厚度可以是40μm～400μm。更优选地，绝缘层110的厚度可以是60μm～250μm。当绝缘层110的厚度小于20μm时，难以在绝缘层110的表面形成电路图案130。当绝缘层110的厚度大于500μm时，印刷电路板100的整体厚度会增加。
另一方面，电路图案130可以是用于传输电信号的布线，并且可由具有高导电率的金属材料形成。为此，电路图案130可由选自金(Au)、银(Ag)、铂(Pt)、钛(Ti)、锡(Sn)、铜(Cu)以及锌(Zn)中的至少一种金属材料形成。另外，电路图案130可由粘合力优异的包含选自金(Au)、银(Ag)、铂(Pt)、钛(Ti)、锡(Sn)、铜(Cu)以及锌(Zn)中的至少一种金属材料的膏(paste)或焊膏(solder paste)形成。优选地，电路图案130可由具有高导电率并且成本相对较低的铜(Cu)形成。
电路图案130可通过诸如加成工艺(Additive process)、减成工艺(SubtractiveProcess)、改良型半加成工艺(Modified Semi Additive Process，MSAP)、半加成工艺(Semi Additive Process，SAP)等常规的制造PCB的工艺形成，省略对其具体说明。
另一方面，籽晶层120可配置于绝缘层110与电路图案130之间。籽晶层120可被选择性地省略。即，当电路图案130通过电解镀而形成时，籽晶层120可配置于绝缘层110与电路图案130之间。另外，当电路图案130通过非电解镀而形成时，籽晶层120可被省略。
因此，可将包括电路图案130和籽晶层120在内称作电路图案层。电路图案层可以是10μm～25μm的范围。优选地，当电路图案层包括电路图案130和籽晶层120时，电路图案130和籽晶层120的总厚度可以是10μm～25μm的范围。另外，当电路图案层仅包括电路图案130时，电路图案130的厚度可以是10μm～25μm的范围。
导通部140可配置于绝缘层110内。导通部140可被配置成贯通绝缘层110。优选地，导通部140可将分别配置于绝缘层110的上表面和下表面的电路图案130彼此连接。此时，通过导通部140连接的电路图案可以是用于电信号传输功能的信号图案、用于信号屏蔽功能的屏蔽图案以及用于散热功能的散热图案中的任一个，但不限于此。
导通部140可被配置成贯通绝缘层110的上表面和下表面。导通部140可将配置于绝缘层110的上表面的电路图案130与配置于绝缘层110的下表面的电路图案电连接。
导通部140可包括连接部141、第一垫142以及第二垫143。
第一垫142和第二垫143可分别配置于绝缘层110的上表面和下表面。优选地，第一垫142和第二垫143可以是上述电路图案层中的一个。换言之，第一垫142和第二垫143可以指配置于绝缘层110的上表面和下表面的电路图案130中与导通部140的连接部141连接的电路图案。
在绝缘层110内可配置有一端与第一垫142连接并且另一端与第二垫143连接的连接部141。
连接部141可配置于形成于绝缘层110内的导通孔内。优选地，连接部141可通过填充形成于绝缘层110内的导通孔的一部分而形成。
即，连接部141可通过仅填充形成于绝缘层110内的导通孔的一部分而非整个导通孔，而形成。
因此，连接部141的表面可具有非平面的曲面。优选地，连接部141的上表面可包括向下凹陷的形状。另外，连接部141的下表面可包括向上凹陷的形状。因此，连接部141的上表面的长度可大于形成于绝缘层110的导通孔的上部宽度。即，连接部141的上表面可具有曲面，因此，连接部141的上表面的长度可大于导通孔的上部宽度。
连接部141的上表面的一部分可低于绝缘层110的上表面。例如，连接部141的上表面的中心区域可低于绝缘层110的上表面。即，连接部141可包括形成于其上表面的凹部。因此，连接部141的下表面的长度可大于形成于绝缘层110内的导通孔的下部宽度。即，连接部141的下表面可具有曲面，因此，连接部141的下表面的长度可大于导通孔的下部宽度。
另外，连接部141的下表面的一部分可高于绝缘层110的下表面。例如，连接部141的下表面的中心区域可高于绝缘层110的下表面。即，连接部141可具有形成于其下表面的凹部。
因此，连接部141可具有分别形成于其上表面和下表面的凹部，并整体呈“X”形。
具体地，导通孔可包括：第一区域，位于绝缘层110的中间；第二区域，在第一区域上的绝缘层110的上侧；以及第三区域在第一区域之下的绝缘层110的下侧。另外，导通孔的第一区域的整体区域可被连接部141填充。相反地，导通孔的第二区域和第三区域的仅一部分区域被连接部141填充。
另一方面，形成于连接部141的上表面的凹部可从绝缘层110的上表面以第一深度D1形成。另外，形成于连接部141的下表面的凹部可从绝缘层110的下表面以第二深度D2形成。
此时，第一深度D1可与第二深度D2相同。例如，第一深度D1可以是第二深度D2的0.95～1.05倍。
第一深度D1可以是绝缘层110的厚度的5％～40％。例如，第一深度D1可以是绝缘层110的厚度的10％～20％。当第一深度D1小于绝缘层110的厚度的5％时，后述的连接部141的突出区域的厚度会增加，因此，第一垫142的厚度会增加。另外，当第一深度D1大于绝缘层110的厚度的40％时，会在后续形成第一垫142的过程中产生凹窝区域。
第二深度D2的厚度可以是绝缘层110的厚度的5％～40％。例如，第二深度D2的厚度可以是绝缘层110的厚度的10％～20％。当第二深度D2小于绝缘层110的厚度的5％时，后述的连接部141的突出区域的厚度会增加，因此，第二垫143的厚度会增加。另外，当第二深度D2大于绝缘层110的厚度的40％时，会在后续形成第二垫143的工艺中产生凹窝区域。
另一方面，第一垫142可配置于绝缘层110的上表面。
优选地，可以在第一垫142与绝缘层110的上表面之间进一步配置有籽晶层120。籽晶层120可配置于第一垫142与绝缘层110的上表面之间。另外，籽晶层120可配置于导通孔的内壁。优选地，籽晶层120可配置于导通孔的内壁与连接部141的侧面之间。
第一垫142的下表面可与连接部141的上表面接触。因此，第一垫142的下表面可具有与连接部141的上表面对应的形状。具体地，第一垫142的下表面可以是具有与连接部141的上表面对应的曲率的曲面。例如，第一垫142可具有与形成于连接部141的上表面的凹部对应的突出部。
因此，第一垫142的下表面的至少一部分可低于籽晶层120的上表面。例如，第一垫142的下表面的一部分可低于绝缘层110的上表面。例如，第一垫142的下表面的一部分可低于连接部141的上表面。例如，第一垫142的下表面的一部分可低于连接部141的上表面的边缘。具体地，第一垫142的下表面的中心部可低于连接部141的上表面的边缘部。
因此，连接部141的上表面的一部分可高于第一垫142的下表面的一部分。另外，连接部141的上表面的另一部分可低于第一垫142的下表面的另一部分。
另一方面，第二垫143可配置于绝缘层110的下表面。
优选地，可以在第二垫143与绝缘层110的下表面之间进一步配置有籽晶层120。籽晶层120可配置于第二垫143与绝缘层110的下表面之间。
第二垫143的上表面可与连接部141的下表面接触。因此，第二垫143的上表面可具有与连接部141的下表面对应的形状。具体地，第二垫143的上表面可以是具有与连接部141的下表面对应的曲率的曲面。例如，第二垫143可具有与形成于连接部141的下表面的凹部对应的的突出部。
因此，第二垫143的上表面的至少一部分可高于籽晶层120的下表面。例如，第二垫143的上表面的一部分可高于绝缘层110的下表面。例如，第二垫143的上表面的一部分可高于连接部141的下表面。例如，第二垫143的下表面的一部分可高于连接部141的下表面的边缘。具体地，第二垫143的上表面的中心部可高于连接部141的下表面的边缘部。
因此，连接部141的下表面的一部分可低于第二垫143的上表面的一部分。另外，连接部141的下表面的另一部分可高于第二垫143的上表面的另一部分。
在上述实施例中，在形成导通部140的过程中，形成于绝缘层110内的导通孔不是被一次性地填充，而是在如上所述地形成填充导通孔的一部分的连接部141之后，在填充导通孔的其余的部分的同时，形成分别从绝缘层110的上表面和下表面突出的第一垫142和第二垫143。
根据本实施例，现有的大面积导通部会发生对于大直径导通孔的镀敷的限制，但是可通过改变镀敷方法来突破对于大面积导通部的大直径导通孔的镀敷的限制，因此，可稳定地实现大直径导通孔的镀敷。另外，根据本实施例，与现有方式相比，能够确保导通部的镀敷的均匀性，并且可确保在进一步层叠之后的激光质量的提高所带来的质量可靠性。
另外，以往在导通孔内稳定地实现镀敷的方法中，绝缘层的厚度与导通孔的尺寸之间存在极限比，但是根据本实施例，能够打破设计限制以在导通孔内实现高可靠性镀敷状态，因此，能够提高设计自由度。另外，根据实施例，随着导通部的尺寸增加，能够完全地屏蔽在电路集聚的区域产生的电路之间的干扰，并且能够提高需要散热功能的区域的散热特性。
另一方面，如图5所示。连接部141的上表面的一部分可高于绝缘层110的上表面。例如，连接部141的上表面的一部分可高于籽晶层120的上表面。
即，连接部141可包括：第一区域141a，配置于形成于绝缘层110内的导通孔内；第二区域141b，配置于第一区域141a上，并且配置于籽晶层120之间，以及第三区域141c，配置于第二区域141b上，并且具有高于籽晶层120的上表面和绝缘层110的上表面。此时，第三区域141c也可以称作连接部141的整体区域中向导通孔的外部突出的突出区域。
另外，虽未具体地示于图5中，但是连接部141的下表面的一部分可低于绝缘层110的下表面。例如，连接部141的下表面的一部分可低于籽晶层120的下表面。即，在连接部141的下表面也可进一步包括向绝缘层110的下表面和籽晶层120的下表面之下突出的突出区域。
以下，对图4所示的印刷电路板的制造方法进行详细说明。
图6至图13是按照工序顺序示出图4所示的印刷电路板的制造方法的图。
首先，参照图6中的(a)，准备作为印刷电路板的基础的绝缘层110。
另外，如图6中的(b)所示，可在绝缘层110的表面层叠金属层115。金属层115可通过将包括铜的金属非电解镀于绝缘层110的表面而形成。另外，不同于通过非电解镀将金属层115形成于绝缘层110，金属层115可使用铜箔基板(Copper Clad Laminate；CCL)。
以下，利用包括未形成金属层115的绝缘层110，对根据一个实施例的印刷电路板100的制造方法进行说明。然而，实施例不限于此，当在如图6中的(b)所示地形成有金属层115的状态下进行工序时，在绝缘层110的上表面和下表面与后述的籽晶层120之间可进一步配置金属层115。但可以，在导通孔的内壁不配置金属层115而仅配置籽晶层120。
接下来，参照图7，可在绝缘层110形成至少一个导通孔VH1。导通孔VH1可形成为贯通绝缘层110的上表面和下表面。此时，导通孔VH1的形成可分别在绝缘层110的上部区域和下部区域执行。因此，一个导通孔VH1可由在绝缘层110的上部区域形成的第一导通槽(未示出)和在绝缘层110的下部区域形成的第二导通槽(未示出)组合而成。因此，导通孔VH1可具有宽度相对于其中心越去往上侧和下侧越逐渐增加的形状。例如，导通孔VH1可包括沙漏状。
接下来，如图8所示，可进行在绝缘层110上形成籽晶层120的工艺。
籽晶层120可形成于绝缘层110的上表面和导通孔VH1的内壁。
籽晶层120可通过化学镀铜方法形成于绝缘层110的上表面和导通孔VH1的内壁。
接下来，如图9所示，可进行形成用于在导通孔VH1的内部形成连接部141的第一掩模M1的工序。
第一掩模M1可配置于位于绝缘层110的上表面的籽晶层120上。另外，第一掩模M1可配置于位于绝缘层110的下表面的籽晶层120之下。
另外，第一掩模M1可被配置成覆盖配置于绝缘层110的上表面和下表面的籽晶层120的表面，并且可包括暴露要形成连接部141的部位的第一开口区域OR1。
优选地，第一掩模M1可包括暴露导通孔VH1的第一开口区域OR1。此时，导通孔VH1与第一开口区域OR1在垂直方向内至少一部分对齐。
此时，第一掩模M1的第一开口区域OR1可仅暴露导通孔VH1的一部分区域，而不是整体区域。即，第一掩模M1可被配置成覆盖导通孔VH1的一部分。
即，第一开口区域OR1的宽度可小于导通孔VH1的宽度。
具体地，配置于绝缘层110的上部的第一掩模M1的第一开口区域OR1可小于导通孔VH1的上部宽度。因此，导通孔VH1的上部区域的一部分可通过第一开口区域OR1被暴露，其余的部分可被第一掩模M1覆盖。
另外，配置于绝缘层110的下部的第一掩模M1的第一开口区域OR1可小于导通孔VH1的下部宽度。因此，导通孔VH1的下部区域的一部分可通过第一开口区域OR1被暴露，其余的部分可被第一掩模M1覆盖。
即，第一掩模M1可包括：第一部分，配置于籽晶层120上；以及第二部分，从第一部分延伸，并且不与籽晶层120和绝缘层110接触。第一掩模M1的第二部分可被配置成浮置于导通孔之上。
此时，后续形成于导通孔VH1内的连接部141的凹部的深度由第二部分的宽度W2决定。当第二部分的宽度W2增加时，连接部141的突出区域的厚度会增加，当第二部分的宽度W2减小时，连接部141的凹部的深度会增加。另外，当突出区域的厚度增加时，第一垫142的厚度会相应地增加。另外，当凹部的深度增加时，会在第一垫142上相应地产生凹窝区域。因此，在实施例中，第二部分的宽度W2被设置为导通孔VH1的上部宽度或下部宽度的5％～20％。当第二部分的宽度W2小于导通孔VH1的上部宽度或下部宽度的5％时，会在第一垫142产生凹窝区域。另外，当第二部分的宽度W2大于导通孔VH1的上部宽度或下部宽度的20％时，连接部141的突出区域的厚度会增加，因此，第一垫142的厚度或第二垫143的厚度会增加，进一步地，印刷电路板100的整体厚度会增加。
换言之，第一开口区域OR1的宽度可以是导通孔VH1的上部宽度或下部宽度的80％～95％。
接下来，参照图10，基于籽晶层120进行电解镀，以在导通孔VH1内形成导通部140的连接部141。
连接部141可由选自铜(Cu)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)以及钯(Pd)中的任一种金属材料形成。
此时，连接部141可配置于形成于绝缘层110内的导通孔内。优选地，连接部141可通过填充形成于绝缘层110内的导通孔的一部分而形成。
即，连接部141可通过仅填充形成于绝缘层110内的导通孔的一部分而非整个导通孔，而形成。
因此，连接部141的表面可具有非平面的曲面。优选地，连接部141的上表面可包括向下凹陷的形状。另外，连接部141的下表面可包括向上凹陷的形状。因此，连接部141的上表面的长度可大于形成于绝缘层110的导通孔的上部宽度。即，连接部141的上表面可具有曲面，因此，连接部141的上表面的长度可大于导通孔的上部宽度。
连接部141的上表面的一部分可低于绝缘层110的上表面。例如，连接部141的上表面的中心区域可低于绝缘层110的上表面。即，连接部141可包括形成于其上表面的凹部。因此，连接部141的下表面的长度可大于形成于绝缘层110的导通孔的下部宽度。即，连接部141的下表面可具有曲面，因此，连接部141的下表面的长度可大于导通孔的下部宽度。
另外，连接部141的下表面的一部分可高于绝缘层110的下表面。例如，连接部141的下表面的中心区域可高于绝缘层110的下表面。即，连接部141可具有形成于其下表面的凹部。
因此，连接部141可具有分别形成于其上表面和下表面的凹部，并整体呈“X”形。
具体地，导通孔可包括：第一区域，位于绝缘层110的中间；第二区域，在第一区域上的绝缘层110的上侧；以及第三区域在第一区域之下的绝缘层110的下侧。另外，导通孔的第一区域的整体区域可被连接部141填充。相反地，导通孔的第二区域和第三区域的仅一部分区域可被连接部141填充。
另一方面，形成于连接部141的上表面的凹部可从绝缘层110的上表面以第一深度D1形成。另外，形成于连接部141的下表面的凹部可从绝缘层110的下表面以第二深度D2形成。
此时，第一深度D1可与第二深度D2相同。例如，第一深度D1可以是第二深度D2的0.95～1.05倍。
第一深度D1的厚度可以是绝缘层110的厚度的5％～40％。例如，第一深度D1的厚度可以是绝缘层110的厚度的10％～20％。当第一深度D1小于绝缘层110的厚度的5％时，后述的连接部141的突出区域的厚度会增加，因此，第一垫142的厚度会增加。另外，当第一深度D1大于绝缘层110的厚度的40％时，会在形成第一垫142的工艺中产生凹窝区域。
第二深度D2的厚度可以是绝缘层110的厚度的5％～40％。例如，第二深度D2的厚度可以是绝缘层110的厚度的10％～20％。当第二深度D2小于绝缘层110的厚度的5％时，后述的连接部141的突出区域的厚度会增加，因此，第二垫143的厚度会增加。另外，当第二深度D2大于绝缘层110的厚度的40％时，会在后续形成第二垫143的工艺中产生凹窝区域。
另一方面，连接部141可包括从绝缘层110的表面和籽晶层120的表面突出的突出区域。这是因为第一掩模M1的第二部分未被配置成如第一部分那样支承于籽晶层120之上的状态，而是被配置成浮置形态。
因此，连接部141的上表面的一部分可高于绝缘层110的上表面。例如，连接部141的上表面的一部分可高于籽晶层120的上表面。
另外，连接部141的下表面的一部分可低于绝缘层110的下表面。例如，连接部141的下表面的一部分可低于籽晶层120的下表面。即，在连接部141的下表面也可以进一步包括向绝缘层110的下表面和籽晶层120的下表面之下突出的突出区域。
接下来，参照图11，去除配置于籽晶层120上的第一掩模M1。之后，在籽晶层120上形成具有暴露要形成电路图案130、第一垫142以及第二垫143的区域的第二开口区域OR2的第二掩模M2。
第二掩模M2可配置于位于绝缘层110的上表面的籽晶层120之上，同样地，也可配置于位于绝缘层110的下表面的籽晶层120之下。
第二开口区域OR2可暴露籽晶层120的上表面中要形成电路图案130的区域。
另外，第二开口区域OR2可暴露籽晶层120的上表面中要形成第一垫142和第二垫143的区域。
另外，第二开口区域OR2可暴露连接部141的上部区域和下部区域。
接下来，参照图12，在通过第二掩模M2的第二开口区域OR2暴露的籽晶层120和连接部141上形成电路图案130、第一垫142以及第二垫143。
接下来，如图13所示，可去除第二掩模M2。之后，能够进行去除配置于绝缘层110上的籽晶层120中除了配置于与电路图案130、第一垫142以及第二垫143重叠的区域的部分以外的其余部分的工序。
根据本实施例，现有的大面积导通部会发生对于大直径导通孔的镀敷的限制，但是可通过改变镀敷方法来突破对于大面积导通部的大直径导通孔的镀敷的限制，因此，可稳定地实现大直径导通孔的镀敷。另外，根据本实施例，与现有方式相比，能够确保导通部的镀敷的均匀性，并且可确保在进一步层叠之后的激光质量的提高所带来的质量可靠性。
另外，以往在导通孔内稳定地实现镀敷的方法中，绝缘层的厚度与导通孔的尺寸之间存在极限比，但是根据本实施例，能够打破设计限制以在导通孔内实现高可靠性镀敷状态，因此，能够提高设计自由度。另外，根据实施例，随着导通部的尺寸增加，能够用此完全地屏蔽在电路集聚的区域产生的电路之间的干扰，并且能够提高需要散热功能的区域的散热特性。
图14是示出根据第二实施例的印刷电路板的图。
参照图14，印刷电路板100A包括第一绝缘层110、第二绝缘层170、第三绝缘层180、第一导通部140、第二导通部150、第三导通部160、电路图案130、籽晶层120、第一钝化层190以及第二钝化层195。
在图14中，对与图4中的构成要素相同的构成要素标注了相同的附图标记，因此，省略对其详细说明。
参照图14，印刷电路板100A具有多个层叠结构。在位于它们的中间的第一绝缘层110包括籽晶层120、电路图案130以及至少一个第一导通部140。另外，至少一个第一导通部140包括第一垫142、第二垫143以及连接部141。
其中，已参照图4和图5对第一绝缘层110、籽晶层120、电路图案130以及第一导通部140进行了说明，因此对其进行省略。
第二绝缘层170配置于第一绝缘层110上。另外，第三绝缘层180配置于第一绝缘层110之下。
第二绝缘层170可被配置成覆盖配置于第一绝缘层110的上表面上的电路图案130和第一导通部140的第一垫142。
第三绝缘层180可被配置成覆盖配置于第一绝缘层110的下表面上的电路图案130和第一导通部140的第二垫143。
另一方面，虽未在图14中标注附图标记，但是可以在第二绝缘层170的上表面和第三绝缘层180的下表面分别配置电路图案。
在第二绝缘层170内可以以贯通第二绝缘层170的方式配置有第二导通部150。第二导通部150的下表面可与配置于第一绝缘层110的上表面的电路图案130或第一垫142连接。
第二导通部150可具有与第一导通部140对应的形状。但，第一导通部140是镀通孔(Plated Through Hole，PTH)导通部。相反地，第二导通部150是盲孔(Blind Via Hole，BVH)导通部。因此，不同于第一导通部140，第二导通部150可仅包括一个垫。
具体地，第二导通部150可包括第二籽晶层151、第二连接部152以及第三垫153。第二连接部152的下表面可与第一导通部140的第一垫142连接。另外，第二连接部152的上表面可与第三垫153连接。
第二连接部152可通过仅填充形成于第二绝缘层170内的导通孔的一部分而非整个导通孔，而形成。因此，第二连接部152的上表面可呈向下凹陷的形状。因此，第二连接部152的上表面的长度可大于形成于第二绝缘层170内的导通孔的上部宽度。即，第二连接部152的上表面可具有曲面，因此，第二连接部152的上表面的长度可大于形成于第二绝缘层170内的导通孔的上部宽度。
第二连接部152的上表面的一部分可低于第二绝缘层170的上表面。例如，第二连接部152的上表面的中心区域可低于第二绝缘层170的上表面。即，第二连接部152可包括形成于其上表面的凹部。
即，第二连接部152可具有形成于其上表面的凹部，因此，可呈“V”形。
具体地，形成于第二绝缘层170内的导通孔可包括：第一区域，位于第二绝缘层170的下侧；以及第二区域，位于第一区域上的第二绝缘层170的上侧。另外，形成于第二绝缘层170的导通孔的第一区域的整体区域可被第二连接部152填充。相反地，形成于第二绝缘层170的导通孔的第二区域的仅一部分区域可被第二连接部152填充。
另一方面，形成于第二连接部152的上表面的凹部可从第二绝缘层170的上表面以预定深度形成。
第二连接部152的凹部的深度可以是第二绝缘层170的厚度的5％～40％。例如，第二连接部152的凹部的深度可以是第二绝缘层170的厚度的10％～20％。当第二连接部152的凹部的深度小于第二绝缘层170的厚度的5％时，第二连接部152的突出区域的厚度会增加，因此，第三垫153的厚度可增加。另外，当第二连接部152的凹部的深度大于第二绝缘层170的厚度的40％时，会在第三垫153产生凹窝区域。
另一方面，第三垫153可配置于第二绝缘层170的上表面。优选地，在第三垫153与第二绝缘层170的上表面之间可进一步配置有第二籽晶层151。第二籽晶层151可配置于第三垫153与第二绝缘层170的上表面之间。第二籽晶层151可配置于导通孔的内壁。
第三垫153的下表面可与第二连接部152的上表面接触。因此，第三垫153的下表面可具有与第二连接部152的上表面对应的形状。具体地，第三垫153的下表面可以是具有与第二连接部152的上表面对应的曲率的曲面。例如，第三垫153可具有与形成于第二连接部152的上表面的凹部对应的突出部。
因此，第三垫153的下表面的至少一部分可低于第二籽晶层151的上表面。例如，第三垫153的下表面的一部分可低于第二绝缘层170的上表面。例如，第三垫153的下表面的一部分可低于第二连接部152的上表面。例如，第三垫153的下表面的一部分可低于第二连接部152的上表面的边缘。具体地，第三垫153的下表面的中心部可低于第二连接部152的上表面的边缘部。
因此，第二连接部152的上表面的一部分可高于第三垫153的下表面的一部分。另外，第二连接部152的上表面的另一部分可低于第三垫153的下表面的另一部分。
第三导通部160可具有与第二导通部150对应的形状。即，第一导通部140是镀通孔(Plated ThroughHole，PTH)导通部。相反地，第二导通部150和第三导通部160是盲孔(Blind Via Hole，BVH)导通部。因此，第三导通部160可与第二导通部150对应地仅包括一个垫。
具体地，第三导通部160可包括第三籽晶层161、第三连接部162以及第四垫163。第三连接部162的上表面可与第一导通部140的第二垫143连接。
第三连接部162可通过仅填充形成于第三绝缘层180内的导通孔的一部分而非整个导通孔，而形成。因此，第三连接部162的下表面可具有向上凹陷的形状。因此，第三连接部162的下表面的长度可大于形成于第三绝缘层180的导通孔的上部宽度。即，第三连接部162的下表面可具有曲面，因此，第三连接部162的下表面的长度可大于形成于第三绝缘层180的导通孔的下部宽度。
第三连接部162的下表面的一部分可高于第三绝缘层180的下表面。例如，第三连接部162的下表面的中心区域可高于第三绝缘层180的下表面。即，第三连接部162可具有形成于其下表面的凹部。
即，第三连接部162可具有形成于其下表面的凹部，因此，可呈倒“V”形。
具体地，形成于第三绝缘层180内的导通孔可包括：第一区域，位于第三绝缘层180的上侧；以及第二区域，位于第一区域之下的第三绝缘层180的下侧。另外，形成于第三绝缘层180的导通孔的第一区域的整体区域可被第三连接部162填充。相反地，形成于第三绝缘层180的导通孔的第二区域的仅一部分区域可被第三连接部162填充。
另一方面，形成于第三连接部162的下表面的凹部可从第三绝缘层180的下表面以预定深度形成。
第三连接部162的凹部的深度可以是第三绝缘层180的厚度的5％～40％。例如，第三连接部162的凹部的深度可以是第三绝缘层180的厚度的10％～20％。当第三连接部162的凹部的深度小于第三绝缘层180的厚度的5％时，第三连接部162的突出区域的厚度会增加，因此，第四垫163的厚度会增加。另外，当第三连接部162的凹部的深度大于第三绝缘层180的厚度的40％时，会在第四垫163产生凹窝区域。
另一方面，第四垫163可配置于第三绝缘层180的下表面。优选地，可以在第四垫163与第三绝缘层180的下表面之间进一步配置有第三籽晶层161。第三籽晶层161可配置于第四垫163与第三绝缘层180的下表面之间。另外，第三籽晶层161可配置于形成于第三绝缘层180的导通孔的内壁。
第四垫163的上表面可与第三连接部162的下表面接触。因此，第四垫163的上表面可具有与第三连接部162的下表面对应的形状。具体地，第四垫163的上表面可以是具有与第三连接部162的下表面对应的曲率的曲面。例如，第四垫163可具有与形成于第三连接部162的下表面的凹部对应的突出部。
因此，第四垫163的上表面的至少一部分可高于第三籽晶层161的下表面。例如，第四垫163的上表面的一部分可高于第三绝缘层180的下表面。例如，第四垫163的上表面的一部分可高于第三连接部162的下表面。例如，第四垫163的上表面的一部分可高于第三连接部162的下表面的边缘。具体地，第四垫163的上表面的中心部可高于第三连接部162的下表面的边缘部。
因此，第三连接部162的下表面的一部分可低于第四垫163的上表面的一部分。另外，第三连接部162的下表面的另一部分可高于第四垫163的上表面的另一部分。
另一方面，第二连接部152的上表面的一部分可高于第二绝缘层170的上表面。例如，第二连接部152的上表面的一部分可高于第二籽晶层151的上表面。
优选地，第二连接部152的上表面的一部分可高于第三垫153的下表面。即，第二连接部152可包括从第二绝缘层170和第二籽晶层151向上突出的突出区域。
另外，同样地，第三连接部162的下表面的一部分可低于第三绝缘层180的下表面。例如，第三连接部162的下表面的一部分可低于第三籽晶层161的下表面。
优选地，第三连接部162的下表面的一部分可低于第四垫163的上表面。即，第三连接部162可包括从第三绝缘层180和第三籽晶层161向下突出的突出区域。
根据本实施例，现有的大面积导通部会发生对于大直径导通孔的镀敷的限制，但是可通过改变镀敷方法来突破对于大面积导通部的大直径导通孔的镀敷的限制，因此，可稳定地实现大直径导通孔的镀敷。另外，根据本实施例，与现有方式相比，能够确保导通部的镀敷的均匀性，并且可确保在进一步层叠之后的激光质量的提高所带来的质量可靠性。
另外，以往在导通孔内稳定地实现镀敷的方法中，绝缘层的厚度与导通孔的尺寸之间存在极限比，但是根据本实施例，能够打破设计限制以在导通孔内实现高可靠性镀敷状态，因此，能够提高设计自由度。另外，根据实施例，随着导通部的尺寸增加，能够用词完全地屏蔽在电路集聚的区域产生的电路之间的干扰，并且能够提高需要散热功能的区域的散热特性。

Claims (10)

1.一种印刷电路板，包括：
绝缘层，包括导通孔；以及
导通部，配置于所述绝缘层的所述导通孔内，
其中，所述导通部包括：
连接部，配置于所述绝缘层的所述导通孔内；
第一垫，配置于所述绝缘层的上表面和所述连接部的上表面上；以及
第二垫，配置于所述绝缘层的下表面和所述连接部的下表面之下，
其中，所述连接部的上表面包括沿向下方向凹陷的形状，
所述连接部的下表面包括沿向上方向凹陷的形状，
所述第一垫的下表面包括与所述连接部的上表面对应的突出的形状，
所述第二垫的上表面包括与所述连接部的下表面对应的突出的形状。
2.根据权利要求1所述的印刷电路板，包括：
籽晶层，配置于所述导通孔的内壁与所述连接部之间、所述绝缘层与所述第一垫之间以及所述绝缘层与所述第二垫之间。
3.根据权利要求1所述的印刷电路板，其中，
所述连接部的上表面的第一部分的位置低于所述绝缘层的上表面，
所述连接部的下表面的第一部分的位置高于所述绝缘层的下表面。
4.根据权利要求3所述的印刷电路板，其中，
所述连接部的上表面的第二部分的位置高于所述绝缘层的上表面，
所述连接部的下表面的第二部分的位置低于所述绝缘层的下表面。
5.根据权利要求4所述的印刷电路板，其中，
所述连接部的上表面的第二部分的位置高于所述第一垫的下表面，
所述连接部的下表面的第二部分的位置低于所述第二垫的上表面。
6.根据权利要求1所述的印刷电路板，其中，
从所述绝缘层的上表面到所述连接部的上表面的第一部分的距离的范围为所述绝缘层的厚度的5％～40％，
从所述绝缘层的下表面到所述连接部的下表面的第一部分的距离的范围为所述绝缘层的厚度的5％～40％。
7.根据权利要求1所述的印刷电路板，其中，
所述连接部包括X形。
8.根据权利要求2所述的印刷电路板，其中，
所述连接部的上表面的第二部分位于配置于所述绝缘层的上表面的籽晶层的上表面与所述第一垫的下表面之间，
所述连接部的下表面的第二部分位于配置于所述绝缘层的下表面的籽晶层的下表面与所述第二垫的上表面之间。
9.根据权利要求1所述的印刷电路板，其中，
所述第一垫和所述第二垫分别包括：
第一区域，配置于所述绝缘层的上表面上或下表面上，
第二区域，配置于所述导通孔内，并且包括与所述连接部的上表面或下表面对应的突出部。
10.一种印刷电路板，包括：
第一绝缘层，包括第一导通孔；
第二绝缘层，包括第二导通孔，并且配置于所述第一绝缘层上；
第一导通部，配置于所述第一绝缘层的所述第一导通孔内；以及
第二导通部，配置于所述第二绝缘层的所述第二导通孔内，
其中，所述第二导通部包括：
第一连接部，具有与所述第一导通部的上表面接触的下表面和沿向下方向凹陷的上表面；
第一垫，配置于所述第二绝缘层上，并且具有以与所述第一连接部的上表面对应的方式沿向下方向突出的下表面。
CN202080089995.7A 2019-11-27 2020-11-26 印刷电路板 Pending CN114902816A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020190153968A KR20210065347A (ko) 2019-11-27 2019-11-27 인쇄회로기판 및 이의 제조 방법
KR10-2019-0153968 2019-11-27
PCT/KR2020/017003 WO2021107654A2 (ko) 2019-11-27 2020-11-26 인쇄회로기판

Publications (1)

Publication Number Publication Date
CN114902816A true CN114902816A (zh) 2022-08-12

Family

ID=76129569

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080089995.7A Pending CN114902816A (zh) 2019-11-27 2020-11-26 印刷电路板

Country Status (6)

Country Link
US (1) US20220418107A1 (zh)
JP (1) JP2023504416A (zh)
KR (1) KR20210065347A (zh)
CN (1) CN114902816A (zh)
TW (1) TW202135611A (zh)
WO (1) WO2021107654A2 (zh)

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0916237B1 (de) * 1996-07-31 2001-01-17 Dyconex Patente Verfahren zur herstellung von verbindungsleitern
EP0948247B1 (en) * 1998-04-01 2005-08-31 Mitsui Mining & Smelting Co., Ltd. Method For Making A Multi-Layer Printed Wiring Board
US6972382B2 (en) * 2003-07-24 2005-12-06 Motorola, Inc. Inverted microvia structure and method of manufacture
US7205483B2 (en) * 2004-03-19 2007-04-17 Matsushita Electric Industrial Co., Ltd. Flexible substrate having interlaminar junctions, and process for producing the same
KR100965341B1 (ko) * 2007-12-20 2010-06-22 삼성전기주식회사 인쇄회로기판의 제조방법
US8431833B2 (en) * 2008-12-29 2013-04-30 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
JP5360494B2 (ja) * 2009-12-24 2013-12-04 新光電気工業株式会社 多層配線基板、多層配線基板の製造方法、及びヴィアフィル方法
JP2012049423A (ja) * 2010-08-30 2012-03-08 Sumitomo Bakelite Co Ltd 回路基板、半導体装置、回路基板の製造方法および半導体装置の製造方法
KR101875943B1 (ko) * 2011-10-24 2018-07-06 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법
US8785790B2 (en) * 2011-11-10 2014-07-22 Invensas Corporation High strength through-substrate vias
JP6114527B2 (ja) * 2012-10-05 2017-04-12 新光電気工業株式会社 配線基板及びその製造方法
JP2014127623A (ja) * 2012-12-27 2014-07-07 Shinko Electric Ind Co Ltd 配線基板及び配線基板の製造方法
JP6870608B2 (ja) * 2015-02-23 2021-05-12 凸版印刷株式会社 印刷配線板及びその製造方法
JP2016213296A (ja) * 2015-05-07 2016-12-15 イビデン株式会社 プリント配線板
US10440835B1 (en) * 2019-01-31 2019-10-08 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Forming through holes through exposed dielectric material of component carrier
US10531577B1 (en) * 2019-01-31 2020-01-07 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Forming through holes through exposed dielectric material of component carrier
CN111511105A (zh) * 2019-01-31 2020-08-07 奥特斯奥地利科技与系统技术有限公司 具有用额外镀覆结构和桥结构填充的通孔的部件承载件
CN210928127U (zh) * 2019-10-23 2020-07-03 奥特斯(中国)有限公司 部件承载件

Also Published As

Publication number Publication date
TW202135611A (zh) 2021-09-16
WO2021107654A2 (ko) 2021-06-03
JP2023504416A (ja) 2023-02-03
WO2021107654A3 (ko) 2021-07-22
US20220418107A1 (en) 2022-12-29
KR20210065347A (ko) 2021-06-04

Similar Documents

Publication Publication Date Title
JP7188836B2 (ja) プリント回路基板
US20130029500A1 (en) Connector and fabrication method thereof
US20220418106A1 (en) Printed circuit board
US20220369458A1 (en) Printed circuit board
US20220346236A1 (en) Printed circuit board
US20230049806A1 (en) Circuit board
CN114902816A (zh) 印刷电路板
US20230217592A1 (en) Circuit board
KR20220080306A (ko) 회로기판의 제조 방법 및 이에 의해 제조된 회로기판
KR20220085274A (ko) 회로기판 및 이의 제조 방법
CN117063619A (zh) 电路板和包括该电路板的封装基板
KR20210070012A (ko) 인쇄회로기판 및 이의 제조 방법
US20230199944A1 (en) Circuit board
US20230337366A1 (en) Circuit board and manufacturing method thereof
US20230199959A1 (en) Circuit board
US20230189431A1 (en) Circuit board
US11778741B2 (en) Circuit board
KR20210146030A (ko) 패키지기판 및 이의 제조 방법
KR20210070024A (ko) 인쇄회로기판 및 이의 제조 방법
KR20210091498A (ko) 인쇄회로기판 및 이의 제조 방법
KR20220053878A (ko) 인쇄회로기판 및 이의 제조 방법
CN116941334A (zh) 电路板
KR20200087473A (ko) 회로기판 및 이를 포함하는 안테나 모듈

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination