CN116941334A

CN116941334A - 电路板

Info

Publication number: CN116941334A
Application number: CN202180094833.7A
Authority: CN
Inventors: 李熙晶; 李镇硕; 全容汉
Original assignee: LG Innotek Co Ltd
Current assignee: LG Innotek Co Ltd
Priority date: 2021-04-26
Filing date: 2021-04-26
Publication date: 2023-10-24
Also published as: WO2022231015A1

Abstract

根据实施例的电路板包括：绝缘层，其包括第一区域和第二区域；电路图案，其被设置在绝缘层的第一区域的上表面和第二区域的上表面上；以及阻焊剂，其包括在绝缘层的第一区域的上表面上设置的第一部分和在第二区域的上表面上设置的第二部分，其中该阻焊剂的第一部分的高度小于电路图案的高度，该阻焊剂的第二部分的高度大于电路图案的高度，第一区域和第二区域中的至少一个被划分成多个部分区域，并且该阻焊剂的第一部分和第二部分中的至少一个在多个部分区域中具有不同的高度。

Description

电路板

技术领域

实施例涉及一种电路板，并且更具体地，涉及其中能够使用阻焊剂来支撑电路板的最外层的电路图案的电路板以及用于制造该电路板的方法。

背景技术

随着电子组件的小型化、重量减少和集成化的加速，电路的线宽正在变得更小。特别是，随着半导体芯片的设计规则在纳米尺度上被集成，安装有半导体芯片的封装基板或电路板的电路线宽被减小到数微米或更小。

为了增加电路板的电路集成度，即，已经提出了各种方法以便于使电路线宽小型化。为了防止在镀铜之后形成图案的蚀刻步骤中电路线宽的损耗，已经提出了半加成工艺(SAP)方法和改进的半加成工艺(MSAP)。

从此以后，为了实现更精细的电路图案，在此技术领域中已经使用将铜箔掩埋并嵌入到绝缘层中的嵌入式迹线基板(以下称为“ETS”)方法。通过将铜箔电路嵌入到绝缘层中而不是在绝缘层的表面上形成它来制造ETS方法。因此，不会由于蚀刻而造成电路损耗，因此有利于细化电路节距(pitch)。

同时，最近，正在努力开发改进的第五代(5G)通信系统或前5G通信系统以便于满足对无线数据业务的需求。在这里，5G通信系统使用超高频(毫米波)带(亚(sub)6千兆字节(6GHz)、28千兆字节28GHz、38千兆字节38GHz或更高频率)来实现高数据速率。

并且，为了减轻无线电波在非常高的频带中的路径损耗并且增加无线电波的传播距离，在5G通信系统中正在开发诸如波束成形、大规模MIMO、阵列天线的聚合技术。考虑到这些频带能够由数百个波长的有源天线组成，天线系统变得相对大。

因为这些天线和AP模块被图案化或安装在电路板上，所以电路板的低损耗非常重要。这意味着组成有源天线系统的数个基板，即，天线基板、天线馈电基板、收发器基板和基带基板，必须被集成到一个紧凑单元中。

并且，如上所述的应用于5G通信系统的电路板朝着轻、薄以及紧凑的趋势制造，相应地，电路图案也变得越来越精细。

然而，包括精细电路图案的传统电路板具有其中最外电路图案在绝缘层上突出的结构，并且因此，存在最外电路图案容易塌陷的问题。

发明内容

技术问题

该实施例提供一种具有新颖结构的电路板及其制造方法。

此外，该实施例提供了一种电路板以及制造该电路板的方法，该电路板能够通过提供包括能够支撑设置在最外部分处的电路图案的阻焊剂的结构来改进可靠性。

此外，该实施例提供了一种电路板以及制造该电路板的方法，该电路板能够提供包括能够支撑设置在最外部分处的电路图案之中的设置在SR暴露区域中的电路图案的阻焊剂的结构。

该实施例中所要解决的技术问题不仅限于上述技术问题，并且本发明所属的本领域的普通技术人员通过以下描述将清楚地理解未提及的其他技术问题。

技术方案

根据实施例的电路板包括：绝缘层，其包括第一区域和第二区域；电路图案，其被设置在绝缘层的第一区域的上表面和第二区域的上表面上；以及阻焊剂，其包括设置在绝缘层的第一区域的上表面上的第一部分和设置在第二区域的上表面上的第二部分；其中该阻焊剂的第一部分的高度小于电路图案的高度，其中该阻焊剂的第二部分的高度大于电路图案的高度，其中第一区域和第二区域中的至少一个被划分成多个部分区域，并且其中该阻焊剂的第一部分和第二部分中的至少一个在多个部分区域中具有不同的高度。

此外，电路图案包括迹线(trace)、第一焊盘和第二焊盘中的至少两个，并且多个部分区域包括其中设置迹线的第一部分区域、其中设置第一焊盘的第二部分区域、以及其中设置第二焊盘的第三部分区域中的至少两个。

此外，阻焊剂的第一部分包括：设置在第一部分区域上的第一-第一部分；设置在第二部分区域上的第一-第二部分；以及设置在第三部分区域上的第一-第三部分；其中第一-第一部分至第一-第三部分具有不同的高度。

此外，第一-第一部分的高度小于第一-第二部分的高度，其中第一-第二部分的高度小于第一-第三部分的高度，并且其中第一-第一部分至第一-第三部分的高度分别小于电路图案的高度。

此外，阻焊剂的第二部分包括：设置在第一部分区域上的第二-第一部分；设置在第二部分区域上的第二-第二部分；以及设置在第三部分区域上的第二-第三部分；其中第二-第一部分至第二-第三部分具有不同的高度。

此外，第二-第一部分的高度小于第二-第二部分的高度，其中第二-第二部分的高度小于第二-第三部分的高度，并且其中第二-第一部分至第二-第三部分的高度分别大于电路图案的高度。

此外，阻焊剂的第一部分的上表面具有不同于阻焊剂的第二部分的上表面的中心线表面粗糙度(Ra)的中心线表面粗糙度(Ra)。

此外，阻焊剂的第一部分的上表面和第二部分的上表面之间的边界侧表面具有不同于第一部分的上表面和第二部分的上表面中的每个的中心线表面粗糙度(Ra)的中心线表面粗糙度(Ra)。

此外，第一部分的上表面的中心线表面粗糙度(Ra)大于第二部分的上表面的中心线表面粗糙度(Ra)，并且其中边界侧表面的中心线表面粗糙度(Ra)小于第一部分的上表面的中心线表面粗糙度(Ra)并且大于第二部分的上表面的中心线表面粗糙度(Ra)。

此外，阻焊剂的第一部分的高度满足电路图案的高度的70％至90％的范围。

此外，第一区域是阻焊剂开口区域，并且第二区域是阻焊剂设置区域。

此外，绝缘层包括多个绝缘层，其中该电路图案突出并且被设置在多个绝缘层之中的最上绝缘层的上表面上，并且其中底漆层(primer layer)被设置在最上绝缘层、电路图案以及阻焊剂之间。

另一方面，根据实施例的制造电路板的方法包括：制备内层基板；在内层基板上，形成具有设置在其上的底漆层的最上绝缘层；在最上绝缘层的底漆层上形成电路图案；在底漆层上形成覆盖电路图案的阻焊剂层；通过部分暴露和显影阻焊剂层，形成包括在第一区域中具有小于电路图案的高度的第一部分和在第二区域中具有大于电路图案的高度的第二部分的阻焊剂，并且其中该第一区域和第二区域中的至少一个被划分为多个部分区域，其中该阻焊剂的第一部分和第二部分中的至少一个在多个区域中具有不同的高度；其中该电路图案包括迹线、第一焊盘和第二焊盘中的至少两个，其中多个部分区域包括其中设置迹线的第一部分区域、其中设置第一焊盘的第二部分区域、以及其中设置第二焊盘的第三部分区域中的至少两个被包括。

此外，阻焊剂的第一部分包括：设置在第一部分区域上的第一-第一部分；设置在第二部分区域上的第一-第二部分；以及设置在第三部分区域上的第一-第三部分；其中第一-第一部分至第一-第三部分具有不同的高度；其中第一-第一部分的高度小于第一-第二部分的高度，其中第一-第二部分的高度小于第一-第三部分的高度，并且其中第一-第一部分至第一-第三部分的高度分别小于电路图案的高度。

此外，阻焊剂的第二部分包括：设置在第一部分区域上的第二-第一部分；设置在第二部分区域上的第二-第二部分；以及设置在第三部分区域上的第二-第三部分；其中第二-第一部分至第二-第三部分具有不同的高度，其中第二-第一部分的高度小于第二-第二部分的高度，其中第二-第二部分的高度小于第二-第三部分的高度，并且其中第二-第一部分至第二-第三部分的高度分别大于电路图案的高度。

此外，阻焊剂的第一部分的上表面、第二部分的上表面、以及阻焊剂的第一部分的上表面和第二部分的上表面之间的边界侧表面具有不同的中心线表面粗糙度(Ra)。

有益效果

此实施例中的电路板是具有8层或更多层的多层结构的电路板，并且包括设置在多层的最上外绝缘层上并且从外绝缘层的表面突出的外层电路图案。在这种情况下，外层电路图案包括：在外绝缘层的上部区域之中设置阻焊剂(SR)的第二区域中设置的第二-第一电路图案；以及在第一区域中设置的第二-第二电路图案，该第一区域是未设置阻焊剂的开口区域。在这种情况下，第二-第一电路图案可以通过由阻焊剂围绕而被支撑，但是因为第二-第二电路图案不具有能够支撑第二-第一电路图案的支撑层，所以可能由于各种因素而容易塌陷。

因此，能够支撑该实施例中的第二-第二电路图案的支撑层被形成在外绝缘层上。在这种情况下，该实施例中的支撑层可以利用阻焊剂被实施。优选地，该实施例的阻焊剂被设置在多个第二-第二电路图案之间，同时覆盖第二-第一电路图案并且暴露第二-第二电路图案。

因此，该实施例能够通过使外层电路图案小型化来解决诸如突出的外层电路图案的塌陷或磨损的问题，并且从而能够改进产品的可靠性。特别地，该实施例能够解决第一区域中的外层电路图案的塌陷或摩擦的问题，从而改进产品可靠性。

此外，当去除该实施例的阻焊剂时，使用曝光和显影方法，而不是喷砂或等离子体方法，来去除它们。在这种情况下，当使用喷砂或等离子体方法去除阻焊剂时，外层电路图案可能变形，并且在一些情况下，外层电路图案的横截面可能具有三角形形状。并且，当外层电路图案的横截面具有三角形时，粘合构件可能不被稳定地设置在外层电路图案上，并且从而可能出现可靠性问题。相反，该实施例中的阻焊剂可以在不使外层电路图案变形的情况下被去除，并且因此可靠性可以被改进。

此外，该实施例的电路板能够被应用于5G通信系统，并且因此，能够通过最小化高频率下的传输损耗来进一步改进可靠性。具体来说，该实施例中的电路板能够在高频率下使用并且能够减少传播损耗。

附图说明

图1是示出根据比较示例的电路板的视图。

图2是示出比较示例中的通过ETS方法制造的电路板的视图。

图3是示出根据实施例的电路板的视图。

图4是图3的区域B的放大视图。

图5是示出根据实施例的包括保护层的电路板的视图。

图6a是示出根据实施例的阻焊剂在第一部分区域中的高度的视图。

图6b是示出根据实施例的阻焊剂在第二部分区域中的高度的视图。

图6c是示出根据实施例的阻焊剂在第三部分区域中的高度的视图。

图7是示出根据实施例的阻焊剂的表面粗糙度的视图。

图8a是示出根据比较示例的外层电路图案的视图。

图8b是示出根据实施例的第二外层电路图案的视图。

图9至图15是示出按照工艺的顺序的图2所示的电路板的制造方法的视图。

具体实施方式

在下文中，将参考附图详细描述在本说明书中公开的实施例，但是相同或相似的元件用相同的附图标记表示，而与附图标记无关，并且将省略对其的重复描述。以下描述中使用的组件的后缀“模块”和“部分”仅考虑到撰写说明书的容易程度而给出或互换使用，并且它们本身不具有相互区分的含义或作用。此外，在描述本说明书中公开的实施例时，如果确定相关已知技术的详细描述可能使本说明书中公开的实施例的主题模糊不清，则将省略其详细描述。此外，附图只是为了使更容易理解本说明书所公开的实施例，并且本说明书中所公开的技术思想不受附图的限制，并且这应被理解为包括本发明的精神和范围内包括的所有变化、等效物或替代物。

包括诸如第一和第二的序数的术语可以被用于描述各种元素，但是这些元素不受这些术语的限制。上述术语仅被用于将一个组件与另一组件区分开来。

当组件被称为与另一组件“接触”或“连接”时，它可以直接连接或连接到另一组件，但其他组件可以存在于中间。另一方面，当组件被称为“直接接触”或“直接连接”到另一组件时，应该理解为中间没有其他组件。

除非上下文另有清楚地指示，否则单数表达包括复数表达。

在本申请中，除了一个或多个其他特征之外，诸如“包括”或“具有”的术语旨在指定说明书中描述的特征、数量、步骤、动作、组件、部件或其组合的存在。要理解的是，元素或数量、步骤、动作、组件、部件或其组合的存在或添加不事先排除被排除的可能性。

在下文中，将参考附图详细描述本发明的示例性实施例。

在描述本实施例之前，将描述与本实施例相比的比较示例。

图1是示出根据比较示例的电路板的视图。

参考图1，如在(a)中那样，根据比较示例的电路板包括通过一般SAP方法制造的电路图案。

具体地，电路板包括绝缘层10、电路图案20和保护层30。

电路图案20分别被设置在绝缘层10的上表面和下表面上。

在这种情况下，设置在绝缘层10的表面上的电路图案20中的至少一个包括精细电路图案。

参考图1，设置在绝缘层10的上表面上的电路图案20包括精细电路图案。精细电路图案包括作为信号传输布线线路的迹线21、以及用于芯片安装等的焊盘22。

在这种情况下，该实施例使用阻焊剂形成支撑层以便于保护精细电路图案，并且相应地，在比较示例中，将描述在形成精细电路图案的区域中的结构。

此外，用于保护电路图案20的保护层30被设置在绝缘层10的表面上。

在这种情况下，绝缘层10的上部区域包括在其中设置有保护层30的第一区域和作为在其中未设置有保护层30的开口区域的第二区域。

因此，设置在绝缘层10的上表面上的电路图案20的一部分由保护层30覆盖，并且剩余部分被暴露到外部而没有由保护层30覆盖。

在这种情况下，对应于如上所述的精细电路图案的迹线21和焊盘22被设置在第二区域，该第二区域是保护层30的开口区域。

例如，迹线21和焊盘22中的至少一个具有15μm/15μm或更小的宽度/间距。

在这种情况下，当在保护层30的开口区域中形成的电路图案是具有超过15μm的宽度的图案而不是精细电路图案时，它可以坚强抵外部冲击。

然而，如图1的(b)所示，作为最外层的精细电路图案的迹线21和焊盘22的宽度和间距随着电路图案被逐渐地细化而变小，当从绝缘层10的上表面突出的精细电路图案被设置在作为保护层的开口区域的第二区域中时，由于外部冲击而导致精细电路图案容易塌陷(collapse)。

也就是说，如图1(b)中的B那样，与最外层的微细电路图案相对应的迹线21具有极其精细的图案形状，并且其能够容易塌陷或由小的外部冲击清除(swept away)。

另一方面，最近，使用ETS方法形成设置在保护层的开口区域中同时具有掩埋在绝缘层中的结构的精细电路图案。

图2是示出通过比较示例中的ETS方法制造的电路板的视图。

参考图2，具体地，电路板包括绝缘层10A、电路图案20A和保护层30A。

电路图案20A分别被设置在绝缘层10A的上表面和下表面上。

在这种情况下，设置在绝缘层10A的表面上的电路图案20A中的至少一个包括精细电路图案。

这里，当通过ETS方法形成电路图案时，形成的第一电路图案具有掩埋在绝缘层10A中的结构。因此，当最初形成的电路图案被形成为精细电路图案时，即使在比较示例中，精细电路图案可以具有其中将精细电路图案掩埋在绝缘层10A的结构。

也就是说，通过ETS方法制造的电路板包括具有掩埋在绝缘层10A的表面中的结构的精细电路图案。也就是说，精细电路图案包括迹线21A，其是信号传输布线线路；以及用于安装芯片等的焊盘22A。

并且，当通过如上所述的ETS方法制造电路板时，因为精细电路图案具有掩埋在绝缘层中的结构，所以能够保护精细电路图案免受外部冲击。

在这种情况下，如在图2中那样，当通过ETS方法制造具有两层结构(基于电路图案的层数)的基板时，不存在大的问题。然而，当使用ETS方法制造具有8层或更多层，特别是10层或更多层的电路板时，制造它的生产周期至少为2个月或更长，并且相应地，存在生产率降低的问题。

此外，必须首先在多层电路板的制造工艺中形成精细电路图案，以便于通过ETS方法制造掩埋的结构的精细电路图案。并且，为了应用于最近的高集成度/高规格的AP模块等，需要8至10层的电路板。在这种情况下，当在ETS工艺期间首先形成精细电路图案的状态下执行随后的多层层压工艺时，由于热应力等而对精细电路图案施加损坏，并且相应地，存在的问题在于难以正常地实施精细电路图案。

此外，当通过ETS方法制造电路板时，单独需要ETS芯层(core layer)。在这种情况下，当通过ETS方法制造电路板时，需要用于最终去除ETS芯层的附加工艺。

此外，当通过ETS方法制造电路板时，由于层层压超过特定次数的累积公差而导致产量减少，并且相应地，存在产品成本增加的问题。此外，还存在图案损坏由于对ETS芯层的两侧执行的层压工艺所引起的应力而增加的问题。

此外，最近，对能够反映5G技术发展的电路板的兴趣正在增加。在这种情况下，为了应用5G技术，电路板必须具有高的多层结构，并且相应地，电路图案必须被小型化。但是，虽然在比较示例中能够形成精细图案，但是存在不能稳定地保护的问题。

因此，该实施例提供了一种具有能够解决最外精细图案的可靠性问题的新结构的电路板以及用于控制该电路板的方法。

图3是示出根据实施例的电路板的视图，并且图4是图3的区域B的放大视图。

在描述图3和图4之前，根据实施例的电路板可以具有多层结构。优选地，基于电路图案的层数，根据实施例的电路板可以具有10层或更多层的结构。然而，这仅仅是示例，并且不限于此。也就是说，根据实施例的电路板可以具有小于10层的层数，或者可替选地，可以具有大于10层的层数。

然而，该实施例中的电路板是用于解决比较示例的ETS方法的问题。在这种情况下，比较示例中的ETS方法在制造具有8层或更多层的电路板方面存在许多问题，并且相应地，将实施例描述为具有10层结构以进行比较。

参考图3和图4，电路板100包括绝缘层110。

优选地，电路板100可以包括第一至第九绝缘层111、112、113、114、115、116、117、118和119来实施10层结构。

此时，第一绝缘层111、第二绝缘层112、第三绝缘层113、第四绝缘层114、第五绝缘层115以及第六绝缘层116和第七绝缘层117可以是以绝缘层的层压结构设置在内部处的内绝缘层，第八绝缘层118可以是设置在内绝缘层的上部上的最上绝缘层(第一最外绝缘层)，并且第九绝缘层119可以是设置在内绝缘层的下部下方的最下绝缘层(第二最外绝缘层)。

第一绝缘层111可以是设置在绝缘层110的层压结构的中心处的核心绝缘层。第二绝缘层112、第四绝缘层114、第六绝缘层116和第八绝缘层118可以是顺序地设置在第一绝缘层111上的上绝缘层。此外，第三绝缘层113、第五绝缘层115、第七绝缘层117和第九绝缘层119可以是顺序地设置在第一绝缘层111下面的下绝缘层。

绝缘层110是在其上形成能够改变布线的电路的基板，并且可以包括印刷电路板和由能够在其表面上形成电路图案的绝缘材料制成的绝缘基板的全部。

例如，绝缘层110中的至少一个可以是刚性的或者可以是柔性的。例如，绝缘层110中的至少一个可以包括玻璃或塑料。详细地，绝缘层110中的至少一个可以包括诸如钠钙玻璃或者铝硅酸盐玻璃的化学强化/半钢化玻璃、或者诸如聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)、丙二醇(PPG)以及聚碳酸酯(PC)的强化或柔性塑料、或者蓝宝石。

此外，绝缘层110中的至少一个可以包括光学各向同性膜。例如，第一绝缘层111、第二绝缘层112中的至少一个、绝缘层110中的至少一个可以包括COC(环状烯烃共聚物)、COP(环状烯烃聚合物)、光学各向同性聚碳酸酯(聚碳酸酯PC)或光学各向同性聚甲基丙烯酸甲酯(PMMA)。

此外，绝缘层110中的至少一个可以被弄弯同时具有部分弯曲的表面。也就是说，绝缘层110中的至少一个可以被弄弯，同时具有部分平坦的表面和部分弯曲的表面。详细地，绝缘层110中的至少一个可以具有弯曲末端，同时具有弯曲表面，或者可以具有包括随机曲率的表面并且可以被弄弯或弯曲。

此外，绝缘层110中的至少一个可以是具有柔性特性的柔性基板。此外，绝缘层110中的至少一个可以是弯曲或弄弯的基板。在这种情况下，绝缘层110中的至少一个可以表示基于作为布线图的电路设计连接电路组件的电气布线，并且可以在绝缘材料上再现电导体。另外，绝缘层110中的至少一个可以形成用于安装电气组件和连接它们的电路的布线，以及可以机械地固定组件而非组件的电连接功能。

电路图案可以被设置在绝缘层110的表面上。

也就是说，电路图案可以被设置在组成绝缘层110的第一至第九绝缘层111、112、113、114、115、116、117、118和119的相应表面上。

这里，电路图案可以包括内层电路图案120以及外层电路图案130和140。内层电路图案120可以是以电路板的层压结构设置在绝缘层110内部的电路图案，并且外层电路图案130和140可以是以电路板的层压结构设置在绝缘层110的最外侧的电路图案。

内层电路图案120可以包括第一电路图案121、第二电路图案122、第三电路图案123、第四电路图案124、第五电路图案125以及第六电路图案126和第七电路图案127。

第一电路图案121可以被设置在第一绝缘层111的上表面上，并且因此可以由第二绝缘层112覆盖。第二电路图案122可以被设置在第一绝缘层111的下表面上，并且因此可以由第三绝缘层113覆盖。第三电路图案123可以被设置在第二绝缘层112的上表面上，并且因此可以由第四绝缘层114覆盖。第四电路图案124可以被设置在第三绝缘层113的下表面上，并且因此可以由第五绝缘层115覆盖。第五电路图案125可以被设置在第四绝缘层114的上表面上，并且因此可以由第六绝缘层116覆盖。第六电路图案126可以被设置在第五绝缘层115的下表面上，并且因此可以由第七绝缘层117覆盖。第七电路图案127可以被设置在第六绝缘层116的上表面上，并且因此可以由第八绝缘层118覆盖。第八电路图案128可以被设置在第七绝缘层117的下表面上，并且因此可以由第九绝缘层覆盖。

外层电路图案可以被设置在最外绝缘层的表面上，该最外绝缘层被设置在绝缘层110的最外部分处。优选地，外层电路图案可以包括在绝缘层110的最下部分处设置的第九绝缘层119的下表面上设置的第一外层电路图案130。

此外，外层电路图案可以包括在绝缘层110的最上部分处设置的第八绝缘层118的上表面上设置的第二外层电路图案140。

在这种情况下，第一外层电路图案130和第二外层电路图案140中的至少一个可以被形成为从绝缘层的表面突出。优选地，第一外层电路图案130可以被形成为在第九绝缘层119的下表面下方突出。此外，第二外层电路图案140可以被形成为在第八绝缘层118的上表面上方突出。

也就是说，第一外层电路图案130的上表面可以被定位在与第九绝缘层119的下表面相同的平面上。此外，第二外层电路图案140可以具有被定位与在第八绝缘层180的上表面上设置的底漆层150的上表面相同平面上的下表面。

换句话说，底漆层150可以被设置在第二外层电路图案140和第八绝缘层180的上表面上。

也就是说，第二外层电路图案140可以包括精细电路图案。优选地，第二外层电路图案140可以是具有10μm或更小的线宽和10μm或更小的图案之间的间距的精细电路图案。因此，当第二外层电路图案140被直接地设置在第八绝缘层118上时，第八绝缘层118与第二外层电路图案140之间的接触面积小，并且从而可能发生第二外层电路图案150与第八绝缘层118分离的情形。

因此，该实施例中的底漆层150被设置在第二外层电路图案140与第八绝缘层118之间。底漆层150可以改进第二外层电路图案140和第八绝缘层118之间的粘附。底漆层150可以被设置成完全覆盖第八绝缘层118的上表面。此外，第二外层电路图案140可以被部分地设置在底漆层150上。因此，该实施例中的底漆层150的上表面可以包括与第二外层电路图案140接触的第一部分和与稍后将描述的阻焊剂160的下表面接触的第二部分。也就是说，当通过SAP工艺形成第二外层电路图案140时，底漆层150可以用于加强第八绝缘层118和第二外层电路图案140之间的结合力。这种底漆层150可以包括聚氨酯基树脂、丙烯酸树脂或硅酮基树脂，但不限于此。

同时，在图3中，图示了在第九绝缘层119和第一外层电路图案130之间没有设置底漆层，但是也可以在第九绝缘层119之间设置底漆层。然而，第一外层电路图案130可以不是精细电路图案，并且相应地，可以选择性地省略第九绝缘层119和第一外层电路图案130之间的底漆层。

因此，当精细电路图案被设置在内层上时，可以省略底漆层，因为其由绝缘层110中的至少一个覆盖。另一方面，当该实施例中的精细电路图案被设置在最外层上时，没有绝缘层覆盖精细电路图案，并且可以设置底漆层150以改进精细电路图案和绝缘层之间的结合强度。

在下文中，将描述第二外层电路图案140被形成为精细电路图案。然而，该实施例不限于此，并且第一外层电路图案130也可以被形成为精细电路图案。因此，将会显而易见的是，以下将描述的用于改进可靠性(诸如加强第二外层电路图案140的结合强度并且防止塌陷)的结构也能够被应用于第一外层电路图案130。

同时，内层电路图案120、第一外层电路图案130和第二外层电路图案140是发送电信号的导线，并且可以由具有高导电性的金属材料形成。为此，内层电路图案120、第一外层电路图案130和第二外层电路图案140可以由从金(Au)、银(Ag)、铂(Pt)、钛(Ti)、锡(Sn)、铜(Cu)和锌(Zn)中选择的至少一个金属材料形成。此外，电路图案120可以由包括从具有优异的结合力的金(Au)、银(Ag)、铂(Pt)、钛(Ti)、锡(Sn)、铜(Cu)和锌(Zn)中选择的至少一个金属材料的膏或焊膏形成。优选地，内层电路图案120、第一外层电路图案130和第二外层电路图案140可以由具有高导电性和相对便宜价格的铜(Cu)形成。

内层电路图案120、第一外层电路图案130和第二外层电路图案140可以通过加成工艺、减成工艺、改进的半加成工艺(MSAP)和半加成工艺(SAP)工艺形成，它们是典型的电路板制造工艺，并且在此将省略其详细描述。

优选地，第一外层电路图案130和第二外层电路图案140是设置在电路板的最外侧上的最外电路图案，并且因此它们可以通过SAP(半加成工艺)方法形成。

同时，通孔V可以被设置在绝缘层110中。通孔V被设置在每个绝缘层中，并且因此可以用于将设置在不同层中的电路图案彼此电连接。

第一通孔V1可以被设置在第一绝缘层111中。第一通孔V1可以电连接在第一绝缘层111的上表面上设置的第一电路图案121和在第一绝缘层111的下表面上设置的第二电路图案122。

第二通孔V2可以被设置在第二绝缘层112中。第二通孔V2可以被电连接在第一绝缘层111的上表面上设置的第一电路图案121和第二绝缘层112的上表面上设置的第三电路图案123之间。

第三通孔V3可以设置在第三绝缘层113中。第三通孔V3可以电连接第一绝缘层111的下表面上设置的第二电路图案122和第三绝缘层113的下表面上设置的第四电路图案124。

第四通孔V4可以被设置在第四绝缘层114中。第四通孔V4可以电连接第二绝缘层111的上表面上设置的第三电路图案123和第四绝缘层114的上表面上设置的第五电路图案125。

第五通孔V5可以被设置在第五绝缘层115中。第五通孔V5可以电连接第三绝缘层113的下表面上设置的第四电路图案124和第五绝缘层115的下表面上设置的第六电路图案126。

第六通孔V6可以被设置在第六绝缘层116中。第六通孔V6可以电连接第四绝缘层114的上表面上设置的第五电路图案125和第六绝缘层116的上表面上设置的第七电路图案127。

第七通孔V7可以被设置在第七绝缘层117中。第七通孔V7可以电连接第五绝缘层115的下表面上设置的第六电路图案126和第七绝缘层117的下表面上设置的第八电路图案128。

第八通孔V1可以被设置在第八绝缘层118中。第八通孔V8可以电连接第六绝缘层116的上表面上设置的第七电路图案127和底漆层150的上表面上设置的第二外层电路图案140。

第九通孔V9可以被设置在第九绝缘层119中。第九通孔V9可以电连接第七绝缘层117的下表面上设置的第八电路图案128和第九绝缘层119的下表面上设置的第一外层电路图案130。

可以通过利用导电材料填充形成在每个绝缘层中的通孔洞(via hole)(未示出)的内部来形成通孔V。

通孔洞可以通过机械、激光和化学工艺中的任意一种形成。当通过机械加工形成贯通孔时，可以使用诸如铣削(milling)、钻孔(drilling)和铣切(routing)的方法，并且当通过激光工艺形成时，可以使用UV或CO₂激光方法。此外，当通过化学工艺形成时，可以使用包含氨基硅烷、酮等的化学品。因此，多个绝缘层中的至少一个可以被开口。

同时，激光工艺是将光能集中在表面上以熔化和蒸发一部分材料以获得所期望的形状的切割方法，因此，能够容易地处理通过计算机程序的复杂形成，并且甚至能够处理难以通过其他方法切割的复合材料。

此外，激光工艺具有至少0.005mm的切割直径，并且具有宽范围的可能厚度。

作为激光工艺钻，优选地使用YAG(钇铝石榴石)激光器、CO2激光器或紫外(UV)激光器。YAG激光器是能够处理铜箔层和绝缘层这两者的激光器，并且CO2激光器是仅能够处理绝缘层的激光器。

在形成贯通孔时，可以通过在贯通孔内部填充有导电材料来形成第一至第九通孔V1、V2、V3、V4、V5、V6、V7、V8和V9。形成第一至第九通孔V1、V2、V3、V4、V5、V6、V7、V8和V9的金属材料可以是从铜(Cu)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)和钯(Pd)中选择的任意一种材料。另外，导电材料填料可以使用化学镀(electroless plating)、电解镀(electrolyticplating)、丝网印刷、溅射、蒸镀、喷墨和点胶中的任意一种或组合。

同时，保护层可以被设置在电路板100的最外侧上。优选地，可以在第八绝缘层118上(优选地，在底漆层150上)设置第一保护层160。此外，第二保护层175可以被设置在第九绝缘层119下方。

第一保护层160和第二保护层175可以由使用阻焊剂(SR)、氧化物和Au中的任意一个或多个的至少一个层形成。优选地，第一保护层160和第二保护层175可以是阻焊剂。

同时，第一保护层160被设置在底漆层150上。第一保护层160可以用作保护第二外层电路图案140的表面，同时支撑设置在底漆层150上的第二外层电路图案140。

也就是说，第一保护层160可以与设置在底漆层150上的第二外层电路图案140部分地重叠。第一保护层160的面积可以小于第八绝缘层118的面积。第一保护层160的面积可以小于底漆层150的面积。第一保护层160部分或全部设置在底漆层150和第二外层电路图案140上，并且相应地，第一保护层可以包括暴露第二外层电路图案140的表面的开口区域。

第一保护层160可以包括开口区域或具有凹槽状形状的第一区域R1。第一区域R1可以意指在第二外层电路图案140和底漆层150的上部区域之中的其中通过第一保护层160暴露第二外层电路图案140的表面的区域。

也就是说，电路板包括第一区域R1和第二区域R2。第一区域R1是其中第二外层电路图案140的表面必须通过第一保护层160暴露的开口区域，并且第二区域R2可以是其中第二外层电路图案140的表面由第一钝化层160覆盖的掩埋区域。

也就是说，第一区域R1可以是第一保护层160的非布置区域，用于将第二外层电路图案140电连接到诸如芯片的组件。因此，在不存在保护第二外层电路图案140的保护层的状态下，设置在第一区域R1上的第二外层电路图案140可以暴露于外部。

此外，如上所述的设置在第一区域R1中的第二外层电路图案140可能由于各种因素而具有诸如塌陷或清除的可靠性问题。此外，第二外层电路图案140是精细电路图案，并且因此具有10μm或更小的线宽和10μm或更小的间距，并且被设置在底漆层150上。因此，设置在第一区域R1上的第二外层电路图案140可能针对各种小的外部冲击而容易地塌陷或清除。

因此，该实施例中的第一保护层160也被设置在与第一区域R1相对应的底漆层150上，以便于改进第一区域R1上设置的第二外层电路图案140的可靠性。

也就是说，第一保护层160可以在未设置第二外层电路图案140的区域中被设置在底漆层150的上表面上。例如，第一保护层160被设置在底漆层150的上表面上，并且因此可以被设置在第一区域R1上的第二外层电路图案140之间。

在这种情况下，第二外层电路图案140包括第一区域R1中形成的第二-第一外层电路图案和第二区域R2中形成的第二-第二外层电路图案。

底漆层150的上表面包括与第一区域R1相对应的第一上表面和与第二区域R2相对应的第二上表面。

在这种情况下，如图3和图4所示，第一保护层160被完全设置在底漆层150上而没有划分第一区域R1和第二区域R2，并且可以被分别设置在第二-第一外层电路图案之间的区域和第二-第二外层电路图案之间的区域中。

因此，第一保护层160包括第一区域R1中设置的第一部分和第二区域R2中设置的第二部分。

在这种情况下，第一保护层160对于每个区域可以具有不同的高度。

例如，第一保护层160可以包括第一区域R1中设置的第一部分和第二区域R2中设置的第二部分。

在这样的情况下，第一区域R1中的第二外层电路图案140的表面应该暴露于外部，并且第二区域R2中的第二外层电路图案140的表面应该由保护层覆盖。

因此，设置在第一区域R1中的第一保护层160的第一部分的上表面可以低于第二外层电路图案140的上表面。优选地，第一保护层160的第一部分的高度或厚度可以小于第二外层电路图案140的高度或厚度。

此外，第二区域R2中设置的第一保护层160的第二部分的上表面可以被定位成高于第二外层电路图案140的上表面。优选地，第一保护层160的第二部分的高度或厚度可以大于第二外层电路图案140的高度或厚度。

因此，在第一区域R1中设置的第二外层电路图案140的表面可以由于第一保护层160的低的高度而暴露于外部，并且在第二区域R2中设置的第二外层电路图案140可以由于第一保护层160的高的高度而被掩埋在第一保护层160中。

在下文中，将详细描述第一保护层160。

第一保护层160可以设置在底漆层150上。第一保护层160是阻焊剂。

第一保护层160可以被设置在底漆层150上的第二外层电路图案140之间。也就是说，第二外层电路图案140可以被设置为在底漆层150上以预先确定的间隔彼此间隔开，并且相应地，第一保护层160可以被设置在其中未设置第二外层电路图案140的底漆层150的上表面的区域上。

在下文中，第一保护层160将被描述为阻焊剂160。

阻焊剂160可以被设置在其中未设置第二外层电路图案140的底漆层150的上表面的区域上。

因此，阻焊剂160的下表面可以直接接触底漆层150的上表面。此外，阻焊剂160可以具有与第二外层电路图案140直接接触的结构。例如，阻焊剂160的第一部分的侧表面可以直接接触第二外层电路图案140的侧表面。例如，阻焊剂160的第二部分可以被设置成覆盖第二外层电路图案140的侧表面和上表面。

在这种情况下，阻焊剂160对于每个区域可以具有不同的高度。

也就是说，阻焊剂160包括第一区域R1中设置的第一部分和第二区域R2中设置的第二部分。

在这种情况下，阻焊剂160的第一部分的高度可以小于第二外层电路图案140的高度。优选地，阻焊剂160的第一部分的上表面可以被定位成低于第二外层电路图案140的上表面。因此，设置在第一区域R1中的第二外层电路图案140的侧表面的一部分可以接触第一阻焊剂160的第一部分，并且第二外层电路图案140的侧表面的剩余部分可以被暴露。

这里，阻焊剂160的第一部分被设置成围绕第一区域R1中设置的第二外层电路图案140，并且相应地，可以执行防止第一区域R1中设置的第二外层电路图案140塌陷或清除的功能。

阻焊剂160可以使用光阻焊剂膜。阻焊剂160可以具有其中混合树脂和填料的结构。

此外，在覆盖第二区域R2中设置的第二外层电路图案140的同时可以设置阻焊剂160的第二部分。

也就是说，阻焊剂160可以包括第一区域R1中设置的第一部分和第二区域R2中设置的第二部分。

此外，阻焊剂160的第一部分可以具有第一高度。此外，阻焊剂160的第二部分可以具有大于第一高度的第二高度。在这样的情况下，第一高度小于第二外层电路图案140的高度，并且第二高度大于第二外层电路图案140的高度。

因此，阻焊剂160的具有第一高度的第一部分可以被定位成低于第二外层电路图案140，并且阻焊剂160的具有第二高度的第二部分可以被定位成高于第二外层电路图案140。

这里，阻焊剂160对于每个区域可以具有不同的高度，并且这可以通过在阻焊剂160被曝光和显影时仅选择性地去除第一区域R1中设置的阻焊剂160的第一部分来实现。

同时，阻焊剂160可以包括填料，例如BaSO₄、SiO₂或Talc，并且其含量可以为20wt％至35wt％。

在这种情况下，当阻焊剂160中包括的填料的含量小于20wt％时，第二外层电路图案140可能不会被阻焊剂160稳定地保护。此外，当阻焊剂160中包括的填料的含量大于35wt％时，在阻焊剂160的第一部分被形成时，填料的一部分可能保留在第二外层电路图案140上，并且相应地，发生可靠性问题或必须额外执行去除填料的工艺。

如上所述，在该实施例中，通过在最上绝缘层上形成阻焊剂层并且选择性地去除所形成的阻焊剂层的第一区域R1，可以形成针对每个区域具有不同高度的阻焊剂160。

因此，第一区域中的阻焊剂160的高度可以低于第二外层电路图案140的高度并且暴露第二外层电路图案140的表面，并且第二区域中的阻焊剂160可以被设置，同时覆盖第二外层电路图案140。

同时，根据功能，第二外层电路图案140可以包括迹线141和焊盘142。焊盘142可以是其中设置用于与诸如芯片的电子组件连接的粘合构件(未示出)的区域。此外，迹线141可以是连接不同焊盘的布线线路。这里，焊盘142通常具有比迹线更大的宽度，并且因此焊盘142可以具有抵抗外部冲击的特性。然而，迹线141被设置有与如上所述的精细电路图案相对应的宽度和间隔，并且因此可能具有容易受到外部冲击的特性。因此，阻焊剂160可以稳定地支撑第一区域R1中设置的第二外层电路图案140，更具体地，第一区域R1中的第二外层电路图案140的迹线141。

同时，如图4所示，第二外层电路图案140能够以第一高度H1被设置在底漆层150上。

此外，阻焊剂160能够以对于每个区域的不同高度被设置在第一阻焊剂160上。

阻焊剂160可以包括第一区域R1中设置的第一部分和第二区域R2中设置的第二部分。

在这种情况下，阻焊剂160的第一部分的上表面161、第二部分的上表面162以及第一部分和第二部分之间的边界表面163可以具有不同的表面粗糙度。这将在上面详细描述。

阻焊剂160的第一部分能够以第二高度H2被设置在底漆层150上。此外，阻焊剂160的第二部分能够以第三高度H3被设置在底漆层150上。

在这种情况下，第二高度H2小于第一高度H1。优选地，在具有的高度小于第二外层电路图案140的高度时，阻焊剂160的第一部分可以被设置在底漆层150上。在这种情况下，第二高度H2可以是第一高度H1的70％至90％。例如，当第二高度H2小于第一高度H1的70％时，第二外层电路图案140可能不被阻焊剂160稳定地支撑。例如，当第二高度H2小于第一高度H1的70％时，在形成阻焊剂160的工艺中可能存在困难。例如，当第二高度H2大于第一高度H1的90％时，阻焊剂160中包括的填料的一部分可能保留在第二外层电路图案140上。例如，当第二高度H2大于第一高度H1的90％时，可能发生形成阻焊剂160的工艺中的变化，并且结果，可能发生第二外层电路图案140的表面由阻焊剂160覆盖的问题。

同时，第三高度H3可以大于第一高度H1和第二高度H2。优选地，第三高度H3可以是第一高度H1的110％至400％。例如，当第三高度H4小于第一高度H1的110％时，第二区域R2的第二外层电路图案140的表面可能不被阻焊剂160稳定地保护。例如，当第三高度H3大于第一高度H1的400％时，电路板的总厚度可能增加。

图5是示出根据实施例的包括保护层的电路板的视图。

参考图5，将描述根据实施例的包括阻焊剂160的保护层。这里，阻焊剂160可以是保护第二区域R2中的第二外层电路图案140的表面的保护层，并且可以是支撑第一区域R1中的第二外层电路图案140的支撑层。

在这样的情况下，在比较示例中，具有突出结构的电路图案被设置在绝缘层上。此外，电路图案可以被独立地设置在绝缘层上而不由另一支撑层支撑。因此，电路图案的塌陷或清除发生在与比较示例中的精细图案相对应的区域中。

这可能发生在包括通过SAP方法制造的电路图案的电路板的最外层的电路图案中。

不同于此，在该实施例中，底漆层150被设置在第八绝缘层118上，并且第二外层电路图案140被设置在底漆层150上。

用作支撑层和保护层的阻焊剂160在围绕第二外层电路图案140的同时被设置在底漆层150上。

在这种情况下，阻焊剂160可以被设置在第一区域R1和第二区域R2中。阻焊剂160可以支撑电路板100的最外层上设置的第二外层电路图案140，并且具体地，阻焊剂可以支撑第一区域R1中设置的第二外层电路图案140的迹线141和焊盘142，并且可以保护第二外层电路图案140免受外部冲击。

同时，如上所述，该实施例中的阻焊剂160对于每个区域可以具有不同的高度，并且即使在相同区域内也可以具有不同的高度。

也就是说，阻焊剂160可以取决于相应区域中设置的外层电路图案的密度而具有不同的高度。

在这种情况下，第二外层电路图案140可以对于每个区域以不同的密度被布置。

广泛地，第二外层电路图案140可以包括迹线141和焊盘142。此外，焊盘142可以包括核心焊盘(core pad)142a和BGA焊盘142b。

第一区域R1和第二区域R2可以被划分为设置迹线141的第一部分区域、设置核心焊盘142a的第二部分区域和设置BGA焊盘142b的第三部分区域。

在这种情况下，具有不同密度的外层电路图案可以被设置在第一至第三部分区域中。

在这种情况下，第一部分区域中的外层电路图案的密度可以小于第二部分区域中的外层电路图案的密度。此外，第二部分区域中的外层电路图案的密度可以小于第三部分区域中的外层电路图案的密度。

因此，取决于外层电路图案的密度，每个部分区域中的阻焊剂的高度可以不同。也就是说，在具有低密度的外层电路图案的部分区域中，其中未设置外层电路图案的区域可以被填充有阻焊剂160，并且相应地，阻焊剂160的高度与其他部分区域相比可以相对低。此外，在具有高密度的外层电路图案的部分区域中，与其他部分区域相比，阻焊剂160的高度可以相对高。

因此，第一区域R1可以包括第一-第一部分区域、第一-第二部分区域和第一-第三部分区域。此外，第一-第一部分区域、第一-第二部分区域和第一-第三部分区域可以具有不同的高度。优选地，第一-第一部分区域、第一-第二部分区域和第一-第三部分区域可以在具有比第二外层电路图案140更高的高度的同时具有不同的高度。

此外，第二区域R2可以包括第二-第一部分区域、第二-第二部分区域和第二-第三部分区域。此外，第二-第二部分区域、第二-第二部分区域和第二-第三部分区域可以具有不同的高度。优选地，第二-第一部分区域、第二-第二部分区域和第二-第三部分区域可以在与第二外层电路图案140相比具有更高的高度同时具有不同的高度。

图6a是示出根据实施例的第一部分区域中的阻焊剂的高度的视图，图6b是示出根据实施例的第二部分区域中的阻焊剂的高度的视图，并且图6c是示出根据实施例的第三部分区域中的阻焊剂的高度的视图。

参考图6a，阻焊剂160被分别设置在第一区域R1和第二区域R2中。此外，阻焊剂160可以被分别设置在第一区域R1和第二区域R2中的不同的部分区域中。部分区域可以包括其中设置有迹线141的第一部分区域。

在这种情况下，迹线141包括具有窄线宽的图案。因此，与其他部分区域相比，设置迹线141的第一部分区域的图案密度相对低。

此外，在阻焊剂160的第二部分之中，设置在设置有迹线141的第二-第一部分区域中的第二-第一部分可以从第二外层电路图案140的上表面突出了第一高度(a)。

此外，在阻焊剂160的第二部分中，在其中设置有迹线141的第一-第一部分区域中设置的第一-第一部分可以比第二-第一部分的高度低第二高度(b)。

参考图6b，分别在第一区域R1和第二区域R2中设置阻焊剂160。此外，阻焊剂160可以被分别设置在第一区域R1和第二区域R2中的不同的部分区域中。部分区域可以包括其中设置核心焊盘142a的第二部分区域。

在这种情况下，核心焊盘142a包括具有比迹线141更大的线宽的图案。因此，其中设置核心焊盘142a的第二部分区域的图案密度相对高于其中设置迹线141的部分区域的图案密度。

在阻焊剂160的第二部分之中，在其中设置核心焊盘142a的第二-第二部分区域中设置的第二-第二部分可以从第二外层电路图案140的上表面突出第三高度(c)。

参考图6c，分别在第一区域R1和第二区域R2中设置阻焊剂160。此外，阻焊剂160可以被分别设置在第一区域R1和第二区域R2中的不同的部分区域中。部分区域可以包括其中设置BGA焊盘142b的第三部分区域。

在这种情况下，BGA焊盘142b包括具有比核心焊盘142a更大的线宽的图案。因此，其中设置BGA焊盘142b的第三部分区域的图案密度相对高于其中设置核心焊盘142a的部分区域的图案密度。

在阻焊剂160的第二部分之中，在其中设置BGA焊盘142b的第二-第三部分区域中设置的第二-第三部分区域可以从第二外层电路图案140的上表面突出第四高度(d)。

在这种情况下，第一高度(a)小于第三高度(c)。此外，第三高度(c)小于第四高度(d)。

因此，在第一区域R1中设置的阻焊剂160的第一部分可以在第一-第三部分区域中具有最高高度，并且可以在第一-第一部分区域中具有最低高度。

此外，在第二区域R2中设置的阻焊剂160的第二部分可以在第二-第三部分区域中具有最高高度，并且可以在第二-第一部分区域中具有最低高度。

表1示出如上所述的高度差。

[表1]

也就是说，设置在第二区域R2中的阻焊剂160的第二部分可以被划分为其中设置迹线141、核心焊盘142a和BGA焊盘142b的三个部分区域。

此外，在阻焊剂160的第二部分中，其中设置迹线141的部分区域的高度可以是8至9μm，并且其中设置核心焊盘142a的部分区域的高度可以是11至12μm，其中设置BGA焊盘142b的部分区域的高度可以是12至14μm。这里，部分区域的高度意指从第二外层电路图案140的上表面突出的部分的高度。

此外，设置在第一区域R1中的阻焊剂160的第一部分可以被划分为其中设置迹线141、核心焊盘142a和BGA焊盘142b的三个部分区域。

此外，在阻焊剂160的第一部分中，其中设置迹线141的部分区域的高度、其中设置核心焊盘142a的部分区域的高度和其中设置BGA焊盘142b的部分区域的高度可以比第二区域R2中的突起的高度小了12至13μm。

同时，该实施例中的阻焊剂160对于每个区域可以具有不同的表面粗糙度。

阻焊剂160可以包括在第一区域R1中设置的第一部分的第一上表面161、在第二区域R2中设置的第二部分的第二上表面162以及在第一上表面161和第二上表面162之间的边界侧表面163。

此外，第一上表面161、第二上表面162和边界侧表面163均可以具有不同的表面粗糙度。

图7是示出根据实施例的阻焊剂的表面粗糙度的视图。

参考图7，根据实施例的阻焊剂160包括第一上表面161、第二上表面162和边界侧表面163。

此外，第一上表面161的中心线表面粗糙度(Ra)、第二上表面162的中心线表面粗糙度(Ra)和边界侧表面163的中心线表面粗糙度(Ra)可以彼此不同。

第一上表面161是在执行曝光和显影工艺之后通过显影液变薄的表面。并且，第二上表面162是通过暴露所硬化的表面。此外，边界侧表面163是已经通过显影液溶胀和去除的表面。

因此，第一上表面161的中心线表面粗糙度(Ra)可以是1.0μm或更大。

另外，第二上表面162的中心线表面粗糙度(Ra)可以具有0.01μm到0.1μm的范围。

另外，边界侧表面163的中心线表面粗糙度(Ra)可以具有0.1μm到0.5μm的范围。

另外，第二外层电路图案140的迹线141的表面的中心线表面粗糙度(Ra)可以具有0.5μm到1.0μm的范围。

如上所述，在实施例中，阻焊剂160的第一上表面161、第二上表面162、边界侧表面163和迹线141中的每个的中心线表面粗糙度(Ra)可以彼此不同。

图8a是示出根据比较示例的外层电路图案的视图，并且图8b是示出根据实施例的第二外层电路图案的视图。

同时，在形成保护层时，可以使用各种方法来去除保护层在第一区域R1中的部分。例如，可以通过物理方法或化学方法来去除保护层的一部分。例如，可以通过诸如等离子体或喷砂的方法来去除保护层。

然而，如图6a所示，当保护层被物理地或化学地去除时，电路图案也在去除保护层的工艺中被去除，使得电路图案被变形。例如，因为在去除保护层的工艺中一起去除电路图案的一部分，所以电路图案可能具有三角形的横截面。此外，当电路图案的上部具有三角形形状时，诸如焊球的粘合构件不能被稳定地安放在电路图案上，并且因此可能出现可靠性问题。此外，为了通过物理或化学方法去除保护层，需要昂贵的设备，并且因此可能增加制造成本。

另一方面，在如图6b所示的实施例中，可以通过使用曝光和显影工艺来去除阻焊剂160以具有对于每个区域所期望的高度。另外，第二外层电路图案140的变形不会在曝光和显影工艺期间发生，并且第二外层电路图案140的横截面形状可以维持矩形形状。

图9至图15是示出按照工艺的顺序在图2中所示的电路板的制造方法的视图。

参考图9，该实施例可以优先地继续进行制造用于制造电路板100的内部部分的内层基板100-1的工艺。

将简要地描述用于制造内层基板100-1的工艺。

内层基板100-1可以包括一个绝缘层，或者可替选地，多个绝缘层。

在图9中，内层基板100-1被图示为具有七层绝缘层结构，但不限于此。例如，内层基板100-1可以包括少于七个绝缘层，或者可替选地，多于七个绝缘层。

内层基板100-1可以包括除了在电路板100的最外层上设置的绝缘层之外的剩余绝缘层。例如，内层基板100-1可以包括在电路板100的最上部上设置的绝缘层和除了在电路板100的最下部上设置的绝缘层之外的其他绝缘层。

简单描述制造内层基板100-1的工艺，首先制备第一绝缘层111。

并且，当制备第一绝缘层111时，在第一绝缘层111中形成第一通孔(V1)，并且在第一绝缘层111的上表面和下表面上分别形成第一电路图案121和第二电路图案122。

之后，在第一绝缘层111上形成第二绝缘层112，并且在第一绝缘层111下方形成第三绝缘层113。

接下来，在第二绝缘层112中形成第二通孔V2，并且在第二绝缘层112的上表面上形成第三电路图案123。此外，在第三绝缘层113中形成第三通孔V3，并且在第三绝缘层113的下表面下方形成第四电路图案124。

其后，在第二绝缘层112上形成第四绝缘层114，并且在第三绝缘层113下方形成第五绝缘层115。

接下来，在第四绝缘层114中形成第四通孔V4，并且在第四绝缘层114的上表面上形成第五电路图案125。此外，在第五绝缘层115中形成第五通孔V5，并且在第五绝缘层115的下表面下方形成第六电路图案126。

其后，在第四绝缘层114上形成第六绝缘层116，并且在第五绝缘层115下方形成第七绝缘层117。

接下来，在第六绝缘层116中形成第六通孔V6，并且在第六绝缘层116的上表面上形成第七电路图案127。此外，在第七绝缘层117中形成第七通孔V7，并且在第七绝缘层117的下表面下方形成第八电路图案128。

因为制造内层基板100-1的工艺是本发明所属的本领域中已知的技术，所以将省略其详细描述。

参考图10，在制造内层基板100-1时，在内层基板100-1的上表面上形成与第一最外绝缘层相对应的第八绝缘层118。此外，与第二最外绝缘层相对应的第九绝缘层119被形成在内层基板100-1的下表面下方。

在这种情况下，当第八绝缘层118和第九绝缘层119被层压时，底漆层150被设置在第八绝缘层118的上表面和第九绝缘层119的下表面中的每个上，并且金属层155可以被设置在底漆层150上。金属层155可以用作平坦化第八绝缘层118和第九绝缘层119以具有均匀的高度。例如，可以设置金属层155以改进第八绝缘层118和第九绝缘层119的层压可靠性。

底漆层150可以用作增加第八绝缘层118和第九绝缘层119中的每个与要设置在其下方和其上方的第一外层电路图案130和第二外层电路图案140之间的结合强度。也就是说，当第一外层电路图案130和第二外层电路图案140在没有底漆层150的情况下被设置时，因为第八绝缘层118和第二外层电路图案140之间的结合力低，所以它们可能彼此分离。

同时，虽然图10图示底漆层150分别设置在第八绝缘层118的上表面和第九绝缘层119的下表面上，但是本发明不限于此。例如，底漆层150可以被选择性地设置在绝缘层的要设置精细电路图案的表面上。也就是说，当仅第一外层电路图案130是精细电路图案时，底漆层150可以仅被设置在第九绝缘层119的下表面上。此外，当仅第二外层电路图案140是精细电路图案时，底漆层150可以仅被设置在第八绝缘层118的上表面上。此外，当第一外层电路图案130和第二外层电路图案140都是精细电路图案时，底漆层150可以被设置在第八绝缘层118的上表面和第九绝缘层119的下表面这两者上。

参考图11，当第八绝缘层118和第九绝缘层119被设置时，在第八绝缘层118和第九绝缘层119中的每个中形成通孔洞VH。在这种情况下，通孔洞VH不仅可以被形成在第八绝缘层118和第九绝缘层119中，而且可以分别被形成在底漆层150和金属层155中。

接下来，参考图12，当形成通孔洞VH时，可以执行去除设置在底漆层150上的金属层155的蚀刻工艺。例如，可以在形成通孔洞VH之后执行闪蚀工艺(flash etchingprocess)以去除金属层155，并且因此可以执行用于暴露底漆层150的表面的工艺。

接下来，参考图13，可以执行用于填充通孔洞(VH)的通孔(V)形成工艺。因此，第二外层电路图案140被形成在第八绝缘层118的上表面上，第一外层电路图案130可以被形成在第九绝缘层119的下表面上。在这种情况下，在该实施例中，第一外层电路图案130被图示为一般电路图案而不是精细电路图案。然而，本发明不限于此，并且第一外层电路图案130与第二外层电路图案一起可以是精细电路图案。因此，当第一外层电路图案130是一般电路图案时，可以省略第九绝缘层119和第一外层电路图案130之间的底漆层150。

第二外层电路图案140被设置在第八绝缘层118的上表面上。在这种情况下，设置在第八绝缘层118的上表面上的第二外层电路图案140可以包括在第一保护层160的开口区域R1中设置的部分和在第一保护层160的布置区域R2中设置的部分。另外，上述部分中的每个可以包括作为用于信号传输的布线线路的迹线141和对应于迹线141的端部并且组件将被附接到的焊盘142。

接下来，参考图14，阻焊剂层被设置在底漆层150上以覆盖第二外层电路图案140。在这种情况下，所形成的阻焊剂层可以被设置在第一区域R1和第二区域R2这两者中，并且可以被形成为具有比第二外层电路图案140的高度大的高度。

在形成阻焊剂层之后，可以对阻焊剂层执行曝光和显影工艺，以形成对于每个区域具有不同高度的阻焊剂160。优选地，在该实施例中，可以执行对阻焊剂层的第二区域R2进行曝光并且对阻焊剂层的第一区域R1进行显影的工艺。

为此，通过在阻焊剂层上仅掩蔽所需区域来执行UV曝光，并且然后，通过将未曝光区域浸入含有四甲基氢氧化铵(TMAH)或三甲基-2-羟基乙基氢氧化铵(胆碱)的有机碱性化合物中，可以通过执行调整阻焊剂层的高度的工艺来形成阻焊剂160。

此外，参考图15，随着上述工艺的继续进行，阻焊剂160可以被形成有比第一区域R1中的第二外层电路图案140的高度低的高度，并且可以被形成有比第二区域R2中的第二外层电路图案140的高度高的高度。

同时，在该实施例中，可以使用上述电路板来制造封装基板。

例如，粘合部件(未示出)可以被设置在电路板的第二外层电路图案140上。此外，芯片可以被设置在粘合部件上。

例如，多个第二外层电路图案140可以被形成为在宽度方向中间隔开，并且多个芯片可以被安装在多个第二外层电路图案上。

例如，中央处理器(例如，CPU)、图形处理器(例如，GPU)、数字信号处理器、密码处理器、微处理器和微控制器中的任意一个可以被安装在第二外层电路图案140上。

例如，中央处理器(例如，CPU)、图形处理器(例如，GPU)、数字信号处理器、密码处理器、微处理器和微控制器之中的至少两个不同的芯片可以被安装在第一焊盘上。

此实施例中的电路板是具有8层或更多层的多层结构的电路板，并且包括设置在多层的最上外绝缘层上并且从外绝缘层的表面突出的外层电路图案。在这种情况下，外层电路图案包括：在外绝缘层的上部区域之中设置阻焊剂(SR)的第二区域中设置的第二-第一电路图案；以及在第一区域中设置的第二-第二电路图案，该第一区域是其中未设置阻焊剂的开口区域。在这种情况下，第二-第一电路图案可以通过由阻焊剂围绕来支撑，但是因为第二-第二电路图案不具有能够支撑第二-第一电路图案的支撑层，所以可能由于各种因素而容易塌陷。

因此，能够支撑该实施例中的第二-第二电路图案的支撑层被形成在外绝缘层上。在这种情况下，该实施例中的支撑层可以利用阻焊剂来实施。优选地，该实施例的阻焊剂被设置在多个第二-第二电路图案之间，同时覆盖第二-第一电路图案并且暴露第二-第二电路图案。

此外，当去除该实施例的阻焊剂时，使用曝光和显影方法而不是喷砂或等离子体方法来去除它们。在这种情况下，当使用喷砂或等离子体方法去除阻焊剂时，外层电路图案可能变形，并且在一些情况下，外层电路图案的横截面可能具有三角形形状。并且，当外层电路图案的横截面具有三角形时，粘合构件可能不被稳定地设置在外层电路图案上，并且从而可能出现可靠性问题。相反，该实施例中的阻焊剂可以在不使外层电路图案变形的情况下被去除，并且因此可靠性可以被改进。

上述实施例中描述的特征、结构和效果被包括在至少一个实施例中，但不限于一个实施例。此外，实施例所属的本领域的普通技术人员甚至可以关于其他实施例来组合或修改每个实施例中图示的特性、结构、效果等。因此，这将解释与这样的组合以及这样的修改相关的内容被包括在实施例的范围内。

上面的描述已经集中在实施例上，但这仅仅是说明性的并不限制实施例。实施例所属的本领域的技术人员可以理解，在不脱离实施例的基本特征的情况下上面未图示的各种修改和应用是可能的。例如，可以修改和实施实施例中具体表示的每个组件。此外，应解释与这些变换和应用相关的差异被包括在所附权利要求中限定的本发明的范围内。

Claims

1.一种电路板，包括：

绝缘层，所述绝缘层包括第一区域和第二区域；

电路图案，所述电路图案被设置在所述绝缘层的所述第一区域的上表面和所述第二区域的上表面上；以及

阻焊剂，所述阻焊剂包括在所述绝缘层的所述第一区域的上表面上设置的第一部分和在所述第二区域的上表面上设置的第二部分；

其中，所述阻焊剂的所述第一部分的高度小于所述电路图案的高度，

其中，所述阻焊剂的所述第二部分的高度大于所述电路图案的高度，

其中，所述第一区域和所述第二区域中的至少一个被划分成多个部分区域，

其中，所述阻焊剂的所述第一部分和所述第二部分中的至少一个在所述多个部分区域中具有不同的高度。

2.根据权利要求1所述的电路板，其中，所述电路图案包括迹线、第一焊盘和第二焊盘中的至少两个，以及

其中，所述多个部分区域包括其中设置所述迹线的第一部分区域、其中设置所述第一焊盘的第二部分区域、以及其中设置所述第二焊盘的第三部分区域中的至少两个。

3.根据权利要求2所述的电路板，其中，所述阻焊剂的所述第一部分包括：

第一-第一部分，所述第一-第一部分被设置在所述第一部分区域上；

第一-第二部分，所述第一-第二部分被设置在所述第二部分区域上；以及

第一-第三部分，所述第一-第三部分被设置在所述第三部分区域上；

其中，所述第一-第一部分至所述第一-第三部分具有不同的高度。

4.根据权利要求3所述的电路板，其中，所述第一-第一部分的高度小于所述第一-第二部分的高度，

其中，所述第一-第二部分的高度小于所述第一-第三部分的高度，以及

其中，所述第一-第一部分至所述第一-第三部分的高度分别小于所述电路图案的高度。

5.根据权利要求2所述的电路板，其中，所述阻焊剂的所述第二部分包括：

第二-第一部分，所述第二-第一部分被设置在所述第一部分区域上；

第二-第二部分，所述第二-第二部分被设置在所述第二部分区域上；以及

第二-第三部分，所述第二-第三部分被设置在所述第三部分区域上；

其中，所述第二-第一部分至所述第二-第三部分具有不同的高度。

6.根据权利要求5所述的电路板，其中，所述第二-第一部分的高度小于所述第二-第二部分的高度，

其中，所述第二-第二部分的高度小于所述第二-第三部分的高度，以及

其中，所述第二-第一部分至所述第二-第三部分的高度分别大于所述电路图案的高度。

7.根据权利要求1所述的电路板，其中，所述阻焊剂的所述第一部分的上表面具有与所述阻焊剂的所述第二部分的上表面的中心线表面粗糙度(Ra)不同的中心线表面粗糙度(Ra)。

8.根据权利要求7所述的电路板，其中，所述阻焊剂的所述第一部分的上表面和所述第二部分的上表面之间的边界侧表面具有与所述第一部分的上表面和所述第二部分的上表面中的每个的中心线表面粗糙度(Ra)不同的中心线表面粗糙度(Ra)。

9.根据权利要求8所述的电路板，其中，所述第一部分的上表面的中心线表面粗糙度(Ra)大于所述第二部分的上表面的中心线表面粗糙度(Ra)，以及

其中，所述边界侧表面的中心线表面粗糙度(Ra)小于所述第一部分的上表面的中心线表面粗糙度(Ra)并且大于所述第二部分的上表面的中心线表面粗糙度(Ra)。

10.根据权利要求1所述的电路板，其中，所述阻焊剂的所述第一部分的高度满足所述电路图案的高度的70％至90％的范围。