JP4661359B2 - 半田印刷方法、半導体装置の製造方法及び基板 - Google Patents
半田印刷方法、半導体装置の製造方法及び基板 Download PDFInfo
- Publication number
- JP4661359B2 JP4661359B2 JP2005150588A JP2005150588A JP4661359B2 JP 4661359 B2 JP4661359 B2 JP 4661359B2 JP 2005150588 A JP2005150588 A JP 2005150588A JP 2005150588 A JP2005150588 A JP 2005150588A JP 4661359 B2 JP4661359 B2 JP 4661359B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- via hole
- mask
- substrate
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
即ち、図4(A)に示すように、まず始めに、ソルダーレジスト91下から露出したパッド92の径に合わせたマスク93をビルドアップ基板200の上方にセットする。次に、マスク93の上面にクリーム状の半田(はんだ)を供給し、スキージ(図示せず)をマスク93の上面で移動させる。これにより、マスク93の貫通した開口部を通してパッド92上に半田が塗布される。その後、マスク93をソルダーレジスト91上から取り除いて、半田の印刷工程を終了する。このような印刷工程によって、図4(B)に示すように、凹状バイアホール内のパッド92上に半田からなる接続部99を完成させる。
前記第1の半田が第1の半田粒子を含み、前記第2の半田が前記第1の半田粒子の粒径よりも大きい粒径を有する第2の半田粒子を有する、ことを特徴とするものである。
このような構成であれば、バイアホールの開口面の周辺全体が空気の逃げ道となるので、バイアホール内でのボイドの発生をさらに低減することができる。
このような構成であれば、バイアホール内へ半田を効率良く供給することができる。
このような構成であれば、パッド領域以外の基板表面への半田の付着を防止することができる。
このような構成であれば、パッド領域全体に半田を印刷することができる。
このような構成であれば、バイアホール内でのボイドの発生を低減することができる。従って、パッド領域と半田との接合強度を十分に保持することができ、パッド領域と半導体素子の電極部との間で電気的接続の信頼性を高めることができる。
また、本発明は、配線層と、バイアホールを有する絶縁性の基材と、バッドと、第1の半田粒子と第2の半田粒子とを有する接続部と、を含み、前記パッドが前記バイアホールの内壁面と、前記バイアホールの底面と、および前記バイアホールの開口面の周辺とに位置し、前記バイアホールの底面が前記配線層の表面であり、前記第1の半田粒子が前記バイアホール内に位置し、前記第2の半田粒子が前記バイアホールの開口面の周辺に位置し、前記第2の半田粒子が前記第1の半田粒子の粒径よりも大きい粒径を有する、ことを特徴とする基板であってもよい。
図1(A)〜図2(C)は、本発明の実施形態に係る半田の印刷方法を示す工程図である。図1(A)に示すように、半田が印刷されるビルドアップ基板100は、例えば、絶縁性の基板1と、この基板1上に設けられた配線層(以下、「内層」という。)3と、内層3を基板1との間で挟むようにして基板1上に設けられた絶縁性の基材5と、この基材5に設けられた凹状バイアホール(以下、単に「バイアホール」という。)Hと、このバイアホールH内と、その開口面の周辺とを含む領域に設けられたパッド11と、このパッド11の周辺部と、パッド11以外の基材5表面とを覆うソルダーレジスト21とを含んだ構成となっている。
このように、本発明の実施形態に係る半田印刷方法によれば、バイアホールH内にクリーム状の半田S1を埋め込む際に、その開口面の周辺全てにおいて半田S1の付着が防止されるので、バイアホールH内から外への空気の逃げ道が確保される。従って、バイアホールH内にクリーム状の半田S1を隙間無く埋め込むことが容易であり、ボイドの発生を低減することができる。
この実施形態では、ビルドアップ基板100が発明1〜6の「基板」に対応し、内層3が発明1〜6の「内層」に対応している。また、ソルダーレジスト21下から露出したパッド11が発明1〜6の「パッド領域」に対応している。さらに、マスクM1が発明1〜6の「(第1)マスク」に対応し、マスクM2が発明4〜6の「第2マスク」に対応している。また、貫通穴h1が発明2〜6の「貫通穴」に対応し、貫通穴h2が発明5,6の「貫通した開口部」に対応している。さらに、ボール電極70が発明6の「半導体素子の電極部」に対応している。
例えば、第1印刷工程で使用する半田として、半田粒子の粒径が多少大きめのタイプのものを選択しても良い。この場合でも、バイアホールHの開口面の周辺には空気の逃げ道が確保されているので、バイアホールH内にクリーム状の半田を隙間無く埋め込むことが可能である。
Claims (7)
- 基板表面から内層に至るバイアホール内と当該バイアホールの開口面の周辺とを含むパッド領域に第1および第2の半田を印刷する方法であって、
前記開口面の周辺の少なくとも一部をマスクで覆った状態で前記パッド領域に前記第1の半田を塗布して、前記バイアホール内に前記第1の半田を埋め込む第1工程と、
前記第1工程の後で、前記開口面の周辺のうちの少なくとも前記マスクで覆われていた部分に前記第2の半田を塗布する第2工程と、を含み、
前記第1の半田が第1の半田粒子を含み、前記第2の半田が前記第1の半田粒子の粒径よりも大きい粒径を有する第2の半田粒子を有する、ことを特徴とする半田印刷方法。 - 前記マスクは、前記バイアホールの開口面の周辺全体を覆った状態で前記バイアホールと重なり合う位置だけに貫通穴を有する、ことを特徴とする請求項1に記載の半田印刷方法。
- 前記貫通穴の径は、前記バイアホールの開口面の径と一致していることを特徴とする請求項2に記載の半田印刷方法。
- 前記マスクを第1マスクとしたとき、
前記第2工程では、前記パッド領域以外の前記基板表面を第2マスクで覆った状態で、前記バイアホールの開口面の周辺に前記第2の半田を塗布することを特徴とする請求項1から請求項3の何れか一項に記載の半田印刷方法。 - 前記第2マスクは、前記パッド領域以外の前記基板表面を覆った状態で、前記パッド領域と重なり合う位置に貫通した開口部を有し、
前記開口部の径は、前記パッド領域の径と一致していることを特徴とする請求項4に記載の半田印刷方法。 - 請求項1から請求項5の何れか一項に記載の半田印刷方法によって前記パッド領域に前記第2の半田を印刷した後で、前記第2の半田が印刷された前記パッド領域に半導体素子の電極部を接合することを特徴とする半導体装置の製造方法。
- 配線層と、
バイアホールを有する絶縁性の基材と、
パッドと、
第1の半田粒子と第2の半田粒子とを有する接続部と、を含み、
前記パッドが前記バイアホールの内壁面と、前記バイアホールの底面と、および前記バイアホールの開口面の周辺とに位置し、前記バイアホールの底面が前記配線層の表面であり、前記第1の半田粒子が前記バイアホール内に位置し、前記第2の半田粒子が前記バイアホールの開口面の周辺に位置し、前記第2の半田粒子が前記第1の半田粒子の粒径よりも大きい粒径を有する、ことを特徴とする基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005150588A JP4661359B2 (ja) | 2005-05-24 | 2005-05-24 | 半田印刷方法、半導体装置の製造方法及び基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005150588A JP4661359B2 (ja) | 2005-05-24 | 2005-05-24 | 半田印刷方法、半導体装置の製造方法及び基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006332159A JP2006332159A (ja) | 2006-12-07 |
JP4661359B2 true JP4661359B2 (ja) | 2011-03-30 |
Family
ID=37553567
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005150588A Expired - Fee Related JP4661359B2 (ja) | 2005-05-24 | 2005-05-24 | 半田印刷方法、半導体装置の製造方法及び基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4661359B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102109046B1 (ko) * | 2012-12-17 | 2020-05-12 | 엘지이노텍 주식회사 | 인쇄회로 기판 및 그 제조 방법 |
KR20210065347A (ko) | 2019-11-27 | 2021-06-04 | 엘지이노텍 주식회사 | 인쇄회로기판 및 이의 제조 방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000183498A (ja) * | 1998-12-17 | 2000-06-30 | Sumitomo Metal Electronics Devices Inc | 半田バンプ形成方法 |
JP2003332723A (ja) * | 2002-05-14 | 2003-11-21 | Toshiba Corp | プリント配線板の製造装置とその製造方法及び電子機器 |
-
2005
- 2005-05-24 JP JP2005150588A patent/JP4661359B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000183498A (ja) * | 1998-12-17 | 2000-06-30 | Sumitomo Metal Electronics Devices Inc | 半田バンプ形成方法 |
JP2003332723A (ja) * | 2002-05-14 | 2003-11-21 | Toshiba Corp | プリント配線板の製造装置とその製造方法及び電子機器 |
Also Published As
Publication number | Publication date |
---|---|
JP2006332159A (ja) | 2006-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5018826B2 (ja) | 電子デバイスおよびその製造方法 | |
JP4842864B2 (ja) | 電子装置及びその製造方法 | |
US20100006331A1 (en) | Printed Circuit Board With Embedded Semiconductor Component and Method for Fabricating the Same | |
JP2001308220A (ja) | 半導体パッケージ及びその製造方法 | |
JP3277997B2 (ja) | ボールグリッドアレイパッケージとその製造方法 | |
JP2006165252A (ja) | チップ内蔵基板の製造方法 | |
JP2012079876A (ja) | 電子装置の製造方法及び電子装置 | |
JP2009129951A (ja) | 導電性バンプの形成方法 | |
JP2007059767A (ja) | アンダーフィル材を用いて電子部品を搭載した基板及びその製造方法 | |
US20090211798A1 (en) | Pga type wiring board and method of manufacturing the same | |
JP5106197B2 (ja) | 半導体装置およびその製造方法 | |
JP4661359B2 (ja) | 半田印刷方法、半導体装置の製造方法及び基板 | |
JP5228479B2 (ja) | 電子装置の製造方法 | |
JP2005340448A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
WO2007080863A1 (ja) | 半導体装置、該半導体装置を実装するプリント配線基板、及びそれらの接続構造 | |
JP2005340450A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
KR100771674B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
JP2009212160A (ja) | 配線基板およびその製造方法 | |
JP3350454B2 (ja) | 半導体集積回路装置およびその製造方法並びに製造装置 | |
JP5311656B2 (ja) | 配線基板 | |
JP4333249B2 (ja) | Icパッケージ及びその製造方法、回路基板 | |
JP2001358445A (ja) | 電子部品の実装構造 | |
JP2001156441A (ja) | Csp・bgaのリペア工法 | |
JP2000164774A (ja) | 半導体装置及びその製造方法 | |
JP2002261116A (ja) | 半導体装置およびその製造方法ならびに半導体製造装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070404 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080501 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100617 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100622 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100715 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101220 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |