JP2000164774A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2000164774A JP2000164774A JP33598098A JP33598098A JP2000164774A JP 2000164774 A JP2000164774 A JP 2000164774A JP 33598098 A JP33598098 A JP 33598098A JP 33598098 A JP33598098 A JP 33598098A JP 2000164774 A JP2000164774 A JP 2000164774A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- semiconductor element
- heat radiation
- pattern
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Abstract
(57)【要約】
【課題】 セット動作時に半導体素子から発生する熱を
十分に放熱できる半導体装置及びその製造方法を提供す
ること。 【解決手段】 回路基板６上には、所定の配線パターン
５が形成されており、配線パターン５の間には、放熱用
パターン９が形成されている。この放熱用パターン９
は、放熱効果を考慮すると、ベタ塗りパターンであるこ
とが好ましい。この放熱用パターン９には、スルーホー
ル１０が形成されている。配線パターン５上には、突起
電極３を介して半導体素子１が実装されている。この突
起電極３と配線パターン５との間の接続部を含む領域に
は、熱硬化性樹脂７が供給されている。半導体素子２の
上面、すなわち回路面の反対側には、放熱層２が形成さ
れている。
十分に放熱できる半導体装置及びその製造方法を提供す
ること。 【解決手段】 回路基板６上には、所定の配線パターン
５が形成されており、配線パターン５の間には、放熱用
パターン９が形成されている。この放熱用パターン９
は、放熱効果を考慮すると、ベタ塗りパターンであるこ
とが好ましい。この放熱用パターン９には、スルーホー
ル１０が形成されている。配線パターン５上には、突起
電極３を介して半導体素子１が実装されている。この突
起電極３と配線パターン５との間の接続部を含む領域に
は、熱硬化性樹脂７が供給されている。半導体素子２の
上面、すなわち回路面の反対側には、放熱層２が形成さ
れている。
Description
【０００１】
【発明の属する技術分野】本発明は、回路基板に半導体
素子を実装してなる半導体装置及びその製造方法に関す
る。
素子を実装してなる半導体装置及びその製造方法に関す
る。
【０００２】
【従来の技術】従来、半導体素子を回路基板に実装する
方法として、フリップチップ実装がある。このフリップ
チップ実装は、熱硬化樹脂を配線板に供給して、バンプ
と呼ばれる突起電極を設けた半導体素子をフェースダウ
ンボンディングして加圧、加熱することにより行なう。
このようにして得られた構造を図１２に示す。
方法として、フリップチップ実装がある。このフリップ
チップ実装は、熱硬化樹脂を配線板に供給して、バンプ
と呼ばれる突起電極を設けた半導体素子をフェースダウ
ンボンディングして加圧、加熱することにより行なう。
このようにして得られた構造を図１２に示す。
【０００３】図１２は、従来の半導体装置を示す断面図
である。この半導体装置は回路基板１０６を有し、この
回路基板１０６の上には配線パターン１０５が形成され
ている。この回路基板１０６には半導体素子１０１が実
装されている。すなわち、半導体素子１０１は突起電極
１０３を有し、突起電極１０３は配線パターン１０５に
接続されている。この突起電極１０３、配線パターン１
０５の周囲及び半導体素子１０１と回路基板１０６との
間には熱硬化性樹脂１０７が充填されている。また、半
導体素子１０１の裏面には放熱層１０２が形成されてお
り、この放熱層１０２を用いて、半導体素子１０１のセ
ット動作時に発生した熱を外部に放出するようになって
いる。
である。この半導体装置は回路基板１０６を有し、この
回路基板１０６の上には配線パターン１０５が形成され
ている。この回路基板１０６には半導体素子１０１が実
装されている。すなわち、半導体素子１０１は突起電極
１０３を有し、突起電極１０３は配線パターン１０５に
接続されている。この突起電極１０３、配線パターン１
０５の周囲及び半導体素子１０１と回路基板１０６との
間には熱硬化性樹脂１０７が充填されている。また、半
導体素子１０１の裏面には放熱層１０２が形成されてお
り、この放熱層１０２を用いて、半導体素子１０１のセ
ット動作時に発生した熱を外部に放出するようになって
いる。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体装置では、セット動作時に、半導体素子１０
１の裏面からではなく、半導体素子の表面（即ち、ボン
ディングする側の面であって回路が形成されている面）
から熱が発生するため、放熱層１０２を裏面に設けたの
では十分に放熱することができないという問題がある。
来の半導体装置では、セット動作時に、半導体素子１０
１の裏面からではなく、半導体素子の表面（即ち、ボン
ディングする側の面であって回路が形成されている面）
から熱が発生するため、放熱層１０２を裏面に設けたの
では十分に放熱することができないという問題がある。
【０００５】本発明はかかる点に鑑みてなされたもので
あり、セット動作時に半導体素子から発生する熱を十分
に放熱できる半導体装置及びその製造方法を提供するこ
とを目的とする。
あり、セット動作時に半導体素子から発生する熱を十分
に放熱できる半導体装置及びその製造方法を提供するこ
とを目的とする。
【０００６】
【課題を解決するための手段】上記課題を解決するため
に、本発明は以下の手段を講じた。本発明は、配線パタ
ーンを有する回路基板と、該配線パターン上に導電部材
を介して搭載された半導体素子と、該半導体素子の下方
に位置する前記回路基板上に形成された放熱用パターン
とを具備することを特徴とする半導体装置を提供する。
に、本発明は以下の手段を講じた。本発明は、配線パタ
ーンを有する回路基板と、該配線パターン上に導電部材
を介して搭載された半導体素子と、該半導体素子の下方
に位置する前記回路基板上に形成された放熱用パターン
とを具備することを特徴とする半導体装置を提供する。
【０００７】この構成によれば、回路基板上に放熱用パ
ターンを形成することにより、半導体素子の表面（回路
面）から発生する熱を放熱用パターンで十分に放出する
ことができる。
ターンを形成することにより、半導体素子の表面（回路
面）から発生する熱を放熱用パターンで十分に放出する
ことができる。
【０００８】本発明の半導体装置においては、上記上記
回路基板は、上記配線パターンまで貫通するスルーホー
ルを有することが好ましい。これにより、放熱用パター
ンで伝導する熱を効率良く回路基板の下方に逃すことが
できる。その結果、回路基板の実装部分に熱がこもるこ
とを防止し、放熱効率を高めることができる。
回路基板は、上記配線パターンまで貫通するスルーホー
ルを有することが好ましい。これにより、放熱用パター
ンで伝導する熱を効率良く回路基板の下方に逃すことが
できる。その結果、回路基板の実装部分に熱がこもるこ
とを防止し、放熱効率を高めることができる。
【０００９】また、本発明の半導体装置においては、上
記放熱用パターンの厚さは、上記配線パターンの厚さよ
りも厚く、上記配線パターンの厚さと上記導電部材の高
さの和よりも低いことが好ましい。これにより、半導体
素子と放熱用パターンとの間の距離を短くして、セット
動作時における半導体素子から発生する熱を効率良く放
熱することができる。
記放熱用パターンの厚さは、上記配線パターンの厚さよ
りも厚く、上記配線パターンの厚さと上記導電部材の高
さの和よりも低いことが好ましい。これにより、半導体
素子と放熱用パターンとの間の距離を短くして、セット
動作時における半導体素子から発生する熱を効率良く放
熱することができる。
【００１０】本発明は、配線パターンを有する回路基板
上に半導体素子を搭載してなる半導体装置の製造方法で
あって、該回路基板上に該配線パターン及び放熱用パタ
ーンを形成する工程と、該半導体素子の電極上に導電部
材を形成する工程と、該導電部材を形成した半導体素子
を該回路基板上に実装する工程と、を具備し、上記放熱
用パターンを上記半導体素子の下方に位置する上記回路
基板上に形成することを特徴とする半導体装置の製造方
法を提供する。
上に半導体素子を搭載してなる半導体装置の製造方法で
あって、該回路基板上に該配線パターン及び放熱用パタ
ーンを形成する工程と、該半導体素子の電極上に導電部
材を形成する工程と、該導電部材を形成した半導体素子
を該回路基板上に実装する工程と、を具備し、上記放熱
用パターンを上記半導体素子の下方に位置する上記回路
基板上に形成することを特徴とする半導体装置の製造方
法を提供する。
【００１１】この方法によれば、半導体素子の回路面か
ら発生する熱を放熱用パターンで効率良く放出すること
ができる半導体装置を得ることができる。
ら発生する熱を放熱用パターンで効率良く放出すること
ができる半導体装置を得ることができる。
【００１２】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。図１は、本発明の第１の実施の形
態による半導体装置を示す断面図である。
施の形態を説明する。図１は、本発明の第１の実施の形
態による半導体装置を示す断面図である。
【００１３】回路基板６の上には配線パターン５が形成
されている。また、回路基板６上且つ配線パターン５の
相互間には放熱用パターン９が形成されている。この放
熱用パターン９は、放熱効果を考慮すると、ベタ塗りパ
ターンであることが好ましい。また、回路基板６には、
放熱用パターン９まで貫通するスルーホール１０が形成
されている。
されている。また、回路基板６上且つ配線パターン５の
相互間には放熱用パターン９が形成されている。この放
熱用パターン９は、放熱効果を考慮すると、ベタ塗りパ
ターンであることが好ましい。また、回路基板６には、
放熱用パターン９まで貫通するスルーホール１０が形成
されている。
【００１４】回路基板６の上には半導体素子１が実装さ
れている。即ち、配線パターン５の上には突起電極３を
介して半導体素子１が実装されている。この突起電極３
と配線パターン５との間の接続部の周囲及び半導体素子
１と回路基板６との間には、熱硬化性樹脂７が充填され
ている。この熱硬化性樹脂７により回路基板６上に半導
体素子１を固定している。また、半導体素子１の裏面
（回路が形成されていない面）には、放熱層２が形成さ
れている。
れている。即ち、配線パターン５の上には突起電極３を
介して半導体素子１が実装されている。この突起電極３
と配線パターン５との間の接続部の周囲及び半導体素子
１と回路基板６との間には、熱硬化性樹脂７が充填され
ている。この熱硬化性樹脂７により回路基板６上に半導
体素子１を固定している。また、半導体素子１の裏面
（回路が形成されていない面）には、放熱層２が形成さ
れている。
【００１５】図２〜図５は、図１に示す半導体装置の製
造方法を説明するための図である。図２は、回路基板に
実装する半導体素子を示す断面図である。図３（ａ）〜
（ｃ）は、回路基板上に放熱パターン及び配線パターン
を作製する方法を示す断面図である。図４は、図３
（ｃ）に示す回路基板上に熱硬化性樹脂を塗布する工程
を示す平面図である。図５は、図４に示す回路基板に半
導体素子を実装する工程を示す断面図である。
造方法を説明するための図である。図２は、回路基板に
実装する半導体素子を示す断面図である。図３（ａ）〜
（ｃ）は、回路基板上に放熱パターン及び配線パターン
を作製する方法を示す断面図である。図４は、図３
（ｃ）に示す回路基板上に熱硬化性樹脂を塗布する工程
を示す平面図である。図５は、図４に示す回路基板に半
導体素子を実装する工程を示す断面図である。
【００１６】まず、図２に示すように、半導体素子１を
準備し、この半導体素子１の表面（回路面）４ａの電極
パッド（図示せず）に突起電極３を形成する。次に、半
導体素子１の裏面４ｂに放熱層２を形成する。
準備し、この半導体素子１の表面（回路面）４ａの電極
パッド（図示せず）に突起電極３を形成する。次に、半
導体素子１の裏面４ｂに放熱層２を形成する。
【００１７】この後、図３（ａ）に示すように、回路基
板６を準備し、この回路基板６の上にＣｕなどをメッキ
で被着した厚さＡの金属層を形成する。次に、フォトリ
ソグラフィー技術及びエッチング技術を用いてこの金属
層をパターニングすることにより、回路基板６上に放熱
用パターン９及び配線パターン５を形成する。
板６を準備し、この回路基板６の上にＣｕなどをメッキ
で被着した厚さＡの金属層を形成する。次に、フォトリ
ソグラフィー技術及びエッチング技術を用いてこの金属
層をパターニングすることにより、回路基板６上に放熱
用パターン９及び配線パターン５を形成する。
【００１８】次に、図３（ｂ）に示すように、放熱用パ
ターン９上にレジスト層１１を形成する。その後、この
レジスト層１１をマスクとして配線パターン５の上部を
一部エッチングすることにより、図３（ｃ）に示すよう
に、該配線パターン５の厚さをＢにする。次に、レジス
ト層１１を除去して回路基板６を作製する。
ターン９上にレジスト層１１を形成する。その後、この
レジスト層１１をマスクとして配線パターン５の上部を
一部エッチングすることにより、図３（ｃ）に示すよう
に、該配線パターン５の厚さをＢにする。次に、レジス
ト層１１を除去して回路基板６を作製する。
【００１９】この後、図４に示すように、回路基板６に
スルーホール１０を設ける。このスルーホール１０は、
放熱用パターン９の中心部に位置し、該パターン９を貫
通するものである。次に、この回路基板６の上且つ配線
パターン５と放熱用パターン９との間に、熱硬化性樹脂
７を塗布する。
スルーホール１０を設ける。このスルーホール１０は、
放熱用パターン９の中心部に位置し、該パターン９を貫
通するものである。次に、この回路基板６の上且つ配線
パターン５と放熱用パターン９との間に、熱硬化性樹脂
７を塗布する。
【００２０】次に、図５に示すように、回路基板６の配
線パターン５と半導体素子１の突起電極３との間の位置
合わせを行なって、ボンディングツール８を用いて回路
基板６上に半導体素子１をフェースダウンボンディング
する。この際、ボンディングツール８を加熱するととも
に該ツール８によって半導体素子１を加圧することによ
り、熱硬化樹脂７を硬化させる。その後、ボンディング
ツール８を上昇させて、半導体素子１の実装を完了す
る。このようにして本実施の形態に係る半導体装置を得
ることができる。
線パターン５と半導体素子１の突起電極３との間の位置
合わせを行なって、ボンディングツール８を用いて回路
基板６上に半導体素子１をフェースダウンボンディング
する。この際、ボンディングツール８を加熱するととも
に該ツール８によって半導体素子１を加圧することによ
り、熱硬化樹脂７を硬化させる。その後、ボンディング
ツール８を上昇させて、半導体素子１の実装を完了す
る。このようにして本実施の形態に係る半導体装置を得
ることができる。
【００２１】尚、放熱パターン９の厚さは、放熱効果や
半導体素子表面とのショートする可能性を考慮すると、
４０μｍ〜５０μｍであることが好ましい。また、放熱
層２の厚さは、放熱効果や実装の際の熱の伝わりを考慮
すると、０．５ｍｍ〜１ｍｍであることが好ましい。ま
た、スルーホール１０の径は、放熱効果や樹脂の流れ込
む可能性を考慮すると、チップのサイズにもよるが、φ
１ｍｍぐらいが好ましい（チップサイズが□３ｍｍ以下
の場合はそのサイズに伴い、スルーホール径を小さくす
る）。
半導体素子表面とのショートする可能性を考慮すると、
４０μｍ〜５０μｍであることが好ましい。また、放熱
層２の厚さは、放熱効果や実装の際の熱の伝わりを考慮
すると、０．５ｍｍ〜１ｍｍであることが好ましい。ま
た、スルーホール１０の径は、放熱効果や樹脂の流れ込
む可能性を考慮すると、チップのサイズにもよるが、φ
１ｍｍぐらいが好ましい（チップサイズが□３ｍｍ以下
の場合はそのサイズに伴い、スルーホール径を小さくす
る）。
【００２２】また、突起電極３の材料としては、通常電
極材料として使用されている材料が用いられる。また、
放熱層２及び放熱用パターン９を構成する材料として
は、通常の放熱材料として用いられている材料が用いら
れる。
極材料として使用されている材料が用いられる。また、
放熱層２及び放熱用パターン９を構成する材料として
は、通常の放熱材料として用いられている材料が用いら
れる。
【００２３】上記第１の実施の形態によれば、回路基板
６上に放熱用パターン９を設け、この放熱用パターン９
を半導体素子１の表面に対向するように配置する。これ
により、半導体素子１の表面（回路面）から発生する熱
を放熱用パターン９で十分に放出することができる。
６上に放熱用パターン９を設け、この放熱用パターン９
を半導体素子１の表面に対向するように配置する。これ
により、半導体素子１の表面（回路面）から発生する熱
を放熱用パターン９で十分に放出することができる。
【００２４】また、図１に示すように、放熱用パターン
９の厚さを、配線パターン５の厚さより厚く、かつ配線
パターン５の厚さと突起電極３の高さとの和よりも小さ
くしている。このように半導体素子１と放熱用パターン
９との間の距離を短くすることにより、セット動作時に
おける半導体素子１から発生する熱を効率良く放熱する
ことができる。
９の厚さを、配線パターン５の厚さより厚く、かつ配線
パターン５の厚さと突起電極３の高さとの和よりも小さ
くしている。このように半導体素子１と放熱用パターン
９との間の距離を短くすることにより、セット動作時に
おける半導体素子１から発生する熱を効率良く放熱する
ことができる。
【００２５】また、放熱用パターン９に回路基板６まで
貫通するスルーホール１０を形成することにより、放熱
用パターン９で伝導する熱を効率良く回路基板６の下方
に逃すことができる。その結果、回路基板６の実装部分
に熱がこもることを防止し、放熱効率を高めることがで
きる。
貫通するスルーホール１０を形成することにより、放熱
用パターン９で伝導する熱を効率良く回路基板６の下方
に逃すことができる。その結果、回路基板６の実装部分
に熱がこもることを防止し、放熱効率を高めることがで
きる。
【００２６】また、このスルーホール１０は、電子部品
を実装する際のリフロー時の加熱による水蒸気を逃がす
ことができ、水蒸気爆発によるリフロークラックを防止
することができる。
を実装する際のリフロー時の加熱による水蒸気を逃がす
ことができ、水蒸気爆発によるリフロークラックを防止
することができる。
【００２７】また、半導体素子１の裏面に放熱層２を形
成しているので、実装部分の熱を放出することができ
る。これにより、上記放熱用パターン９との相乗効果に
より、より放熱効果を向上させることができる。
成しているので、実装部分の熱を放出することができ
る。これにより、上記放熱用パターン９との相乗効果に
より、より放熱効果を向上させることができる。
【００２８】図６〜図１１は、本発明の第２の実施の形
態による半導体装置の製造方法を説明するための断面図
であり、第１の実施の形態と同一部分には同一符号を付
す。尚、回路基板に形成するパターン以外は、第１の実
施の形態と同様である。
態による半導体装置の製造方法を説明するための断面図
であり、第１の実施の形態と同一部分には同一符号を付
す。尚、回路基板に形成するパターン以外は、第１の実
施の形態と同様である。
【００２９】図６に示すように、回路基板６を準備し、
この回路基板６の上にＣｕなどをメッキで被着した厚さ
Ｂの金属層を形成する。次に、フォトリソグラフィー技
術及びエッチング技術を用いてこの金属層をパターニン
グすることにより、回路基板６上に放熱用パターン９及
び配線パターン５を形成する。
この回路基板６の上にＣｕなどをメッキで被着した厚さ
Ｂの金属層を形成する。次に、フォトリソグラフィー技
術及びエッチング技術を用いてこの金属層をパターニン
グすることにより、回路基板６上に放熱用パターン９及
び配線パターン５を形成する。
【００３０】この後、図７に示すように、放熱用パター
ン９及び配線パターン５を含む回路基板６の全面上にレ
ジスト層１１を形成する。次に、図８に示すように、放
熱用パターン９及び配線パターン５上のレジスト層１１
を除去する。これにより、配線パターン５上にビアホー
ル１２を形成する。その後、図９に示すように、配線パ
ターン５含むレジスト層１１上に他のレジスト層１３を
形成する。
ン９及び配線パターン５を含む回路基板６の全面上にレ
ジスト層１１を形成する。次に、図８に示すように、放
熱用パターン９及び配線パターン５上のレジスト層１１
を除去する。これにより、配線パターン５上にビアホー
ル１２を形成する。その後、図９に示すように、配線パ
ターン５含むレジスト層１１上に他のレジスト層１３を
形成する。
【００３１】次に、図１０に示すように、他のレジスト
層１３の高さと合わせるようにして放熱用パターン９の
上にＣｕなどをメッキにより被着して放熱用パターン９
の高さを高くする。この後、図１１に示すように、他の
レジスト層１３を除去して回路基板６を作製する。
層１３の高さと合わせるようにして放熱用パターン９の
上にＣｕなどをメッキにより被着して放熱用パターン９
の高さを高くする。この後、図１１に示すように、他の
レジスト層１３を除去して回路基板６を作製する。
【００３２】この後、第１の実施の形態と同様に、図４
及び図５に示す工程を施す。すなわち、回路基板６上に
熱硬化性樹脂７を塗布し、熱硬化性樹脂を硬化させ、半
導体素子１の実装を完了する。このようにして本実施の
形態に係る半導体装置を得ることができる。
及び図５に示す工程を施す。すなわち、回路基板６上に
熱硬化性樹脂７を塗布し、熱硬化性樹脂を硬化させ、半
導体素子１の実装を完了する。このようにして本実施の
形態に係る半導体装置を得ることができる。
【００３３】上記第２の実施の形態においても第１の実
施の形態と同様の効果を得ることができる。
施の形態と同様の効果を得ることができる。
【００３４】本発明は上記実施の形態に限定されず、種
々変更して実施することができる。例えば、上記実施の
形態では、放熱用パターンの材料としてＣｕを用いた場
合について説明しているが、他の放熱材料を用いても良
い。また、上記実施の形態では、放熱用パターンをメッ
キにより形成しているが、他の方法により放熱用パター
ンを形成しても良い。
々変更して実施することができる。例えば、上記実施の
形態では、放熱用パターンの材料としてＣｕを用いた場
合について説明しているが、他の放熱材料を用いても良
い。また、上記実施の形態では、放熱用パターンをメッ
キにより形成しているが、他の方法により放熱用パター
ンを形成しても良い。
【００３５】尚、上記実施の形態では、放熱用パターン
の厚さを、配線パターンの厚さよりも厚く、配線パター
ンの厚さと突起電極の高さの和よりも低くしているが、
これに限られず、放熱用パターンの厚さを、配線パター
ンの厚さよりも薄くすることも可能である。
の厚さを、配線パターンの厚さよりも厚く、配線パター
ンの厚さと突起電極の高さの和よりも低くしているが、
これに限られず、放熱用パターンの厚さを、配線パター
ンの厚さよりも薄くすることも可能である。
【００３６】
【発明の効果】以上説明したように本発明の半導体装置
及びその製造方法によれば、半導体素子の回路基板側に
放熱用パターンを設けているので、セット動作時におい
ての半導体素子から発生する熱を効率良く放熱させるこ
とが可能である。
及びその製造方法によれば、半導体素子の回路基板側に
放熱用パターンを設けているので、セット動作時におい
ての半導体素子から発生する熱を効率良く放熱させるこ
とが可能である。
【図１】本発明の第１の実施の形態による半導体装置を
示す断面図である。
示す断面図である。
【図２】回路基板に実装する半導体素子を示す断面図で
ある。
ある。
【図３】図３（ａ）〜（ｃ）は、回路基板上に放熱パタ
ーン及び配線パターンを作製する方法を示す断面図であ
る。
ーン及び配線パターンを作製する方法を示す断面図であ
る。
【図４】図３（ｃ）に示す回路基板上に熱硬化性樹脂を
塗布する工程を示す平面図である。
塗布する工程を示す平面図である。
【図５】図４に示す回路基板に半導体素子を実装する工
程を示す断面図である。
程を示す断面図である。
【図６】本発明の第２の実施の形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図７】本発明の第２の実施の形態による半導体装置の
製造方法を説明するものであり、図６の次の工程を示す
断面図である。
製造方法を説明するものであり、図６の次の工程を示す
断面図である。
【図８】本発明の第２の実施の形態による半導体装置の
製造方法を説明するものであり、図７の次の工程を示す
断面図である。
製造方法を説明するものであり、図７の次の工程を示す
断面図である。
【図９】本発明の第２の実施の形態による半導体装置の
製造方法を説明するものであり、図８の次の工程を示す
断面図である。
製造方法を説明するものであり、図８の次の工程を示す
断面図である。
【図１０】本発明の第２の実施の形態による半導体装置
の製造方法を説明するものであり、図９の次の工程を示
す断面図である。
の製造方法を説明するものであり、図９の次の工程を示
す断面図である。
【図１１】本発明の第２の実施の形態による半導体装置
の製造方法を説明するものであり、図１０の次の工程を
示す断面図である。
の製造方法を説明するものであり、図１０の次の工程を
示す断面図である。
【図１２】従来の半導体装置を示す断面図である。
１…半導体素子、２…放熱層、３…突起電極、４ａ…回
路面、４ｂ…回路面と反対の面、５…配線パターン、６
…回路基板、７…熱硬化性樹脂、８…ボンディングツー
ル、９…放熱用パターン、１０…スルーホール、１１…
レジスト層、１２…ビアホール、１３…他のレジスト
層、１０１…半導体素子、１０２…放熱層、１０３…突
起電極、１０５…配線パターン、１０６…回路基板、１
０７…熱硬化性樹脂。
路面、４ｂ…回路面と反対の面、５…配線パターン、６
…回路基板、７…熱硬化性樹脂、８…ボンディングツー
ル、９…放熱用パターン、１０…スルーホール、１１…
レジスト層、１２…ビアホール、１３…他のレジスト
層、１０１…半導体素子、１０２…放熱層、１０３…突
起電極、１０５…配線パターン、１０６…回路基板、１
０７…熱硬化性樹脂。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鶴見 正美 愛知県一宮市高田池尻６番地ソニー一宮株 式会社内 (72)発明者 櫻井 勉 愛知県額田郡幸田町大字坂崎字雀ヶ入１番 地ソニー幸田株式会社内 Ｆターム(参考） 5F036 AA01 BB08 BE01
Claims (4)
- 【請求項１】 配線パターンを有する回路基板と、 該配線パターン上に導電部材を介して搭載された半導体
素子と、 該半導体素子の下方に位置する前記回路基板上に形成さ
れた放熱用パターンと、 を具備することを特徴とする半導体装置。 - 【請求項２】 上記回路基板は、上記配線パターンまで
貫通するスルーホールを有することを特徴とする請求項
１記載の半導体装置。 - 【請求項３】 上記放熱用パターンの厚さは、上記配線
パターンの厚さよりも厚く、上記配線パターンの厚さと
上記導電部材の高さの和よりも低いことを特徴とする請
求項１記載の半導体装置。 - 【請求項４】 配線パターンを有する回路基板上に半導
体素子を搭載してなる半導体装置の製造方法であって、 該回路基板上に該配線パターン及び放熱用パターンを形
成する工程と、 該半導体素子の電極上に導電部材を形成する工程と、 該導電部材を形成した半導体素子を該回路基板上に実装
する工程と、 を具備し、 上記放熱用パターンを上記半導体素子の下方に位置する
上記回路基板上に形成することを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33598098A JP2000164774A (ja) | 1998-11-26 | 1998-11-26 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33598098A JP2000164774A (ja) | 1998-11-26 | 1998-11-26 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000164774A true JP2000164774A (ja) | 2000-06-16 |
Family
ID=18294459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33598098A Pending JP2000164774A (ja) | 1998-11-26 | 1998-11-26 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000164774A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007242617A (ja) * | 2006-03-06 | 2007-09-20 | Samsung Electro Mech Co Ltd | バックライトユニット |
| JP2008517459A (ja) * | 2004-10-14 | 2008-05-22 | アギア システムズ インコーポレーテッド | 熱エネルギー放散を改善したプリント回路板組立体 |
| KR101108748B1 (ko) * | 2010-08-23 | 2012-02-24 | 삼성전기주식회사 | 반도체 패키지 및 이의 제조 방법 |
| JP2019140265A (ja) * | 2018-02-13 | 2019-08-22 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2020136507A (ja) * | 2019-02-20 | 2020-08-31 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
-
1998
- 1998-11-26 JP JP33598098A patent/JP2000164774A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008517459A (ja) * | 2004-10-14 | 2008-05-22 | アギア システムズ インコーポレーテッド | 熱エネルギー放散を改善したプリント回路板組立体 |
| JP2007242617A (ja) * | 2006-03-06 | 2007-09-20 | Samsung Electro Mech Co Ltd | バックライトユニット |
| KR101108748B1 (ko) * | 2010-08-23 | 2012-02-24 | 삼성전기주식회사 | 반도체 패키지 및 이의 제조 방법 |
| JP2019140265A (ja) * | 2018-02-13 | 2019-08-22 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
| JP7025948B2 (ja) | 2018-02-13 | 2022-02-25 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2020136507A (ja) * | 2019-02-20 | 2020-08-31 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
| JP7267767B2 (ja) | 2019-02-20 | 2023-05-02 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100921919B1 (ko) | 반도체 칩에 형성되는 구리기둥-주석범프 및 그의 형성방법 | |
| KR101103857B1 (ko) | 인쇄 배선 보드 및 그 제조 방법 | |
| JP7064349B2 (ja) | 配線基板及びその製造方法 | |
| JP6764666B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP7198154B2 (ja) | 配線基板、及び配線基板の製造方法 | |
| JP2004179576A (ja) | 配線基板及びその製造方法 | |
| JP3939847B2 (ja) | 半導体装置の製造方法 | |
| JP2000164774A (ja) | 半導体装置及びその製造方法 | |
| JP7211757B2 (ja) | 配線基板 | |
| JP2000232179A (ja) | Ｐｇａ型電子部品用基板、その製造方法及び半導体装置 | |
| JP2000315706A (ja) | 回路基板の製造方法並びに回路基板 | |
| JP2004079891A (ja) | 配線基板、及び、配線基板の製造方法 | |
| JP2007258448A (ja) | 半導体装置 | |
| JPH06140466A (ja) | 半導体装置 | |
| JP2001127194A (ja) | フリップチップ型半導体装置及びその製造方法 | |
| JPH11224890A (ja) | 半導体装置およびその製造方法 | |
| JP4172238B2 (ja) | 電子部品の実装構造 | |
| US9741650B2 (en) | Wiring board and semiconductor package | |
| JP3646056B2 (ja) | フリップチップ実装方法 | |
| TW201901889A (zh) | 佈線基板和製造佈線基板的方法 | |
| JPH11163197A (ja) | 半導体実装用基板 | |
| JP2000133664A (ja) | 半導体装置 | |
| JP4037521B2 (ja) | 半導体パッケージの製造方法 | |
| JP2004087922A (ja) | 半導体パッケージ用基板とその製造方法 | |
| US20110147923A1 (en) | Surface Mounting Integrated Circuit Components |