JP2004179576A - 配線基板及びその製造方法 - Google Patents
配線基板及びその製造方法 Download PDFInfo
- Publication number
- JP2004179576A JP2004179576A JP2002346719A JP2002346719A JP2004179576A JP 2004179576 A JP2004179576 A JP 2004179576A JP 2002346719 A JP2002346719 A JP 2002346719A JP 2002346719 A JP2002346719 A JP 2002346719A JP 2004179576 A JP2004179576 A JP 2004179576A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- main surface
- dam
- ink
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
- H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/26175—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
【課題】高密度実装化を特に阻害することなく、アンダーフィル材の拡がりを有効に阻止することができる配線基板を提供すること。
【解決手段】本発明の配線基板１１は、第１主面１３及び第２主面１４を有する配線基板本体１２を有する。第１主面１３及び第２主面１４のうちの少なくともいずれかには、電子部品１６が搭載される電子部品搭載領域１５が設定されている。電子部品搭載領域１５内には、電子部品１６が接続される複数のパッド２３が配置されている。ソルダーレジスト２１，２２は、第１主面１３及び第２主面１４を覆っている。ソルダーレジスト２１の表面上には、インクを用いてダム部７１が形成されている。ダム部７１は電子部品搭載領域１５を包囲する。ダム部７１はその表面に凹部７２を有している。
【選択図】 図４
【解決手段】本発明の配線基板１１は、第１主面１３及び第２主面１４を有する配線基板本体１２を有する。第１主面１３及び第２主面１４のうちの少なくともいずれかには、電子部品１６が搭載される電子部品搭載領域１５が設定されている。電子部品搭載領域１５内には、電子部品１６が接続される複数のパッド２３が配置されている。ソルダーレジスト２１，２２は、第１主面１３及び第２主面１４を覆っている。ソルダーレジスト２１の表面上には、インクを用いてダム部７１が形成されている。ダム部７１は電子部品搭載領域１５を包囲する。ダム部７１はその表面に凹部７２を有している。
【選択図】 図４
Description
【０００１】
【発明の属する技術分野】
本発明は、配線基板及びその製造方法に係り、特には配線基板と電子部品との隙間を埋めるアンダーフィル材の拡がり阻止に関するものである。
【０００２】
【従来の技術】
近年、半導体パッケージの高密度実装化、低背化を実現するための実装方法として、半導体集積回路チップに形成した複数の電極を配線基板上の接続端子（ダイパッド）にはんだバンプを介して接続する、フリップチップボンディングと呼ばれる方法が注目されている。かかるフリップチップボンディングを行った場合には、半導体集積回路チップと配線基板との接続信頼性の向上を目的として、一般的に、両者の隙間にはアンダーフィル材が充填される（例えば、特許文献１参照）。
【０００３】
ところで、半導体パッケージにおけるダイエリアの外周部に別の電子部品を接続するためのパッドを設けた場合、高密度実装化を実現する上では、前記パッドとチップとの距離が小さいほうが有利である。また、将来的にチップの電極数が増えていった場合、チップと配線基板との隙間を確実に埋めるためには、アンダーフィル材の流動性を高めに設定する必要が生じる。その一方で、前記パッドとチップとの距離を小さくしてアンダーフィル材の流動性を高めに設定すると、アンダーフィル材がダイエリアの周囲に拡がってパッドの表面に付着しやすくなる。その結果、パッドが絶縁され、歩留まりや接続信頼性が低下する。それゆえ従来では、アンダーフィル材の流動性を十分に考慮した条件設定が必要となり、アンダーフィル材の選択の自由度が小さいという問題があった。このため、配線基板の製造が面倒でしかも高い信頼性を実現しにくかった。
【０００４】
そこで、ソルダーレジスト上にてダイエリアを包囲するようにダム溝を形成して、アンダーフィル材の流れによる拡がりを阻止する技術が従来提案されている。かかるダム溝の底部には、導体パターン（例えばダミーのベタパターン）を配置する場合もある。
【０００５】
【特許文献１】
特開２０００−１６４６１０号公報（図１等）
【０００６】
【発明が解決しようとする課題】
しかしながら、ソルダーレジストの下層にベタパターンが設けられていると、内層における配線の引き回しが困難になり、高密度実装化を実現する上で障害となる。そこで、ダム溝を形成する代わりに、ソルダーレジスト上にインクを印刷してその印刷層をダム部とする技術が従来提案されている。ところが、この技術の場合、なだらかな断面形状のダム部になりやすく、また、ダム部に十分な高さを確保することも一般に困難である。そのため、アンダーフィル材がダム部を容易に乗り越えてしまう。よって、アンダーフィル材の拡がりを有効に阻止できず、歩留まりや接続信頼性を向上させるには至らない。
【０００７】
本発明は上記の課題に鑑みてなされたものであり、その目的は、アンダーフィル材の拡がりが有効に阻止されるため歩留まり及び信頼性が高く、しかも高密度実装化が実現可能な配線基板及びその製造方法を提供することにある。
【０００８】
【課題を解決するための手段、作用及び効果】
そして上記課題を解決するための手段としては、第１主面及び第２主面を有する配線基板本体と、前記第１主面及び前記第２主面のうちの少なくともいずれかには、電子部品が搭載される電子部品搭載領域が設定されていることと、前記電子部品搭載領域内に配置され、前記電子部品が接続される複数のパッドと、前記第１主面及び前記第２主面のうちの少なくともいずれかを覆うとともに、前記パッドを露出させる開口部を有するソルダーレジストと、前記電子部品搭載領域を包囲するとともに、前記ソルダーレジストの表面上にインクを用いて形成されたダム部と、そのダム部は表面に凹部を有することとを備えたことを特徴とする配線基板がある。
【０００９】
インクを用いてダム部を形成した場合、なだらかな断面形状になりやすく、かつ、十分な高さを確保することも一般に困難である。しかし、上記のように表面に凹部を有するダム部であれば、かかる凹部がアンダーフィル材に対して障壁となる。このため、表面に凹部を有しない単なるインク製のダム部に比べて、ダム部を乗り越えてアンダーフィル材が外方に進行しにくくなる。従って、この構成によれば、アンダーフィル材の拡がりを有効に阻止することができる。よって、流動性の高いアンダーフィル材を選択することが可能となり、結果として高歩留まり、高密度実装化及び高信頼化を実現することが可能となる。勿論、上記の構成によれば、内層における配線の引き回しが特に困難になることもなく、このことも高密度実装化の実現に寄与している。しかも、インクによって形成されるダム部であれば、配線基板本体と別個に形成したダム枠を貼り付ける等の作業も不要となるので、部品点数の増加及びコスト高を伴うこともない。
【００１０】
そして、別の解決手段としては、第１主面及び第２主面を有する配線基板本体と、前記第１主面及び前記第２主面のうちの少なくともいずれかには、電子部品が搭載される電子部品搭載領域が設定されていることと、前記電子部品搭載領域内に配置され、前記電子部品が接続される複数のパッドと、前記第１主面及び前記第２主面のうちの少なくともいずれかを覆うとともに、前記パッドを露出させる開口部を有するソルダーレジストと、前記電子部品搭載領域を包囲するとともに、前記ソルダーレジストの表面上にインクを用いて形成されたダム部と、そのダム部はその表面に凹部を有していることとを備えた配線基板の製造方法であって、前記インクを用いて前記ダム部を形成する工程と、レーザー加工によって前記ダム部の表面に前記凹部を形成する工程とを含むことを特徴とする配線基板の製造方法がある。
【００１１】
従って、この製造方法によれば、インクを用いてダム部が形成されるため、例えば配線基板本体と別個に形成したダム枠を貼り付ける等の作業が要らず、部品点数の増加及びコスト高が回避される。さらに、レーザー加工であれば、ダム部の表面に比較的容易に凹部を形成することができる。また、ダム部の高さや幅が小さくても、レーザー加工であればそのダム部に微細な凹凸を高い精度で形成することが可能である。
【００１２】
以下、上記配線基板及びその製造方法について詳細に説明する。
【００１３】
前記配線基板を構成する配線基板本体としては、コアまたはベースとなる基板に絶縁層や導体層等が形成されたものをいう。前記基板としては、例えば、樹脂基板、セラミック基板、金属基板などが挙げられ、コスト性、孔加工の容易性、導電性などを考慮して適宜選択される。樹脂基板の具体例としては、ＥＰ樹脂（エポキシ樹脂）、ＰＩ樹脂（ポリイミド樹脂）、ＢＴ樹脂（ビスマレイミド−トリアジン樹脂）、ＰＰＥ樹脂（ポリフェニレンエーテル樹脂）からなる板材などがある。前記セラミック基板の具体例としては、アルミナ、ベリリア、窒化アルミニウム、窒化ほう素、炭化珪素、ガラスセラミック、結晶化ガラス等の低温焼成材料等からなる板材などがある。前記金属基板の具体例としては、銅板や銅合金板、銅以外の金属単体や、合金（例えばＦｅ−Ｎｉ系合金など）からなる板材などが挙げられる。
【００１４】
前記導体層は主として銅からなり、サブトラクティブ法、セミアディティブ法、フルアディティブ法などといった公知の手法によって形成される。具体的にいうと、例えば、銅箔のエッチング、無電解銅めっきあるいは電解銅めっきなどの手法が適用される。なお、スパッタやＣＶＤ等の手法により薄膜を形成した後にエッチングを行うことで導体層を形成したり、導電性ペースト等の印刷により導体層を形成したりすることも可能である。
【００１５】
前記導体層の一部であるパッドは、電子部品搭載領域内に複数配置されるとともに、その上には電子部品が電気的に接続されるようになっている。かかるパッドは、配線基板本体の第１主面のみまたは第２主面のみに形成されていてもよく、あるいは第１主面及び第２主面の両方に形成されていてもよい。
【００１６】
ここで前記電子部品としては、例えば、裏面に複数の電極を有する半導体集積回路チップなどを挙げることができる。そのほか前記電子部品は、裏面または側面に複数の接続端子を有する半導体パッケージや、裏面または側面に複数の端子を有するチップ部品（例えばチップトランジスタ、チップダイオード、チップ抵抗、チップキャパシタ、チップコイルなど）などであってもよい。この場合、搭載される電子部品は、能動部品であっても受動部品であってもよい。
【００１７】
前記電子部品が半導体集積回路チップ（いわゆるダイ）でありかつ前記パッドがその接続のためのパッド（ダイパッド）である場合、前記パッドは、例えば、配線基板の略中央部にある電子部品搭載領域内（いわゆるダイエリア内）にて格子状または千鳥状に配置される。なお、配線基板がいわゆる多数個取り用の配線基板であるような場合には、かかる電子部品搭載領域は配線基板本体上の複数箇所に設定されていてもよい。
【００１８】
前記ソルダーレジストは、配線基板本体の第１主面及び第２主面のうちの少なくともいずれかを覆うとともに、前記パッドを露出させる開口部を有している。かかるソルダーレジストとしては、例えば熱硬化性樹脂が好適である。前記ソルダーレジストは、絶縁性、耐熱性、耐湿性等を考慮して適宜選択されることができる。熱硬化性樹脂の好適例としては、ＥＰ樹脂（エポキシ樹脂）、ＰＩ樹脂（ポリイミド樹脂）、ＢＴ樹脂（ビスマレイミド−トリアジン樹脂）、フェノール樹脂、キシレン樹脂、ポリエステル樹脂、けい素樹脂等がある。
【００１９】
前記アンダーフィル材は、電子部品とソルダーレジストとの間の隙間を埋めるようにして充填形成される。かかるアンダーフィル材としては、先に列挙したソルダーレジスト用樹脂と同様の熱硬化性樹脂などを選択することができる。前記アンダーフィル材には、用途に応じて、無機粒子や金属粒子などのフィラーが適宜含まれていてもよい。
【００２０】
上記のような配線基板本体に対しては、表面に凹部を有するダム部がインクを用いて形成される。より具体的にいうと、前記ダム部は、電子部品搭載領域を包囲するようなかたちで、ソルダーレジストの表面上にインクを用いて形成される。つまり、インク以外の材料を用いて形成されたダム部（例えば、配線基板本体と別個に形成されたダム枠等の貼り付けにより形成されるダム部）は、ここでは除外されることになる。
【００２１】
前記凹部の平面視での形状は特に限定されることはなく自由に選択しうるが、好ましくは溝状凹部（溝部）であることがよい。溝部であると形成が比較的容易だからである。
【００２２】
かかる溝部の延びる方向は限定されず任意であるが、形成の容易性及びアンダーフィル材の拡がり阻止の確実性という観点からすると、溝部はダム部の外形線に沿って延びていることが好ましい。仮に溝部がダム部の外形線に対して直交する方向に延びていると、溝部を形成しているにもかかわらず、アンダーフィル材の拡がりを阻止できない場合があるからである。なお、前記溝部は必ずしも連続的に形成されていなくてもよく、非連続的に形成されていてもよい。
【００２３】
かかる溝部の幅はダム部の幅よりも小さいことがよく、ダム部の幅の１／１０以上かつ１／２以下であることがよりよい。溝部の本数は１本でも２本以上であってもよい。なお、ダム部の外形線に沿って延びる溝部を複数本形成した場合には、アンダーフィル材に対する障壁としての機能が向上するため、アンダーフィル材の拡がりを確実に阻止することができる。
【００２４】
また、溝部の深さは特に限定されないが、好ましくはダム部の高さ以下であることがよく、より好ましくはダム部の高さの１／４以上かつ３／４以下であることがよい。ダム部の高さ以上の深さを有する溝部はそもそも形成が困難であるばかりでなく、場合によってはダム部にクラックを生じさせる原因となるからである。逆に、あまりにも浅い溝部であると、アンダーフィル材の拡がりを有効に阻止できない場合があるからである。
【００２５】
前記ダム部は多層構造（２層構造、３層構造など）を有することがよい。単層構造を有するダム部の場合には十分な高さの確保が困難であるが、多層構造を有するダム部の場合にはインクを塗り重ねることによって比較的容易に十分な高さを確保することができる。それゆえ、アンダーフィル材の拡がりをいっそう有効に阻止することができる。例えば２層構造を有するダム部である場合、下側インク層及び上側インク層は全く同一のインクを用いて形成されていてもよく、樹脂材料、色調、硬化性などのうちの少なくともいずれかが異なるインクを用いて形成されていてもよい。
【００２６】
また、ソルダーレジストの表面上にインクを用いて部品番号や製造番号等のマーキング印刷を行うような場合、前記ダム部は、マーキング印刷用インクと共通のインクを用いて前記マーキング印刷時に併せて形成されることがよい。このような形成方法によれば、ダム部印刷用のインクをマーキング印刷用インクと別にして印刷を行う場合に比較して、生産性の向上及び製造コストの低減が達成しやすいからである。
【００２７】
またこの場合には、下側インク層の色調は、上側インク層の色調よりも薄くなるように設定されていることがよい。具体的には、色調の異なる２種のインクを用いてマーキング印刷を行う際に、相対的に色調の薄いインクを用いて下側インク層を印刷した後、前記下側インク層上に相対的に色調の濃いインクを用いて上側インク層を印刷することにより、２層構造を有する前記ダム部を形成することが好ましい。
【００２８】
相対的に色調の薄い下側インク層は、相対的に色調の濃い上側インク層よりもレーザー光の吸収が小さい。よって、かかる２層構造のダム部にレーザーを照射した場合には、レーザー光の吸収が大きい上側インク層のみが部分的に除去される。このため、下側インク層の表面付近に溝部の底部が形成されることとなり、溝部の深さ制御が容易になる。
【００２９】
【発明の実施の形態】
［第１の実施の形態］
【００３０】
以下、本発明を具体化した第１実施形態の配線基板１１及びその製造方法を図１〜図８に基づき詳細に説明する。
【００３１】
図１は、本実施形態の配線基板１１の概略平面図である。図２は、配線基板１１の概略側面図である。図３は、図１の一点鎖線円の部分を拡大して示した平面図である。図４は、半導体集積回路チップ１６の実装及びアンダーフィル材７５による樹脂封止をした状態の配線基板１１の断面図である。
【００３２】
図２に示されるように、この配線基板１１を構成する配線基板本体１２は、平面視で略矩形状の板状部材であり、上面１３（第１主面）及び下面１４（第２主面）を有している。図４に示されるように、配線基板本体１２の上面１３（第１主面）の表面は、ソルダーレジスト２１によって全体的に覆われている。配線基板本体１２の下面１４（第１主面）の表面も、ソルダーレジスト２２によって全体的に覆われている。
【００３３】
図１に示されるように、配線基板本体１２の上面１３（第１主面）側においてその略中央部には、略矩形状のダイエリア１５（電子部品搭載領域）が設定されている。このダイエリア１５には、電子部品の一種である矩形状の半導体集積回路チップ１６（図２の二点鎖線を参照）が搭載可能となっている。ダイエリア１５内には、半導体集積回路チップ１６側との電気的な接続を図るためのダイパッド２３が多数形成されている。前記チップ接続用であるダイパッド２３は格子状にレイアウトされている。一方、配線基板本体１２の下面１４（第２主面）側には特に電子部品搭載領域は設定されておらず、その代わりに図示しないマザーボードが接続可能となっている。そのため、配線基板本体１２の下面１４のほぼ全域には、マザーボード側の端子と接続する接続端子として、パッド２４が多数形成されている。
【００３４】
前記ダイパッド２３はソルダーレジスト２１に形成された開口部２５から露出しており、その露出した部分の表面にはニッケル−金めっき層２６が形成されている。また、マザーボード接続用のパッド２４はソルダーレジスト２２に形成された開口部２７から露出しており、その露出した部分の表面にもニッケル−金めっき層２６が形成されている。ニッケル−金めっきが施されたダイパッド２３上には、さらにはんだバンプ２８が形成されている。各はんだバンプ２８の上面は、ソルダーレジスト２１の表面よりも突出している。
【００３５】
図４に示されるように、この配線基板本体１２は、エポキシ樹脂を含浸したガラスクロスからなるコア基板３１をその中心部に備えている。コア基板３１の上面３２及び下面３３には、厚さ数十μｍの銅からなる配線パターン３４，３５が形成されている。コア基板３１における複数箇所にはスルーホール導体３６が形成されている。かかるスルーホール導体３６は、コア基板３１の上面３２側の配線パターン３４と下面３３側の配線パターン３５とを接続導通している。なお、スルーホール導体３６の内部は、導電性を有する閉塞体３７で埋められている。
【００３６】
コア基板３１の上面３２及び下面３３には、感光性エポキシ樹脂を用いて内層の樹脂絶縁層４１，４２が形成されている。樹脂絶縁層４１の表面（即ち第１主面）上には、ダイパッド２３のほかに配線パターン５１も形成されている。樹脂絶縁層４２の表面（即ち第２主面）上には、前記パッド２６のほかに配線パターン５２が形成されている。樹脂絶縁層４１，４２にはブラインドビアホール導体５３，５４が形成されている。上側のブラインドビアホール導体５３は、配線パターン３４と配線パターン５１とを接続導通している。下側のブラインドビアホール導体５４は、配線パターン３５と配線パターン５２とを接続導通している。
【００３７】
図１に示されるように、上側のソルダーレジスト２１の表面上においてダイエリア１５の外側となる領域には、電子部品の一種であるチップキャパシタ６１を搭載するためのパッド６２が複数対配置されている。同じくダイエリア１５の外側となる領域には、平面視で略長方形状を呈するインク層６３が印刷によって形成されている。図４に示されるように、このインク層６３は２層構造を有しており、白色のインクからなる下側インク層６４と、黒色のインクからなる上側インク層６５とにより構成されている。なお、このインク層６３には、配線基板１１等の部品番号や製造番号などを示す文字及び数字（図示略）が表示されている。
【００３８】
さらに、上側のソルダーレジスト２１の表面上にはダム部７１が配設されている。本実施形態のダム部７１は、平面視で矩形枠状であって、ダイエリア１５を完全に包囲するようなかたちで印刷形成されている。かかるダム部７１は、先に述べたインク層６３と同様の構造を有している。即ち、図４に示されるように、このダム部７１も２層構造を有しており、白色のインクからなる下側インク層６４と、黒色のインクからなる上側インク層６５とにより構成されている。
【００３９】
ダム部７１を構成する下側インク層６４及び上側インク層６５の平均厚さは、ともに約１０μｍである。従って、ダム部７１のトータルの厚さは約２０μｍとなっている。また、図３，図４に示されるように、ダム部７１の表面には溝部７２（凹部）が２本形成されている。これらの溝部７２はダム部７１の外形線に沿って延びている。かかる溝部７２は上側インク層６５を部分的に除去することにより形成され、その底面は下側インク層６４にまで到達していない。即ち、溝部７２の深さはダム部７１の高さの約１／２の値、つまり約１０μｍに設定されている。なお、ダム部７１の幅は約１ｍｍに設定され、溝部７２の幅は約０．２ｍｍに設定されている。
【００４０】
そして、図４に示されるように、配線基板１１及び半導体集積回路チップ１６との隙間は、エポキシ樹脂からなるアンダーフィル材７５によって封止されるようになっている。
【００４１】
次に、本実施形態の配線基板１１を製造する手順について説明する。
【００４２】
まず上記構成の配線基板本体１２を作製する。具体的には下記のようにする。即ち、コア基板３１の両面に銅箔を貼着した両面銅張積層板を出発材料とし、それにＹＡＧレーザーまたは炭酸ガスレーザーを用いてレーザー加工を行い、両面銅張積層板を貫通する貫通孔を形成する。次に、前記貫通孔内面に対する無電銅めっきによりスルーホール導体３６を形成した後、銅箔のエッチングにより配線パターン３４，３５をパターニングする。ここでスルーホール導体３６を閉塞体３７で埋めた後、コア基板３１の上面３２及び下面３３に樹脂絶縁層４１，４２を形成する。次に、レーザー加工によって樹脂絶縁層４１，４２を孔開けし、ブラインドビアホール導体５３，５４を形成するための盲孔を形成する。さらに、マスクを形成しないで無電解銅めっきを施すことにより、前記盲孔の内部に銅めっきを析出させてブラインドビアホール導体５３，５４を形成する。このとき樹脂絶縁層４１，４２の外表面全体にも無電解銅めっきが析出する。この後、露光及び現像を行って所定パターンのめっきレジストを形成する。この状態で無電解銅めっき層を共通電極として電解銅めっきを施した後、まずレジストを溶解除去して、さらに不要な無電解銅めっき層をエッチングで除去する。これにより、上側の樹脂絶縁層４１の表面上に配線パターン５１、ダイパッド２３及びパッド６２を形成し、下側の樹脂絶縁層４２の表面上に配線パターン５２及びパッド２４を形成する。
【００４３】
そして、上記のように作製された配線基板本体１２の上面１３（第１主面）及び下面１４（第２主面）の表面上に、感光性エポキシ樹脂を塗布して硬化させることにより、ソルダーレジスト２１，２２を形成する。次に、所定のマスクを配置した状態で露光及び現像を行い、ソルダーレジスト２１，２２に開口部２５，２７をパターニングする。ここで、開口部２５から露出しているダイパッド２３及びパッド６２の表面、開口部２７から露出しているパッド２４の表面に対し、無電解ニッケルめっき、無電解金めっきを順次施すことにより、ニッケル−金めっき層２６を形成する。
【００４４】
続くインク印刷工程では、下側インク層６４の印刷を行った後に上側インク層６５の印刷を行う。まず下側インク層６４の印刷時には、上側のソルダーレジスト２１上に所定パターンの印刷用マスクを載置して、白色のマーキングインクを印刷する。その後、このインクを乾燥させることにより、厚さ約１０μｍの下側インク層６４を形成する（図５参照）。なお、この印刷においては、インク層６３の下側インク層６４ばかりでなく、ダム部７１の下側インク層６４も形成される。引き続いて行われる上側インク層６５の印刷時には、所定パターンの印刷用マスクを載置して、下側インク層６４上に黒色のマーキングインクを印刷する。その後、このインクを乾燥させることにより、厚さ約１０μｍの上側インク層６５を形成する（図６参照）。以上の結果、２層構造のインク層６３と、２層構造のダム部７１とが同時に形成される。
【００４５】
続く溝部形成工程では、炭酸ガスレーザーを用いてレーザー加工を行い、溝部７２を形成する（図７参照）。相対的に色調の薄い下側インク層６４は、相対的に色調の濃い上側インク層６５よりもレーザー光の吸収が小さいため、レーザー光を照射した場合には、レーザー光の吸収が大きい上側インク層６５のみが部分的に除去される。このため、下側インク層６４の表面付近に溝部７２の底部が形成されることとなり、溝部７２の深さが約１０μｍとなるように制御される。
【００４６】
続く第１はんだバンプ形成工程では、上面１３側のダイパッド２３上のニッケル−金めっき層２６上に、はんだバンプ２８を形成する。具体的には、ソルダーレジスト１２上に、所定パターンのマスクを載置し、ダイパッド２３上にはんだペーストを印刷する。その後、このはんだペーストをリフローして、はんだバンプ２８を形成する。以上のようにして、本実施形態の配線基板１１が完成する。
【００４７】
さらに、この配線基板１１のダイエリア１５に半導体集積回路チップ１６を搭載する。このとき、配線基板１１側のはんだバンプ２８と、半導体集積回路チップ１６側のバンプ７６とを位置合わせしてリフローを行う。これにより、はんだバンプ２８及びバンプ７６同士を接合し、配線基板１１側と半導体集積回路チップ１６側とを電気的に接続する。さらに、配線基板１１と半導体集積回路チップ１６との隙間にアンダーフィル材７５を充填して硬化処理を行い、前記隙間を樹脂封止する。
【００４８】
そして、第２はんだバンプ形成工程では、上面１３側のパッド６２上のニッケル−金めっき層２６上にはんだバンプ２８を形成し、そのはんだバンプ２８上にチップキャパシタ６１を搭載してリフローを行う。これにより、チップキャパシタ６１の電極とはんだバンプ２８とを接合し、配線基板１１側とチップキャパシタ６１側とを電気的に接続する。以上の結果、所望の半導体パッケージ（いわゆるオーガニックパッケージ）が完成する。
【００４９】
従って、本実施形態によれば以下の効果を得ることができる。
【００５０】
（１）本実施形態では、表面に溝部７２（凹部）を有するダム部７１を、インクを用いて印刷形成している。かかる溝部７２（凹部）はアンダーフィル材７５に対して障壁となる（図８参照）。このため、表面に溝部７２（凹部）を有しない単なるインク製のダム部７１に比べて、ダム部７１を乗り越えてアンダーフィル材７５が外方に進行しにくくなる。従って、この構成によれば、アンダーフィル材７５の拡がりを有効に阻止することができる。よって、流動性の高いアンダーフィル材７５を選択することが可能となり、結果として高歩留まり、高密度実装化及び高信頼化を実現することが可能となる。勿論、上記の構成によれば、内層における配線の引き回し（ここでは配線パターン５１の引き回し）が特に困難になることもなく、このことも高密度実装化の実現に寄与している。しかも、インクによって形成されるダム部７１であれば、配線基板本体１２と別個に形成したダム枠を貼り付ける等の作業も不要となるので、部品点数の増加及びコスト高を伴うこともない。
【００５１】
（２）本実施形態の製造方法では、インクを用いてダム部７１を形成する工程を実施した後、レーザー加工によってダム部７１の表面に溝部７２（凹部）を形成する工程を実施することを特徴とする。このようにレーザー加工を行うこの製造方法によれば、高さ及び幅の小さなダム部７１の表面に対して、比較的容易にかつ高い精度で溝部７２（凹部）を形成することができる。
【００５２】
（３）本実施形態の製造方法では、ダム部７１の外形線に沿って連続的に延びる溝部７２を２本形成している。このため、アンダーフィル材７５に対する障壁としての機能が極めて高くなり、アンダーフィル材７５の拡がりを確実に阻止することができる。また、これらの溝部７２の深さは、ダム部７１の高さの約１／２程度に設定しているため、形成が特に困難ではなく、ダム部７１にクラックも生じさせにくい。
【００５３】
（４）本実施形態の製造方法では、２層構造を有するダム部７１が形成される。このため、ダム部７１に十分な高さが確保され、アンダーフィル材７５の拡がりをいっそう有効に阻止することができる。
【００５４】
（５）本実施形態の製造方法では、ダム部７１は、マーキング印刷用インクと共通のインクを用いてマーキング印刷時に併せて形成される。従って、生産性の向上及び製造コストの低減を達成することができる。
［第２の実施の形態］
【００５５】
次に、本発明を具体化した第２実施形態の配線基板８１及びその製造方法を図９に基づき詳細に説明する。ここでは、第１実施形態と相違する部分について述べるとともに、共通する部分については第１実施形態と同じ部材番号を付し、その詳細な説明を省略する。
【００５６】
図９に示されるように、第２実施形態の配線基板８１では、第１実施形態のようなダム部７１は形成されておらず、その代わりにダム溝８２が形成されている。かかるダム溝８２は、平面視で略矩形枠状であって、ダイエリア１５を完全に包囲するようなかたちで形成されている。ダム溝８２の幅は約１ｍｍに設定されている。ダム溝８２は、底部がソルダーレジスト２１下の配線パターン５１に到らない深さ（具体的には約１５μｍ程度）に設定されている。ちなみにソルダーレジスト２１の厚さは約２５μｍ、配線パターン５１の厚さは約１５μｍである。
【００５７】
また、本実施形態ではこのようなダム溝８２を、ソルダーレジスト２１の形成工程後にレーザー加工を行うことにより形成している。具体的には、あらかじめマスクを設けた状態で露光及び現像を行い、ソルダーレジスト２１に開口部２５を形成した後、前記マスクを剥離する。そして、ダイエリア１５の周囲にレーザー光を照射し、ダム溝８２を形成する。この場合、炭酸ガスレーザーを用いるとともに、ソルダーレジスト２１を貫通させない程度の照射強度に設定して照射を行うことがよい。
【００５８】
そして、上記の配線基板８１であっても、ダム溝８２がアンダーフィル材７５に対して障壁となるため、ダム溝８２を乗り越えてアンダーフィル材７５が外方に進行しにくくなる。従って、この構成によれば、アンダーフィル材７５の拡がりを有効に阻止することができる。よって、流動性の高いアンダーフィル材７５を選択することが可能となり、結果として高歩留まり、高密度実装化及び高信頼化を実現することが可能となる。勿論、上記の構成によれば、内層における配線の引き回し（ここでは配線パターン５１の引き回し）が特に困難になることもなく、このことも高密度実装化の実現に寄与している。しかも、かかるダム溝８２であれば、配線基板本体１２と別個に形成したダム枠を貼り付ける等の作業も不要となるので、部品点数の増加及びコスト高を伴うこともない。
【００５９】
また、レーザー加工を伴う本実施形態の製造方法によれば、ソルダーレジスト２１の表面に比較的容易にダム溝８２を形成することができる。また、レーザー加工であれば微細なダム溝８２であっても、高い精度で形成することが可能である。
【００６０】
なお、本発明の実施形態は以下のように変更してもよい。
【００６１】
・ダム部７１の表面に形成される凹部は、第１実施形態のような溝部７２でなくてもよく、例えば図１０に示す別例のように、平面視で円形状の窪み９１のようなものであってもよい。勿論、かかる窪み９１の平面視形状は円形状のみに限定されず、任意の形状でよい。
【００６２】
・第１実施形態におけるダム部７１は２層構造を有するものであったが、３層以上の多層構造を有するもの、あるいは単層構造を有するもの（例えば図１１の別例参照）としてもよい。
【００６３】
・第１実施形態において溝部７２の深さはダム部７１の高さの約半分であったが、例えば図１２に示す別例のように前記深さをダム部７１の高さと同程度にすることも許容される。
【００６４】
・第１実施形態のダム部７１及び第２実施形態のダム溝８２はいずれもダイエリア１５を一重に包囲していたが、これを二重または三重に包囲するような構成としてもよい。
【００６５】
・前記第１実施形態では、ダム部７１の形成後にレーザー加工を行うことによって溝部７２（凹部）を形成していたが、これに限定されることはなく、例えばダム部７１の形成と溝部７２（凹部）の形成とを同時に行うことも一応可能である。なお、溝部７２（凹部）がそれほど微細でない場合には、レーザー加工以外の手法（例えばエッチング法やスクラッチ法など）を利用して溝部７２（凹部）を形成することも可能である。
【００６６】
・第１実施形態においては、第１はんだバンプ形成工程前にインク印刷工程を実施していたが、例えば同工程を第１はんだバンプ形成工程後に実施してもよい。
【００６７】
・第２実施形態ではソルダーレジスト２１に開口部２５を形成した後にダム溝８２を形成していたが、この順序を逆にしてもよい。なお、レーザー加工によって前記開口部２５の形成を行ってもよく、また、ハーフエッチングによってダム溝８２の形成を行ってもよい。
【００６８】
次に、特許請求の範囲に記載された技術的思想のほかに、前述した実施形態によって把握される技術的思想を以下に列挙する。
【００６９】
（１）請求項１乃至３のいずれか１項において、前記ダム部は２層構造を有するとともに、下側インク層の色調は、上側インク層の色調よりも薄くなるように設定されていることを特徴とする記載の配線基板。
【００７０】
（２）請求項４において、前記ダム部を、前記ソルダーレジストの表面上にインクを用いてマーキング印刷を行う際に、共通のインクを用いて同時に形成することを特徴とする配線基板の製造方法。
【００７１】
（３）請求項５において、色調の異なる２種のインクを用いて前記マーキング印刷を行う際に、相対的に色調の薄いインクを用いて下側インク層を印刷した後、前記下側インク層上に相対的に色調の濃いインクを用いて上側インク層を印刷することにより、２層構造を有する前記ダム部を形成することを特徴とする配線基板の製造方法。
【００７２】
（４）第１主面及び第２主面を有する配線基板本体と、前記第１主面及び前記第２主面のうちの少なくともいずれかには、電子部品が搭載される電子部品搭載領域が設定されていることと、前記第１主面及び前記第２主面のうちの少なくともいずれかに配置された導体パターンと、前記電子部品搭載領域内に配置され、前記電子部品が接続される複数のパッドと、前記第１主面及び前記第２主面のうちの少なくともいずれかを覆うとともに、前記パッドを露出させる開口部を有するソルダーレジストと、そのソルダーレジストは、前記電子部品搭載領域を包囲するとともに、底部が前記導体パターンに到らない深さに設定されたダム溝を有することとを備えたことを特徴とする配線基板。
【００７３】
（５）技術的思想（４）の配線基板の製造方法であって、前記ソルダーレジストを形成する工程と、レーザー加工によって、前記ソルダーレジストに前記ダム溝を形成する工程とを含むことを特徴とする配線基板の製造方法。
【図面の簡単な説明】
【図１】本発明を具体化した第１実施形態の配線基板の概略平面図。
【図２】前記配線基板の概略側面図。
【図３】図１の一点鎖線円の部分を拡大して示した平面図。
【図４】半導体集積回路チップの実装及びアンダーフィル材による樹脂封止をした状態の配線基板の断面図。
【図５】ダム部の形成手順を説明するための拡大断面図。
【図６】ダム部の形成手順を説明するための拡大断面図。
【図７】ダム部の形成手順を説明するための拡大断面図。
【図８】ダム部の形成手順を説明するための拡大断面図。
【図９】本発明を具体化した第２実施形態の配線基板の概略平面図。
【図１０】別例の配線基板の部分拡大平面図。
【図１１】別例の配線基板の部分拡大断面図。
【図１２】別例の配線基板の部分拡大断面図。
【符号の説明】
１１…配線基板
１２…配線基板本体
１３…第１主面
１４…第２主面
１５…電子部品搭載領域としてのダイエリア
１６…電子部品としての半導体集積回路チップ
２１，２２…ソルダーレジスト
２３…パッドとしてのダイパッド
２５…開口部
７１…ダム部
７２…凹部としての溝部
９１…凹部としての窪み
【発明の属する技術分野】
本発明は、配線基板及びその製造方法に係り、特には配線基板と電子部品との隙間を埋めるアンダーフィル材の拡がり阻止に関するものである。
【０００２】
【従来の技術】
近年、半導体パッケージの高密度実装化、低背化を実現するための実装方法として、半導体集積回路チップに形成した複数の電極を配線基板上の接続端子（ダイパッド）にはんだバンプを介して接続する、フリップチップボンディングと呼ばれる方法が注目されている。かかるフリップチップボンディングを行った場合には、半導体集積回路チップと配線基板との接続信頼性の向上を目的として、一般的に、両者の隙間にはアンダーフィル材が充填される（例えば、特許文献１参照）。
【０００３】
ところで、半導体パッケージにおけるダイエリアの外周部に別の電子部品を接続するためのパッドを設けた場合、高密度実装化を実現する上では、前記パッドとチップとの距離が小さいほうが有利である。また、将来的にチップの電極数が増えていった場合、チップと配線基板との隙間を確実に埋めるためには、アンダーフィル材の流動性を高めに設定する必要が生じる。その一方で、前記パッドとチップとの距離を小さくしてアンダーフィル材の流動性を高めに設定すると、アンダーフィル材がダイエリアの周囲に拡がってパッドの表面に付着しやすくなる。その結果、パッドが絶縁され、歩留まりや接続信頼性が低下する。それゆえ従来では、アンダーフィル材の流動性を十分に考慮した条件設定が必要となり、アンダーフィル材の選択の自由度が小さいという問題があった。このため、配線基板の製造が面倒でしかも高い信頼性を実現しにくかった。
【０００４】
そこで、ソルダーレジスト上にてダイエリアを包囲するようにダム溝を形成して、アンダーフィル材の流れによる拡がりを阻止する技術が従来提案されている。かかるダム溝の底部には、導体パターン（例えばダミーのベタパターン）を配置する場合もある。
【０００５】
【特許文献１】
特開２０００−１６４６１０号公報（図１等）
【０００６】
【発明が解決しようとする課題】
しかしながら、ソルダーレジストの下層にベタパターンが設けられていると、内層における配線の引き回しが困難になり、高密度実装化を実現する上で障害となる。そこで、ダム溝を形成する代わりに、ソルダーレジスト上にインクを印刷してその印刷層をダム部とする技術が従来提案されている。ところが、この技術の場合、なだらかな断面形状のダム部になりやすく、また、ダム部に十分な高さを確保することも一般に困難である。そのため、アンダーフィル材がダム部を容易に乗り越えてしまう。よって、アンダーフィル材の拡がりを有効に阻止できず、歩留まりや接続信頼性を向上させるには至らない。
【０００７】
本発明は上記の課題に鑑みてなされたものであり、その目的は、アンダーフィル材の拡がりが有効に阻止されるため歩留まり及び信頼性が高く、しかも高密度実装化が実現可能な配線基板及びその製造方法を提供することにある。
【０００８】
【課題を解決するための手段、作用及び効果】
そして上記課題を解決するための手段としては、第１主面及び第２主面を有する配線基板本体と、前記第１主面及び前記第２主面のうちの少なくともいずれかには、電子部品が搭載される電子部品搭載領域が設定されていることと、前記電子部品搭載領域内に配置され、前記電子部品が接続される複数のパッドと、前記第１主面及び前記第２主面のうちの少なくともいずれかを覆うとともに、前記パッドを露出させる開口部を有するソルダーレジストと、前記電子部品搭載領域を包囲するとともに、前記ソルダーレジストの表面上にインクを用いて形成されたダム部と、そのダム部は表面に凹部を有することとを備えたことを特徴とする配線基板がある。
【０００９】
インクを用いてダム部を形成した場合、なだらかな断面形状になりやすく、かつ、十分な高さを確保することも一般に困難である。しかし、上記のように表面に凹部を有するダム部であれば、かかる凹部がアンダーフィル材に対して障壁となる。このため、表面に凹部を有しない単なるインク製のダム部に比べて、ダム部を乗り越えてアンダーフィル材が外方に進行しにくくなる。従って、この構成によれば、アンダーフィル材の拡がりを有効に阻止することができる。よって、流動性の高いアンダーフィル材を選択することが可能となり、結果として高歩留まり、高密度実装化及び高信頼化を実現することが可能となる。勿論、上記の構成によれば、内層における配線の引き回しが特に困難になることもなく、このことも高密度実装化の実現に寄与している。しかも、インクによって形成されるダム部であれば、配線基板本体と別個に形成したダム枠を貼り付ける等の作業も不要となるので、部品点数の増加及びコスト高を伴うこともない。
【００１０】
そして、別の解決手段としては、第１主面及び第２主面を有する配線基板本体と、前記第１主面及び前記第２主面のうちの少なくともいずれかには、電子部品が搭載される電子部品搭載領域が設定されていることと、前記電子部品搭載領域内に配置され、前記電子部品が接続される複数のパッドと、前記第１主面及び前記第２主面のうちの少なくともいずれかを覆うとともに、前記パッドを露出させる開口部を有するソルダーレジストと、前記電子部品搭載領域を包囲するとともに、前記ソルダーレジストの表面上にインクを用いて形成されたダム部と、そのダム部はその表面に凹部を有していることとを備えた配線基板の製造方法であって、前記インクを用いて前記ダム部を形成する工程と、レーザー加工によって前記ダム部の表面に前記凹部を形成する工程とを含むことを特徴とする配線基板の製造方法がある。
【００１１】
従って、この製造方法によれば、インクを用いてダム部が形成されるため、例えば配線基板本体と別個に形成したダム枠を貼り付ける等の作業が要らず、部品点数の増加及びコスト高が回避される。さらに、レーザー加工であれば、ダム部の表面に比較的容易に凹部を形成することができる。また、ダム部の高さや幅が小さくても、レーザー加工であればそのダム部に微細な凹凸を高い精度で形成することが可能である。
【００１２】
以下、上記配線基板及びその製造方法について詳細に説明する。
【００１３】
前記配線基板を構成する配線基板本体としては、コアまたはベースとなる基板に絶縁層や導体層等が形成されたものをいう。前記基板としては、例えば、樹脂基板、セラミック基板、金属基板などが挙げられ、コスト性、孔加工の容易性、導電性などを考慮して適宜選択される。樹脂基板の具体例としては、ＥＰ樹脂（エポキシ樹脂）、ＰＩ樹脂（ポリイミド樹脂）、ＢＴ樹脂（ビスマレイミド−トリアジン樹脂）、ＰＰＥ樹脂（ポリフェニレンエーテル樹脂）からなる板材などがある。前記セラミック基板の具体例としては、アルミナ、ベリリア、窒化アルミニウム、窒化ほう素、炭化珪素、ガラスセラミック、結晶化ガラス等の低温焼成材料等からなる板材などがある。前記金属基板の具体例としては、銅板や銅合金板、銅以外の金属単体や、合金（例えばＦｅ−Ｎｉ系合金など）からなる板材などが挙げられる。
【００１４】
前記導体層は主として銅からなり、サブトラクティブ法、セミアディティブ法、フルアディティブ法などといった公知の手法によって形成される。具体的にいうと、例えば、銅箔のエッチング、無電解銅めっきあるいは電解銅めっきなどの手法が適用される。なお、スパッタやＣＶＤ等の手法により薄膜を形成した後にエッチングを行うことで導体層を形成したり、導電性ペースト等の印刷により導体層を形成したりすることも可能である。
【００１５】
前記導体層の一部であるパッドは、電子部品搭載領域内に複数配置されるとともに、その上には電子部品が電気的に接続されるようになっている。かかるパッドは、配線基板本体の第１主面のみまたは第２主面のみに形成されていてもよく、あるいは第１主面及び第２主面の両方に形成されていてもよい。
【００１６】
ここで前記電子部品としては、例えば、裏面に複数の電極を有する半導体集積回路チップなどを挙げることができる。そのほか前記電子部品は、裏面または側面に複数の接続端子を有する半導体パッケージや、裏面または側面に複数の端子を有するチップ部品（例えばチップトランジスタ、チップダイオード、チップ抵抗、チップキャパシタ、チップコイルなど）などであってもよい。この場合、搭載される電子部品は、能動部品であっても受動部品であってもよい。
【００１７】
前記電子部品が半導体集積回路チップ（いわゆるダイ）でありかつ前記パッドがその接続のためのパッド（ダイパッド）である場合、前記パッドは、例えば、配線基板の略中央部にある電子部品搭載領域内（いわゆるダイエリア内）にて格子状または千鳥状に配置される。なお、配線基板がいわゆる多数個取り用の配線基板であるような場合には、かかる電子部品搭載領域は配線基板本体上の複数箇所に設定されていてもよい。
【００１８】
前記ソルダーレジストは、配線基板本体の第１主面及び第２主面のうちの少なくともいずれかを覆うとともに、前記パッドを露出させる開口部を有している。かかるソルダーレジストとしては、例えば熱硬化性樹脂が好適である。前記ソルダーレジストは、絶縁性、耐熱性、耐湿性等を考慮して適宜選択されることができる。熱硬化性樹脂の好適例としては、ＥＰ樹脂（エポキシ樹脂）、ＰＩ樹脂（ポリイミド樹脂）、ＢＴ樹脂（ビスマレイミド−トリアジン樹脂）、フェノール樹脂、キシレン樹脂、ポリエステル樹脂、けい素樹脂等がある。
【００１９】
前記アンダーフィル材は、電子部品とソルダーレジストとの間の隙間を埋めるようにして充填形成される。かかるアンダーフィル材としては、先に列挙したソルダーレジスト用樹脂と同様の熱硬化性樹脂などを選択することができる。前記アンダーフィル材には、用途に応じて、無機粒子や金属粒子などのフィラーが適宜含まれていてもよい。
【００２０】
上記のような配線基板本体に対しては、表面に凹部を有するダム部がインクを用いて形成される。より具体的にいうと、前記ダム部は、電子部品搭載領域を包囲するようなかたちで、ソルダーレジストの表面上にインクを用いて形成される。つまり、インク以外の材料を用いて形成されたダム部（例えば、配線基板本体と別個に形成されたダム枠等の貼り付けにより形成されるダム部）は、ここでは除外されることになる。
【００２１】
前記凹部の平面視での形状は特に限定されることはなく自由に選択しうるが、好ましくは溝状凹部（溝部）であることがよい。溝部であると形成が比較的容易だからである。
【００２２】
かかる溝部の延びる方向は限定されず任意であるが、形成の容易性及びアンダーフィル材の拡がり阻止の確実性という観点からすると、溝部はダム部の外形線に沿って延びていることが好ましい。仮に溝部がダム部の外形線に対して直交する方向に延びていると、溝部を形成しているにもかかわらず、アンダーフィル材の拡がりを阻止できない場合があるからである。なお、前記溝部は必ずしも連続的に形成されていなくてもよく、非連続的に形成されていてもよい。
【００２３】
かかる溝部の幅はダム部の幅よりも小さいことがよく、ダム部の幅の１／１０以上かつ１／２以下であることがよりよい。溝部の本数は１本でも２本以上であってもよい。なお、ダム部の外形線に沿って延びる溝部を複数本形成した場合には、アンダーフィル材に対する障壁としての機能が向上するため、アンダーフィル材の拡がりを確実に阻止することができる。
【００２４】
また、溝部の深さは特に限定されないが、好ましくはダム部の高さ以下であることがよく、より好ましくはダム部の高さの１／４以上かつ３／４以下であることがよい。ダム部の高さ以上の深さを有する溝部はそもそも形成が困難であるばかりでなく、場合によってはダム部にクラックを生じさせる原因となるからである。逆に、あまりにも浅い溝部であると、アンダーフィル材の拡がりを有効に阻止できない場合があるからである。
【００２５】
前記ダム部は多層構造（２層構造、３層構造など）を有することがよい。単層構造を有するダム部の場合には十分な高さの確保が困難であるが、多層構造を有するダム部の場合にはインクを塗り重ねることによって比較的容易に十分な高さを確保することができる。それゆえ、アンダーフィル材の拡がりをいっそう有効に阻止することができる。例えば２層構造を有するダム部である場合、下側インク層及び上側インク層は全く同一のインクを用いて形成されていてもよく、樹脂材料、色調、硬化性などのうちの少なくともいずれかが異なるインクを用いて形成されていてもよい。
【００２６】
また、ソルダーレジストの表面上にインクを用いて部品番号や製造番号等のマーキング印刷を行うような場合、前記ダム部は、マーキング印刷用インクと共通のインクを用いて前記マーキング印刷時に併せて形成されることがよい。このような形成方法によれば、ダム部印刷用のインクをマーキング印刷用インクと別にして印刷を行う場合に比較して、生産性の向上及び製造コストの低減が達成しやすいからである。
【００２７】
またこの場合には、下側インク層の色調は、上側インク層の色調よりも薄くなるように設定されていることがよい。具体的には、色調の異なる２種のインクを用いてマーキング印刷を行う際に、相対的に色調の薄いインクを用いて下側インク層を印刷した後、前記下側インク層上に相対的に色調の濃いインクを用いて上側インク層を印刷することにより、２層構造を有する前記ダム部を形成することが好ましい。
【００２８】
相対的に色調の薄い下側インク層は、相対的に色調の濃い上側インク層よりもレーザー光の吸収が小さい。よって、かかる２層構造のダム部にレーザーを照射した場合には、レーザー光の吸収が大きい上側インク層のみが部分的に除去される。このため、下側インク層の表面付近に溝部の底部が形成されることとなり、溝部の深さ制御が容易になる。
【００２９】
【発明の実施の形態】
［第１の実施の形態］
【００３０】
以下、本発明を具体化した第１実施形態の配線基板１１及びその製造方法を図１〜図８に基づき詳細に説明する。
【００３１】
図１は、本実施形態の配線基板１１の概略平面図である。図２は、配線基板１１の概略側面図である。図３は、図１の一点鎖線円の部分を拡大して示した平面図である。図４は、半導体集積回路チップ１６の実装及びアンダーフィル材７５による樹脂封止をした状態の配線基板１１の断面図である。
【００３２】
図２に示されるように、この配線基板１１を構成する配線基板本体１２は、平面視で略矩形状の板状部材であり、上面１３（第１主面）及び下面１４（第２主面）を有している。図４に示されるように、配線基板本体１２の上面１３（第１主面）の表面は、ソルダーレジスト２１によって全体的に覆われている。配線基板本体１２の下面１４（第１主面）の表面も、ソルダーレジスト２２によって全体的に覆われている。
【００３３】
図１に示されるように、配線基板本体１２の上面１３（第１主面）側においてその略中央部には、略矩形状のダイエリア１５（電子部品搭載領域）が設定されている。このダイエリア１５には、電子部品の一種である矩形状の半導体集積回路チップ１６（図２の二点鎖線を参照）が搭載可能となっている。ダイエリア１５内には、半導体集積回路チップ１６側との電気的な接続を図るためのダイパッド２３が多数形成されている。前記チップ接続用であるダイパッド２３は格子状にレイアウトされている。一方、配線基板本体１２の下面１４（第２主面）側には特に電子部品搭載領域は設定されておらず、その代わりに図示しないマザーボードが接続可能となっている。そのため、配線基板本体１２の下面１４のほぼ全域には、マザーボード側の端子と接続する接続端子として、パッド２４が多数形成されている。
【００３４】
前記ダイパッド２３はソルダーレジスト２１に形成された開口部２５から露出しており、その露出した部分の表面にはニッケル−金めっき層２６が形成されている。また、マザーボード接続用のパッド２４はソルダーレジスト２２に形成された開口部２７から露出しており、その露出した部分の表面にもニッケル−金めっき層２６が形成されている。ニッケル−金めっきが施されたダイパッド２３上には、さらにはんだバンプ２８が形成されている。各はんだバンプ２８の上面は、ソルダーレジスト２１の表面よりも突出している。
【００３５】
図４に示されるように、この配線基板本体１２は、エポキシ樹脂を含浸したガラスクロスからなるコア基板３１をその中心部に備えている。コア基板３１の上面３２及び下面３３には、厚さ数十μｍの銅からなる配線パターン３４，３５が形成されている。コア基板３１における複数箇所にはスルーホール導体３６が形成されている。かかるスルーホール導体３６は、コア基板３１の上面３２側の配線パターン３４と下面３３側の配線パターン３５とを接続導通している。なお、スルーホール導体３６の内部は、導電性を有する閉塞体３７で埋められている。
【００３６】
コア基板３１の上面３２及び下面３３には、感光性エポキシ樹脂を用いて内層の樹脂絶縁層４１，４２が形成されている。樹脂絶縁層４１の表面（即ち第１主面）上には、ダイパッド２３のほかに配線パターン５１も形成されている。樹脂絶縁層４２の表面（即ち第２主面）上には、前記パッド２６のほかに配線パターン５２が形成されている。樹脂絶縁層４１，４２にはブラインドビアホール導体５３，５４が形成されている。上側のブラインドビアホール導体５３は、配線パターン３４と配線パターン５１とを接続導通している。下側のブラインドビアホール導体５４は、配線パターン３５と配線パターン５２とを接続導通している。
【００３７】
図１に示されるように、上側のソルダーレジスト２１の表面上においてダイエリア１５の外側となる領域には、電子部品の一種であるチップキャパシタ６１を搭載するためのパッド６２が複数対配置されている。同じくダイエリア１５の外側となる領域には、平面視で略長方形状を呈するインク層６３が印刷によって形成されている。図４に示されるように、このインク層６３は２層構造を有しており、白色のインクからなる下側インク層６４と、黒色のインクからなる上側インク層６５とにより構成されている。なお、このインク層６３には、配線基板１１等の部品番号や製造番号などを示す文字及び数字（図示略）が表示されている。
【００３８】
さらに、上側のソルダーレジスト２１の表面上にはダム部７１が配設されている。本実施形態のダム部７１は、平面視で矩形枠状であって、ダイエリア１５を完全に包囲するようなかたちで印刷形成されている。かかるダム部７１は、先に述べたインク層６３と同様の構造を有している。即ち、図４に示されるように、このダム部７１も２層構造を有しており、白色のインクからなる下側インク層６４と、黒色のインクからなる上側インク層６５とにより構成されている。
【００３９】
ダム部７１を構成する下側インク層６４及び上側インク層６５の平均厚さは、ともに約１０μｍである。従って、ダム部７１のトータルの厚さは約２０μｍとなっている。また、図３，図４に示されるように、ダム部７１の表面には溝部７２（凹部）が２本形成されている。これらの溝部７２はダム部７１の外形線に沿って延びている。かかる溝部７２は上側インク層６５を部分的に除去することにより形成され、その底面は下側インク層６４にまで到達していない。即ち、溝部７２の深さはダム部７１の高さの約１／２の値、つまり約１０μｍに設定されている。なお、ダム部７１の幅は約１ｍｍに設定され、溝部７２の幅は約０．２ｍｍに設定されている。
【００４０】
そして、図４に示されるように、配線基板１１及び半導体集積回路チップ１６との隙間は、エポキシ樹脂からなるアンダーフィル材７５によって封止されるようになっている。
【００４１】
次に、本実施形態の配線基板１１を製造する手順について説明する。
【００４２】
まず上記構成の配線基板本体１２を作製する。具体的には下記のようにする。即ち、コア基板３１の両面に銅箔を貼着した両面銅張積層板を出発材料とし、それにＹＡＧレーザーまたは炭酸ガスレーザーを用いてレーザー加工を行い、両面銅張積層板を貫通する貫通孔を形成する。次に、前記貫通孔内面に対する無電銅めっきによりスルーホール導体３６を形成した後、銅箔のエッチングにより配線パターン３４，３５をパターニングする。ここでスルーホール導体３６を閉塞体３７で埋めた後、コア基板３１の上面３２及び下面３３に樹脂絶縁層４１，４２を形成する。次に、レーザー加工によって樹脂絶縁層４１，４２を孔開けし、ブラインドビアホール導体５３，５４を形成するための盲孔を形成する。さらに、マスクを形成しないで無電解銅めっきを施すことにより、前記盲孔の内部に銅めっきを析出させてブラインドビアホール導体５３，５４を形成する。このとき樹脂絶縁層４１，４２の外表面全体にも無電解銅めっきが析出する。この後、露光及び現像を行って所定パターンのめっきレジストを形成する。この状態で無電解銅めっき層を共通電極として電解銅めっきを施した後、まずレジストを溶解除去して、さらに不要な無電解銅めっき層をエッチングで除去する。これにより、上側の樹脂絶縁層４１の表面上に配線パターン５１、ダイパッド２３及びパッド６２を形成し、下側の樹脂絶縁層４２の表面上に配線パターン５２及びパッド２４を形成する。
【００４３】
そして、上記のように作製された配線基板本体１２の上面１３（第１主面）及び下面１４（第２主面）の表面上に、感光性エポキシ樹脂を塗布して硬化させることにより、ソルダーレジスト２１，２２を形成する。次に、所定のマスクを配置した状態で露光及び現像を行い、ソルダーレジスト２１，２２に開口部２５，２７をパターニングする。ここで、開口部２５から露出しているダイパッド２３及びパッド６２の表面、開口部２７から露出しているパッド２４の表面に対し、無電解ニッケルめっき、無電解金めっきを順次施すことにより、ニッケル−金めっき層２６を形成する。
【００４４】
続くインク印刷工程では、下側インク層６４の印刷を行った後に上側インク層６５の印刷を行う。まず下側インク層６４の印刷時には、上側のソルダーレジスト２１上に所定パターンの印刷用マスクを載置して、白色のマーキングインクを印刷する。その後、このインクを乾燥させることにより、厚さ約１０μｍの下側インク層６４を形成する（図５参照）。なお、この印刷においては、インク層６３の下側インク層６４ばかりでなく、ダム部７１の下側インク層６４も形成される。引き続いて行われる上側インク層６５の印刷時には、所定パターンの印刷用マスクを載置して、下側インク層６４上に黒色のマーキングインクを印刷する。その後、このインクを乾燥させることにより、厚さ約１０μｍの上側インク層６５を形成する（図６参照）。以上の結果、２層構造のインク層６３と、２層構造のダム部７１とが同時に形成される。
【００４５】
続く溝部形成工程では、炭酸ガスレーザーを用いてレーザー加工を行い、溝部７２を形成する（図７参照）。相対的に色調の薄い下側インク層６４は、相対的に色調の濃い上側インク層６５よりもレーザー光の吸収が小さいため、レーザー光を照射した場合には、レーザー光の吸収が大きい上側インク層６５のみが部分的に除去される。このため、下側インク層６４の表面付近に溝部７２の底部が形成されることとなり、溝部７２の深さが約１０μｍとなるように制御される。
【００４６】
続く第１はんだバンプ形成工程では、上面１３側のダイパッド２３上のニッケル−金めっき層２６上に、はんだバンプ２８を形成する。具体的には、ソルダーレジスト１２上に、所定パターンのマスクを載置し、ダイパッド２３上にはんだペーストを印刷する。その後、このはんだペーストをリフローして、はんだバンプ２８を形成する。以上のようにして、本実施形態の配線基板１１が完成する。
【００４７】
さらに、この配線基板１１のダイエリア１５に半導体集積回路チップ１６を搭載する。このとき、配線基板１１側のはんだバンプ２８と、半導体集積回路チップ１６側のバンプ７６とを位置合わせしてリフローを行う。これにより、はんだバンプ２８及びバンプ７６同士を接合し、配線基板１１側と半導体集積回路チップ１６側とを電気的に接続する。さらに、配線基板１１と半導体集積回路チップ１６との隙間にアンダーフィル材７５を充填して硬化処理を行い、前記隙間を樹脂封止する。
【００４８】
そして、第２はんだバンプ形成工程では、上面１３側のパッド６２上のニッケル−金めっき層２６上にはんだバンプ２８を形成し、そのはんだバンプ２８上にチップキャパシタ６１を搭載してリフローを行う。これにより、チップキャパシタ６１の電極とはんだバンプ２８とを接合し、配線基板１１側とチップキャパシタ６１側とを電気的に接続する。以上の結果、所望の半導体パッケージ（いわゆるオーガニックパッケージ）が完成する。
【００４９】
従って、本実施形態によれば以下の効果を得ることができる。
【００５０】
（１）本実施形態では、表面に溝部７２（凹部）を有するダム部７１を、インクを用いて印刷形成している。かかる溝部７２（凹部）はアンダーフィル材７５に対して障壁となる（図８参照）。このため、表面に溝部７２（凹部）を有しない単なるインク製のダム部７１に比べて、ダム部７１を乗り越えてアンダーフィル材７５が外方に進行しにくくなる。従って、この構成によれば、アンダーフィル材７５の拡がりを有効に阻止することができる。よって、流動性の高いアンダーフィル材７５を選択することが可能となり、結果として高歩留まり、高密度実装化及び高信頼化を実現することが可能となる。勿論、上記の構成によれば、内層における配線の引き回し（ここでは配線パターン５１の引き回し）が特に困難になることもなく、このことも高密度実装化の実現に寄与している。しかも、インクによって形成されるダム部７１であれば、配線基板本体１２と別個に形成したダム枠を貼り付ける等の作業も不要となるので、部品点数の増加及びコスト高を伴うこともない。
【００５１】
（２）本実施形態の製造方法では、インクを用いてダム部７１を形成する工程を実施した後、レーザー加工によってダム部７１の表面に溝部７２（凹部）を形成する工程を実施することを特徴とする。このようにレーザー加工を行うこの製造方法によれば、高さ及び幅の小さなダム部７１の表面に対して、比較的容易にかつ高い精度で溝部７２（凹部）を形成することができる。
【００５２】
（３）本実施形態の製造方法では、ダム部７１の外形線に沿って連続的に延びる溝部７２を２本形成している。このため、アンダーフィル材７５に対する障壁としての機能が極めて高くなり、アンダーフィル材７５の拡がりを確実に阻止することができる。また、これらの溝部７２の深さは、ダム部７１の高さの約１／２程度に設定しているため、形成が特に困難ではなく、ダム部７１にクラックも生じさせにくい。
【００５３】
（４）本実施形態の製造方法では、２層構造を有するダム部７１が形成される。このため、ダム部７１に十分な高さが確保され、アンダーフィル材７５の拡がりをいっそう有効に阻止することができる。
【００５４】
（５）本実施形態の製造方法では、ダム部７１は、マーキング印刷用インクと共通のインクを用いてマーキング印刷時に併せて形成される。従って、生産性の向上及び製造コストの低減を達成することができる。
［第２の実施の形態］
【００５５】
次に、本発明を具体化した第２実施形態の配線基板８１及びその製造方法を図９に基づき詳細に説明する。ここでは、第１実施形態と相違する部分について述べるとともに、共通する部分については第１実施形態と同じ部材番号を付し、その詳細な説明を省略する。
【００５６】
図９に示されるように、第２実施形態の配線基板８１では、第１実施形態のようなダム部７１は形成されておらず、その代わりにダム溝８２が形成されている。かかるダム溝８２は、平面視で略矩形枠状であって、ダイエリア１５を完全に包囲するようなかたちで形成されている。ダム溝８２の幅は約１ｍｍに設定されている。ダム溝８２は、底部がソルダーレジスト２１下の配線パターン５１に到らない深さ（具体的には約１５μｍ程度）に設定されている。ちなみにソルダーレジスト２１の厚さは約２５μｍ、配線パターン５１の厚さは約１５μｍである。
【００５７】
また、本実施形態ではこのようなダム溝８２を、ソルダーレジスト２１の形成工程後にレーザー加工を行うことにより形成している。具体的には、あらかじめマスクを設けた状態で露光及び現像を行い、ソルダーレジスト２１に開口部２５を形成した後、前記マスクを剥離する。そして、ダイエリア１５の周囲にレーザー光を照射し、ダム溝８２を形成する。この場合、炭酸ガスレーザーを用いるとともに、ソルダーレジスト２１を貫通させない程度の照射強度に設定して照射を行うことがよい。
【００５８】
そして、上記の配線基板８１であっても、ダム溝８２がアンダーフィル材７５に対して障壁となるため、ダム溝８２を乗り越えてアンダーフィル材７５が外方に進行しにくくなる。従って、この構成によれば、アンダーフィル材７５の拡がりを有効に阻止することができる。よって、流動性の高いアンダーフィル材７５を選択することが可能となり、結果として高歩留まり、高密度実装化及び高信頼化を実現することが可能となる。勿論、上記の構成によれば、内層における配線の引き回し（ここでは配線パターン５１の引き回し）が特に困難になることもなく、このことも高密度実装化の実現に寄与している。しかも、かかるダム溝８２であれば、配線基板本体１２と別個に形成したダム枠を貼り付ける等の作業も不要となるので、部品点数の増加及びコスト高を伴うこともない。
【００５９】
また、レーザー加工を伴う本実施形態の製造方法によれば、ソルダーレジスト２１の表面に比較的容易にダム溝８２を形成することができる。また、レーザー加工であれば微細なダム溝８２であっても、高い精度で形成することが可能である。
【００６０】
なお、本発明の実施形態は以下のように変更してもよい。
【００６１】
・ダム部７１の表面に形成される凹部は、第１実施形態のような溝部７２でなくてもよく、例えば図１０に示す別例のように、平面視で円形状の窪み９１のようなものであってもよい。勿論、かかる窪み９１の平面視形状は円形状のみに限定されず、任意の形状でよい。
【００６２】
・第１実施形態におけるダム部７１は２層構造を有するものであったが、３層以上の多層構造を有するもの、あるいは単層構造を有するもの（例えば図１１の別例参照）としてもよい。
【００６３】
・第１実施形態において溝部７２の深さはダム部７１の高さの約半分であったが、例えば図１２に示す別例のように前記深さをダム部７１の高さと同程度にすることも許容される。
【００６４】
・第１実施形態のダム部７１及び第２実施形態のダム溝８２はいずれもダイエリア１５を一重に包囲していたが、これを二重または三重に包囲するような構成としてもよい。
【００６５】
・前記第１実施形態では、ダム部７１の形成後にレーザー加工を行うことによって溝部７２（凹部）を形成していたが、これに限定されることはなく、例えばダム部７１の形成と溝部７２（凹部）の形成とを同時に行うことも一応可能である。なお、溝部７２（凹部）がそれほど微細でない場合には、レーザー加工以外の手法（例えばエッチング法やスクラッチ法など）を利用して溝部７２（凹部）を形成することも可能である。
【００６６】
・第１実施形態においては、第１はんだバンプ形成工程前にインク印刷工程を実施していたが、例えば同工程を第１はんだバンプ形成工程後に実施してもよい。
【００６７】
・第２実施形態ではソルダーレジスト２１に開口部２５を形成した後にダム溝８２を形成していたが、この順序を逆にしてもよい。なお、レーザー加工によって前記開口部２５の形成を行ってもよく、また、ハーフエッチングによってダム溝８２の形成を行ってもよい。
【００６８】
次に、特許請求の範囲に記載された技術的思想のほかに、前述した実施形態によって把握される技術的思想を以下に列挙する。
【００６９】
（１）請求項１乃至３のいずれか１項において、前記ダム部は２層構造を有するとともに、下側インク層の色調は、上側インク層の色調よりも薄くなるように設定されていることを特徴とする記載の配線基板。
【００７０】
（２）請求項４において、前記ダム部を、前記ソルダーレジストの表面上にインクを用いてマーキング印刷を行う際に、共通のインクを用いて同時に形成することを特徴とする配線基板の製造方法。
【００７１】
（３）請求項５において、色調の異なる２種のインクを用いて前記マーキング印刷を行う際に、相対的に色調の薄いインクを用いて下側インク層を印刷した後、前記下側インク層上に相対的に色調の濃いインクを用いて上側インク層を印刷することにより、２層構造を有する前記ダム部を形成することを特徴とする配線基板の製造方法。
【００７２】
（４）第１主面及び第２主面を有する配線基板本体と、前記第１主面及び前記第２主面のうちの少なくともいずれかには、電子部品が搭載される電子部品搭載領域が設定されていることと、前記第１主面及び前記第２主面のうちの少なくともいずれかに配置された導体パターンと、前記電子部品搭載領域内に配置され、前記電子部品が接続される複数のパッドと、前記第１主面及び前記第２主面のうちの少なくともいずれかを覆うとともに、前記パッドを露出させる開口部を有するソルダーレジストと、そのソルダーレジストは、前記電子部品搭載領域を包囲するとともに、底部が前記導体パターンに到らない深さに設定されたダム溝を有することとを備えたことを特徴とする配線基板。
【００７３】
（５）技術的思想（４）の配線基板の製造方法であって、前記ソルダーレジストを形成する工程と、レーザー加工によって、前記ソルダーレジストに前記ダム溝を形成する工程とを含むことを特徴とする配線基板の製造方法。
【図面の簡単な説明】
【図１】本発明を具体化した第１実施形態の配線基板の概略平面図。
【図２】前記配線基板の概略側面図。
【図３】図１の一点鎖線円の部分を拡大して示した平面図。
【図４】半導体集積回路チップの実装及びアンダーフィル材による樹脂封止をした状態の配線基板の断面図。
【図５】ダム部の形成手順を説明するための拡大断面図。
【図６】ダム部の形成手順を説明するための拡大断面図。
【図７】ダム部の形成手順を説明するための拡大断面図。
【図８】ダム部の形成手順を説明するための拡大断面図。
【図９】本発明を具体化した第２実施形態の配線基板の概略平面図。
【図１０】別例の配線基板の部分拡大平面図。
【図１１】別例の配線基板の部分拡大断面図。
【図１２】別例の配線基板の部分拡大断面図。
【符号の説明】
１１…配線基板
１２…配線基板本体
１３…第１主面
１４…第２主面
１５…電子部品搭載領域としてのダイエリア
１６…電子部品としての半導体集積回路チップ
２１，２２…ソルダーレジスト
２３…パッドとしてのダイパッド
２５…開口部
７１…ダム部
７２…凹部としての溝部
９１…凹部としての窪み
Claims (4)
- 第１主面及び第２主面を有する配線基板本体と、
前記第１主面及び前記第２主面のうちの少なくともいずれかには、電子部品が搭載される電子部品搭載領域が設定されていることと、
前記電子部品搭載領域内に配置され、前記電子部品が接続される複数のパッドと、
前記第１主面及び前記第２主面のうちの少なくともいずれかを覆うとともに、前記パッドを露出させる開口部を有するソルダーレジストと、
前記電子部品搭載領域を包囲するとともに、前記ソルダーレジストの表面上にインクを用いて形成されたダム部と、そのダム部は表面に凹部を有することと
を備えたことを特徴とする配線基板。 - 前記凹部は溝部であることを特徴とする請求項１に記載の配線基板。
- 前記ダム部は多層構造を有することを特徴とする請求項１または２に記載の配線基板。
- 第１主面及び第２主面を有する配線基板本体と、
前記第１主面及び前記第２主面のうちの少なくともいずれかには、電子部品が搭載される電子部品搭載領域が設定されていることと、
前記電子部品搭載領域内に配置され、前記電子部品が接続される複数のパッドと、
前記第１主面及び前記第２主面のうちの少なくともいずれかを覆うとともに、前記パッドを露出させる開口部を有するソルダーレジストと、
前記電子部品搭載領域を包囲するとともに、前記ソルダーレジストの表面上にインクを用いて形成されたダム部と、そのダム部は表面に凹部を有することと
を備えた配線基板の製造方法であって、
前記インクを用いて前記ダム部を形成する工程と、
レーザー加工によって前記ダム部の表面に前記凹部を形成する工程と
を含むことを特徴とする配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002346719A JP2004179576A (ja) | 2002-11-29 | 2002-11-29 | 配線基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002346719A JP2004179576A (ja) | 2002-11-29 | 2002-11-29 | 配線基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004179576A true JP2004179576A (ja) | 2004-06-24 |
| JP2004179576A5 JP2004179576A5 (ja) | 2005-09-08 |
Family
ID=32707518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002346719A Pending JP2004179576A (ja) | 2002-11-29 | 2002-11-29 | 配線基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004179576A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008187054A (ja) * | 2007-01-30 | 2008-08-14 | Fujitsu Ltd | 配線基板及び半導体装置 |
| US7569419B2 (en) | 2006-09-29 | 2009-08-04 | Oki Semiconductor Co., Ltd. | Method for manufacturing semiconductor device that includes mounting chip on board and sealing with two resins |
| JP2010129873A (ja) * | 2008-11-28 | 2010-06-10 | Brother Ind Ltd | 配線部材の接続方法、配線部材の製造方法、及び、配線部材 |
| US7804161B2 (en) | 2007-03-30 | 2010-09-28 | Oki Semiconductor Co., Ltd. | Semiconductor device and dam for resin |
| CN102054795A (zh) * | 2009-10-28 | 2011-05-11 | 三星电机株式会社 | 倒装芯片封装及其制造方法 |
| JP2012054353A (ja) * | 2010-08-31 | 2012-03-15 | Toshiba Corp | 半導体装置 |
| WO2013094606A1 (ja) * | 2011-12-22 | 2013-06-27 | 太陽インキ製造株式会社 | ドライフィルム及びそれを用いたプリント配線板、プリント配線板の製造方法、及びフリップチップ実装基板 |
| US8541891B2 (en) | 2007-03-30 | 2013-09-24 | Lapis Semiconductor Co., Ltd. | Semiconductor device |
| KR101366919B1 (ko) | 2012-05-21 | 2014-02-24 | 삼성전기주식회사 | Ｓｒ 포스트 형성방법 및 이를 이용한 전자소자 패키지 제조방법 |
| JP2014220305A (ja) * | 2013-05-06 | 2014-11-20 | 株式会社デンソー | 多層基板およびこれを用いた電子装置、電子装置の製造方法 |
| JP2016018833A (ja) * | 2014-07-07 | 2016-02-01 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| WO2017163390A1 (ja) * | 2016-03-25 | 2017-09-28 | 株式会社日立産機システム | プリント基板及びプリント基板の製造方法 |
| JP2021022586A (ja) * | 2019-07-24 | 2021-02-18 | 株式会社デンソー | プリント基板及びプリント基板の製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08125305A (ja) * | 1994-10-26 | 1996-05-17 | Mitsumi Electric Co Ltd | メンブレン基板 |
| JP2000022318A (ja) * | 1998-07-06 | 2000-01-21 | Ibiden Co Ltd | プリント配線板およびその製造方法 |
| JP2002151833A (ja) * | 2000-08-31 | 2002-05-24 | Mitsui Mining & Smelting Co Ltd | 電子部品実装用基板の製造方法 |
-
2002
- 2002-11-29 JP JP2002346719A patent/JP2004179576A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08125305A (ja) * | 1994-10-26 | 1996-05-17 | Mitsumi Electric Co Ltd | メンブレン基板 |
| JP2000022318A (ja) * | 1998-07-06 | 2000-01-21 | Ibiden Co Ltd | プリント配線板およびその製造方法 |
| JP2002151833A (ja) * | 2000-08-31 | 2002-05-24 | Mitsui Mining & Smelting Co Ltd | 電子部品実装用基板の製造方法 |
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7569419B2 (en) | 2006-09-29 | 2009-08-04 | Oki Semiconductor Co., Ltd. | Method for manufacturing semiconductor device that includes mounting chip on board and sealing with two resins |
| JP2008187054A (ja) * | 2007-01-30 | 2008-08-14 | Fujitsu Ltd | 配線基板及び半導体装置 |
| US8432025B2 (en) | 2007-03-30 | 2013-04-30 | Lapis Semiconductor Co., Ltd. | Semiconductor device and plurality of dams |
| US7804161B2 (en) | 2007-03-30 | 2010-09-28 | Oki Semiconductor Co., Ltd. | Semiconductor device and dam for resin |
| US8541891B2 (en) | 2007-03-30 | 2013-09-24 | Lapis Semiconductor Co., Ltd. | Semiconductor device |
| JP2010129873A (ja) * | 2008-11-28 | 2010-06-10 | Brother Ind Ltd | 配線部材の接続方法、配線部材の製造方法、及び、配線部材 |
| US8558360B2 (en) | 2009-10-28 | 2013-10-15 | Samsung Electro-Mechanics Co., Ltd. | Flip chip package and method of manufacturing the same |
| US8809122B2 (en) | 2009-10-28 | 2014-08-19 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing flip chip package |
| TWI482248B (zh) * | 2009-10-28 | 2015-04-21 | Samsung Electro Mech | 覆晶封裝件及其製造方法 |
| JP2011097060A (ja) * | 2009-10-28 | 2011-05-12 | Samsung Electro-Mechanics Co Ltd | フリップチップパッケージ及びその製造方法 |
| CN102054795A (zh) * | 2009-10-28 | 2011-05-11 | 三星电机株式会社 | 倒装芯片封装及其制造方法 |
| JP2012054353A (ja) * | 2010-08-31 | 2012-03-15 | Toshiba Corp | 半導体装置 |
| CN104010815A (zh) * | 2011-12-22 | 2014-08-27 | 太阳油墨制造株式会社 | 干膜及使用其的印刷电路板、印刷电路板的制造方法、以及倒装芯片安装基板 |
| WO2013094606A1 (ja) * | 2011-12-22 | 2013-06-27 | 太陽インキ製造株式会社 | ドライフィルム及びそれを用いたプリント配線板、プリント配線板の製造方法、及びフリップチップ実装基板 |
| US9596754B2 (en) | 2011-12-22 | 2017-03-14 | Taiyo Ink Mfg. Co., Ltd. | Dry film, printed wiring board using same, method for producing printed wiring board, and flip chip mounting substrate |
| KR101366919B1 (ko) | 2012-05-21 | 2014-02-24 | 삼성전기주식회사 | Ｓｒ 포스트 형성방법 및 이를 이용한 전자소자 패키지 제조방법 |
| JP2014220305A (ja) * | 2013-05-06 | 2014-11-20 | 株式会社デンソー | 多層基板およびこれを用いた電子装置、電子装置の製造方法 |
| JP2016018833A (ja) * | 2014-07-07 | 2016-02-01 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| WO2017163390A1 (ja) * | 2016-03-25 | 2017-09-28 | 株式会社日立産機システム | プリント基板及びプリント基板の製造方法 |
| JPWO2017163390A1 (ja) * | 2016-03-25 | 2018-09-13 | 株式会社日立産機システム | プリント基板及びプリント基板の製造方法 |
| JP2021022586A (ja) * | 2019-07-24 | 2021-02-18 | 株式会社デンソー | プリント基板及びプリント基板の製造方法 |
| JP7263961B2 (ja) | 2019-07-24 | 2023-04-25 | 株式会社デンソー | プリント基板及びプリント基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3813402B2 (ja) | 半導体装置の製造方法 | |
| US8704369B1 (en) | Flip chip bump structure and fabrication method | |
| JP2004179578A (ja) | 配線基板及びその製造方法 | |
| KR100395862B1 (ko) | 플립 칩형 반도체 장치 및 플립 칩형 반도체 장치 제조 방법 | |
| JP4248761B2 (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| JP5886617B2 (ja) | 配線基板及びその製造方法、半導体パッケージ | |
| TWI451549B (zh) | 嵌埋半導體元件之封裝結構及其製法 | |
| US8835773B2 (en) | Wiring board and method of manufacturing the same | |
| KR101469698B1 (ko) | 배선 기판 및 그 제조 방법 | |
| US20100071950A1 (en) | Wiring Board and Manufacturing Method Thereof | |
| KR20070045929A (ko) | 전자 부품 내장 기판 및 그 제조 방법 | |
| US6969674B2 (en) | Structure and method for fine pitch flip chip substrate | |
| JP3577421B2 (ja) | 半導体装置用パッケージ | |
| JP2016063130A (ja) | プリント配線板および半導体パッケージ | |
| JP4954765B2 (ja) | 配線基板の製造方法 | |
| JP2004179576A (ja) | 配線基板及びその製造方法 | |
| KR20100061026A (ko) | 금속범프를 갖는 인쇄회로기판 및 그 제조방법 | |
| US6759318B1 (en) | Translation pad flip chip (TPFC) method for improving micro bump pitch IC substrate structure and manufacturing process | |
| US10879188B2 (en) | Wiring substrate | |
| US20120152606A1 (en) | Printed wiring board | |
| JP6994342B2 (ja) | 電子部品内蔵基板及びその製造方法 | |
| JP5000105B2 (ja) | 半導体装置 | |
| JP2007059588A (ja) | 配線基板の製造方法および配線基板 | |
| JP2004047543A (ja) | 半導体装置の製造方法 | |
| JP4235092B2 (ja) | 配線基板およびこれを用いた半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050310 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050310 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070502 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071003 |