JP7263961B2 - プリント基板及びプリント基板の製造方法 - Google Patents
プリント基板及びプリント基板の製造方法 Download PDFInfo
- Publication number
- JP7263961B2 JP7263961B2 JP2019136123A JP2019136123A JP7263961B2 JP 7263961 B2 JP7263961 B2 JP 7263961B2 JP 2019136123 A JP2019136123 A JP 2019136123A JP 2019136123 A JP2019136123 A JP 2019136123A JP 7263961 B2 JP7263961 B2 JP 7263961B2
- Authority
- JP
- Japan
- Prior art keywords
- printed circuit
- circuit board
- wiring pattern
- solder resist
- cliff
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
以下、第1実施形態について、図1ないし図6を参照して説明する。まず、ソルダーレジストによって凸状のダムを形成する構成について、図1及び図2に従って説明する。図1に示すように、プリント基板1の上面に設けられたソルダーレジスト2に、ダムとして例えば突部3を形成し、アンダーフィル4の流出を凸部3で止めるように構成されている。尚、凸部3は、例えばソルダーレジストで構成されており、ソルダーレジスト2の上に第2のソルダーレジストを形成し、それを加工することにより形成されている。
図7及び図8は、第2実施形態を示すものである。尚、第1実施形態と同一構成には、同一符号を付している。第2実施形態では、図7に示すように、ソルダーレジスト11の凸部12の崖部14の深さ、即ち、レーザ加工の下部の加工位置P2を、配線パターン10の上面とほぼ同じ位置または配線パターン10の上面よりも若干高い位置に位置するように構成している。
図9及び図10は、第3実施形態を示すものである。尚、第1実施形態と同一構成には、同一符号を付している。第3実施形態では、図9に示すように、ソルダーレジスト11の凸部12の崖部14の深さ、即ち、レーザ加工の下部の加工位置P3を、配線パターン10の下面、即ち、プリント基板1の上面よりも少し高い位置に位置するように構成している。
図11ないし図13は、第4実施形態を示すものである。尚、第1実施形態と同一構成には、同一符号を付している。第1実施形態では、プリント基板1の上に形成された通常の幅寸法の配線パターン10を利用してソルダーレジスト11の凸部12及び崖部14を形成するように構成したが、これに代えて、第4実施形態では、プリント基板1の上にべたパターンが形成されている場合において、べたパターンを利用してソルダーレジストの凸部及び崖部を形成するように構成した。
図14ないし図16は、第5実施形態を示すものである。尚、第1実施形態と同一構成には、同一符号を付している。第5実施形態では、ダム形成用の配線パターンを、電子部品15の周りを囲むように間欠的に配設するように構成した。
図17及び図18は、第6実施形態を示すものである。尚、第5実施形態と同一構成には、同一符号を付している。第6実施形態では、図17に示すように、ダム形成用の配線パターン30を、例えばベタパターンで構成した。この配線パターン30は、10本の配線パターン27と交差する部分で分断され、10本の配線パターン27と接続しないようになっており、電子部品15の周りを囲むように間欠的に配設される構成となっている。
Claims (5)
- プリント基板(1)の上に形成された配線パターン(10)と、
前記プリント基板並びに前記配線パターンの上に形成されたソルダーレジスト(11)と、
前記ソルダーレジストのうちの前記配線パターンの上に形成されたなだらかに凸となった部分の端部の傾斜部(13)に、レーザ加工を行うことにより形成されたほぼ垂直に切り立った崖部(14)と、
前記プリント基板にはんだ付けされた電子部品のはんだ付け部分に塗布されたアンダーフィル(4)とを備え、
前記崖部が前記アンダーフィルの流出を止めるように構成され、
前記配線パターンは、前記プリント基板の上に形成されたベタパターン(20)のうちの溝部(21)の両側の部分で構成されたプリント基板。 - 前記崖部の側面(14a)と底面(14b)がほぼ直角に交わるように構成された請求項1記載のプリント基板。
- 前記崖部の側面(14a)と底面(14c)が直角よりも大きい角度で交わるように構成された請求項1記載のプリント基板。
- 前記崖部の最下部に、断面ほぼ半円形状の凹部(14d)が形成されるように構成された請求項1記載のプリント基板。
- プリント基板の上に配線パターンを形成し、
前記プリント基板並びに前記配線パターンの上にソルダーレジストを形成し、
前記ソルダーレジストのうちの前記配線パターンの上に形成されたなだらかに凸となった部分の端部の傾斜部に、レーザ加工を行うことによりほぼ垂直に切り立った崖部を形成し、
前記プリント基板にはんだ付けされた電子部品のはんだ付け部分にアンダーフィルを塗布し、
前記崖部が前記アンダーフィルの流出を止めるように構成され、
プリント基板の上に配線パターンを形成するに際しては、
前記プリント基板の上にベタパターンを形成し、
前記ベタパターンに溝部を形成し、
前記ベタパターンのうちの溝部の両側の部分を前記配線パターンとするように構成されたプリント基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019136123A JP7263961B2 (ja) | 2019-07-24 | 2019-07-24 | プリント基板及びプリント基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019136123A JP7263961B2 (ja) | 2019-07-24 | 2019-07-24 | プリント基板及びプリント基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021022586A JP2021022586A (ja) | 2021-02-18 |
JP7263961B2 true JP7263961B2 (ja) | 2023-04-25 |
Family
ID=74574372
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019136123A Active JP7263961B2 (ja) | 2019-07-24 | 2019-07-24 | プリント基板及びプリント基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7263961B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002151833A (ja) | 2000-08-31 | 2002-05-24 | Mitsui Mining & Smelting Co Ltd | 電子部品実装用基板の製造方法 |
JP2004179576A (ja) | 2002-11-29 | 2004-06-24 | Ngk Spark Plug Co Ltd | 配線基板及びその製造方法 |
JP2011176007A (ja) | 2010-02-23 | 2011-09-08 | Hitachi Chem Co Ltd | 多面付け基板シート、半導体パッケージ基板、及びこれらの製造方法 |
JP2012074449A (ja) | 2010-09-28 | 2012-04-12 | Toppan Printing Co Ltd | 実装基板 |
JP2019062195A (ja) | 2017-09-27 | 2019-04-18 | 株式会社タムラ製作所 | ソルダーレジスト膜のパターン形成方法、および電子基板の製造方法 |
-
2019
- 2019-07-24 JP JP2019136123A patent/JP7263961B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002151833A (ja) | 2000-08-31 | 2002-05-24 | Mitsui Mining & Smelting Co Ltd | 電子部品実装用基板の製造方法 |
JP2004179576A (ja) | 2002-11-29 | 2004-06-24 | Ngk Spark Plug Co Ltd | 配線基板及びその製造方法 |
JP2011176007A (ja) | 2010-02-23 | 2011-09-08 | Hitachi Chem Co Ltd | 多面付け基板シート、半導体パッケージ基板、及びこれらの製造方法 |
JP2012074449A (ja) | 2010-09-28 | 2012-04-12 | Toppan Printing Co Ltd | 実装基板 |
JP2019062195A (ja) | 2017-09-27 | 2019-04-18 | 株式会社タムラ製作所 | ソルダーレジスト膜のパターン形成方法、および電子基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2021022586A (ja) | 2021-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5162226B2 (ja) | 配線基板及び半導体装置 | |
US9040838B2 (en) | Method for forming solder resist and substrate for package | |
US6153930A (en) | Electronic circuit device and method | |
JP2016058673A (ja) | プリント配線板およびその製造方法 | |
JP5641449B2 (ja) | はんだ実装基板及びその製造方法、並びに半導体装置 | |
KR102380834B1 (ko) | 인쇄회로기판, 반도체 패키지 및 이들의 제조방법 | |
JP7263961B2 (ja) | プリント基板及びプリント基板の製造方法 | |
JPH11191670A (ja) | プリント配線基板及びその製造方法 | |
KR20130030054A (ko) | 인쇄회로기판 및 그 제조방법 | |
US7205485B2 (en) | Printed circuit board and method for fabricating the same | |
JP7172663B2 (ja) | 半導体装置 | |
US20140284081A1 (en) | Wiring substrate | |
JP2017098319A (ja) | プリント配線板、プリント配線板の製造方法および半導体装置 | |
KR102408126B1 (ko) | 솔더 브릿지를 억제할 수 있는 전기적 패턴을 갖는 전기적 장치 | |
JP2013211497A (ja) | 部品接合構造 | |
US11917756B2 (en) | Printed wiring board and method for manufacturing printed wiring board | |
KR20150057389A (ko) | 인쇄회로기판 및 그 제조방법 | |
JP5399012B2 (ja) | プリント配線基板及びプリント配線基板におけるソルダーレジストの形成方法 | |
JP2020096041A (ja) | 半導体装置 | |
JP2013219284A (ja) | 電子部品実装基板の製造方法 | |
US20090097220A1 (en) | Printed circuit board | |
JP2017092328A (ja) | プリント配線板、プリント配線板の製造方法および半導体装置 | |
JP7014744B2 (ja) | プリント配線板の製造方法 | |
KR101258869B1 (ko) | 플립칩 실장을 위한 미세 피치의 금속 범프 제조 방법 | |
JP2015090981A (ja) | プリント回路基板用ソルダレジスト、これを用いたプリント回路基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230314 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230327 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7263961 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |