JP5399012B2 - プリント配線基板及びプリント配線基板におけるソルダーレジストの形成方法 - Google Patents

プリント配線基板及びプリント配線基板におけるソルダーレジストの形成方法 Download PDF

Info

Publication number
JP5399012B2
JP5399012B2 JP2008166877A JP2008166877A JP5399012B2 JP 5399012 B2 JP5399012 B2 JP 5399012B2 JP 2008166877 A JP2008166877 A JP 2008166877A JP 2008166877 A JP2008166877 A JP 2008166877A JP 5399012 B2 JP5399012 B2 JP 5399012B2
Authority
JP
Japan
Prior art keywords
solder resist
printed wiring
wiring board
pads
patterning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008166877A
Other languages
English (en)
Other versions
JP2010010325A (ja
Inventor
尊 椎葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Elna Co Ltd
Original Assignee
Elna Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elna Co Ltd filed Critical Elna Co Ltd
Priority to JP2008166877A priority Critical patent/JP5399012B2/ja
Publication of JP2010010325A publication Critical patent/JP2010010325A/ja
Application granted granted Critical
Publication of JP5399012B2 publication Critical patent/JP5399012B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、プリント配線基板及びプリント配線基板におけるソルダーレジストの形成方法に関するもので、さらに詳しくは、ソルダーレジストは、プリント配線基板の半田付けをする部分を除いて全面に塗布し、半田の付着防止、導体管理の絶縁性の維持、導体の保護、電気特性の改善、BGA(Ball Grid Array)などのパッケージのモールドの下地などを目的として行われるが、特に、パターン間の狭い隙間に何層かを塗布したときのソルダーレジストの密着性の向上を図ったプリント配線基板及びプリント配線基板におけるソルダーレジストの形成方法に関するものである。
多層プリント配線板のプロセスは、一般に図3に示す工程で行われる。
内層銅張積層板を出発物質とし、「内層パターン作成」、「積層」(この工程で多層銅箔プリプレクも積層編成される)、「穴加工」(両面プリント配線板の場合、この工程で両面銅張積層板の穴加工を行う)、「無電解銅メッキ」、「パネル銅メッキ」、「外層パターン作成」、「ソルダーレジストマーキング形成」、「フラックス塗布などの後処理」、「外形加工・洗浄」の各工程を経て「多層プリント配線板完成」となる。
パターンやマーキング作成は、感光フィルムを出発物質とし、「レーザ描写」、「作業マスク完成」、「マスク検査」により行われる。
図3に示す「ソルダーレジストマーキング作成」工程において、ソルダーレジストは、プリント配線基板のパターンの半田付けをする部分を除き全面に塗布される。半田付けをする部分としては、QFP(Quad Flat Package)・BGA・チップ部品などのパッドと、必要に応じて外部接続端子を露出させている。
このソルダーレジスト塗布工程において、図4に示すようにプリント配線基板10の1回目のソルダーレジスト12の上にさらに2回目のソルダーレジスト13を塗布することが知られている(特許文献1)。
これは、次の工程により、プリント配線基板10が製造される。
(1)プリント配線基板10の銅箔に銅メッキを施す工程。
(2)不要な銅メッキと銅箔をエッチングしてパッド11を形成する工程。
(3)1回目のソルダーレジスト12を塗布する工程。
(4)1回目と同じ位置に重ねて2回目のソルダーレジスト13を塗布する工程。
また、図5に示すように、封止樹脂18が外部接続端子15に流れ込んで接触不良を起こすのを防止するために1回目のソルダーレジスト12に溝19や段差部20を形成する方法が知られている(特許文献2)。
この方法は、プリント配線基板10の裏面に接着剤層22によって電子部品21を搭載し、プリント配線基板10のスリット16を通して表面のデバイス側接続端子23にボンディングワイヤ17で接続し、電子部品21との接続部分が封止樹脂18のモールドにより封止されるようにした方法において、モールドされる領域のソルダーレジスト12に溝19及び/又は段差部20を形成して封止樹脂18が外部接続端子15側へ流れ込まないようにしたものである。
特開平8−111578号公報。 特開2002−151833号公報。
特許文献1記載の発明は、パッド11とソルダーレジスト12の厚さが略同じ約50μmであるのに対し、当時のパッド11間の隙間が約300μmと比較的大きいので、1回目のソルダーレジスト12を塗布し、この1回目と同じ位置に重ねて2回目のソルダーレジスト13を塗布しても1回目のソルダーレジスト12と2回目のソルダーレジスト13の密着性はあまり問題にされなかった。
ところが、最近のプリント配線板では、実装の高密度化に伴い、パッド11の大きさ、パッド11のピッチ間隔が年々小さくなってきている。具体的には、パッド11とソルダーレジスト12の厚さが略同じ約50μmであるのに対し、2つのパッド11のピッチ間隔が150μmのように極めて狭くなってきている。
半面、ソルダーレジストによる、半田耐熱性、電気絶縁性、耐候性、耐メッキ性、その他の電気的、機械的特性を保持するためには、所定以上の厚さを必要とし、ソルダーレジストの2回重ね、3回重ね、さらにそれ以上重ねて塗布することが行われるようになってきた。そのため、2回以上重ねたソルダーレジスト部分の欠落が発生するという問題があった。
例えば、パッド11のピッチ間隔が150μmとすると、ソルダーレジストの厚さは、2回重ねで100μmとなり、3回重ねで150μmとなる。このように、幅に対する厚さの比が次第に大きくなり、パッド11の間のソルダーレジストに欠落の恐れがあった。
特許文献2記載の発明は、1回目のソルダーレジスト12に溝19や段差部20を形成して封止樹脂18が外部接続端子15側へ流れ込むのを防止するものであり、ソルダーレジストを複数回重ねて塗布するものとは異質な発明である。
本発明は、プリント配線板における実装の高密度化に伴い、ソルダーレジストの解像度、パッド間に形成しうるパターンの位置合わせ精度、幅の狭いレジストで強度の高いものが必要となってきたことに鑑み、パッド間のピッチ間隔が極めて狭くなってきている場合において、2回以上重ねたソルダーレジスト部分の欠落のないプリント配線基板及びソルダーレジストの形成方法を提供することを目的とするものである。
本発明は、2層塗の場合、パッドその他の半田付けをする部分を除いて紫外線硬化型のソルダーレジストを塗布したプリント配線基板において、フォトマスクを介して露光、現像してパターニングする方法によって、予め塗布されたソルダーレジストの表面に表面側の幅が狭く奥側の幅が広い蟻溝からなる凹凸部を形成し、この凹凸部を形成したソルダーレジストの表面に重ねてソルダーレジストを塗布してなることを特徴とする。
また、3層塗の場合、予め塗布された1回目のソルダーレジストであって、2つのパッド間の隙間部分に塗布された1回目のソルダーレジストの表面に凹凸部を形成し、この凹凸部を形成した1回目のソルダーレジストの表面に2回目のソルダーレジストを塗布し、この2回目のソルダーレジストの表面に凹凸部を形成し、この凹凸部を形成した2回目のソルダーレジストの表面に3回目のソルダーレジストを塗布してなることを特徴とする。
ソルダーレジストの表面の凹凸部は、縦溝のみ、横溝のみ、縦溝と横溝の組み合わせ、点在する凹部、蟻溝などからなるものとすることができる。
本発明は、上述のように構成することにより、以下の効果を有する。
(1)下層のソルダーレジスト表面の凹凸部に上層のソルダーレジストが入りこみ、両者の密着性が向上する。
(2)上層のソルダーレジストが下層のソルダーレジスト表面から欠落するのを防止するので、品質が向上する。
(3)下層のソルダーレジスト表面に凹凸部を形成してその上に重ねてソルダーレジストを塗布するだけなので、作業性にも優れている。
本発明は、パッドその他の半田付けをする部分を除いてソルダーレジストを塗布したプリント配線基板であって、2つのパッド間の隙間部分に多層のソルダーレジストを塗布するものに適用される。
予め塗布されたソルダーレジストであって、2つのパッド間の隙間部分に塗布されたソルダーレジストの表面に凹凸部を形成し、この凹凸部を形成したソルダーレジストの表面に重ねてソルダーレジストを塗布してなるものである。
具体的には、予め塗布された1回目のソルダーレジストであって、2つのパッド間の隙間部分に塗布された1回目のソルダーレジストの表面に凹凸部を形成し、この凹凸部を形成した1回目のソルダーレジストの表面に2回目のソルダーレジストを塗布し、この2回目のソルダーレジストの表面に凹凸部を形成し、この凹凸部を形成した2回目のソルダーレジストの表面に3回目のソルダーレジストを塗布してなるものである。
凹凸部は、縦溝のみ、横溝のみ、縦溝と横溝の組み合わせ、点在する凹部、蟻溝などからなるものとすることができる。
本発明によるプリント配線基板におけるソルダーレジスト塗布工程を図1に基づき説明する。
1.第1回目のソルダーレジスト塗布工程(図1の(a−1)(a−2))
プリント配線基板10のパッド11を残して1回目のソルダーレジスト12を塗布する。ソルダーレジストには、ドライフィルムと液状のものがあるが、本発明では、液状のものが使用される。液状レジストには、熱硬化型、紫外線硬化型と感光性型があり、熱硬化型、紫外線硬化型は、スクリーン印刷法でパターンを形成する。感光性型は、パネル全面にスクリーン印刷法、カーテンコート法、スプレーコート法などでコーティングされる。
このようにして、パッド11の部分を露出した状態に塗布される。外部接続端子15は、必要に応じて一部が露出される。
1回目のソルダーレジスト12は、厚さがパッド11と略同じ約50μm、幅が約150μmに塗布される。
2.1回目のソルダーレジスト12に凹凸部24を形成する工程(図1の(b−1)(b−2))
2つのパッド11によって形成された隙間部分の1回目のソルダーレジスト12に凹凸部24を形成する。この凹凸部24は、1本の縦溝25と複数本の横溝26が交差するように形成した例を示している。
この凹凸部24を形成する具体的方法は、例えば、フォトマスクを介して露光、現像してパターニングする方法、レーザ加工による方法などが挙げられる。縦溝25と横溝26の深さは、20μm程度とし、幅は、25μm程度とする。
3.第2回目のソルダーレジスト塗布工程(図1の(c−1)(c−2))
凹凸部24を形成した1回目のソルダーレジスト12の上に第2回目の2回目のソルダーレジスト13を塗布する。
2回目のソルダーレジスト12は、厚さが20〜50μm、幅が100〜150μm、長さが約1300μmに塗布される。縦溝25と横溝26の深さは、10〜20μm程度とし、幅は、25μm程度とする。
4.2回目のソルダーレジスト13に凹凸部24を形成する工程(図1の(d−1)(d−2))
2回目のソルダーレジスト13に凹凸部24を形成する。この凹凸部24は、前記同様1本の縦溝25と複数本の横溝26が交差するように形成した例を示している。
5.第3回目のソルダーレジスト塗布工程(図1の(e−1)(e−2))
凹凸部24を形成した2回目のソルダーレジスト13の上に第3回目の3回目のソルダーレジスト28を塗布する。
ソルダーレジスト12の厚さが目的の高さに達しない場合には、達するまで凹凸部24を形成する工程とソルダーレジスト塗布する工程を繰り返す。
以上のように、1回目のソルダーレジスト12に凹凸部24を形成して2回目のソルダーレジスト13を塗布し、さらに2回目のソルダーレジスト13に凹凸部24を形成して3回目のソルダーレジスト28を塗布したので、1回目のソルダーレジスト接着剤層12、2回目のソルダーレジスト13、3回目のソルダーレジスト28の間がしっかりと保持されて欠落することがなくなる。
前記実施例では、凹凸部24の形状を1本の縦溝25と複数本の横溝26を交差させたものとした。しかし、これに限られるものではなく、図2に示すような種種の形態とすることができる。
図2(a−1)(a−2)は、凹凸部24が2本またはそれ以上の縦溝25からなる例を示している。形状が単純なので製作が容易である。
図2(b−1)(b−2)は、凹凸部24が複数個の4角形の凹部27を点線状に形成した例を示している。
図2(c−1)(c−2)は、凹凸部24が1本の縦溝25であって、内側が幅広い、いわゆる蟻溝からなる例を示している。内側が幅広いので、上下の層が互いにしっかりと保持される。
図2(d−1)(d−2)は、凹凸部24が複数個の円形の凹部27を連続的に連通して縦溝25とした例を示している。縦溝25の側壁に凹凸が形成されるので、しっかりと保持される。
本発明は、凹凸部24を以上の例に限るものではなく、塗布したソルダーレジストの表面に凹凸をつけて上下の層が互いに密着し、欠落することを防止するという本発明の目的を達成できる形態であればよい。
本発明によるソルダーレジストの形成方法の各工程を示すもので、(a−1)は、第1工程の平面図、(a−2)は、A−A線断面図、(b−1)は、第2工程の平面図、(b−2)は、B−B線断面図、(c−1)は、第3工程の平面図、(c−2)は、C−C線断面図、(d−1)は、第4工程の平面図、(d−2)は、D−D線断面図、(e−1)は、第5工程の平面図、(e−2)は、E−E線断面図である。 本発明によるソルダーレジストの形成方法の凹凸部24の他の例を示すもので、(a−1)は、実施例2の平面図、(a−2)は、F−F線断面図、(b−1)は、実施例3の平面図、(b−2)は、G−G線断面図、(c−1)は、実施例4の平面図、(c−2)は、H−H線断面図、(d−1)は、実施例5の平面図、(d−2)は、I−I線断面図である。 一般的な多層プリント配線板の工程を示すフローチャートである。 従来の多層プリント配線板の第1例を示す断面図である。 従来の多層プリント配線板の第2例を示す断面図である。
符号の説明
10…プリント配線基板、11…パッド、12…1回目のソルダーレジスト、13…2回目のソルダーレジスト、14…フラックス、15…外部接続端子、16…スリット、17…ボンディングワイヤ、18…封止樹脂、19…溝、20…段差部、21…電子部品、22…接着剤層、23…デバイス側接続端子、24…凹凸部、25…縦溝、26…横溝、27…凹部、28…3回目のソルダーレジスト。

Claims (7)

  1. パッドその他の半田付けをする部分を除いて紫外線硬化型のソルダーレジストを塗布したプリント配線基板において、
    フォトマスクを介して露光、現像してパターニングする方法によって、予め塗布されたソルダーレジストの表面に表面側の幅が狭く奥側の幅が広い蟻溝からなる凹凸部を形成し、この凹凸部を形成したソルダーレジストの表面に重ねてソルダーレジストを塗布してなることを特徴とするプリント配線基板。
  2. パッドその他の半田付けをする部分を除いて紫外線硬化型のソルダーレジストを塗布したプリント配線基板において、
    フォトマスクを介して露光、現像してパターニングする方法によって、予め塗布されたソルダーレジストであって、2つのパッド間の隙間部分に塗布されたソルダーレジストの表面に表面側の幅が狭く奥側の幅が広い蟻溝からなる凹凸部を形成し、この凹凸部を形成したソルダーレジストの表面に重ねてソルダーレジストを塗布してなることを特徴とするプリント配線基板。
  3. パッドその他の半田付けをする部分を除いて紫外線硬化型のソルダーレジストを塗布したプリント配線基板において、
    フォトマスクを介して露光、現像してパターニングする方法によって、予め塗布された1回目のソルダーレジストであって、2つのパッド間の隙間部分に塗布された1回目のソルダーレジストの表面に表面側の幅が狭く奥側の幅が広い蟻溝からなる凹凸部を形成し、この凹凸部を形成した1回目のソルダーレジストの表面に2回目のソルダーレジストを塗布してなることを特徴とするプリント配線基板。
  4. 凹凸部は、縦溝及び/又は横溝からなることを特徴とする請求項1、2又は3記載のプリント配線基板。
  5. プリント配線基板のパッドその他の半田付けをする部分を除いて紫外線硬化型のソルダーレジストを塗布する方法において、
    フォトマスクを介して露光、現像してパターニングする方法によって、予め塗布されたソルダーレジストの表面に表面側の幅が狭く奥側の幅が広い蟻溝からなる凹凸部を形成する工程と、
    この凹凸部を形成した下層のソルダーレジストの表面に重ねてソルダーレジストを塗布する工程と
    からなることを特徴とするプリント配線基板におけるソルダーレジストの形成方法。
  6. プリント配線基板のパッドその他の半田付けをする部分を除いて紫外線硬化型のソルダーレジストを塗布する方法において、
    フォトマスクを介して露光、現像してパターニングする方法によって、隣接する前記パッド間の隙間部分に塗布されたソルダーレジストの表面に表面側の幅が狭く奥側の幅が広い蟻溝からなる凹凸部を形成する工程と、
    この凹凸部を形成したソルダーレジストの表面に重ねてソルダーレジストを塗布する工程と
    からなることを特徴とするプリント配線基板におけるソルダーレジストの形成方法。
  7. プリント配線基板のパッドその他の半田付けをする部分を除いて紫外線硬化型のソルダーレジストを塗布する方法において、
    フォトマスクを介して露光、現像してパターニングする方法によって、隣接する前記パッド間の隙間部分に塗布されたソルダーレジストの表面に表面側の幅が狭く奥側の幅が広い蟻溝からなる凹凸部を形成する工程と、
    この凹凸部を形成した下層のソルダーレジストの表面に重ねてソルダーレジストを塗布する工程と、
    この凹凸部の形成と塗布とを繰り返してソルダーレジストを少なくとも3層としたことを特徴とするプリント配線基板におけるソルダーレジストの形成方法。
JP2008166877A 2008-06-26 2008-06-26 プリント配線基板及びプリント配線基板におけるソルダーレジストの形成方法 Active JP5399012B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008166877A JP5399012B2 (ja) 2008-06-26 2008-06-26 プリント配線基板及びプリント配線基板におけるソルダーレジストの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008166877A JP5399012B2 (ja) 2008-06-26 2008-06-26 プリント配線基板及びプリント配線基板におけるソルダーレジストの形成方法

Publications (2)

Publication Number Publication Date
JP2010010325A JP2010010325A (ja) 2010-01-14
JP5399012B2 true JP5399012B2 (ja) 2014-01-29

Family

ID=41590475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008166877A Active JP5399012B2 (ja) 2008-06-26 2008-06-26 プリント配線基板及びプリント配線基板におけるソルダーレジストの形成方法

Country Status (1)

Country Link
JP (1) JP5399012B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102186151B1 (ko) * 2014-05-27 2020-12-03 삼성전기주식회사 인쇄회로기판의 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2714691B2 (ja) * 1989-06-06 1998-02-16 イビデン株式会社 電子部品搭載用基板の製造方法
JP3010822B2 (ja) * 1991-09-12 2000-02-21 松下電器産業株式会社 プリント配線板の製造方法
JP2832181B2 (ja) * 1996-05-01 1998-12-02 イビデン株式会社 感光性樹脂絶縁材
JPH10163608A (ja) * 1996-11-29 1998-06-19 Nec Corp プリント配線板及びその製造方法

Also Published As

Publication number Publication date
JP2010010325A (ja) 2010-01-14

Similar Documents

Publication Publication Date Title
TWI538573B (zh) 柔性電路板及其製作方法
JP4607612B2 (ja) 配線回路基板およびその製造方法
TWI479972B (zh) Multi - layer flexible printed wiring board and manufacturing method thereof
JP2012060112A (ja) 単層印刷回路基板及びその製造方法
JP2016096292A (ja) 配線基板及び電子部品装置と配線基板の製造方法及び電子部品装置の製造方法
JP2007214230A (ja) プリント配線板
KR101219905B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2014063932A (ja) 配線基板及びその製造方法
JP4952044B2 (ja) 多層配線基板の製造方法及び半導体パッケージ並びに長尺配線基板
JP5399012B2 (ja) プリント配線基板及びプリント配線基板におけるソルダーレジストの形成方法
JP2015056561A (ja) プリント配線板及びその製造方法
JP2008016630A (ja) プリント配線板およびその製造方法
JP2013008945A (ja) コアレス基板の製造方法
JP2005175185A (ja) フレキシブル配線基板
JP2009123916A (ja) 部品内蔵型多層プリント配線板及びその製造方法
JP2009283502A (ja) フレキシブルプリント配線板
JP4841865B2 (ja) プリント回路板
KR20130046716A (ko) 인쇄회로기판 및 그의 제조 방법
JP6259045B2 (ja) 配線基板の製造方法
JP2005268416A (ja) プリント配線基板およびその製造方法
JP5413748B2 (ja) プリント配線基板及びその製造方法
KR20100107936A (ko) 박형 패키지 기판 제조 방법
JP2008244336A (ja) プリント配線板の製造方法、及びプリント配線板
JP2016024371A (ja) プリント配線基板及びその製造方法
JP2007019150A (ja) プリント配線板およびプリント回路板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110331

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131007

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131023

R150 Certificate of patent or registration of utility model

Ref document number: 5399012

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250