JP2015056561A - プリント配線板及びその製造方法 - Google Patents
プリント配線板及びその製造方法 Download PDFInfo
- Publication number
- JP2015056561A JP2015056561A JP2013189800A JP2013189800A JP2015056561A JP 2015056561 A JP2015056561 A JP 2015056561A JP 2013189800 A JP2013189800 A JP 2013189800A JP 2013189800 A JP2013189800 A JP 2013189800A JP 2015056561 A JP2015056561 A JP 2015056561A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- opening
- wiring board
- printed wiring
- exposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base
- Y10T29/4916—Simultaneous circuit manufacturing
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Dispersion Chemistry (AREA)
- Wire Bonding (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】半導体素子の実装工程に於いても高品質なプリント配線板及びその製造方法を提供すること
【解決手段】このプリント配線板は、電子部品実装面と、前記電子部品実装面に形成される複数のパッドと、前記電子部品実装面を被覆し、前記複数パッドを夫々露出する複数の開口を有する絶縁樹脂層と、を有し、前記複数のパッドは、前記絶縁樹脂層から上面及び側面が露出しているパッドを含み、前記上面及び側面が露出するパッドに対応する開口は、該開口内に露出する導体露出面積を、前記複数の開口に含まれる該上面及び側面が露出するパッドに対応する開口以外の開口内に露出する導体面積に近づけるように形状補正されている。
【選択図】図4C
【解決手段】このプリント配線板は、電子部品実装面と、前記電子部品実装面に形成される複数のパッドと、前記電子部品実装面を被覆し、前記複数パッドを夫々露出する複数の開口を有する絶縁樹脂層と、を有し、前記複数のパッドは、前記絶縁樹脂層から上面及び側面が露出しているパッドを含み、前記上面及び側面が露出するパッドに対応する開口は、該開口内に露出する導体露出面積を、前記複数の開口に含まれる該上面及び側面が露出するパッドに対応する開口以外の開口内に露出する導体面積に近づけるように形状補正されている。
【選択図】図4C
Description
本発明は、プリント配線板及びその製造方法に関する。
プリント配線板は、複数個の電子部品(例えば、IC、LSI等の半導体素子等)を搭載固定し、これらを電気的に相互接続している。最近の電子回路基板に対する高密度実装の要求により、多くのプリント配線板は、半導体素子を表面実装技術を用いて搭載している。このため、プリント配線板の半導体素子搭載面には、半田を載せる表面ランドパッド(以下、単に「パッド」という。)が形成され、このパッドには半田バンプが形成される。
特許文献1において、プリント配線板の半導体素子搭載面のパッド構造に関して、図3(c)に関連してNSMDタイプ、図4(a)に関連してSMDタイプの説明がある。(文献の段落0004参照)
先ず、NSMD及びSMDに関して説明する。図1Aは、SMD(Solder Mask Defined、ソルダーマスク定義)構造を説明する図であり、上図は下図の中心を通る水平線で切断した断面図(以下、同様である。)、下図は平面図である。一方、図1Bは、NSMD(Non Solder Mask Defined、非ソルダーマスク定義)構造を説明する図であり、上図は断面図、下図は平面図である。
図1Aに示すSMD構造10では、ソルダーマスク4の開口(Solder Mask Openingを略して「SMO」ともいう。)8の直径は、パッド6の直径より小さく形成されて、両者間にオーバーラップ13があるように形成されている。このオーバーラップ13により、パッド6の下地2に対する接続強度が高くなっている。本出願書類では、SMD構造のパッドを「上面の一部及び側面が絶縁樹脂層で覆われているパッド」ともいう。
図1Bに示すNSMD構造では、ソルダーマスク4の開口8の直径は、パッド6の直径より大きく形成されて、両者間に間隙(ギャップ)14が存在するように形成されている。パッド側面も半田接続に供されるため、半田接続に寄与するパッド面積は広い。しかし、機械的ストレスによりパッド引き出し線のネック部が断線しやすい傾向がある。本出願書類では、NSMD構造のパッドを「上面及び側面が絶縁樹脂層から露出しているパッド」ともいう。
このように、SMDパッドとNSMDのパッドとは、各々、長所・短所を有している。従って、プリント配線板を設計する場合、NSMDパッドとSMDパッドの長所・短所を勘案しながら、1枚のプリント配線板に混在させる場合がある。
しかし、NSMDパッドとSMDのパッドが混在したプリント配線板では、半導体素子の実装工程に於いて、どちらか一方のパッドのみで形成されたプリント配線板と比較して、歩留まりが悪い傾向があった。
しかし、NSMDパッドとSMDのパッドが混在したプリント配線板では、半導体素子の実装工程に於いて、どちらか一方のパッドのみで形成されたプリント配線板と比較して、歩留まりが悪い傾向があった。
そこで、本発明は、半導体素子の実装工程に於いても高品質なプリント配線板及びその製造方法を提供することを目的とする。
本発明に係るプリント配線板は、一面では、電子部品実装面と、前記電子部品実装面に形成される複数のパッドと、前記電子部品実装面を被覆し、前記複数パッドを夫々露出する複数の開口を有する絶縁樹脂層と、を有し、前記複数のパッドは、前記絶縁樹脂層から上面及び側面が露出しているパッドを含み、前記上面及び側面が露出するパッドに対応する開口は、該開口内に露出する導体露出面積を、前記複数の開口に含まれる該上面及び側面が露出するパッドに対応する開口以外の開口内に露出する導体面積に近づけるように形状補正されている。
更に、上記プリント配線板では、前記開口の形状補正は、前記パッドに接続する配線を前記絶縁樹脂層で覆うことにより行われてもよい。
更に、上記プリント配線板では、更に、前記電子部品実装面に上面の一部及び側面が絶縁樹脂層で覆われているパッドを有し、前記上面及び側面が絶縁樹脂層から露出しているパッドの周縁部を前記絶縁樹脂層で覆って開口内に露出する導体面積を、前記上面の一部及び側面が絶縁樹脂層で覆われているパッドの開口内露出導体面積に近づけるように形状補正されていてもよい。
更に、上記プリント配線板では、前記開口の形状の補正がされたパッドの導体露出面積と補正がされていないパッドの導体露出面積の差は、15%以内であってよい。
更に、上記プリント配線板では、前記絶縁樹脂層は、ソルダーレジストからなってよい。
更に、上記プリント配線板では、前記開口の形状は、円形、楕円形又は矩形であってよい。
更に、上記プリント配線板では、前記パッドの表面に、ニッケル金メッキ又はOSP層が形成されていてもよい。
更に、上記プリント配線板では、更に、前記電子部品実装面に上面の一部及び側面が絶縁樹脂層で覆われているパッドを有し、前記上面及び側面が絶縁樹脂層から露出しているパッドの周縁部を前記絶縁樹脂層で覆って開口内に露出する導体面積を、前記上面の一部及び側面が絶縁樹脂層で覆われているパッドの開口内露出導体面積に近づけるように形状補正されていてもよい。
更に、上記プリント配線板では、前記開口の形状の補正がされたパッドの導体露出面積と補正がされていないパッドの導体露出面積の差は、15%以内であってよい。
更に、上記プリント配線板では、前記絶縁樹脂層は、ソルダーレジストからなってよい。
更に、上記プリント配線板では、前記開口の形状は、円形、楕円形又は矩形であってよい。
更に、上記プリント配線板では、前記パッドの表面に、ニッケル金メッキ又はOSP層が形成されていてもよい。
更に、本発明に係るプリント配線板の製造方法は、一面では、電子部品実装面に、上面及び側面が絶縁樹脂層から露出するパッドを形成することと、電子部品実装面に、前記パッドに対応する箇所に開口を有する絶縁樹脂層を形成することと、を有し、前記絶縁樹脂層を形成することでは、前記上面及び側面が露出するパッドに対応する開口は、該開口内に露出する導体露出面積を、前記複数の開口に含まれる該上面及び側面が露出するパッドに対応する開口以外の開口内に露出する導体面積に近づけるように形状補正がされる。
更に、上記プリント配線板の製造方法では、前記開口の形状補正は、前記パッドに接続する配線を前記絶縁樹脂層で覆うことによりおこなわれていてもよい。
更に、上記プリント配線板の製造方法では、前記電子部品実装面に、上面の一部及び側面が絶縁樹脂層で覆われているパッドをも形成し、前記上面及び側面が絶縁樹脂層から露出しているパッドの周縁部を前記絶縁樹脂層で覆って開口内に露出する導体面積を、前記上面の一部及び側面が絶縁樹脂層で覆われているパッドの開口内露出導体面積に近づけるように形状補正がされていてもよい。
更に、上記プリント配線板の製造方法では、前記電子部品実装面に、上面の一部及び側面が絶縁樹脂層で覆われているパッドをも形成し、前記上面及び側面が絶縁樹脂層から露出しているパッドの周縁部を前記絶縁樹脂層で覆って開口内に露出する導体面積を、前記上面の一部及び側面が絶縁樹脂層で覆われているパッドの開口内露出導体面積に近づけるように形状補正がされていてもよい。
本発明によれば、半導体素子の実装工程に於いても高品質なプリント配線板及びその製造方法を提供することができる。
以下、本発明に係るプリント配線板及びその製造方法の実施形態を添付の図面を参照しながら説明する。図に於いて、同じ要素に対しては同じ参照符号を付して、重複する説明は省略する。本実施形態は、本発明の例示であって、本発明を何等限定するものではない。
[プリント配線板]
図2Aは、本実施形態に係るプリント配線板30を示す図である。プリント配線板30は、例えば、コア基板の両面に、夫々、3層のビルドアップ層を積層した8層の導体層を有する多層配線板である。しかし、本実施形態の特徴は、プリント配線板30の電子部品実装面(例えば、半導体素子実装面)30sにあり、その他の部分は任意所望の基板構成であってよい。従って、プリント配線板30に関しては、図6A〜6Iに関連してその製造方法を説明する際に、基板構成に関しても簡単に説明する。
図2Aは、本実施形態に係るプリント配線板30を示す図である。プリント配線板30は、例えば、コア基板の両面に、夫々、3層のビルドアップ層を積層した8層の導体層を有する多層配線板である。しかし、本実施形態の特徴は、プリント配線板30の電子部品実装面(例えば、半導体素子実装面)30sにあり、その他の部分は任意所望の基板構成であってよい。従って、プリント配線板30に関しては、図6A〜6Iに関連してその製造方法を説明する際に、基板構成に関しても簡単に説明する。
図2Bは、このプリント配線板30の半導体実装面30sの説明図である。半導体実装面30sには、SMD構造10のパッド6と、NSMD構造20のパッド6とが、混在して形成されている。なお、パッド形状は、多くの場合円形であるが、これには限定されない。楕円形パッド、矩形パッド等であっても、本実施形態は適用できる。
(実装工程における品質の検討)
SMDパッドとNSMDパッドが混在したプリント配線板では、半導体素子の実装工程に於いて、どちらか一方のパッドのみで形成されたプリント配線板と比較して、歩留まりが悪い傾向があった。本発明者等は、その原因について種々の検討を行った。その結果、次のことが判明した。
SMDパッドとNSMDパッドが混在したプリント配線板では、半導体素子の実装工程に於いて、どちらか一方のパッドのみで形成されたプリント配線板と比較して、歩留まりが悪い傾向があった。本発明者等は、その原因について種々の検討を行った。その結果、次のことが判明した。
表面実装の場合、プリント配線板30の半導体実装面30sのパッド6に対し、印刷又はディスペンサにより半田ペーストが供給される。印刷で行う場合、半田ペーストは、ステンレス等のスクリーンマスクを用いて、パッド6に供給される。
図3Aは、NSMD構造において、パッド6に接続する配線の有無により、開口内導体露出面積が相違することを説明する図である。NSMD構造において、パッド6に接続する配線(「信号引き出しライン」又は単に「ライン」ともいう。)12の有無により、開口内導体露出面積に差異がある。即ち、(A)の引き出しラインが無い場合に比較して、(B)の引き出しラインがある場合、パッド6の領域に加えて引き出しラインのパッド隣接領域も半田付着領域となり、開口内導体露出面積が相対的に大きくなっている。従って、引き出しライン無しパッドと比較して、引き出しライン付きパッドは、これに付着する半田ペースト量は比較的多めとなる。
図3Bは、NSMD構造の引き出しライン付きパッドに関して、ラインの本数によって、開口内導体露出面積が相違することを説明する図である。これには限定されないが、通常、パッドに接続する引き出しラインは、上下左右の4方向である。図3B(A)に1本の引き出しライン付きパッドを、(B)に2本引き出しライン付きパッドを、(C)に3本の引き出しライン付きパッドを、(D)に4本の引き出しライン付きパッドパッドを、夫々図示する。パッド6の領域に加えて、引き出しライン12のパッド隣接領域も半田付着領域となる。従って、引き出しラインの本数が増えるにつれ、開口内導体露出面積も広くなる。
結局、開口内導体露出面積は、NSMD構造20に於ける引き出しラインの有無によって相違し、更に、引き出しラインの本数によって相違する。
図3A〜図3Bに関連して、NSMD構造20に於ける半田付着領域、即ち、開口内導体露出面積の大小に関して説明した。半導体素子の実装段階では、この開口内導体に半田ペーストを付着し、半導体素子の電極パッド(図示せず。)を位置決めして取り付け、リフロー処理して半田付けされる。このとき、溶融半田は開口内導体全体に拡がるので、開口内導体露出面積の大小により、半田の高さ(プリント配線板のパッド表面から測った高さ)が異なってくる。更に、同じ半田ペーストの量の場合でも、開口内導体露出面積が大きいと、リフロー時の溶融半田の高さは低くなる。反対に、開口内導体露出面積が小さいと、溶融半田の高さは高くなる。
更に、図3Cに示すように、(A)のSMD構造10では、パッド6の側面は、ソルダーレジスト4に覆われている。これに対して、(B)のNSMD構造20では、パッド6の側面は、ソルダーレジスト開口8の内部に露出している。そのため、SMD構造10の導体露出面積SsとNSMD構造20の導体露出面積Ssとが等しい場合でも、NSMD構造20では溶融半田がパッド側面まで回り込み、半田の高さが相対的に低くなる傾向にある。
そこで、本発明者等は、この問題を解決するため、開口内導体露出面積を均一にすることを提案する。この提案は次の通りである。なお、以下の提案には、半導体搭載面の最外層がソルダーレジストの場合を説明するが、プリント配線板の最外層が絶縁シートを被覆する構成の場合では、絶縁シート又は絶縁層であってよい。
(1) NSMD構造20のみの場合、ソルダーレジストの開口8の形状を補正して、開口内導体露出面積Snを等しくなるように近づける。
(2) SMD構造10とNSMD構造20が混在している場合、ソルダーレジストの開口8の形状を補正して、開口内導体露出面積Ss,Snを等しくなるように近づける。
(3) ソルダーレジスト4の開口8の形状の補正は、引き出しライン12の上をソルダーレジスト4で覆うことにより行う。
(1) NSMD構造20のみの場合、ソルダーレジストの開口8の形状を補正して、開口内導体露出面積Snを等しくなるように近づける。
(2) SMD構造10とNSMD構造20が混在している場合、ソルダーレジストの開口8の形状を補正して、開口内導体露出面積Ss,Snを等しくなるように近づける。
(3) ソルダーレジスト4の開口8の形状の補正は、引き出しライン12の上をソルダーレジスト4で覆うことにより行う。
図4Aは、NSMD構造の1本の引き出しライン付きパッドに関して、(A)の開口の形状補正有りと、(B)の開口の形状補正無しと、を比較して示す図である。(A)に示すソルダーレジスト4の開口形状の補正は、引き出しライン12の上をソルダーレジスト4が覆う形状であれば、任意である。例えば、(A)のように、円形開口の一部をほぼ直線状に切り欠いて円欠形状にしてもよく、或いは円形開口から引き出しライン12に対応する矩形形状を切り欠いた形状にしてもよい。
図4Bは、NSMD構造の2本の引き出しライン付きパッドに関して、(A)の開口の形状補正有りと、(B)の開口の形状補正無しと、を比較して示す図である。同様に、A)に示すソルダーレジスト4の開口形状の補正は、2本の引き出しライン12−1,12−2の上をソルダーレジスト4が覆う図3Bに示す3本ライン接続パッド(C)、4本ライン接続パッド(D)の場合も、同様である。NSMD構造20のみの場合、引き出しライン12の上をソルダーレジスト4で覆って、導体露出面積Snが等しくなるように補正されている。
図4Cは、(A)に従来技術を、(B)に本実施形態を対照して説明ずる図である。図で見て、左側はライン12付きパッド6を、右側はライン無しパッド6を示している。
(A)に示す従来技術では、ソルダーレジストの開口8の直径は、ラインの有無に拘わらずD1で同じであった。パッド6の直径をP2とし、ライン12のパッド隣接領域(即ち、半田付着領域)をL1として、左側のライン付きパッドと右側のライン無しパッドを比較する。ライン付きパッド6の場合、半田被着領域P1は、パッド領域P2とラインの半田付着領域L1の合計となり、ライン無しのパッドの半田付着領域P2より大きくなる。
(A)に示す従来技術では、ソルダーレジストの開口8の直径は、ラインの有無に拘わらずD1で同じであった。パッド6の直径をP2とし、ライン12のパッド隣接領域(即ち、半田付着領域)をL1として、左側のライン付きパッドと右側のライン無しパッドを比較する。ライン付きパッド6の場合、半田被着領域P1は、パッド領域P2とラインの半田付着領域L1の合計となり、ライン無しのパッドの半田付着領域P2より大きくなる。
しかし、(B)に示す本実施形態では、ライン付きパッド6の場合、ラインの半田付着領域に相当する領域D3をソルダーレジスト4で覆っている。従って、ライン付きパッド6の場合の開口8の領域D2は、領域D1より領域D3分だけ減少するので、ライン無しパッド6の場合の開口8の領域D1より小さくなる。半田付着領域に関しては、ライン付きパッド6の場合はほぼパッド6の面積に等しい領域P2'に補正されており、ライン無しパッド6の領域P2に近づけられている。
図5は、(A)の開口8の形状補正有りのNSMD構造と、(B)の開口8の形状補正無しのNSMD構造と、(C)のSMD構造とを、比較して示している。導体露出面積に関し、(A)のNSMD構造(開口補正有り)の導体露出面積Sn−1は、(B)のNSMD構造(開口補正無し)の導体露出面積Snと比較して、引き出しライン12の上をソルダーレジスト4で覆った分だけ狭くなっている。NSMD構造20とSMD構造10が混在する場合、(A)のNSMD構造(開口補正有り)の導体露出面積Sn−1は、(C)のSMD構造の導体露出面積Ssと比較して、引き出しライン12の上をソルダーレジスト4で覆ったことにより、等しくなるように近づけられている。ここでは、1本の引き出しライン付きパッドに関して説明したが、図3Bに関連して説明した2〜4本の引き出しライン付きパッドに関しても同様である。
この開口形状の補正の結果、NSMD構造(開口補正有り)の導体露出面積Sn−1は、SMD構造の導体露出面積Ssに対して、±15%の範囲内にすることが出来た。
[プリント配線板の製造方法]
(プリント板本体)
図6A〜図6Eを用いて、図2Aに関連して説明したプリント配線板30の製造方法を説明する図である。本実施形態の特徴は、プリント配線板30の半導体実装面30sにあり、その他の部分は任意所望の基板構成であってよい。従って、その製造方法は簡単に説明する。
(プリント板本体)
図6A〜図6Eを用いて、図2Aに関連して説明したプリント配線板30の製造方法を説明する図である。本実施形態の特徴は、プリント配線板30の半導体実装面30sにあり、その他の部分は任意所望の基板構成であってよい。従って、その製造方法は簡単に説明する。
図6Aに示すように、出発材料として両面銅箔積層板40を用意する。一般に、ガラス織布を補強材としたエポキシ樹脂板の両面に銅箔が形成されている。
図6Bに示すように、レーザーにより、ビアホール用の開口を形成する。
図6Cに示すように、両面銅箔積層板40の両面及び開口内に、無電解銅メッキを施し、これを電極として電解銅メッキを施す。これによって、第1のフィルドビア導体40v、第1の上部導体層40uc及び第1の下部導体層40dcが形成される。
図6Dに示すように、リソグラフィ技術により、第1の上部導体層40uc及び第1の下部導体層40dをパターニングして、夫々、回路パターンを形成する。これがコア基板となる。
図6Eに示すように、コア基板の両面に、夫々、第1の上部ビルドアップ層42u及び第1の下部ビルドアップ層42dを形成する。各ビルドアップ層は、銅箔を覆ったプリプレグ又はRCF(Resin Coated Foil 接着剤付き銅箔)から成る。
図6Fに示すように、レーザーにより、ビアホール用の開口を形成する。図6Fは、図6Bと同様の工程である。
図6Gに示すように、両面及び開口内に、銅メッキを施す。図6Gは、図6Cと同様の工程である。これによって、第2のフィルドビア導体42uv、第2の上部導体層42uc及び第2の下部導体層42dcが形成される。
図6Hに示すように、第2の上部導体層42uc及び第2の下部導体層42dcをパターニングして、夫々、回路パターンを形成する。図6Hは、図6Dと同様の工程である。
更に、図6E〜6Hの工程を所望の回数繰り返す。ここでは、図6Iに示すように、図6E〜6Hの工程を更に2回繰り返し、第2の上部ビルドアップ層44u及び第2の下部ビルドアップ層44dを形成し、更に第3の上部ビルドアップ層46u及び第3の下部ビルドアップ層46dを夫々形成している。
(半導体実装面)
本実施形態の特徴は、プリント配線板30の半導体実装面30s(図2A参照)にあるため、図7A〜7Dを参照しながら半導体実装面の形成方法を説明する。
図6Bに示すように、レーザーにより、ビアホール用の開口を形成する。
図6Cに示すように、両面銅箔積層板40の両面及び開口内に、無電解銅メッキを施し、これを電極として電解銅メッキを施す。これによって、第1のフィルドビア導体40v、第1の上部導体層40uc及び第1の下部導体層40dcが形成される。
図6Dに示すように、リソグラフィ技術により、第1の上部導体層40uc及び第1の下部導体層40dをパターニングして、夫々、回路パターンを形成する。これがコア基板となる。
図6Eに示すように、コア基板の両面に、夫々、第1の上部ビルドアップ層42u及び第1の下部ビルドアップ層42dを形成する。各ビルドアップ層は、銅箔を覆ったプリプレグ又はRCF(Resin Coated Foil 接着剤付き銅箔)から成る。
図6Fに示すように、レーザーにより、ビアホール用の開口を形成する。図6Fは、図6Bと同様の工程である。
図6Gに示すように、両面及び開口内に、銅メッキを施す。図6Gは、図6Cと同様の工程である。これによって、第2のフィルドビア導体42uv、第2の上部導体層42uc及び第2の下部導体層42dcが形成される。
図6Hに示すように、第2の上部導体層42uc及び第2の下部導体層42dcをパターニングして、夫々、回路パターンを形成する。図6Hは、図6Dと同様の工程である。
更に、図6E〜6Hの工程を所望の回数繰り返す。ここでは、図6Iに示すように、図6E〜6Hの工程を更に2回繰り返し、第2の上部ビルドアップ層44u及び第2の下部ビルドアップ層44dを形成し、更に第3の上部ビルドアップ層46u及び第3の下部ビルドアップ層46dを夫々形成している。
(半導体実装面)
本実施形態の特徴は、プリント配線板30の半導体実装面30s(図2A参照)にあるため、図7A〜7Dを参照しながら半導体実装面の形成方法を説明する。
図7Aにおいて、符号2で示す基板は、任意所望の基板である。例えば、図6A〜6Iに関連して説明した基板では、最終段階の図6Iに示す基板が相当する。更に、符号6で示すパッドは、第3の上部ビルドアップ層46uに形成された第3の上部導体層46ucで形成されたパッドとなる。
図7Bに示すように、ソルダーレジスト層(保護絶縁層)4が形成される。例えば、感光性の液体レジストが使用される。しかし、ドライフィルムタイプであってもよい。
図7Cに示すように、パッド6の上部のソルダーレジスト層4に開口8を形成する。感光性ソルダーレジストの場合、リソグラフィ技術により開口が形成される。或いは、レーザー加工により、開口を形成する。SMD構造の場合、下地が同パッドのため、炭酸ガスレーザー(CO2レーザー)が用いられる。NSMD構造の場合、下地に基板樹脂があるため、これを損傷しないようにUVレーザーが用いられる。
図7Dに示すように、SMD構造及び/NSMD構造のパッド6の表面に、表面酸化を防止するため、ニッケル金メッキ7が施される。ニッケル金メッキの代わりに、SMD構造及び/NSMD構造のパッド6の表面に、表面酸化を防止するため、OSP層9を形成してもよい。OSP(Organic Solderability Preservative)は、プリント板完成から部品実装までの期間にパッドの表面導体層が酸化するのを防止する表面処理コーティング剤である。一般に、OSPは、水溶性であり、パッドのような銅にしか付着しないので、マスキング等は不要である。以上により、SMD構造のパッドとNSMD構造のパッドと混在するプリント配線板が完成する。
[変形例、その他]
以上、本発明に係るプリント配線板及びその製造方法の実施形態について説明したが、これらは本発明の例示であって、本発明を何等限定するものではない。当業者が、本実施形態に関して日常的に行う追加・削除・変更・改良は、本発明の範囲内である。本発明の技術的範囲は、添付の特許請求の範囲の記載に基づいて定められる。
以上、本発明に係るプリント配線板及びその製造方法の実施形態について説明したが、これらは本発明の例示であって、本発明を何等限定するものではない。当業者が、本実施形態に関して日常的に行う追加・削除・変更・改良は、本発明の範囲内である。本発明の技術的範囲は、添付の特許請求の範囲の記載に基づいて定められる。
2:下地、 4:ソルダーマスク,ソルダーレジスト,ソルダーレジスト層、 6:パッド,表面ランドパッド、 7:ニッケル金メッキ、 8:ソルダーレジスト開口,開口,SRO、 9:OSP層、 10:SMD構造、 12,12−1,12−2:ライン,引き出しライン,信号引き出しライン、 13:オーバーラップ、 14:間隙,ギャップ、 20:NSMD構造、 30:プリント配線板、 30s:半導体実装面、 40:両面銅箔積層板、 40d:下部導体層、 40dc:下部導体層、 40uc:上部導体層、 40v:フィルドビア導体、 42d:下部ビルドアップ層、 42dc:下部導体層、 42u:上部ビルドアップ層、 42uc:上部導体層、 42uv:フィルドビア導体、 44d:下部ビルドアップ層、 44u:上部ビルドアップ層、 46d:下部ビルドアップ層、 46u:上部ビルドアップ層、 46uc:上部導体層、
D:矢印、 Co:開口中心、 Cp:パッドの中心、 Sn:NSMD構造の開口内導体露出面積、Ss:SMD構造の開口内導体露出面積
D:矢印、 Co:開口中心、 Cp:パッドの中心、 Sn:NSMD構造の開口内導体露出面積、Ss:SMD構造の開口内導体露出面積
Claims (10)
- 電子部品実装面と、
前記電子部品実装面に形成される複数のパッドと、
前記電子部品実装面を被覆し、前記複数パッドを夫々露出する複数の開口を有する絶縁樹脂層と、を有し、
前記複数のパッドは、前記絶縁樹脂層から上面及び側面が露出しているパッドを含み、
前記上面及び側面が露出するパッドに対応する開口は、該開口内に露出する導体露出面積を、前記複数の開口に含まれる該上面及び側面が露出するパッドに対応する開口以外の開口内に露出する導体面積に近づけるように形状補正されている、プリント配線板。 - 請求項1に記載のプリント配線板において、
前記開口の形状補正は、前記パッドに接続する配線を前記絶縁樹脂層で覆うことにより行われる、プリント配線板。 - 請求項1に記載のプリント配線板において、
更に、前記電子部品実装面に上面の一部及び側面が絶縁樹脂層で覆われているパッドを有し、
前記上面及び側面が絶縁樹脂層から露出しているパッドの周縁部を前記絶縁樹脂層で覆って開口内に露出する導体面積を、前記上面の一部及び側面が絶縁樹脂層で覆われているパッドの開口内露出導体面積に近づけるように形状補正されている、プリント配線板。 - 請求項3に記載のプリント配線板において、
前記開口の形状の補正がされたパッドの導体露出面積と補正がされていないパッドの導体露出面積の差は、15%以内である、プリント配線板。 - 請求項1に記載のプリント配線板において、
前記絶縁樹脂層は、ソルダーレジストからなる、プリント配線板。 - 請求項1に記載のプリント配線板において、
前記開口の形状は、円形、楕円形又は矩形である、プリント配線板。 - 請求項1に記載のプリント配線板において、
前記パッドの表面に、ニッケル金メッキ又はOSP層が形成されている、プリント配線板。 - 電子部品実装面に、上面及び側面が絶縁樹脂層から露出するパッドを形成することと、
電子部品実装面に、前記パッドに対応する箇所に開口を有する絶縁樹脂層を形成することと、を有し、
前記絶縁樹脂層を形成することでは、前記上面及び側面が露出するパッドに対応する開口は、該開口内に露出する導体露出面積を、前記複数の開口に含まれる該上面及び側面が露出するパッドに対応する開口以外の開口内に露出する導体面積に近づけるように形状補正がされる、プリント配線板の製造方法。 - 請求項8に記載のプリント配線板の製造方法において、
前記開口の形状補正は、前記パッドに接続する配線を前記絶縁樹脂層で覆うことによりおこなわれる、プリント配線板の製造方法。 - 請求項8に記載のプリント配線板の製造方法において、
前記電子部品実装面に、上面の一部及び側面が絶縁樹脂層で覆われているパッドをも形成し、
前記上面及び側面が絶縁樹脂層から露出しているパッドの周縁部を前記絶縁樹脂層で覆って開口内に露出する導体面積を、前記上面の一部及び側面が絶縁樹脂層で覆われているパッドの開口内露出導体面積に近づけるように形状補正がされる、プリント配線板の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013189800A JP2015056561A (ja) | 2013-09-12 | 2013-09-12 | プリント配線板及びその製造方法 |
US14/484,675 US9814135B2 (en) | 2013-09-12 | 2014-09-12 | Printed wiring board and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013189800A JP2015056561A (ja) | 2013-09-12 | 2013-09-12 | プリント配線板及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015056561A true JP2015056561A (ja) | 2015-03-23 |
Family
ID=52624407
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013189800A Pending JP2015056561A (ja) | 2013-09-12 | 2013-09-12 | プリント配線板及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9814135B2 (ja) |
JP (1) | JP2015056561A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017183337A (ja) * | 2016-03-28 | 2017-10-05 | 富士通株式会社 | 配線基板、電子装置、及び配線基板の製造方法 |
JP2018125370A (ja) * | 2017-01-31 | 2018-08-09 | 株式会社デンソー | 電子装置 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6750872B2 (ja) * | 2016-09-01 | 2020-09-02 | キヤノン株式会社 | プリント配線板、プリント回路板及び電子機器 |
JP6772232B2 (ja) * | 2018-10-03 | 2020-10-21 | キヤノン株式会社 | プリント回路板及び電子機器 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6552436B2 (en) * | 2000-12-08 | 2003-04-22 | Motorola, Inc. | Semiconductor device having a ball grid array and method therefor |
JP2004022713A (ja) * | 2002-06-14 | 2004-01-22 | Dainippon Printing Co Ltd | 多層配線基板 |
US7173342B2 (en) * | 2002-12-17 | 2007-02-06 | Intel Corporation | Method and apparatus for reducing electrical interconnection fatigue |
KR100523330B1 (ko) * | 2003-07-29 | 2005-10-24 | 삼성전자주식회사 | Smd 및 nsmd 복합형 솔더볼 랜드 구조를 가지는bga 반도체 패키지 |
TWI234258B (en) * | 2003-08-01 | 2005-06-11 | Advanced Semiconductor Eng | Substrate with reinforced structure of contact pad |
KR100541394B1 (ko) * | 2003-08-23 | 2006-01-10 | 삼성전자주식회사 | 비한정형 볼 그리드 어레이 패키지용 배선기판 및 그의제조 방법 |
US8129841B2 (en) * | 2006-12-14 | 2012-03-06 | Stats Chippac, Ltd. | Solder joint flip chip interconnection |
KR100626617B1 (ko) * | 2004-12-07 | 2006-09-25 | 삼성전자주식회사 | 반도체 패키지용 배선 기판의 볼 랜드 구조 |
US7183652B2 (en) * | 2005-04-27 | 2007-02-27 | Infineon Technologies Ag | Electronic component and electronic configuration |
KR100701695B1 (ko) * | 2005-06-21 | 2007-03-29 | 주식회사 하이닉스반도체 | 칩 사이즈 패키지 |
US20070114674A1 (en) * | 2005-11-22 | 2007-05-24 | Brown Matthew R | Hybrid solder pad |
US7479704B2 (en) * | 2007-01-10 | 2009-01-20 | Powertech Technology Inc. | Substrate improving immobilization of ball pads for BGA packages |
KR100852176B1 (ko) * | 2007-06-04 | 2008-08-13 | 삼성전자주식회사 | 인쇄회로보드 및 이를 갖는 반도체 모듈 |
-
2013
- 2013-09-12 JP JP2013189800A patent/JP2015056561A/ja active Pending
-
2014
- 2014-09-12 US US14/484,675 patent/US9814135B2/en active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017183337A (ja) * | 2016-03-28 | 2017-10-05 | 富士通株式会社 | 配線基板、電子装置、及び配線基板の製造方法 |
US10770386B2 (en) | 2016-03-28 | 2020-09-08 | Fujitsu Interconnect Technologies Limited | Wiring board, electronic device, and wiring board manufacturing method |
JP2018125370A (ja) * | 2017-01-31 | 2018-08-09 | 株式会社デンソー | 電子装置 |
Also Published As
Publication number | Publication date |
---|---|
US9814135B2 (en) | 2017-11-07 |
US20150068791A1 (en) | 2015-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5012896B2 (ja) | 部品内蔵基板の製造方法 | |
JP5997260B2 (ja) | 印刷回路基板及びその製造方法 | |
US20050284657A1 (en) | Double-sided printed circuit board without via holes and method of fabricating the same | |
JP7074409B2 (ja) | 素子内蔵型印刷回路基板 | |
JP2009033084A (ja) | 印刷回路基板及びその製造方法 | |
TWI484875B (zh) | 電路板及電路板製作方法 | |
TWI479972B (zh) | Multi - layer flexible printed wiring board and manufacturing method thereof | |
JP2006190953A (ja) | メッキによるチップ内蔵型プリント回路基板およびその製造方法 | |
JP2007281301A (ja) | 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法 | |
US9859221B2 (en) | Multilayer wiring board with built-in electronic component | |
JP2017084997A (ja) | プリント配線板及びその製造方法 | |
TW201806455A (zh) | 具焊墊的電路板及其製作方法 | |
JP2020035848A (ja) | プリント配線板及びソルダーレジストの形成方法 | |
JP2010238692A (ja) | 多層配線基板、及びそれを用いた半導体装置 | |
JP2015056561A (ja) | プリント配線板及びその製造方法 | |
US8927875B2 (en) | Wiring board and method for manufacturing wiring board | |
US20120152606A1 (en) | Printed wiring board | |
US11019722B2 (en) | Wiring substrate | |
JP2548584B2 (ja) | ハンダバンプ付き回路基板の製造方法 | |
KR20150107141A (ko) | 인쇄회로기판 및 그의 제조 방법 | |
JP2011135111A (ja) | プリント配線板のフレームグランド形成方法 | |
JP7338991B2 (ja) | 支持体付き配線基板、支持体付き電子部品パッケージ及びこれらの製造方法 | |
KR100815322B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
JP2007324232A (ja) | Bga型多層配線板及びbga型半導体パッケージ | |
JP2007019150A (ja) | プリント配線板およびプリント回路板 |