JP2011135111A - プリント配線板のフレームグランド形成方法 - Google Patents

プリント配線板のフレームグランド形成方法 Download PDF

Info

Publication number
JP2011135111A
JP2011135111A JP2011083837A JP2011083837A JP2011135111A JP 2011135111 A JP2011135111 A JP 2011135111A JP 2011083837 A JP2011083837 A JP 2011083837A JP 2011083837 A JP2011083837 A JP 2011083837A JP 2011135111 A JP2011135111 A JP 2011135111A
Authority
JP
Japan
Prior art keywords
solder
conductor pattern
frame ground
cream solder
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011083837A
Other languages
English (en)
Inventor
Norihiro Ishii
憲弘 石井
Kuniyasu Hosoda
邦康 細田
Masaya Aiuchi
真也 相内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Multimedia Devices Corp
Original Assignee
Toshiba Corp
Toshiba Multimedia Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Multimedia Devices Corp filed Critical Toshiba Corp
Priority to JP2011083837A priority Critical patent/JP2011135111A/ja
Publication of JP2011135111A publication Critical patent/JP2011135111A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】フレームグランド部を薄形化したプリント配線板を提供する。
【解決手段】本発明は、固定部材が貫通する取付孔の周囲に形成されて金属フレームが電気的に接続される導体パターンと、前記導体パターンに形成された複数のスルーホールと、を含むフレームグランド部を有するプリント配線板のフレームグランド形成方法であって、前記プリント配線板の部品実装領域にクリームはんだを印刷するとともに、前記クリームはんだを前記導体パターンに供給し、前記部品実装領域に印刷された前記クリームはんだを溶融させて前記部品実装領域に表面実装部品をはんだ接合する際に、前記導体パターンに供給された前記クリームはんだを溶融させて余剰となった前記クリームはんだを前記スルーホールに導入する。この後、前記導体パターンの上の前記クリームはんだを固化させることで、前記導体パターンの上にはんだ被膜を形成する。
【選択図】図3

Description

本発明は、プリント配線板にフレームグランド部を形成する方法に関する。
筐体内に電子回路を組み込んだポータブルコンピュータ、携帯端末等の小型電子機器においては、電子回路のグランドを金属フレームに接続するフレームグランド(FG ; Frame Ground)技術が必須の構成要素である。電子回路のグランドは、動作電圧の基準を決めるとともに動作電流の帰路として機能する。フレームグランドが貧弱であると、電子回路の基準電圧を不安定にさせ、不要輻射をもたらすばかりか、外来ノイズや静電気放電による誤動作をもたらす要因となる。特に、固定用孔の周囲に銅箔パッドを形成したフレームグランド部においては、銅箔の酸化によるグランド部の接続不良を回避するためのフレームグランド技術が必要とされる。通常のSMT工程における熱処理では、フレームグランド部の銅箔パッドが変色する程の酸化を生じないが、ベーキングなど高温下の熱処理工程においてはフレームグランド部の銅箔パッドが酸化し、この酸化によりフレームグランド部の導通不良を招く虞がある。この導通不良を防止する技術として、パッド面に金めっきを施す手段が存在するが、金めっきを施す手段はめっき加工が高価であり、製品コストの上昇を招くという問題がある。また、上記酸化による導通不良を防止する他の技術として、フレームグランド部の固定孔の周囲に形成された銅箔ランドに、山型状のはんだ領域を複数形成し、固定孔に挿通するねじのねじ頭を山型状のはんだ領域に当接させることで、フレームグランド部のグランド接続を良好な状態に維持する技術が存在する。
特開2001−251029号公報
しかしながら、銅箔パッドにはんだを山型に盛る従来のフレームグランド技術においては、フレームグランド部の厚形化を招き、特に軽薄短小が要求される機器において、より小型化を図る上で問題があった。
本発明の目的は、フレームグランド部の薄形化を図れるプリント配線板のフレームグランド形成方法を提供することにある。
前記目的を達成するため、本発明の一つの形態に係るプリント配線板のフレームグランド形成方法は、固定部材が貫通する取付孔の周囲に形成されて金属フレームが電気的に接続される導体パターンと、前記導体パターンに形成された複数のスルーホールと、を含むフレームグランド部を有するプリント配線板を前提としており、
前記プリント配線板の部品実装領域にクリームはんだを印刷するとともに、前記クリームはんだを前記導体パターンに供給し、
前記部品実装領域に印刷された前記クリームはんだを溶融させて前記部品実装領域に表面実装部品をはんだ接合する際に、前記導体パターンに供給された前記クリームはんだを溶融させて余剰となった前記クリームはんだを前記スルーホールに導入し、
前記導体パターンの上の前記クリームはんだを固化させることで、前記導体パターンの上にはんだ被膜を形成するようにしたことを特徴としている。
本発明によれば、フレームグランド部を薄形化したプリント配線板を提供できる。
本発明の第1実施形態に係るプリント配線板の要部の構成を示す平面図。 上記第1実施形態に係るプリント配線板の一部を拡大して示す平面図。 上記第1実施形態に係るプリント配線板の一部を拡大して示す側断面図。 上記第1実施形態に係るプリント配線板の要部の製造工程を示す図。 上記第1実施形態に係るプリント配線板の要部の製造工程を示す図。 上記第1実施形態に係るプリント配線板の要部の製造工程を示す図。 上記第1実施形態に係るプリント配線板の要部の変形例を示す平面図。 上記第1実施形態に係るプリント配線板の要部の変形例を示す側断面図。 上記第1実施形態に係るプリント配線板の要部の変形例を示す平面図。 上記第1実施形態に係るプリント配線板の要部の変形例を示す平面図。 本発明の第2実施形態に係る電子機器の構成を示す平面図。 上記第2実施形態に係るプリント回路板の要部の構成を示す平面図。
以下、片面部品実装構造の多層プリント配線板を例にとり、図面を参照して本発明の実施形態を説明する。
本発明の第1実施形態に係るプリント配線板の要部の構成を図1乃至図3に示す。本発明の第1実施形態に係るプリント配線板10の平面構成を図1に示し、同プリント配線板10におけるA部を拡大したフレームグランド部11の平面構成を図2に示し、同フレームグランド部11の側断面構成を図3に示している。図1に示す破線内の領域は、後述するSMT工程において表面実装部品が実装される部品実装領域である。
図1乃至図3に示す本発明の第1実施形態に係るプリント配線板10は、同プリント配線板10により構成される電子回路のグランドを、同プリント配線板10を固定した状態で支持する筐体内の金属フレーム5に導電接続する、フレームグランド部11を有して構成される。図1に示す第1実施形態では、矩形のプリント配線板10の各コーナー部(四隅)に、フレームグランド部11を配置したレイアウト構成としている。
このフレームグランド部11は、固定用の取付孔12と、取付孔12の周囲両面(両表層面)に形成された導体パターン13a,13bと、取付孔12の周囲に設けられた複数のスルーホール14とを有して構成される。
固定用の取付孔12は、導体パターン13a,13b相互の間を導電接続する大径のスルーホールにより構成されるもので、プリント配線板(部品実装後のプリント回路板)10を筐体に設けた金属フレームに固定するための固定部材となる、例えば締付ねじ6の貫通孔である。取付孔12に嵌挿される固定部材としては、締付ねじの他に、ヘッド部が弾性変形する金属製のロックピン、かしめピン等が適用可能である。
取付孔12の周囲に設けられた導体パターン13a,13bは、この実施形態では、フレームグランド部11に固有のランドとして銅箔のパターンにより形成されており、この銅箔のパターンを以後、銅箔ランドと呼称する。この銅箔ランド13a,13bは、この実施形態では、プリント配線板10の一方面10aと他方面10bとにそれぞれ同径の円形パターンで形成されている。銅箔ランド13aは部品実装面となる一方面10aに形成され、銅箔ランド13bは他方面10bに形成されている。このプリント配線板10の一方面10aに形成された銅箔ランド13aと、プリント配線板10の他方面10bに形成された銅箔ランド13bとは、取付孔12となる大径のスルーホールにより一体に導電接続されている。取付孔12となるスルーホールは図示しない内層のグランドパターンに導電接続されている。なお、銅箔ランド13a,13bの周囲には、プリント配線板10の一方面10aおよび他方面10bにソルダーレジスト被膜が施されているが、ここでは、図3のみにソルダーレジスト被膜(SR)を示し、図3を除く各図においてソルダーレジスト被膜を省略して示している。
フレームグランド部11には、大径のスルーホールにより形成された取付孔12の周囲の銅箔ランド13a,13bに、取付孔12を囲うように、取付孔12より小径の複数のスルーホール14が設けられている。
この複数のスルーホール14は、それぞれ、後の組立工程で、金属フレーム5に接する部品実装面側の銅箔ランド13aに、同ランドの酸化を防止する導電性の被膜を形成する導電性被膜形成部材の一部を導き入れる導入孔として作用する。導電性被膜形成部材としては、SMTの印刷工程により供給が可能な、クリームはんだ、熱硬化性導電ペースト(例えば銀ペースト)等が適用可能である。
この実施形態では、導電性被膜形成部材にクリームはんだを用い、後述するリフロー工程において、複数のスルーホール14が、それぞれ、溶解したはんだ(溶融はんだ)15(s)の一部を導き入れる導入孔として作用する。なお、この実施形態では、銅箔ランド13aに供給されるはんだを符号15(p)で示し、リフロー工程で溶解したはんだ(溶融はんだ)を符号15(s)で示し、固化したはんだおよびはんだ被膜を符号15で示している。
上記したように、フレームグランド部11において、銅箔ランド13a,13bに、溶融はんだ15(s)の流入孔となる複数のスルーホール14を設けることによって、後の組立工程で、金属フレーム5に接合する部品実装面側の銅箔ランド13aに被着するはんだ15の量がスルーホール14に流れ込むはんだにより規制されて少量(最小量)に留まり、余分なはんだ(余剰はんだ)がスルーホール14に流入しスルーホール14内に吸収される。
この余剰はんだのスルーホール14への流入により、図3に示すように、銅箔ランド13aに被着するはんだ15の厚み(T)を最小限にとどめることができる。
これにより、銅箔ランド13aに、酸化を防止するはんだ被膜を形成しつつ、フレームグランド部11の付着はんだによる嵩みを抑えてフレームグランド部11の厚みを最小限にとどめることができる。
上記したフレームグランド部11の形成工程を図4乃至図6を参照して説明する。
SMTによる部品実装工程では、図1に示す破線内の部品実装領域に、表面実装部品が実装される。このSMTによる部品実装工程内のクリームはんだ印刷工程において、フレームグランド部11の銅箔ランド13aにおけるスルーホール14上に、図4(a)および(b)に示すように、クリームはんだ15(p)が供給される。
上記銅箔ランド13aのスルーホール14上および上記部品実装領域の部品実装位置にクリームはんだが供給され、上記部品実装領域に表面実装部品が搭載された後のはんだリフロー工程において、部品実装領域に供給されたクリームはんだが溶解し、上記部品実装領域に搭載された部品(表面実装部品)がはんだ接合により上記部品実装領域に実装される。このリフロー工程において、銅箔ランド13aのスルーホール14上に印刷されたクリームはんだ15(p)が溶解し、この溶融はんだ15(s)が、図5(a)および(b)に示すように、スルーホール14およびスルーホール14の周部に被着するとともに、スルーホール14に流入する。
上記リフロー工程後、はんだが固化することにより、プリント配線板10の部品実装領域に表面実装部品がはんだ接合により実装されるとともに、図6(a)および(b)に示すように、スルーホール14上に供給されたはんだ15の一部がスルーホール14に流入した状態で銅箔ランド13aに被着され、銅箔ランド13aに、スルーホール14を中心としたはんだ被膜15が形成される。
このように、フレームグランド部11の銅箔ランド13a,13bに、溶融はんだ15(s)の流入孔となる複数のスルーホール14を設けることによって、銅箔ランド13aに被着するはんだ15の量がスルーホール14に流れ込むはんだにより規制されて少量に留まり、余剰はんだがスルーホール14に流入しスルーホール14内に吸収されることから、銅箔ランド13aに被着するはんだ15の厚み(T)を最小限にとどめることができる。これにより、銅箔ランド13aに、酸化を防止するはんだ被膜を形成しつつ、フレームグランド部11の付着はんだによる嵩みを抑えてフレームグランド部11の厚みを最小限にとどめることができる。
なお、銅箔ランド13aに被着するはんだ15の厚み(T)は、スルーホール14の個数及び孔径、はんだの特性および供給量、リフロー加熱の温度および時間等、諸々の要因によって定まるが、加熱温度、加熱時間、供給はんだ等を一定としたリフロー工程を想定すると、スルーホール14の個数および孔径と、はんだ供給量をパラメータに、はんだ被膜15の厚み(T)を調整可能である。
上記した第1実施形態では、フレームグランド部11に、取付孔12を囲うように8個のスルーホール14を設けた構成を例示したが、このスルーホール14の配置位置及び個数は任意に設定可能であり、例えば、図7に示すように、取付孔12の周囲に4個のスルーホール14を設けた構成であってもよい。
また、上記した第1実施形態では、スルーホール14の銅箔ランド13a側の一部にはんだが流入した状態例を示したが、例えば、供給はんだ量及びスルーホール14の孔径を調整することで、図8に示すように、スルーホール14を埋め、さらに銅箔ランド13a,13bの各面に、はんだ被膜15を形成することも可能である。
また、上記した第1実施形態では、フレームグランド部11の銅箔ランド13a,13bを独立した円形の銅箔パターンで構成しているが、この銅箔ランド13a,13bを、例えば、図9または図10に示すように、表層面10a(または10b)に形成したグランドパターン(GP)と一体に形成する構成であってもよい。
本発明の第2実施形態を図11および図12に示す。この第2実施形態は、上記した第1実施形態のフレームグランド構造を有するプリント配線板を用いて電子機器を構成している。この第2実施形態に係る電子機器は、図11に示すように、金属フレーム5を有する筐体1と、カバー2と、締付ねじ6によって筐体1の金属フレーム5に固定支持されたプリント回路板7とを具備して構成されている。
プリント回路板7は、上記第1実施形態に示したプリント配線板10を用いて構成され、複数の電子部品17を部品実装面10aの部品実装領域に実装している。プリント回路板7は、一部(B部)を拡大して図12に示すように、プリント回路板7のグランドを筐体1内の金属フレーム5に導電接続するフレームグランド部11を有して構成される。
このフレームグランド部11は、固定用の取付孔12と、取付孔12の周囲両面(両表層面)に形成された銅箔ランド13a,13bと、取付孔12の周囲に設けられた複数のスルーホール14とを有して構成される。
固定用の取付孔12は、銅箔ランド13a,13b相互の間を導電接続する大径のスルーホールにより構成されるもので、プリント回路板7を筐体1に設けた金属フレーム5に固定する締付ねじ6の貫通孔である。この取付孔12は、内層のグランドパターンに導電接続されている。
スルーホール14は、銅箔ランド13aに供給され溶解したはんだ15の一部を導き入れる導入孔であり、はんだ15の一部がスルーホール14に侵入した状態で、スルーホール14およびスルーホール14の周囲の銅箔ランド13aにはんだ被膜15が形成されている。
このように、フレームグランド部11に、溶融はんだ15(s)の流入孔となる複数のスルーホール14を設けたことによって、金属フレーム5に接合する部品実装面側の銅箔ランド13aに被着するはんだ15の量がスルーホール14に流れ込むはんだにより規制されて少量に留まり、銅箔ランド13aに被着するはんだ15の厚みを最小限にとどめることができる。これにより、銅箔ランド13aに、酸化を防止するはんだ被膜を形成しつつ、フレームグランド部11の付着はんだによる嵩みを抑えてフレームグランド部11の厚みを最小限にとどめることができる。よって、機器の薄型化に寄与できるとともに、フレームグランド部11を良好な接続状態に維持することができる。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
[1]固定用取付孔の周囲に導体パターンを形成したフレームグランド部と、
前記フレームグランド部における前記取付孔の周囲に設けられた複数のスルーホールと、を具備したことを特徴とするプリント配線板。
[2]前記スルーホールは、前記導体パターン上に供給された導電性被膜形成部材の一部を導き入れる導入孔であることを特徴とする[1]に記載のプリント配線板。
[3]前記導電性被膜形成部材は、前記導体パターン上に供給されたクリームはんだであり、前記クリームはんだの溶融による溶融はんだが前記スルーホールに導入され前記スルーホールおよび前記スルーホールの周囲の導体パターンに付着して、前記フレームグランド部に、はんだ被膜を形成していることを特徴とする[2]に記載のプリント配線板。
[4]前記はんだ被膜は、前記取付孔を貫通する固定部材により固定される金属フレームに導電接合する接合部を形成していることを特徴とする[3]に記載のプリント配線板。
[5]前記溶融はんだは、前記スルーホールを貫通して前記取付孔周囲の両面の導体パターンにはんだ被膜を形成していることを特徴とする[3]に記載のプリント配線板。
[6]前記はんだ被膜が形成された導体パターンは、銅箔ランドにより形成されていることを特徴とする[4]に記載のプリント配線板。
[7]前記はんだ被膜が形成された導体パターンは、グランドパターンの一部により形成されていることを特徴とする[4]に記載のプリント配線板。
[8]固定用取付孔の周囲両面に電気的に導通する導体パターンを形成したフレームグランド部を有するプリント配線板のフレームグランド形成方法であって、
前記フレームグランド部は、前記固定用取付孔の周囲の導体パターン相互の間に、複数のスルーホールを有し、
SMT(surface mount technology)による部品実装工程内のクリームはんだ印刷工程において、前記フレームグランド部の部品実装面側の導体パターンに、前記各スルーホールの位置に対応させてクリームはんだを塗布し、
前記部品実装工程内のはんだリフロー工程において、前記クリームはんだを溶融し、溶融はんだを前記スルーホールに一部導入して、前記スルーホールおよび前記スルーホール周部の前記導体パターンに付着させ前記導体パターンにはんだ被膜を形成することを特徴とするプリント配線板のフレームグランド形成方法。
[9]金属フレームと、
固定用取付孔の周囲に導体パターンを形成したフレームグランド部を有し、前記取付孔に挿通された固定部材により、前記金属フレームに固定支持されたプリント回路板とを具備し、
前記フレームグランド部は、
前記取付孔の周囲に設けられた複数のスルーホールと、
前記スルーホールおよびスルーホール周部の導体パターンにはんだ被膜を形成し、前記はんだ被膜形成時の余剰はんだを前記スルーホールに流入させた、はんだ被膜形成手段とを有し、
前記はんだ被膜が前記金属フレームに導電接合して、前記プリント回路板が前記金属フレームに固定されていることを特徴とする電子機器。
1…筐体、5…金属フレーム、6…固定部材(締付ねじ)、10…プリント配線板、11…フレームグランド部、12…取付孔(貫通孔)、14…スルーホール、13a,13b…導体パターン(銅箔ランド)、14…スルーホール、15…はんだ被膜、15s…溶融はんだ。

Claims (4)

  1. 固定部材が貫通する取付孔の周囲に形成されて金属フレームが電気的に接続される導体パターンと、前記導体パターンに形成された複数のスルーホールと、を含むフレームグランド部を有するプリント配線板のフレームグランド形成方法であって、
    前記プリント配線板の部品実装領域にクリームはんだを印刷するとともに、前記クリームはんだを前記導体パターンに供給し、
    前記部品実装領域に印刷された前記クリームはんだを溶融させて前記部品実装領域に表面実装部品をはんだ接合する際に、前記導体パターンに供給された前記クリームはんだを溶融させて余剰となった前記クリームはんだを前記スルーホールに導入し、
    前記導体パターンの上の前記クリームはんだを固化させることで、前記導体パターンの上にはんだ被膜を形成するようにしたプリント配線板のフレームグランド形成方法。
  2. 請求項1の記載において、前記スルーホールは、余剰となった前記クリームはんだを吸収することで、前記導体パターンに被着される前記クリームはんだの量を規制するプリント配線板のフレームグランド形成方法。
  3. 貫通孔の周囲に形成された銅箔ランドと、前記銅箔ランドに形成された複数のスルーホールと、を含むフレームグランド部を有するプリント配線板のフレームグランド形成方法であって、
    前記プリント配線板の部品実装領域にクリームはんだを印刷する際に、前記クリームはんだを前記銅箔ランドに供給し、
    前記部品実装領域に印刷された前記クリームはんだを溶融させて前記部品実装領域に表面実装部品をはんだ接合する際に、前記銅箔ランドに供給された前記クリームはんだを溶融させるとともに余剰な前記クリームはんだを前記スルーホールに導入し、
    前記銅箔ランドの上の前記クリームはんだを固化させることで、前記銅箔ランドの上にはんだ被膜を形成するようにしたプリント配線板のフレームグランド形成方法。
  4. 金属フレームが電気的に接続される導体パターンに複数のスルーホールが設けられたフレームグランド部を有するプリント配線板のフレームグランド形成方法であって、
    前記プリント配線板の部品実装領域に導電性被膜形成部材を印刷する際に、前記導電性被膜形成部材を前記導体パターンに供給し、
    前記部品実装領域に印刷された前記導電性被膜形成部材を溶融させて前記部品実装領域に表面実装部品を実装する際に、前記導体パターンに供給された前記導電性被膜形成部材を溶融させるとともに、余剰な前記導電性被膜形成部材を前記スルーホール内に導入し、
    前記導体パターンの上の前記導電性被膜形成部材を固化させることで、前記導体パターンの上に導電性被膜を形成するようにしたプリント配線板のフレームグランド形成方法。
JP2011083837A 2011-04-05 2011-04-05 プリント配線板のフレームグランド形成方法 Pending JP2011135111A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011083837A JP2011135111A (ja) 2011-04-05 2011-04-05 プリント配線板のフレームグランド形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011083837A JP2011135111A (ja) 2011-04-05 2011-04-05 プリント配線板のフレームグランド形成方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008050691A Division JP2009212124A (ja) 2008-02-29 2008-02-29 プリント配線板、プリント配線板のフレームグランド形成方法および電子機器

Publications (1)

Publication Number Publication Date
JP2011135111A true JP2011135111A (ja) 2011-07-07

Family

ID=44347426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011083837A Pending JP2011135111A (ja) 2011-04-05 2011-04-05 プリント配線板のフレームグランド形成方法

Country Status (1)

Country Link
JP (1) JP2011135111A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021082790A (ja) * 2019-11-22 2021-05-27 株式会社デンソー 電子装置
JP2022118673A (ja) * 2021-02-02 2022-08-15 株式会社日立産機システム プリント配線板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000244080A (ja) * 1999-02-19 2000-09-08 Fujitsu General Ltd プリント配線板
JP2007134407A (ja) * 2005-11-08 2007-05-31 Canon Inc 回路基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000244080A (ja) * 1999-02-19 2000-09-08 Fujitsu General Ltd プリント配線板
JP2007134407A (ja) * 2005-11-08 2007-05-31 Canon Inc 回路基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021082790A (ja) * 2019-11-22 2021-05-27 株式会社デンソー 電子装置
JP7255462B2 (ja) 2019-11-22 2023-04-11 株式会社デンソー 電子装置
JP2022118673A (ja) * 2021-02-02 2022-08-15 株式会社日立産機システム プリント配線板
JP7455078B2 (ja) 2021-02-02 2024-03-25 株式会社日立産機システム プリント配線板

Similar Documents

Publication Publication Date Title
JP2009212124A (ja) プリント配線板、プリント配線板のフレームグランド形成方法および電子機器
JP2008177422A (ja) プリント回路板及び電子機器
JP2011135111A (ja) プリント配線板のフレームグランド形成方法
JP2011254050A (ja) プリント基板の製造方法
JP2015056561A (ja) プリント配線板及びその製造方法
JP2006287060A (ja) 回路基板、およびチップ部品の半田付け構造
JP2019125746A (ja) 電子部品搭載用基板、回路基板および電子部品搭載用基板の製造方法
JP2007067147A (ja) プリント配線基板およびその製造方法
JP2010080667A (ja) 実装基板、および実装方法
JP2008205101A (ja) 電子部品実装基板の製造方法及び電子部品実装基板
JP2010219411A (ja) 電子回路基板およびその製造方法
JP2700259B2 (ja) プリント配線板における凹所を有する半田層の形成方法
JP2008066344A (ja) 多層基板と金属接合材料の印刷方法
JP2004207287A (ja) はんだ付け用ランド、プリント配線基板
JP2009200234A (ja) 金属ベース基板とその製造方法
WO2024023980A1 (ja) 部品実装基板
JP3324114B2 (ja) プリント基板
WO2013136575A1 (ja) プリント配線板及び回路基板
JP2008103547A (ja) 半田ペースト塗布方法及び電子回路基板
JPH0430494A (ja) 印刷配線板及びその製造法
JPH02178992A (ja) 厚膜回路基板の製造方法
JP2008042145A (ja) プリント配線板、機器ユニットおよび電子機器
JP2023092556A (ja) プリント基板
JP2004214445A (ja) プリント基板
JP2020161512A (ja) 電子部品の実装用基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110405

A977 Report on retrieval

Effective date: 20120726

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A521 Written amendment

Effective date: 20120919

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121211