JP2019125746A - 電子部品搭載用基板、回路基板および電子部品搭載用基板の製造方法 - Google Patents

電子部品搭載用基板、回路基板および電子部品搭載用基板の製造方法 Download PDF

Info

Publication number
JP2019125746A
JP2019125746A JP2018006720A JP2018006720A JP2019125746A JP 2019125746 A JP2019125746 A JP 2019125746A JP 2018006720 A JP2018006720 A JP 2018006720A JP 2018006720 A JP2018006720 A JP 2018006720A JP 2019125746 A JP2019125746 A JP 2019125746A
Authority
JP
Japan
Prior art keywords
electronic component
wiring portion
wiring
substrate
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018006720A
Other languages
English (en)
Inventor
鈴木 哲也
Tetsuya Suzuki
哲也 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koito Manufacturing Co Ltd
Original Assignee
Koito Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koito Manufacturing Co Ltd filed Critical Koito Manufacturing Co Ltd
Priority to JP2018006720A priority Critical patent/JP2019125746A/ja
Priority to PCT/JP2019/000613 priority patent/WO2019142724A1/ja
Priority to CN201980006927.7A priority patent/CN111527596A/zh
Publication of JP2019125746A publication Critical patent/JP2019125746A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】耐熱性に優れた接合材を用いても配線の短絡が生じない電子部品搭載用基板、回路基板および電子部品搭載用基板の製造方法を提供する。【解決手段】表面実装型の電子部品(16)を搭載するための電子部品搭載用基板(10)であって、略平坦な一面を有する基板部(11)と、一面の表面に形成された第1配線部(12a)および第2配線部(12b)と、一面の少なくとも一部を覆う絶縁層(13)を有し、第1配線部(12a)および第2配線部(12b)の少なくとも一部が、それぞれ絶縁層(13)に設けられた第1開口部(14a)および第2開口部(14b)から露出し、第1開口部(14a)と第2開口部(14b)は、第1配線部(12a)と第2配線部(12b)との間に設けられた電気絶縁性の分離壁(17)によって分離されている。【選択図】図1

Description

本発明は、電子部品搭載用基板、回路基板および電子部品搭載用基板の製造方法に関し、特に表面実装型の電子部品を搭載するための電子部品搭載用基板、回路基板および電子部品搭載用基板の製造方法に関する。
一般的な回路基板では、抵抗やトランジスタ、ダイオード、発光ダイオード(LED:Light Emitting Diode)、セラミックコンデンサ等の電子部品を基板上に搭載して回路を構成している。また、回路基板を用いた電子機器において小型化の要請は以前から存在しており、回路基板および搭載される電子部品の小型化も進んできた。このような要請に応えるための電子部品としては、封止樹脂のサイズを限界まで減らすとともに基板と対向する面に電極を備えて、電極を形成した面と基板上の配線パターン(ランド)を電気的に接合する表面実装型のものが知られている。
例えば引用文献1等には、表面実装型の電子部品としてLEDを搭載する電子部品搭載用基板が示されている。図6は、従来から提案されている電子部品搭載用基板を示す模式断面図であり、図6(a)は電子部品を搭載する前の電子部品搭載用基板を示し、図6(b)は電子部品を搭載した状態の回路基板を示している。
図6(a)に示すように従来の電子部品搭載用基板は、基板部1の一方の面に配線パターンの一部としてランド2a,2bが形成され、基板部1と配線パターンを覆うようにレジスト層3が形成されている。また、レジスト層3には開口部4が部分的に形成されており、開口部4内においてランド2a,2bの一部と基板部1が露出している。開口部4内に露出したランド2a,2bにハンダ等の接合材を塗布し、表面実装型の電子部品を搭載してリフロー処理等をすることで、表面実装型の電子部品とランド2a,2bとの電気的接続が行われる。このとき、接合材としてハンダを用いることで、リフロー処理時にハンダが溶融してもハンダの表面張力によりランド2a,2bからの流出が抑制され、ランド2a,2b上のハンダが分離したまま電子部品と電気的に接続することができる。
しかし、電子部品の使用時に生じた熱により、電子部品のパッケージと基板部1の線膨張係数に差で生じる応力によってハンダ付け部分にクラック(ひび)が生じ、電気的接続の信頼性が低下するという問題があった。また、ハンダ付け部分の耐熱温度が低いため、電子部品に投入する電流が制限され、大電流を投入することが困難であり電子部品の大出力化ができないという問題があった。特に、電子部品としてLEDを用いる場合には、放熱性を高めるために採用した熱伝導性基板と電子部品パッケージと線膨張係数差が大きいうえに、大光量を得るためには大電流を投入しなければならないため、上述した問題が顕著になる。
特開2015−065041号公報
上述した問題を解決するために、電子部品とランド2a,2bとの電気的接続を行う接合材として、耐熱性に優れた導電性接着剤や焼結接合材を用いることが考えられる。しかし導電性接着材や焼結接合材は、熱処理では溶融しない非溶融性であり、ハンダのように溶融して表面張力で分離する性質を有していない。
したがって、接合材5として導電性接着剤や焼結接合材を用いると、図6(b)に示すように表面実装型の電子部品6を搭載した際に接合材5が基板部1表面に流出し、互いに接触して電極6a,6bやランド2a,2bが短絡してしまうという問題があった。
そこで本発明は、上記従来の問題点に鑑みなされたものであり、耐熱性に優れた接合材を用いても配線の短絡が生じない電子部品搭載用基板、回路基板および電子部品搭載用基板の製造方法を提供することを目的とする。
上記課題を解決するために、本発明の電子部品搭載用基板は、表面実装型の電子部品を搭載するための電子部品搭載用基板であって、略平坦な一面を有する基板部と、前記一面の表面に形成された第1配線部および第2配線部と、前記一面の少なくとも一部を覆う絶縁層を有し、前記第1配線部および前記第2配線部の少なくとも一部が、それぞれ前記絶縁層に設けられた第1開口部および第2開口部から露出し、前記第1開口部と前記第2開口部は、前記第1配線部と前記第2配線部との間に設けられた電気絶縁性の分離壁によって分離されていることを特徴とする。
このような本発明の車両用灯具では、第1配線部と第2配線部との間に電気絶縁性の分離壁が設けられており、第1配線部と第2配線部が露出する第1開口部と第2開口部を分離壁で分離しているため、接合材が第1開口部と第2開口部との間で流出せず、耐熱性に優れた接合材を用いても配線の短絡が生じない。
また本発明の一態様では、前記分離壁は、前記第1配線部と前記第2配線部との間に形成された中間配線と、前記中間配線を覆う前記絶縁層を含む。
また本発明の一態様では、前記中間配線は、他の配線から分離して形成されたダミー配線である。
また本発明の一態様では、前記分離壁は、前記第1配線部および前記第2配線部よりも高い位置にまで形成されている。
上記課題を解決するために、本発明の回路基板は、略平坦な一面を有する基板部と、前記一面の表面に形成された第1配線部および第2配線部と、前記一面の少なくとも一部を覆う絶縁層を有し、前記第1配線部および前記第2配線部の少なくとも一部が、それぞれ前記絶縁層に設けられた第1開口部および第2開口部から露出し、前記第1開口部と前記第2開口部は、前記第1配線部と前記第2配線部との間に設けられた電気絶縁性の分離壁によって分離されており、前記第1開口部内および前記第2開口部内に配された接合材によって、表面実装型の電子部品が前記第1配線部および前記第2配線部に電気的に接続されていることを特徴とする。
また本発明の一態様では、前記接合材は、熱硬化性樹脂材に金属フィラーが混練された導電性接着剤または金属焼結接合材である。
上記課題を解決するために、本発明の電子部品搭載用基板の製造方法は、表面実装型の電子部品を搭載する電子部品搭載用基板の製造方法であって、基板部の略平坦な一面上に第1配線部および第2配線部を形成する配線形成工程と、前記一面の少なくとも一部を覆って絶縁層を形成する絶縁層形成工程と、前記絶縁層に第1開口部および第2開口部を形成し、前記第1配線部および前記第2配線部の少なくとも一部をそれぞれ露出させるとともに、前記第1配線部と前記第2配線部との間に電気絶縁性の分離壁を形成して、前記第1開口部と前記第2開口部を分離する分離工程を備えることを特徴とする。
また本発明の一態様では、前記配線形成工程は、前記第1配線部と前記第2配線部の形成と同時に、前記第1配線部と前記第2配線部との間に中間配線を形成し、前記分離工程は、前記中間配線を覆う前記絶縁層を残して前記分離壁を形成する。
上記課題を解決するために、本発明の電子部品搭載用基板の製造方法は、表面実装型の電子部品を搭載する電子部品搭載用基板の製造方法であって、基板部の略平坦な一面上に第1配線部および第2配線部を形成する配線形成工程と、前記一面の少なくとも一部を覆って絶縁層を形成する絶縁層形成工程を備え、前記絶縁層形成工程は、前記第1配線部および前記第2配線部の少なくとも一部がそれぞれ露出するように第1開口部および第2開口部を構成するとともに、前記第1配線部と前記第2配線部との間に前記絶縁層を含む分離壁を形成することを特徴とする。
本発明では、耐熱性に優れた接合材を用いても配線の短絡が生じない電子部品搭載用基板、回路基板および電子部品搭載用基板の製造方法を提供することができる。
第1実施形態における電子部品搭載用基板および回路基板を示す模式断面図であり、図1(a)は電子部品16を搭載する前の電子部品搭載用基板10を示し、図1(b)は電子部品16を搭載した状態の回路基板を示している。 第1実施形態における電子部品搭載用基板の製造方法を模式的に示す斜視図である。 第1実施形態における電子部品搭載用基板の製造方法を模式的に示す断面図である。 第2実施形態における回路基板20を示す模式断面図である。 第3実施形態における電子部品搭載用基板の配線パターンを示す模式斜視図である。 図6は、従来から提案されている電子部品搭載用基板を示す模式断面図であり、図6(a)は電子部品6を搭載する前の電子部品搭載用基板を示し、図6(b)は電子部品6を搭載した状態の回路基板を示している。
(第1実施形態)
以下、本発明の実施の形態について、図面を参照して詳細に説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付すものとし、適宜重複した説明は省略する。図1は、本実施形態における電子部品搭載用基板および回路基板を示す模式断面図であり、図1(a)は電子部品を搭載する前の電子部品搭載用基板を示し、図1(b)は電子部品を搭載した状態の回路基板を示している。
図1(a)に示すように電子部品搭載用基板10は、基板部11と、ランド12a,12bと、中間配線12cと、レジスト層13を備え、レジスト層13には部分的に開口部14a,14bが形成されている。また、中間配線12cはレジスト層13で覆われており、中間配線12cとそれを覆うレジスト層13で分離壁17が構成されている。図1(b)に示すように本実施形態の回路基板は、図1(a)に示した電子部品搭載用基板10の開口部14a,14b内に配置した接合材15によって、搭載した電子部品16の電極16a,16bとランド12a,12bとが電気的に接続されている。
基板部11は、略平坦な一面を搭載面として備える基板であり、搭載面の表面にランド12a,12b、中間配線12c、レジスト層13が形成されている。図1では基板部11として略平板状のものを示しているが、搭載面が略平坦であれば裏面側が放熱フィンを構成していてもよく、形状は限定されない。また、搭載面が略平坦とは、電子部品16を搭載する領域において電子部品16を搭載できる程度に平坦であれば十分である。基板部11を構成する材料は限定されないが、搭載される電子部品16で生じる熱を良好に放熱するためには、熱伝導性が良好な金属材料やセラミック材料を用いることが好ましい。また、基板部11に金属材料を用いる場合には、ランド12a,12bや中間配線12cなどの配線パターンとの絶縁性を確保するために、金属表面に絶縁層を形成したものを用いることが好ましい。熱伝導性が良好な材料の具体例としては、例えば銅やアルミニウム、アルミナセラミック等が挙げられる。また、基板部1を単一の材料で構成するとしてもよく、複数の材料を重ね合わせた複合基板を用いるとしてもよい。
ランド12a,12bは、基板部11の搭載面に形成された配線パターンの一部であり、本発明の第1配線部および第2配線部に相当し、電子部品16の搭載領域に形成されて電子部品16との電気的接続を行うための部分である。ランド12a,12bの一部はレジスト層13で覆われており、レジスト層13で覆われていない部分は開口部14a,14b内で露出している。ランド12a,12bを構成する材料は限定されず、導電性が良好な公知の材料を用いることができる。
中間配線12cは、基板部11の搭載面に形成された配線パターンの一部であり、ランド12a,12bとの間に形成されている。中間配線12cは他の配線パターンと電気的に接続されて延長されたものであってもよいが、他の配線パターンから分離したダミーパターンであり電気的に接続されていないものであってもよい。中間配線12cがダミーパターンである場合には、他の回路要素への影響を小さくすることができる。
レジスト層13は、基板部11の搭載面の少なくとも一部と、ランド12a,12bや中間配線12c等の配線パターンを覆って保護する絶縁層である。レジスト層13の一部は除去されて開口部14a,14bが形成されている。レジスト層13を構成する材料は特に限定されず、通常のプリント基板で用いられる樹脂等を用いることができる。また、電子部品16としてLEDを搭載する場合には、レジスト層13として白色樹脂を用いることでレジスト層13によりLEDからの光を反射することもできる。
開口部14a,14bは、レジスト層13が部分的に除去された開口であり、開口部14a,14bの内部では基板部11とランド12a,12bの一部が露出している。また、開口部14a,14bの間には分離壁17が形成されており、分離壁17によって開口部14a,14bは分離されている。開口部14a,14bが分離壁17で分離されていることで、接合材15が開口部14a,14bの間で流出せず配線の短絡が生じない。
接合材15は、開口部14a,14b内に配置されてランド12a,12bと電極16a,16bとの電気的接続および機械的固定をするための部材である。接合材15を構成する材料としては、公知のハンダ材料や金属材料、熱硬化性樹脂材に金属フィラーが混練された導電性接着剤または金属焼結接合材を用いることができる。特に熱硬化性樹脂材に金属フィラーが混練された導電性接着剤または金属焼結接合材を用いると、接続信頼性が向上し、耐熱性の向上によって大電流を印加することが可能となり好ましい。
上述したように本実施形態では開口部14a,14bが分離壁17で分離されているため、接合材15として熱硬化性樹脂材に金属フィラーが混練された導電性接着剤または金属焼結接合材を用いても、開口部14a,14bの間で流出せず配線の短絡が生じない。
電子部品16は、電子部品搭載用基板10上に搭載される表面実装型の部品であり、接合材15でランド12a,12bと電気的に接続されることで回路基板を構成している。電子部品16は表面実装型であればどのような機能を実現するためのものであってもよく、例えばLEDやセラミックコンデンサ等が挙げられる。
分離壁17は、基板部11の搭載面においてランド12a,12bの間に形成されて、開口部14a,14bを分離する電気絶縁性の壁であり、本実施形態では中間配線12cとそれを覆うレジスト層13を含んで構成されている。本実施形態では、分離壁17に中間配線12cを含むことで、レジスト層13と基板部11との界面の面積を大きくすることができ機械的接合を強固にする。これによりレジスト層13の剥離を防止することができる。また、中間配線12cは金属材料で構成されているため熱伝導性が良好であり、電子部品16からの放熱性を向上させることができる。
分離壁17は開口部14a,14bを分離するものであればサイズは限定されないが、中間配線12cを覆うレジスト層13の厚さは、例えばランド12a,12bの厚さよりも20〜30μm程度厚く、ランド12a,12bの上面よりも分離壁17の上面のほうが高い位置とすることが好ましい。分離壁17の上面がランド12a,12bよりも高い位置にまで形成されていることで、開口部14a,14bの分離が確実となり、開口部14a,14b内に配置された接合材15が流出して短絡することを良好に防止することができる。
また、中間配線12cの幅は例えば0.1〜0.2mm程度とし、中間配線12cを覆うレジスト層13の幅は例えば0.3〜0.4mm程度である。電子部品16としてパッケージサイズが非常に小さいものを用いる場合、例えばチップサイズパッケージのLEDを用いる場合などには、ランド12a,12bの距離が小さく、両者間での接合材15の流出による短絡が生じる可能性が高くなる。しかし、前述した程度のサイズで分離壁17を構成することで、非常に小さいパッケージサイズの電子部品であっても良好に開口部14a,14bを分離して、両者間での接合材15の流出と短絡を防止することができる。
次に、図2および図3を用いて本実施形態における電子部品搭載用基板の製造方法について説明する。図2は、本実施形態における電子部品搭載用基板の製造方法を模式的に示す斜視図である。図3は、本実施形態における電子部品搭載用基板の製造方法を模式的に示す断面図である。図2(b)〜(e)では、ランド12a,12b、中間配線12c、開口部14a,14bの形状として略矩形状のものを示しているが、形状は限定されない。
初めに図2(a)および図3(a)に示すように、基板部11を用意する。次に図2(b)および図3(b)に示す配線形成工程で、基板部11の略平坦な一面である搭載面上にランド12a,12bと中間配線12cを同時に形成する。配線形成工程では、基板部11上にメッキや蒸着、銅箔の貼り付け等で形成した金属配線層を通常の配線パターニング技術でパターニングし、所定の配線パターンを形成する。ランド12a,12bと中間配線12cは、一度のパターニング工程で一括して形成することができるため、工程の簡略化を図ることができる。
図2(b)ではランド12a,12bおよび中間配線12cのみを示しているが、他の配線パターンは図示を省略している。また、ランド12a,12bは図示しない他の配線パターンと電気的に接続されて電気回路を構成している。図2(b)に示した例では、中間配線12cは他の配線パターンから分離したダミーパターンとしている。
次に図2(c)および図3(c)に示す絶縁層形成工程で、基板部11の搭載面上にレジスト層13を塗布して硬化する。図2(c)および図3(c)では基板部11の全面にレジスト層13を形成した例を示しているが、搭載面の少なくとも一部とランド12a,12bおよび中間配線12cを覆っていれば全面でなくともよい。
次に図2(d)および図3(d)に示す分離工程で、レジスト層13に開口部14a,14bを形成し、ランド12a,12bの少なくとも一部をそれぞれ露出させる。このとき図3(d)に示すように、開口部14a,14bの間には中間配線12cを覆うレジスト層13が残される。これにより、中間配線12cとレジスト層13を含んだ電気絶縁性の分離壁17が形成され、開口部14a,14bは分離壁17で分離される。本実施形態では、開口部14a,14bの形成時に中間配線12cを覆うレジスト層13を残すだけで分離壁17を形成できるので、分離壁17を形成する工程を新たに設ける必要が無く、工程の簡略化を図ることができる。ここまでで本実施形態の電子部品搭載用基板10が形成される。
最後に図2(e)および図3(e)に示す搭載工程で、電子部品搭載用基板10の開口部14a,14b内に接合材15を配置し、電子部品の電極16a,16bが開口部14a,14bに位置するように位置合わせする。次に接合材15を硬化して、ランド12a,12bと電極16a,16bを電気的に接続するとともに機械的に固定し、表面実装型の電子部品16を搭載した回路基板が形成される。
上述した電子部品搭載用基板10の製造方法でも、開口部14a,14bが分離壁17で分離されていることで、接合材15が開口部14a,14bの間で流出せず配線の短絡が生じない。また、接合材15として熱硬化性樹脂材に金属フィラーが混練された導電性接着剤または金属焼結接合材を用いると、接続信頼性が向上し、耐熱性の向上によって大電流を印加することが可能となる。
(第1実施形態の変形例)
次に、第1実施形態の変形例として、基板部11にセラミック基板を用いる場合について説明する。第1実施形態と重複する内容は説明を省略する。本変形例では、図2および図3で示した電子部品搭載用基板10の製造方法において、図2(c)および図3(d)で示した絶縁層形成工程と、図2(d)および図3(d)で示した分離工程とを同時に実施する。
初めに図2(a)および図3(a)に示すように、セラミック材料からなる基板部11を用意する。次に図2(b)および図3(b)に示す配線形成工程で、基板部11の略平坦な一面である搭載面上にランド12a,12bと中間配線12cを同時に形成する。配線形成工程では、基板部11上にスクリーン印刷により導電性ペーストをパターニングした後に焼成して導電パターンを形成する。
次に図2(d)および図3(d)に示す絶縁層形成工程で、基板部11の搭載面上にガラス質の絶縁膜13(オーバーガラス)をスクリーン印刷する。このとき、ランド12a,12bの少なくとも一部をマスクで覆い、絶縁膜13を塗布しない領域を設けることで、絶縁膜13の形成と同時に開口部14a,14bを形成する。このとき図3(d)に示すように、開口部14a,14bの間には中間配線12cを覆う絶縁膜13が形成される。これにより、ランド12a,12bの間には、中間配線12cと絶縁膜13を含んだ電気絶縁性の分離壁17が形成され、開口部14a,14bは分離壁17で分離される。
最後に図2(e)および図3(e)に示す搭載工程で、電子部品搭載用基板10の開口部14a,14b内に接合材15を配置し、電子部品の電極16a,16bが開口部14a,14bに位置するように位置合わせする。次に接合材15を硬化して、ランド12a,12bと電極16a,16bを電気的に接続するとともに機械的に固定し、表面実装型の電子部品16を搭載した回路基板が形成される。
(第2実施形態)
次に、本発明の第2実施形態について図4を用いて説明する。第1実施形態と重複する内容は説明を省略する。図4は、本実施形態における回路基板20を示す模式断面図である。本実施形態は分離壁をレジスト層のみで構成する点が第1実施形態と異なっている。
図4に示すように本実施形態の回路基板20は、基板部21と、ランド22a,22bと、レジスト層23を備え、レジスト層23には部分的に開口部が形成され、開口部内に配置した接合材25によって、搭載した電子部品16の電極16a,16bとランド22a,22bとが電気的に接続されている。図4に示すように、ランド22a,22bの間にはレジスト層23が残されて分離壁を構成しており、2つの開口部が分離されている。
本実施形態においても、2つの開口部がレジスト層23で構成された分離壁で分離されていることで、接合材25が開口部の間で流出せず配線の短絡が生じない。また、接合材25として熱硬化性樹脂材に金属フィラーが混練された導電性接着剤または金属焼結接合材を用いると、接続信頼性が向上し、耐熱性の向上によって大電流を印加することが可能となる。また、2つの開口部を形成する際に両者間のレジスト層23を残すだけで分離壁を形成できるので、分離壁を形成する工程を新たに設ける必要が無く、工程の簡略化を図ることができる。
(第3実施形態)
次に、本発明の第3実施形態について図5を用いて説明する。第1実施形態と重複する内容は説明を省略する。図5は、本実施形態における電子部品搭載用基板の配線パターンを示す模式斜視図である。本実施形態は中間配線が他の配線パターンと電気的に接続して延長されたものである点が第1実施形態と異なっている。
図5に示すように、本実施形態の電子部品搭載用基板は、基板部31上にランド32a,32bと中間配線32cが形成されており、中間配線32cはランド32a,32bの間から外れた領域にまで延長されている。図5ではランド32a,32bおよび中間配線32cのみを示しているが、他の配線パターンは図示を省略している。また、ランド32a,32bおよび中間配線32cは図示しない他の配線パターンと電気的に接続されて電気回路を構成している。
本実施形態では、中間配線32cが他の配線パターンと電気的に接続されているため、電子部品搭載用基板上に構成される回路の配線を中間配線32cとして用いることができ、回路配線の設計自由度を向上させることができる。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
10…電子部品搭載用基板
20…回路基板
1,11,21,31…基板部
2a,2b,12a,12b,22a,22b,32a,32b…ランド
12c,32c…中間配線
3,13,23…レジスト層、絶縁膜
4,14a,14b…開口部
5,15,25…接合材
6,16…電子部品
6a,6b,16a,16b…電極
17…分離壁

Claims (9)

  1. 表面実装型の電子部品を搭載するための電子部品搭載用基板であって、
    略平坦な一面を有する基板部と、
    前記一面の表面に形成された第1配線部および第2配線部と、
    前記一面の少なくとも一部を覆う絶縁層を有し、
    前記第1配線部および前記第2配線部の少なくとも一部が、それぞれ前記絶縁層に設けられた第1開口部および第2開口部から露出し、
    前記第1開口部と前記第2開口部は、前記第1配線部と前記第2配線部との間に設けられた電気絶縁性の分離壁によって分離されていることを特徴とする電子部品搭載用基板。
  2. 請求項1に記載の電子部品搭載用基板であって、
    前記分離壁は、前記第1配線部と前記第2配線部との間に形成された中間配線と、前記中間配線を覆う前記絶縁層を含むことを特徴とする電子部品搭載用基板。
  3. 請求項2に記載の電子部品搭載用基板であって、
    前記中間配線は、他の配線から分離して形成されたダミー配線であることを特徴とする電子部品搭載用基板。
  4. 請求項1から3の何れか一つに記載の電子部品搭載用基板であって、
    前記分離壁は、前記第1配線部および前記第2配線部よりも高い位置にまで形成されていることを特徴とする電子部品搭載用基板。
  5. 略平坦な一面を有する基板部と、
    前記一面の表面に形成された第1配線部および第2配線部と、
    前記一面の少なくとも一部を覆う絶縁層を有し、
    前記第1配線部および前記第2配線部の少なくとも一部が、それぞれ前記絶縁層に設けられた第1開口部および第2開口部から露出し、
    前記第1開口部と前記第2開口部は、前記第1配線部と前記第2配線部との間に設けられた電気絶縁性の分離壁によって分離されており、
    前記第1開口部内および前記第2開口部内に配された接合材によって、表面実装型の電子部品が前記第1配線部および前記第2配線部に電気的に接続されていることを特徴とする回路基板。
  6. 請求項5に記載の回路基板であって、
    前記接合材は、熱硬化性樹脂材に金属フィラーが混練された導電性接着剤または金属焼結接合材であることを特徴とする回路基板。
  7. 表面実装型の電子部品を搭載する電子部品搭載用基板の製造方法であって、
    基板部の略平坦な一面上に第1配線部および第2配線部を形成する配線形成工程と、
    前記一面の少なくとも一部を覆って絶縁層を形成する絶縁層形成工程と、
    前記絶縁層に第1開口部および第2開口部を形成し、前記第1配線部および前記第2配線部の少なくとも一部をそれぞれ露出させるとともに、前記第1配線部と前記第2配線部との間に電気絶縁性の分離壁を形成して、前記第1開口部と前記第2開口部を分離する分離工程を備えることを特徴とする電子部品搭載用基板の製造方法。
  8. 請求項7に記載の電子部品搭載用基板の製造方法であって、
    前記配線形成工程は、前記第1配線部と前記第2配線部の形成と同時に、前記第1配線部と前記第2配線部との間に中間配線を形成し、
    前記分離工程は、前記中間配線を覆う前記絶縁層を残して前記分離壁を形成することを特徴とする電子部品搭載用基板の製造方法。
  9. 表面実装型の電子部品を搭載する電子部品搭載用基板の製造方法であって、
    基板部の略平坦な一面上に第1配線部および第2配線部を形成する配線形成工程と、
    前記一面の少なくとも一部を覆って絶縁層を形成する絶縁層形成工程を備え、
    前記絶縁層形成工程は、前記第1配線部および前記第2配線部の少なくとも一部がそれぞれ露出するように第1開口部および第2開口部を構成するとともに、前記第1配線部と前記第2配線部との間に前記絶縁層を含む分離壁を形成することを特徴とする電子部品搭載用基板の製造方法。
JP2018006720A 2018-01-18 2018-01-18 電子部品搭載用基板、回路基板および電子部品搭載用基板の製造方法 Pending JP2019125746A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018006720A JP2019125746A (ja) 2018-01-18 2018-01-18 電子部品搭載用基板、回路基板および電子部品搭載用基板の製造方法
PCT/JP2019/000613 WO2019142724A1 (ja) 2018-01-18 2019-01-11 電子部品搭載用基板、回路基板および電子部品搭載用基板の製造方法
CN201980006927.7A CN111527596A (zh) 2018-01-18 2019-01-11 电路基板、电子部件搭载用基板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018006720A JP2019125746A (ja) 2018-01-18 2018-01-18 電子部品搭載用基板、回路基板および電子部品搭載用基板の製造方法

Publications (1)

Publication Number Publication Date
JP2019125746A true JP2019125746A (ja) 2019-07-25

Family

ID=67301488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018006720A Pending JP2019125746A (ja) 2018-01-18 2018-01-18 電子部品搭載用基板、回路基板および電子部品搭載用基板の製造方法

Country Status (3)

Country Link
JP (1) JP2019125746A (ja)
CN (1) CN111527596A (ja)
WO (1) WO2019142724A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023190475A1 (ja) * 2022-03-30 2023-10-05 太陽ホールディングス株式会社 実装用基板、接続構造体、および電子部品

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63278398A (ja) * 1987-05-11 1988-11-16 N T Pii Kk プリント配線板における半田ブリッジ防止用バリアの形成方法
JPH0286186A (ja) * 1988-09-22 1990-03-27 Matsushita Electric Ind Co Ltd プリント配線板
JP2000022315A (ja) * 1998-06-29 2000-01-21 Unisia Jecs Corp 回路部品実装基板
US20050253231A1 (en) * 2004-05-14 2005-11-17 Advanced Semiconductor Engineering, Inc. Semiconductor package with encapsulated passive component
JP2006286851A (ja) * 2005-03-31 2006-10-19 Sanyo Epson Imaging Devices Corp 電気光学装置、電気光学装置の製造方法、実装構造体及び電子機器
JP2015037094A (ja) * 2013-08-12 2015-02-23 アイシン・エィ・ダブリュ株式会社 電子部品モジュール
JP2015050342A (ja) * 2013-09-02 2015-03-16 新光電気工業株式会社 配線基板、発光装置及び配線基板の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5299417B2 (ja) * 2010-12-20 2013-09-25 株式会社村田製作所 電子部品

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63278398A (ja) * 1987-05-11 1988-11-16 N T Pii Kk プリント配線板における半田ブリッジ防止用バリアの形成方法
JPH0286186A (ja) * 1988-09-22 1990-03-27 Matsushita Electric Ind Co Ltd プリント配線板
JP2000022315A (ja) * 1998-06-29 2000-01-21 Unisia Jecs Corp 回路部品実装基板
US20050253231A1 (en) * 2004-05-14 2005-11-17 Advanced Semiconductor Engineering, Inc. Semiconductor package with encapsulated passive component
JP2006286851A (ja) * 2005-03-31 2006-10-19 Sanyo Epson Imaging Devices Corp 電気光学装置、電気光学装置の製造方法、実装構造体及び電子機器
JP2015037094A (ja) * 2013-08-12 2015-02-23 アイシン・エィ・ダブリュ株式会社 電子部品モジュール
JP2015050342A (ja) * 2013-09-02 2015-03-16 新光電気工業株式会社 配線基板、発光装置及び配線基板の製造方法

Also Published As

Publication number Publication date
CN111527596A (zh) 2020-08-11
WO2019142724A1 (ja) 2019-07-25

Similar Documents

Publication Publication Date Title
JP6506719B2 (ja) 超小型放熱器を備えたプリント回路基板の製造方法
JP5100081B2 (ja) 電子部品搭載多層配線基板及びその製造方法
US6760227B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
JP5592340B2 (ja) パッケージ基板
JP6021504B2 (ja) プリント配線板、プリント回路板及びプリント回路板の製造方法
JPH06120670A (ja) 多層配線基板
JP6677318B2 (ja) 電子モジュールおよび電子モジュールの製造方法
KR102688750B1 (ko) Led 디바이스 제조 방법
US7688591B2 (en) Electronic-component-mounting board
JP4712449B2 (ja) メタルコア回路基板
JP5397012B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP5539453B2 (ja) 電子部品搭載多層配線基板及びその製造方法
WO2019142724A1 (ja) 電子部品搭載用基板、回路基板および電子部品搭載用基板の製造方法
JP2715934B2 (ja) 多層印刷配線基板装置及びその製造方法
JP6111832B2 (ja) 多層基板およびこれを用いた電子装置、電子装置の製造方法
JP2011114019A (ja) 回路モジュールおよび回路モジュールの実装方法
JP4761200B2 (ja) コントローラ
JP2018088496A (ja) 電子部品および電子部品の実装方法
JP2018181995A (ja) 配線基板
JP2023156805A (ja) プリント回路板の製造方法、プリント回路板及びプリント回路板用構造体
WO2015004952A1 (ja) 回路基板
JP6702410B2 (ja) モジュール
JP6487315B2 (ja) 電子制御装置
JP4081718B2 (ja) ブラインドビアを有する多層基板
JP2002026519A (ja) プリント回路基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220809

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230214