JPS63278398A - プリント配線板における半田ブリッジ防止用バリアの形成方法 - Google Patents
プリント配線板における半田ブリッジ防止用バリアの形成方法Info
- Publication number
- JPS63278398A JPS63278398A JP11398387A JP11398387A JPS63278398A JP S63278398 A JPS63278398 A JP S63278398A JP 11398387 A JP11398387 A JP 11398387A JP 11398387 A JP11398387 A JP 11398387A JP S63278398 A JPS63278398 A JP S63278398A
- Authority
- JP
- Japan
- Prior art keywords
- lands
- solder
- pattern
- barrier
- resist ink
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910000679 solder Inorganic materials 0.000 title claims abstract description 70
- 230000004888 barrier function Effects 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 title claims description 18
- 239000004020 conductor Substances 0.000 claims abstract description 5
- 239000000463 material Substances 0.000 claims description 13
- 238000005476 soldering Methods 0.000 claims description 12
- 238000002955 isolation Methods 0.000 abstract 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 238000012937 correction Methods 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 230000002265 prevention Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
本発明は、電子部品の半田付は時において、ランド相互
間で半田が橋絡すること防止するプリント配線板におけ
る半田ブリッジ防止用バリアの形成方法に関する。
間で半田が橋絡すること防止するプリント配線板におけ
る半田ブリッジ防止用バリアの形成方法に関する。
「従来の技術」
−iに、プリント配線板に、フラットバケージ形式の集
積回路、所謂ICなどの電子部品を実装する場合、接続
すべきパターンランド相互間の間隙が狭い程、溶融半田
でパターンランドの相互間を橋絡するといった現象が発
生し易くなる。つまり、プリント配線板は、第9図に示
す如く、絶縁基材1上に積層した銅箔をエツチング処理
などにより上記IC等の電子部品2の足2aが接続され
るべきパターンランド3を形成し、かつパターンランド
3を除(他の箇所にソルダーレジストインク4をスクリ
ーン印刷で塗布する。該ソルダーレジストインク4は、
絶縁基材1上からのパターンランド3の高さに比較して
低いために、各パターンランド3に電子部品2の足2a
を半田付けする時、一旦、溶融半田5がパターンランド
3の相互間を橋絡′すると、パターンランド3の相互間
のソルダーレジストインク4の層上に垂下した状態で固
化することがある。
積回路、所謂ICなどの電子部品を実装する場合、接続
すべきパターンランド相互間の間隙が狭い程、溶融半田
でパターンランドの相互間を橋絡するといった現象が発
生し易くなる。つまり、プリント配線板は、第9図に示
す如く、絶縁基材1上に積層した銅箔をエツチング処理
などにより上記IC等の電子部品2の足2aが接続され
るべきパターンランド3を形成し、かつパターンランド
3を除(他の箇所にソルダーレジストインク4をスクリ
ーン印刷で塗布する。該ソルダーレジストインク4は、
絶縁基材1上からのパターンランド3の高さに比較して
低いために、各パターンランド3に電子部品2の足2a
を半田付けする時、一旦、溶融半田5がパターンランド
3の相互間を橋絡′すると、パターンランド3の相互間
のソルダーレジストインク4の層上に垂下した状態で固
化することがある。
従来、上記パターンランド相互間が半田で橋絡されると
いったことを防止すべく、所謂ダブルマスフによりパタ
ーンランド3間のソルダーレジストインク4の層厚を厚
(してバリアを形成する方法が採用されていた。つまり
、ダブルマスクによる方法は、ソルダーレジストインク
4を所定の層厚に達するまで2回、若しくはそれ以上に
亘ってパターンランド3間に塗布するものである。
いったことを防止すべく、所謂ダブルマスフによりパタ
ーンランド3間のソルダーレジストインク4の層厚を厚
(してバリアを形成する方法が採用されていた。つまり
、ダブルマスクによる方法は、ソルダーレジストインク
4を所定の層厚に達するまで2回、若しくはそれ以上に
亘ってパターンランド3間に塗布するものである。
「発明が解決しようとする問題点」
しかし、上記従来の方法では、パターンランド3間にソ
ルダーレジストインク4を2回、若しくはそれ以上の回
数に亘って塗布するものであるから、工数が多く、しか
もソルダーレジストインク4を塗布する度に、塗布の位
置ずれやパターンランド3の周縁のソルダーレジストイ
ンク40重なり状態に斑が生じないように細心の注意を
必要とし、特にパターンランドの相互間の絶縁基材1上
に塗布したソルダーレジストインク4の層も、絶縁基材
1上からのパターンランド3の段差によって均一に塗布
できずに斑が生じ、上記半田の橋絡現象を防止するため
には、同じソルダーレジストインク4を用いて修正する
必要があり、このため工数の増加を招(ばかりか、パタ
ーンランドが極めて緻密で微細な間隙などの箇所では、
手作業などによる修正ができない場合も生じていた。
ルダーレジストインク4を2回、若しくはそれ以上の回
数に亘って塗布するものであるから、工数が多く、しか
もソルダーレジストインク4を塗布する度に、塗布の位
置ずれやパターンランド3の周縁のソルダーレジストイ
ンク40重なり状態に斑が生じないように細心の注意を
必要とし、特にパターンランドの相互間の絶縁基材1上
に塗布したソルダーレジストインク4の層も、絶縁基材
1上からのパターンランド3の段差によって均一に塗布
できずに斑が生じ、上記半田の橋絡現象を防止するため
には、同じソルダーレジストインク4を用いて修正する
必要があり、このため工数の増加を招(ばかりか、パタ
ーンランドが極めて緻密で微細な間隙などの箇所では、
手作業などによる修正ができない場合も生じていた。
そこで、本発明は、上記事情に鑑み、従来の如く、ソル
ダーレジストインクを2度塗りし、又修正を強いられと
いった手数を必要とせず、プリント配線板を製作する最
小限の工数で、後日電子部品を半、田付けする際に、ラ
ンド相互間が半田で橋絡するといったことを防止でき、
しかもランド相互間の間隙が狭い場合程、上記半田によ
る橋絡現象の発生を効果的に防止できるプリント配線板
における半田ブリッジ防止用バリアの形成方法を提供す
ることを目的とする。
ダーレジストインクを2度塗りし、又修正を強いられと
いった手数を必要とせず、プリント配線板を製作する最
小限の工数で、後日電子部品を半、田付けする際に、ラ
ンド相互間が半田で橋絡するといったことを防止でき、
しかもランド相互間の間隙が狭い場合程、上記半田によ
る橋絡現象の発生を効果的に防止できるプリント配線板
における半田ブリッジ防止用バリアの形成方法を提供す
ることを目的とする。
「発明が解決しようとする手段」
本発明は、上記目的を達成するために、絶縁基材上にフ
ラットパケージ形等の電子部品を半田付けするためのラ
ンドを形成する際に、互いに隣合うランド間に、他の導
電パターンから孤立する同一の導電材から成る孤立層を
形成し、且つランド間に形成させた上記孤立層を被い埋
没させるべくソルダーレジストインクを塗布させてなる
プリント配線板における半田ブリッジ防止用バリアの形
成方法を特徴とするものである。
ラットパケージ形等の電子部品を半田付けするためのラ
ンドを形成する際に、互いに隣合うランド間に、他の導
電パターンから孤立する同一の導電材から成る孤立層を
形成し、且つランド間に形成させた上記孤立層を被い埋
没させるべくソルダーレジストインクを塗布させてなる
プリント配線板における半田ブリッジ防止用バリアの形
成方法を特徴とするものである。
「作 用」
本発明は、上記手段において、ランド間に形成させた孤
立層が斯るランドと同一の高さになっており、しかもソ
ルダーレジストインクの層が、上記孤立層上に積層され
てバリアが形成されるため、酸バリアの高さが隣合うラ
ンドより高い状態になり、フラットパケージ形等の電子
部品を半田付けする際に、仮りに溶融半田がパターンラ
ンド間を橋絡させても、上記バリアが溶融半田を左右に
切り分け、更に溶融半田の表面張力などによってパター
ンランドの各々に分離するものである。
立層が斯るランドと同一の高さになっており、しかもソ
ルダーレジストインクの層が、上記孤立層上に積層され
てバリアが形成されるため、酸バリアの高さが隣合うラ
ンドより高い状態になり、フラットパケージ形等の電子
部品を半田付けする際に、仮りに溶融半田がパターンラ
ンド間を橋絡させても、上記バリアが溶融半田を左右に
切り分け、更に溶融半田の表面張力などによってパター
ンランドの各々に分離するものである。
「実施例」
以下に、本発明に係るプリント配線板における半田ブリ
ッジ防止用バリアの形成方法の一実施例を図面に基づき
説明する。第1図において、11はプリント配線板の絶
縁基材、12は絶縁基材11上に形成したパターンラン
ドである。パターンランド12は、他の配線パターンと
同様にエツチング処理などの従来より周知の工程で形成
する。この時、パターンランド12と同一の工程で、斯
るパターンランド12間の絶縁基材11上に、他の導電
層から電気的、かつ物理的に分離されて孤立する層(以
下孤立層と称す)13を残存させる。孤立層13は、パ
ターンランド12と同一の導電材から成るもので、パタ
ーンランド間2が、絶縁基材11上に積層された銅箔を
エツチング処理をした後、銅メッキ及び半田メッキを施
して形成する場合も、同様にして銅メッキ及び半田メッ
キの処理を行う。従って、絶縁基材11上からの孤立層
13の高さは、隣合うパターンランド12と同じ高さに
なっている。次に、上記パターンランド12など配線パ
ターンのうちの露出させるべき箇所以外に、スクリーン
印刷の手段を用いてソルダーレジストインク14を塗布
する。
ッジ防止用バリアの形成方法の一実施例を図面に基づき
説明する。第1図において、11はプリント配線板の絶
縁基材、12は絶縁基材11上に形成したパターンラン
ドである。パターンランド12は、他の配線パターンと
同様にエツチング処理などの従来より周知の工程で形成
する。この時、パターンランド12と同一の工程で、斯
るパターンランド12間の絶縁基材11上に、他の導電
層から電気的、かつ物理的に分離されて孤立する層(以
下孤立層と称す)13を残存させる。孤立層13は、パ
ターンランド12と同一の導電材から成るもので、パタ
ーンランド間2が、絶縁基材11上に積層された銅箔を
エツチング処理をした後、銅メッキ及び半田メッキを施
して形成する場合も、同様にして銅メッキ及び半田メッ
キの処理を行う。従って、絶縁基材11上からの孤立層
13の高さは、隣合うパターンランド12と同じ高さに
なっている。次に、上記パターンランド12など配線パ
ターンのうちの露出させるべき箇所以外に、スクリーン
印刷の手段を用いてソルダーレジストインク14を塗布
する。
この時、第2図に示す如く、パターンランド12間の絶
縁基材11上にもソルダーレジストインク14を塗布す
る。ソルダーレジストインク14は、パターンランド1
2間の孤立層13を被い埋没させる如く塗布する。断る
ソルダーレジストインク14を塗布した後は、乾燥処理
を行うことは勿論である。従って、パターンランド12
の相互間の間隙内に塗布されたソルダーレジストインク
14の層は、上記孤立層13の存在により1度の塗布の
みでパターンランド12の表面より更にαだけ盛上がり
、該箇所が半田ブリッジ防止用バリア15となる。尚、
第3図において、17はIC16の足である。
縁基材11上にもソルダーレジストインク14を塗布す
る。ソルダーレジストインク14は、パターンランド1
2間の孤立層13を被い埋没させる如く塗布する。断る
ソルダーレジストインク14を塗布した後は、乾燥処理
を行うことは勿論である。従って、パターンランド12
の相互間の間隙内に塗布されたソルダーレジストインク
14の層は、上記孤立層13の存在により1度の塗布の
みでパターンランド12の表面より更にαだけ盛上がり
、該箇所が半田ブリッジ防止用バリア15となる。尚、
第3図において、17はIC16の足である。
上記パターンランド12にフラットパケージ形のIC1
6を半田付けする場合に、仮に、第3図に二点鎖線で示
す如く、溶融半田18が互いに隣合うパターンランド1
2の相互間を橋絡させたとしても、該パターンランド1
2間の中間位置の溶融半田18が、上記半田ブリッジ防
止用バリア15の存在で他の箇所より盛上がり、若しく
は層厚が薄くなり、第3図に矢印で示す如く、斯る中間
位置で溶融半田18がその表面張力、更には自重により
左右に切り分けられ、分離されることになる。
6を半田付けする場合に、仮に、第3図に二点鎖線で示
す如く、溶融半田18が互いに隣合うパターンランド1
2の相互間を橋絡させたとしても、該パターンランド1
2間の中間位置の溶融半田18が、上記半田ブリッジ防
止用バリア15の存在で他の箇所より盛上がり、若しく
は層厚が薄くなり、第3図に矢印で示す如く、斯る中間
位置で溶融半田18がその表面張力、更には自重により
左右に切り分けられ、分離されることになる。
第1図に示す上記孤立層13は、長手状のパターンラン
ド12間に、略同じ長さに形成し、斯るパターンランド
12間にソルダーレジストインク14を塗布するが、こ
の時、上記孤立層13がパターンランド12と同じ高さ
で、かつパターンランド12と孤立層13との間が狭間
隙となり、従来の如(絶縁基材11上面とパターンラン
ド12上面との段差の存在によって、ソルダーレジスト
インク14が斯る段落部分に充分に塗布されない箇所が
生ずるといった、所謂印刷斑の発生をも効果的に防止で
きる。
ド12間に、略同じ長さに形成し、斯るパターンランド
12間にソルダーレジストインク14を塗布するが、こ
の時、上記孤立層13がパターンランド12と同じ高さ
で、かつパターンランド12と孤立層13との間が狭間
隙となり、従来の如(絶縁基材11上面とパターンラン
ド12上面との段差の存在によって、ソルダーレジスト
インク14が斯る段落部分に充分に塗布されない箇所が
生ずるといった、所謂印刷斑の発生をも効果的に防止で
きる。
上記孤立N13の形状は、第1図に示すものの他、第4
図に示す如く、平面円形のポイント状に複数個配列し、
又は、第5図に示す如く、平面矩形のものを破線状に複
数個配列し、更には、第6図に示す如く、パターンラン
ド12の長さより短い略長楕円形状のものをパターンラ
ンド12の相互間の中央位置に配設することもできる。
図に示す如く、平面円形のポイント状に複数個配列し、
又は、第5図に示す如く、平面矩形のものを破線状に複
数個配列し、更には、第6図に示す如く、パターンラン
ド12の長さより短い略長楕円形状のものをパターンラ
ンド12の相互間の中央位置に配設することもできる。
第7図及び第8図は、接続足が突出されていない所謂チ
ップ部品19を半田付けする際に適用した他の実施例を
示すものである。即ち、チップランド20の相互間に上
記と同一の方法で、半田ブリッジ防止用バリア21を形
成し、チップ部品19の接続箇所22をチップランド2
0に半田付けする。この時、上記実施例と同様に、溶融
半田23がチンブランド20の相互間を橋絡しようとし
ても、半田ブリッジ防止用バリア21によりチップラン
ド20間の中央位置で、切り分けられて、半田による橋
絡が防止される。
ップ部品19を半田付けする際に適用した他の実施例を
示すものである。即ち、チップランド20の相互間に上
記と同一の方法で、半田ブリッジ防止用バリア21を形
成し、チップ部品19の接続箇所22をチップランド2
0に半田付けする。この時、上記実施例と同様に、溶融
半田23がチンブランド20の相互間を橋絡しようとし
ても、半田ブリッジ防止用バリア21によりチップラン
ド20間の中央位置で、切り分けられて、半田による橋
絡が防止される。
その他、プリント配線板の全面に半田付けされるディッ
プ方式や手半田方式等の各種方式による半田付は時にお
いても、上記半田ブリッジ防止用バリアをそのまま適用
できて、効果的に半田の橋絡現象を防止できる。
プ方式や手半田方式等の各種方式による半田付は時にお
いても、上記半田ブリッジ防止用バリアをそのまま適用
できて、効果的に半田の橋絡現象を防止できる。
尚、上記ソルダーレジストインク14の塗布手段は、ス
クリーン印刷に限らず、各種の方法で塗布できることは
勿論である。
クリーン印刷に限らず、各種の方法で塗布できることは
勿論である。
「発明の効果」
以上の如く、本発明に係るプリント配線板における半田
ブリッジ防止用バリアの形成方法によれば、従来の所謂
ダブルマスクと称せられている方法の如く、ソルダーレ
ジストインクを2度塗りし、又修正が強いられるといっ
た手数を必要とせず、プリント配線板を製作する最小限
の工数で、後日電子部品を半田付けする際に、ランド相
互間が半田で橋絡するといったことを防止でき、しかも
ランド相互間の間隙が狭い程、上記半田による橋絡現象
の発生を効果的に防止できて利用上類る便利である。
ブリッジ防止用バリアの形成方法によれば、従来の所謂
ダブルマスクと称せられている方法の如く、ソルダーレ
ジストインクを2度塗りし、又修正が強いられるといっ
た手数を必要とせず、プリント配線板を製作する最小限
の工数で、後日電子部品を半田付けする際に、ランド相
互間が半田で橋絡するといったことを防止でき、しかも
ランド相互間の間隙が狭い程、上記半田による橋絡現象
の発生を効果的に防止できて利用上類る便利である。
第1図は、本発明に係るプリント配線板における半田ブ
リッジ防止用バリアの形成方法の一実施例を示すプリン
ト配線板の孤立層の配置を説明するための要部平面図、
第2図は、第1図のプリント配線板の要部縦断面図、第
3図は、第1図の半田ブリッジ防止用バリアにより溶融
半田の橋絡現象の発生を防止する説明図、第4図乃至第
6図は、孤立層の平面形状の変形例を示すプリント配線
板の要部平面図、第7図は、他の実施例を示すプリント
配線板の要部平面図、第8図は、第7図においてチップ
部品を半田付けする状態を示す要部断面図、第9図は、
従来のプリント配線板において、半田により橋絡現象が
生ずる態様を示す説明図である。 11・・・絶縁基材 12・・・パターンランド
13・・・孤立層 14・・・ソルダーレジストインク 15、21・・・半田ブリッジ防止用バリア16・・・
IC19・・・チップ部品 20・・・チップランド 22・・・接続箇所23・
・・溶融半田 千つI: 止 第2図 第7図 第8図
リッジ防止用バリアの形成方法の一実施例を示すプリン
ト配線板の孤立層の配置を説明するための要部平面図、
第2図は、第1図のプリント配線板の要部縦断面図、第
3図は、第1図の半田ブリッジ防止用バリアにより溶融
半田の橋絡現象の発生を防止する説明図、第4図乃至第
6図は、孤立層の平面形状の変形例を示すプリント配線
板の要部平面図、第7図は、他の実施例を示すプリント
配線板の要部平面図、第8図は、第7図においてチップ
部品を半田付けする状態を示す要部断面図、第9図は、
従来のプリント配線板において、半田により橋絡現象が
生ずる態様を示す説明図である。 11・・・絶縁基材 12・・・パターンランド
13・・・孤立層 14・・・ソルダーレジストインク 15、21・・・半田ブリッジ防止用バリア16・・・
IC19・・・チップ部品 20・・・チップランド 22・・・接続箇所23・
・・溶融半田 千つI: 止 第2図 第7図 第8図
Claims (1)
- 絶縁基材上にフラットパケージ形等の電子部品を半田付
けするためのランドを形成する際に、互いに隣合うラン
ド間に、他の導電パターンから孤立する同一の導電材か
ら成る孤立層を形成し、かつランド間に形成させた上記
孤立層を被い埋没させるべくソルダーレジストインクを
塗布させてなることを特徴とするプリント配線板におけ
る半田ブリッジ防止用バリアの形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11398387A JPS63278398A (ja) | 1987-05-11 | 1987-05-11 | プリント配線板における半田ブリッジ防止用バリアの形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11398387A JPS63278398A (ja) | 1987-05-11 | 1987-05-11 | プリント配線板における半田ブリッジ防止用バリアの形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63278398A true JPS63278398A (ja) | 1988-11-16 |
Family
ID=14626117
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11398387A Pending JPS63278398A (ja) | 1987-05-11 | 1987-05-11 | プリント配線板における半田ブリッジ防止用バリアの形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63278398A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04303994A (ja) * | 1991-03-29 | 1992-10-27 | Shirai Denshi Kogyo Kk | プリント配線板 |
EP0568087A2 (en) * | 1992-05-01 | 1993-11-03 | Mitsubishi Denki Kabushiki Kaisha | Reflow mounting of electronic component on mounting board |
JP2011254112A (ja) * | 2011-09-15 | 2011-12-15 | Renesas Electronics Corp | 半導体パッケージ及び半導体装置 |
WO2019142724A1 (ja) * | 2018-01-18 | 2019-07-25 | 株式会社小糸製作所 | 電子部品搭載用基板、回路基板および電子部品搭載用基板の製造方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5744572B2 (ja) * | 1975-01-30 | 1982-09-22 |
-
1987
- 1987-05-11 JP JP11398387A patent/JPS63278398A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5744572B2 (ja) * | 1975-01-30 | 1982-09-22 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04303994A (ja) * | 1991-03-29 | 1992-10-27 | Shirai Denshi Kogyo Kk | プリント配線板 |
EP0568087A2 (en) * | 1992-05-01 | 1993-11-03 | Mitsubishi Denki Kabushiki Kaisha | Reflow mounting of electronic component on mounting board |
EP0568087A3 (en) * | 1992-05-01 | 1995-11-15 | Mitsubishi Electric Corp | Reflow mounting of electronic component on mounting board |
JP2011254112A (ja) * | 2011-09-15 | 2011-12-15 | Renesas Electronics Corp | 半導体パッケージ及び半導体装置 |
WO2019142724A1 (ja) * | 2018-01-18 | 2019-07-25 | 株式会社小糸製作所 | 電子部品搭載用基板、回路基板および電子部品搭載用基板の製造方法 |
JP2019125746A (ja) * | 2018-01-18 | 2019-07-25 | 株式会社小糸製作所 | 電子部品搭載用基板、回路基板および電子部品搭載用基板の製造方法 |
CN111527596A (zh) * | 2018-01-18 | 2020-08-11 | 株式会社小糸制作所 | 电路基板、电子部件搭载用基板及其制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2020035848A (ja) | プリント配線板及びソルダーレジストの形成方法 | |
JPH0480991A (ja) | プリント配線板の製造方法 | |
JPS63278398A (ja) | プリント配線板における半田ブリッジ防止用バリアの形成方法 | |
JPH01300588A (ja) | プリント配線板及びそのはんだ付け方法 | |
KR20220007674A (ko) | 플레이스드 볼 구조 및 제조 공정 | |
JPH02113596A (ja) | プリント回路基板 | |
JPS5853890A (ja) | 電子部品のはんだ付け方法 | |
JPH08181239A (ja) | フリップチップ実装用回路基板 | |
JPH0722735A (ja) | プリント配線板 | |
WO2024023980A1 (ja) | 部品実装基板 | |
JPH11154778A (ja) | 印刷回路基板 | |
JPS5849653Y2 (ja) | プリント配線板 | |
JPH01218092A (ja) | 印刷配線基板の製造方法 | |
JPH01289197A (ja) | 印刷配線板 | |
JPH05129767A (ja) | プリント配線基板 | |
JPH0794857A (ja) | プリント配線板 | |
KR910006317Y1 (ko) | 프린트 배선기판 | |
JPH0536876U (ja) | 表面実装部品用回路基板 | |
JPH0265295A (ja) | プリント基板 | |
JPH04317390A (ja) | 印刷配線板の製造方法 | |
JPH0471290A (ja) | 表面実装用プリント配線板 | |
JPH0414892A (ja) | プリント配線基板のハンダレジスト開口部の構造 | |
JP3863496B2 (ja) | プリント基板の接地用導体への固定接続部及びプリント基板への流れ止め隆起部の形成方法 | |
JPS63157492A (ja) | プリント配線板 | |
JPH01214197A (ja) | プリント配線板 |